JPH067630Y2 - ビデオクランプ回路 - Google Patents
ビデオクランプ回路Info
- Publication number
- JPH067630Y2 JPH067630Y2 JP3273987U JP3273987U JPH067630Y2 JP H067630 Y2 JPH067630 Y2 JP H067630Y2 JP 3273987 U JP3273987 U JP 3273987U JP 3273987 U JP3273987 U JP 3273987U JP H067630 Y2 JPH067630 Y2 JP H067630Y2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- pedestal
- level
- converter
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Picture Signal Circuits (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案はビデオクランプ回路に関する。
本考案はビデオクランプ回路に関し、映像信号をクラン
プ増幅器を通じてnビットのA/D変換器に供給してデ
ジタル映像信号に変換した後、そのペデスタル部分の第
1の所定部分をn+1ビットの基準ペデスタルデジタル
データで置き換え、その置き換えられたデジタル映像信
号をn+1ビットのD/A変換器に供給し、そのD/A
変換器から得られた映像信号のペデスタル部分の第1の
所定部分とは異なる第2の所定部分を、基準ペデスタル
デジタルデータに対応する基準ペデスタルレベルと比較
し、その比較出力をクランプ増幅器に供給して、その出
力映像信号の直流レベルを制御するようにしたことによ
り、クランプエラーを小さくすることができる。
プ増幅器を通じてnビットのA/D変換器に供給してデ
ジタル映像信号に変換した後、そのペデスタル部分の第
1の所定部分をn+1ビットの基準ペデスタルデジタル
データで置き換え、その置き換えられたデジタル映像信
号をn+1ビットのD/A変換器に供給し、そのD/A
変換器から得られた映像信号のペデスタル部分の第1の
所定部分とは異なる第2の所定部分を、基準ペデスタル
デジタルデータに対応する基準ペデスタルレベルと比較
し、その比較出力をクランプ増幅器に供給して、その出
力映像信号の直流レベルを制御するようにしたことによ
り、クランプエラーを小さくすることができる。
従来の映像信号をA/D変換する際のビデオクランプ回
路としては、映像信号のペデスタル部分を所定レベルに
クランプしてからA/D変換するものと、映像信号をA
/D変換してからそのペデスタル部分を所定ペデスタル
レベルにクランプするものとがあり、高精度が要求され
る場合は後者のビデオクランプ回路が用いられる。
路としては、映像信号のペデスタル部分を所定レベルに
クランプしてからA/D変換するものと、映像信号をA
/D変換してからそのペデスタル部分を所定ペデスタル
レベルにクランプするものとがあり、高精度が要求され
る場合は後者のビデオクランプ回路が用いられる。
後者のビデオクランプ回路としては、更に、デジタルレ
ベル比較器を用い、デジタル加減算を行うものと、デジ
タル映像信号をD/A変換し、得られた映像信号のペデ
スタル部分を基準レベルと比較してクランプを行うもの
とが有る。
ベル比較器を用い、デジタル加減算を行うものと、デジ
タル映像信号をD/A変換し、得られた映像信号のペデ
スタル部分を基準レベルと比較してクランプを行うもの
とが有る。
以下に、第3図を参照して、この最後に挙げた従来のビ
デオクランプ回路について説明する。
デオクランプ回路について説明する。
(2)はクランプ増幅器を示し、これに入力端子(1)
からのカラー映像信号が供給されて増幅される。この増
幅器(2)からのカラー映像信号は、8ビットのA/D
変換(3)に供給されて、並列8ビットのデジタルカラ
ー映像信号に変換される。
からのカラー映像信号が供給されて増幅される。この増
幅器(2)からのカラー映像信号は、8ビットのA/D
変換(3)に供給されて、並列8ビットのデジタルカラ
ー映像信号に変換される。
このA/D変換器(3)からのデジタルカラー映像信号
は、切換え回路(4)に供給されて、そのペデスタル部
分のカラーバースト信号のない第1の所定部分が、入力
端子(5)からの8ビットの基準ペデスタルデジタルデ
ータと置換される。
は、切換え回路(4)に供給されて、そのペデスタル部
分のカラーバースト信号のない第1の所定部分が、入力
端子(5)からの8ビットの基準ペデスタルデジタルデ
ータと置換される。
この切換え回路(4)からの8ビットのデジタルカラー
映像信号は、8ビットのD/A変換器(6)に供給され
る。このD/A変換器(6)からのカラー映像信号は、
出力端子(7)に出力されると共に、サンプルホールド
回路(8)及びレベル比較器(9)に供給される。
映像信号は、8ビットのD/A変換器(6)に供給され
る。このD/A変換器(6)からのカラー映像信号は、
出力端子(7)に出力されると共に、サンプルホールド
回路(8)及びレベル比較器(9)に供給される。
サンプルホールド回路(8)では、入力端子(8a)か
らのサンプリングパルスによって、D/A変換器(6)
から得られたカラー映像信号のペデスタル部分の第1の
所定部分がサンプリングされ、そのレベルがホールドさ
れて基準ペデスタルレベルとして、レベル比較器(9)
に供給される。
らのサンプリングパルスによって、D/A変換器(6)
から得られたカラー映像信号のペデスタル部分の第1の
所定部分がサンプリングされ、そのレベルがホールドさ
れて基準ペデスタルレベルとして、レベル比較器(9)
に供給される。
レベル比較器(9)には、入力端子(9a)から、D/
A変換器(6)から得られたカラー映像信号のペデスタ
ル部分の第1の所定部分とは異なる第2の所定部分(但
し、カラーバースト信号のない部分)を抽出して、サン
プルホールド回路(8)からの基準ペデスタルレベルと
比較する。
A変換器(6)から得られたカラー映像信号のペデスタ
ル部分の第1の所定部分とは異なる第2の所定部分(但
し、カラーバースト信号のない部分)を抽出して、サン
プルホールド回路(8)からの基準ペデスタルレベルと
比較する。
そして、このレベル比較器(9)の比較出力をクランプ
増幅器(2)に供給して、その出力カラー映像信号のペ
デスタル部分の第2の所定部分のレベルが第1の所定部
分の基準ペデスタルレベルと一致するように、その出力
カラー映像信号の直流レベルが制御される。
増幅器(2)に供給して、その出力カラー映像信号のペ
デスタル部分の第2の所定部分のレベルが第1の所定部
分の基準ペデスタルレベルと一致するように、その出力
カラー映像信号の直流レベルが制御される。
かかる従来のビデオクランプ回路では、第4図に示す如
く、例えば基準ペデスタルレベルが、8ビット、即ち2
56ステップの1の場合、そのクランプ変動範囲が0〜
3と広く成ってしまう。但し、1〜2は不感帯と成る。
そして、エラーを発生するには、±1LSBが必要と成
る。このように、従来のビデオクランプ回路は、クラン
プエラーが大きいという欠点がある。
く、例えば基準ペデスタルレベルが、8ビット、即ち2
56ステップの1の場合、そのクランプ変動範囲が0〜
3と広く成ってしまう。但し、1〜2は不感帯と成る。
そして、エラーを発生するには、±1LSBが必要と成
る。このように、従来のビデオクランプ回路は、クラン
プエラーが大きいという欠点がある。
かかる点に鑑み、本考案はクランプエラーを小さくする
ことのできるビデオクランプ回路を提案しようとするも
のである。
ことのできるビデオクランプ回路を提案しようとするも
のである。
本考案によるビデオクランプ回路は、映像信号が供給さ
れるクランプ増幅器(13)と、このクランプ増幅器
(13)からの映像信号が供給されるnビットのA/D
変換器(14)と、このA/D変換器(14)から得ら
れたデジタル映像信号のペデスタル部分の第1の所定部
分をn+1ビットの基準ペデスタルデジタルデータで置
き換える切換え回路(16)と、この切換え回路(1
6)からのデジタル映像信号が供給されるn+1ビット
のD/A変換器(20)と、このD/A変換器(20)
から得られた映像信号のペデスタル部分の第1の所定部
分と異なる第2の所定部分を、基準ペデスタルデジタル
データに対応する基準ペデスタルレベルと比較するレベ
ル比較器(23)と、このレベル比較器(23)の比較
出力をクランプ増幅器(12)に供給し、その出力カラ
ー映像信号の直流レベルを制御するようにしたものであ
る。
れるクランプ増幅器(13)と、このクランプ増幅器
(13)からの映像信号が供給されるnビットのA/D
変換器(14)と、このA/D変換器(14)から得ら
れたデジタル映像信号のペデスタル部分の第1の所定部
分をn+1ビットの基準ペデスタルデジタルデータで置
き換える切換え回路(16)と、この切換え回路(1
6)からのデジタル映像信号が供給されるn+1ビット
のD/A変換器(20)と、このD/A変換器(20)
から得られた映像信号のペデスタル部分の第1の所定部
分と異なる第2の所定部分を、基準ペデスタルデジタル
データに対応する基準ペデスタルレベルと比較するレベ
ル比較器(23)と、このレベル比較器(23)の比較
出力をクランプ増幅器(12)に供給し、その出力カラ
ー映像信号の直流レベルを制御するようにしたものであ
る。
かかる本考案によれば、切換え回路(16)で、A/D
変換器(14)から得られたデジタルカラー映像信号の
ペデスタル部分の第1の所定部分がn+1ビットの基準
ペデスタルデジタルデータで置き換えられ、レベル比較
器(23)で、D/A変換器(20)から得られたカラ
ー映像信号のペデスタル部分の第1の所定部分と異なる
第2の所定部分が、基準ペデスタルデジタルデータに対
応する基準ペデスタルレベルと比較され、このレベル比
較器(23)の比較出力がクランプ増幅器(13)に供
給されて、その出力映像信号の直流レベルが制御され
る。
変換器(14)から得られたデジタルカラー映像信号の
ペデスタル部分の第1の所定部分がn+1ビットの基準
ペデスタルデジタルデータで置き換えられ、レベル比較
器(23)で、D/A変換器(20)から得られたカラ
ー映像信号のペデスタル部分の第1の所定部分と異なる
第2の所定部分が、基準ペデスタルデジタルデータに対
応する基準ペデスタルレベルと比較され、このレベル比
較器(23)の比較出力がクランプ増幅器(13)に供
給されて、その出力映像信号の直流レベルが制御され
る。
以下に、第1図を参照して、本考案の一実施例を詳細に
説明しよう。(13)はクランプ増幅器を示し、これに
入力端子(12)からのカラー映像信号が供給されて増
幅される。この増幅器(13)からのカラー映像信号
は、8ビットのA/D変換器(14)に供給されて、並
列8ビットのデジタルカラー映像信号に変換される。
説明しよう。(13)はクランプ増幅器を示し、これに
入力端子(12)からのカラー映像信号が供給されて増
幅される。この増幅器(13)からのカラー映像信号
は、8ビットのA/D変換器(14)に供給されて、並
列8ビットのデジタルカラー映像信号に変換される。
このA/D変換器(14)からのデジタルカラー映像信
号は、タイムべースコレクタを構成するメモリ(15)
に書き込まれ、その読み出し出力が切換え回路(16)
に供給されて、そのペデスタル部分の第1の所定部分
(但し、カラーバースト信号のない部分)が、入力端子
(17)からの9ビットの基準ペデスタルデジタルデー
タと置換される。
号は、タイムべースコレクタを構成するメモリ(15)
に書き込まれ、その読み出し出力が切換え回路(16)
に供給されて、そのペデスタル部分の第1の所定部分
(但し、カラーバースト信号のない部分)が、入力端子
(17)からの9ビットの基準ペデスタルデジタルデー
タと置換される。
この切換え回路(16)からの9ビットのデジタルカラ
ー映像信号は、9ビットのD/A変換器(18)、(2
0)に供給される。この場合、基準ペデスタルデジタル
データを除くカラー映像信号の部分は、D/A変換器
(18)、(20)でMSBから8ビット分D/A変換
される。尚、これらD/A変換器(18)、(20)は
共通のものでも良く、又、別々の場合は、D/A変換器
(18)は8ビットのものでも良い。D/A変換器(1
8)からのカラー映像信号は、出力端子(19)に出力
される。又、D/A変換器(20)からのカラー映像信
号は、カラーバースト信号を阻止するためのローパスフ
ィルタ(21)を通じて、サンプルホールド回路(2
2)及びレベル比較器(23)に供給される。
ー映像信号は、9ビットのD/A変換器(18)、(2
0)に供給される。この場合、基準ペデスタルデジタル
データを除くカラー映像信号の部分は、D/A変換器
(18)、(20)でMSBから8ビット分D/A変換
される。尚、これらD/A変換器(18)、(20)は
共通のものでも良く、又、別々の場合は、D/A変換器
(18)は8ビットのものでも良い。D/A変換器(1
8)からのカラー映像信号は、出力端子(19)に出力
される。又、D/A変換器(20)からのカラー映像信
号は、カラーバースト信号を阻止するためのローパスフ
ィルタ(21)を通じて、サンプルホールド回路(2
2)及びレベル比較器(23)に供給される。
サンプルホールド回路(22)では、入力端子(22
a)からのサンプリングパルスによって、ローパスフィ
ルタ(21)から得られたカラー映像信号のペデスタル
部分の第1の所定部分がサンプリングされ、そのレベル
がホールドされて基準ペデスタルレベルとして、レベル
比較器(23)に供給される。
a)からのサンプリングパルスによって、ローパスフィ
ルタ(21)から得られたカラー映像信号のペデスタル
部分の第1の所定部分がサンプリングされ、そのレベル
がホールドされて基準ペデスタルレベルとして、レベル
比較器(23)に供給される。
レベル比較器(23)には、入力端子(23a)から、
ローパスフィルタ(21)から得られたカラー映像信号
のペデスタル部分の第1の所定部分とは異なる第2の部
分(但し、ここではカラーバースト信号の部分である
が、ない部分であっても良い)を抽出して、ローパスフ
ィルタ(21)からの基準ペデスタルレベルと比較す
る。
ローパスフィルタ(21)から得られたカラー映像信号
のペデスタル部分の第1の所定部分とは異なる第2の部
分(但し、ここではカラーバースト信号の部分である
が、ない部分であっても良い)を抽出して、ローパスフ
ィルタ(21)からの基準ペデスタルレベルと比較す
る。
そして、このレベル比較器(23)の比較出力をクラン
プ増幅器(13)に供給して、その出力カラー映像信号
のペデスタル部分の第2の所定部分のレベルが第1の所
定部分の基準ペデスタルレベルと一致するように、その
出力カラー映像信号の直流レベルが制御される。
プ増幅器(13)に供給して、その出力カラー映像信号
のペデスタル部分の第2の所定部分のレベルが第1の所
定部分の基準ペデスタルレベルと一致するように、その
出力カラー映像信号の直流レベルが制御される。
かかるビデオクランプ回路によれば、D/A変換されて
得られたカラー映像信号のカラーバースト信号部分の直
流レベルの分解能は、ペデスタル部分がカラーバースト
信号によってウオーブリングされるので、10ビット相
当になり、9ビットで与えた基準デジタルペデスタルデ
ータと対応させることができる。かくして、第2図に示
す如く、クランプ増幅器(13)から得られたカラー映
像信号のペデスタル部分の第1の所定部分の基準ペデス
タルレベルは、8ビットの1LSBの中間のレベルと成
り、ペデスタル部分のカラーバースト期間の直流レベル
はこの基準ペデスタルレベルに一致する。
得られたカラー映像信号のカラーバースト信号部分の直
流レベルの分解能は、ペデスタル部分がカラーバースト
信号によってウオーブリングされるので、10ビット相
当になり、9ビットで与えた基準デジタルペデスタルデ
ータと対応させることができる。かくして、第2図に示
す如く、クランプ増幅器(13)から得られたカラー映
像信号のペデスタル部分の第1の所定部分の基準ペデス
タルレベルは、8ビットの1LSBの中間のレベルと成
り、ペデスタル部分のカラーバースト期間の直流レベル
はこの基準ペデスタルレベルに一致する。
又、カラー映像信号のペデスタル部分のカラーバースト
信号でウオーブリングされた電位をクランプ用として用
いているので、カラー映像信号に対し連続的なペデスタ
ルクランプを掛けることができる。
信号でウオーブリングされた電位をクランプ用として用
いているので、カラー映像信号に対し連続的なペデスタ
ルクランプを掛けることができる。
上述せる本考案によれば、映像信号をクランプ増幅器を
通じてnビットのA/D変換器に供給してデジタル映像
信号に変換した後、そのペデスタル部分の第1の所定部
分をn+1ビットの基準ペデスタルデジタルデータで置
き換え、その置き換えられたデジタル映像信号をn+1
ビットのD/A変換器に供給し、そのD/A変換器から
得られた映像信号のペデスタル部分の第1の所定部分と
は異なる第2の所定部分を、基準ペデスタルデジタルデ
ータに対応する基準ペデスタルレベルと比較し、その比
較出力をクランプ増幅器に供給して、その出力映像信号
の直流レベルを制御するようにしたので、クランプエラ
ーの小さい(nビットの1LSBの数分の1)ビデオク
ランプ回路を得ることができる。
通じてnビットのA/D変換器に供給してデジタル映像
信号に変換した後、そのペデスタル部分の第1の所定部
分をn+1ビットの基準ペデスタルデジタルデータで置
き換え、その置き換えられたデジタル映像信号をn+1
ビットのD/A変換器に供給し、そのD/A変換器から
得られた映像信号のペデスタル部分の第1の所定部分と
は異なる第2の所定部分を、基準ペデスタルデジタルデ
ータに対応する基準ペデスタルレベルと比較し、その比
較出力をクランプ増幅器に供給して、その出力映像信号
の直流レベルを制御するようにしたので、クランプエラ
ーの小さい(nビットの1LSBの数分の1)ビデオク
ランプ回路を得ることができる。
第1図は本考案の一実施例を示すブロック線図、第2図
はその説明図、第3図は従来例を示すブロック線図、第
4図はその説明図である。 (13)はクランプ増幅器、(14)はA/D変換器、
(16)は切換え回路、(18)、(20)はD/A変
換器、(21)はローパスフィルタ、(22)はサンプ
ルホールド回路、(23)はレベル比較器である。
はその説明図、第3図は従来例を示すブロック線図、第
4図はその説明図である。 (13)はクランプ増幅器、(14)はA/D変換器、
(16)は切換え回路、(18)、(20)はD/A変
換器、(21)はローパスフィルタ、(22)はサンプ
ルホールド回路、(23)はレベル比較器である。
Claims (1)
- 【請求項1】映像信号が供給されるクランプ増幅器と、 該クランプ増幅器からの映像信号が供給されるnビット
のA/D変換器と、 該A/D変換器から得られたデジタル映像信号のペデス
タル部分の第1の所定部分をn+1ビットの基準ペデス
タルデジタルデータで置き換える切換え回路と、 該切換え回路からのデジタル映像信号が供給されるn+
1ビットのD/A変換器と、 該D/A変換器から得られた映像信号のペデスタル部分
の上記第1の所定部分とは異なる第2の所定部分を、上
記基準ペデスタルデジタルデータに対応する基準ペデス
タルレベルと比較するレベル比較器とを有し、 該レベル比較器の比較出力を上記クランプ増幅器に供給
して、その出力映像信号の直流レベルを制御するように
して成るビデオクランプ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3273987U JPH067630Y2 (ja) | 1987-03-06 | 1987-03-06 | ビデオクランプ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3273987U JPH067630Y2 (ja) | 1987-03-06 | 1987-03-06 | ビデオクランプ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63140772U JPS63140772U (ja) | 1988-09-16 |
JPH067630Y2 true JPH067630Y2 (ja) | 1994-02-23 |
Family
ID=30839708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3273987U Expired - Lifetime JPH067630Y2 (ja) | 1987-03-06 | 1987-03-06 | ビデオクランプ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH067630Y2 (ja) |
-
1987
- 1987-03-06 JP JP3273987U patent/JPH067630Y2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS63140772U (ja) | 1988-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4751496A (en) | Wide dynamic range analog to digital conversion method and system | |
JPH04310072A (ja) | 映像信号クランプ回路 | |
JPS63215223A (ja) | アナログ−デイジタル変換器 | |
GB2080059A (en) | Digital-to-analogue converter | |
JPS5946131B2 (ja) | 符号化回路 | |
US4594576A (en) | Circuit arrangement for A/D and/or D/A conversion with nonlinear D/A conversion | |
JPH067630Y2 (ja) | ビデオクランプ回路 | |
US5532758A (en) | Feedback clamp circuit for analog-to-digital conversion | |
JP3006291B2 (ja) | テレビジョンカメラのアナログ/ディジタル変換装置 | |
JPH05291955A (ja) | Ad変換ビット伸長回路 | |
JPH0650787Y2 (ja) | Ic試験用入出力回路 | |
JPH0646287A (ja) | 映像信号フィードバッククランプ回路 | |
JPS61208386A (ja) | ビデオ信号のアナログ−デイジタル変換装置 | |
JPS5941975A (ja) | クランプ回路 | |
JPS649773B2 (ja) | ||
JPH02236791A (ja) | ディジタル積分器 | |
JP2725424B2 (ja) | アナログディジタル変換器 | |
JPH0243877A (ja) | 階調変換装置 | |
JPS59104631U (ja) | アナログ・デイジタル変換器 | |
JPH0697827A (ja) | アナログ・ディジタル変換回路 | |
JPS5954321A (ja) | アナログ・デイジタル変換装置 | |
JPS5896339U (ja) | アナログ・デイジタル変換装置 | |
JPH02275369A (ja) | サンプルホールド回路 | |
JPH0786944A (ja) | 映像信号のa/d変換回路 | |
JPH04123523A (ja) | A―d変換装置 |