JPS61208386A - ビデオ信号のアナログ−デイジタル変換装置 - Google Patents
ビデオ信号のアナログ−デイジタル変換装置Info
- Publication number
- JPS61208386A JPS61208386A JP60050203A JP5020385A JPS61208386A JP S61208386 A JPS61208386 A JP S61208386A JP 60050203 A JP60050203 A JP 60050203A JP 5020385 A JP5020385 A JP 5020385A JP S61208386 A JPS61208386 A JP S61208386A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- circuit
- clamp
- pedestal level
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ビデオ信号をアナログ値からディジタル値に
変換するためのビデオ信号のアナログ−ディジタル変換
装置に関するものである。
変換するためのビデオ信号のアナログ−ディジタル変換
装置に関するものである。
（従来の技術）
近年、テレビジ菖ン受像機や磁気録画再生装置等のビデ
オ信号の処理として、精度および再現性に優れているこ
とからディジタル処理がなされるようになってきている
。
オ信号の処理として、精度および再現性に優れているこ
とからディジタル処理がなされるようになってきている
。
ビデオ信号は公知のように、例えば、水平同期信号ａと
カラーバースト信号すおよび映像信号Ｃ等が連ねられた
アナログ信号で構成されている。
カラーバースト信号すおよび映像信号Ｃ等が連ねられた
アナログ信号で構成されている。
ここで、２ＶＰ−Ｐの振幅のビデオ信号を、入力電圧範
囲Ｏ〜−２ｖで量子化ビット数が８ビツトの７ナログー
デイジタル変換（以下Ａ−Ｄ変換という）回路でディジ
タル値に変換するとする。第３図（Ａ）のごとく、ペデ
スタルレベルｄに対するビデオ信号の最小電圧である水
平同期信号ａと最大電圧である映像信号Ｃとの振幅の比
は、４０：１００であるので、最小電圧を一２ｖとし最
大電圧をＯｖとすれば、ペデスタルレベルｄは−１，４
２９Ｖとなり、Ａ−Ｄ変換されたディジタル値は、最小
電圧がＯで、ペデスタルレベルｄが７３で、最大電圧が
２５５となる。
囲Ｏ〜−２ｖで量子化ビット数が８ビツトの７ナログー
デイジタル変換（以下Ａ−Ｄ変換という）回路でディジ
タル値に変換するとする。第３図（Ａ）のごとく、ペデ
スタルレベルｄに対するビデオ信号の最小電圧である水
平同期信号ａと最大電圧である映像信号Ｃとの振幅の比
は、４０：１００であるので、最小電圧を一２ｖとし最
大電圧をＯｖとすれば、ペデスタルレベルｄは−１，４
２９Ｖとなり、Ａ−Ｄ変換されたディジタル値は、最小
電圧がＯで、ペデスタルレベルｄが７３で、最大電圧が
２５５となる。
ところで、第３図ＣＢ）のごとく、２ＶＰ−Ｐのビデオ
信号のペデスタルレベルｄのクランプ電位が上にずれる
と、Ａ−Ｄ変換回路の入力電圧範囲の上限のＯｖを上回
る部分のビデオ信号は、Ａ−Ｄ変換回路の最大入力電圧
でリミッタが掛かり、すべて２５５のディジタル値とし
て出力される。
信号のペデスタルレベルｄのクランプ電位が上にずれる
と、Ａ−Ｄ変換回路の入力電圧範囲の上限のＯｖを上回
る部分のビデオ信号は、Ａ−Ｄ変換回路の最大入力電圧
でリミッタが掛かり、すべて２５５のディジタル値とし
て出力される。
また、第３図（Ｃ）のごとく、２Ｖｐ−ｐのビデオ信号
のペデスタルレベルｄのクランプ電位が下にずれると、
Ａ−Ｄ変換回路の入力電圧範囲の下限の一２ｖを下回る
部分のビデオ信号は、Ａ−Ｄ変換回路の最小入力電圧で
リミッタが掛かり、すべてＯのディジタル値として出力
される。したがって、第３１ｍ ＣＢ）、（Ｃ）のごと
くビデオ信号のペデスタルレベルｄのクランプ電位がず
れていると、ビデオ信号に正確に対応したディジタル値
が出力されない、また、カラーバースト信号すのディジ
タル値は、ペデスタルレベルｄのディジタル値７３を減
算すれば、正弦波をディジタル値に変換したごとき値と
なるはずであるが、ビデオ信号のペデスタルレベルｄの
クランプ電位がずれていると、バース゛ト検出処理回路
で誤動作が生じる。
のペデスタルレベルｄのクランプ電位が下にずれると、
Ａ−Ｄ変換回路の入力電圧範囲の下限の一２ｖを下回る
部分のビデオ信号は、Ａ−Ｄ変換回路の最小入力電圧で
リミッタが掛かり、すべてＯのディジタル値として出力
される。したがって、第３１ｍ ＣＢ）、（Ｃ）のごと
くビデオ信号のペデスタルレベルｄのクランプ電位がず
れていると、ビデオ信号に正確に対応したディジタル値
が出力されない、また、カラーバースト信号すのディジ
タル値は、ペデスタルレベルｄのディジタル値７３を減
算すれば、正弦波をディジタル値に変換したごとき値と
なるはずであるが、ビデオ信号のペデスタルレベルｄの
クランプ電位がずれていると、バース゛ト検出処理回路
で誤動作が生じる。
さらに、水平同期信号ａのディジタル値をディジタル・
コンパレータで比較して、水平同期信号ａを検出する場
合には、第３図（Ｃ）のごとくビデオ信号のペデスタル
レベルｄのクランプ電位が下にずれていると、カラーバ
ースト信号すを水平同期信号ａとして識別する誤検出が
生じる。
コンパレータで比較して、水平同期信号ａを検出する場
合には、第３図（Ｃ）のごとくビデオ信号のペデスタル
レベルｄのクランプ電位が下にずれていると、カラーバ
ースト信号すを水平同期信号ａとして識別する誤検出が
生じる。
そこで、ビデオ信号をＡ−Ｄ変換回路の入力電圧範囲に
合せるように、Ａ−Ｄ変換回路に入力されるビデオ信号
のペデスタルレベルｄのクランプ電位を調整しなければ
ならない、かかるビデオ信号のクランプ電位を調整して
、ビデオ信号をＡ−り変換するための従来のビデオ信号
のＡ−Ｄ変換装置の一例を第４図に示す。
合せるように、Ａ−Ｄ変換回路に入力されるビデオ信号
のペデスタルレベルｄのクランプ電位を調整しなければ
ならない、かかるビデオ信号のクランプ電位を調整して
、ビデオ信号をＡ−り変換するための従来のビデオ信号
のＡ−Ｄ変換装置の一例を第４図に示す。
第４図において、ビデオ信号入力端ｌに与えられたビデ
オ信号は、利得制御増幅回路２で適宜に増幅され、さら
に、クランプ回路３でビデオ信号のペデスタルレベルｄ
が所定の電位となるようにクランプされてＡ−Ｄ変換回
路（Ａ／Ｄ）４に与えられ、このＡ−Ｄ変換回路４でア
ナログ値のビデオ信号がディジタル値に変換される。ク
ランプ回路３は信号経路に直列に介装されたコンデンサ
５とＡ−Ｄ変換回路４の前段に一端が接続されたスイッ
チ６とから形成されている。このスイッチ６の他端に、
クランプ調整電圧回路７よりバッファアンプ８を介して
クランプ調整電圧が与えられている。そして、このスイ
ッチ６の開閉は、クランプパルス入力端９にビデオ信号
がペデスタル信号であるとき、例えば、カラーバースト
信号すと映像信号Ｃとの間に与えられるクランプパルス
で制御されている。なお、１０は、Ａ−Ｄ変換回路４の
基準電源である。
オ信号は、利得制御増幅回路２で適宜に増幅され、さら
に、クランプ回路３でビデオ信号のペデスタルレベルｄ
が所定の電位となるようにクランプされてＡ−Ｄ変換回
路（Ａ／Ｄ）４に与えられ、このＡ−Ｄ変換回路４でア
ナログ値のビデオ信号がディジタル値に変換される。ク
ランプ回路３は信号経路に直列に介装されたコンデンサ
５とＡ−Ｄ変換回路４の前段に一端が接続されたスイッ
チ６とから形成されている。このスイッチ６の他端に、
クランプ調整電圧回路７よりバッファアンプ８を介して
クランプ調整電圧が与えられている。そして、このスイ
ッチ６の開閉は、クランプパルス入力端９にビデオ信号
がペデスタル信号であるとき、例えば、カラーバースト
信号すと映像信号Ｃとの間に与えられるクランプパルス
で制御されている。なお、１０は、Ａ−Ｄ変換回路４の
基準電源である。
ここで、従来のビデオ信号のＡ−Ｄ変換装置の調整につ
き説明する。Ａ−Ｄ変換回路４の入力インピーダンスは
極めて大であり、コンデンサ５の利得制御増幅回路２に
接続される側の一端を所定の電位に固定し、コンデンサ
５にチャージされる電荷を調整すれば、コンデンサ５と
Ａ−Ｄ変換回路４を結ぶ信号ラインを任意の電位にクラ
ンプすることができる。そこで、Ａ−Ｄ変換回路４で変
換されたビデオ信号のペデスタルレベルｄのディジタル
値を測定しながら、クランプ調整電圧回路７のクランプ
調整電圧を調整して、ビデオ信号のペデスタルレベルｄ
を所定の電位にクランプしている。また、クランプ回路
３から出力されるビデオ信号の振幅を測定しながら、利
得制御増幅回路２の利得を調整して、ビデオ信号の振幅
を調整している。
き説明する。Ａ−Ｄ変換回路４の入力インピーダンスは
極めて大であり、コンデンサ５の利得制御増幅回路２に
接続される側の一端を所定の電位に固定し、コンデンサ
５にチャージされる電荷を調整すれば、コンデンサ５と
Ａ−Ｄ変換回路４を結ぶ信号ラインを任意の電位にクラ
ンプすることができる。そこで、Ａ−Ｄ変換回路４で変
換されたビデオ信号のペデスタルレベルｄのディジタル
値を測定しながら、クランプ調整電圧回路７のクランプ
調整電圧を調整して、ビデオ信号のペデスタルレベルｄ
を所定の電位にクランプしている。また、クランプ回路
３から出力されるビデオ信号の振幅を測定しながら、利
得制御増幅回路２の利得を調整して、ビデオ信号の振幅
を調整している。
（発明が解決しようとする問題点）
ところで、２ＶＰ−Ｐの振幅のビデオ信号を入力電圧範
囲Ｏ〜−２ｖで量子化ビット数が８ビツトのＡ−Ｄ変換
回路４でディジタル値に変換すれば、１ディジタル値当
り約８ｍＶである。そこで、この約８ｍＶの精度の範囲
内に、クランプ回路３のクランプ電位を調整しなければ
ならない、ここで、従来のビデオ信号のＡ−Ｄ変換装置
は、これらの細かな調整が人手により行なわれているた
め、調整作業が極めて困難であるという問題点があった
。また、調整後にクランプ回路３のクランプ電位が変動
して、ビデオ信号を正確にディジタル値に変換できない
という問題点があった。
囲Ｏ〜−２ｖで量子化ビット数が８ビツトのＡ−Ｄ変換
回路４でディジタル値に変換すれば、１ディジタル値当
り約８ｍＶである。そこで、この約８ｍＶの精度の範囲
内に、クランプ回路３のクランプ電位を調整しなければ
ならない、ここで、従来のビデオ信号のＡ−Ｄ変換装置
は、これらの細かな調整が人手により行なわれているた
め、調整作業が極めて困難であるという問題点があった
。また、調整後にクランプ回路３のクランプ電位が変動
して、ビデオ信号を正確にディジタル値に変換できない
という問題点があった。
本発明の目的は、上記した従来のビデオ信号のＡ−Ｄ変
換装置の問題点を解消すべくなされたもので、Ａ−Ｄ変
換されたビデオ信号のペデスタルレベルのディジタル値
をサンプリングして、ビデオ信号のペデスタルレベルの
クランプ電位を調整し、ビデオ信号が正確にディジタル
値に変換されるようにしたビデオ信号のＡ−Ｄ変換装置
を提供することにある。
換装置の問題点を解消すべくなされたもので、Ａ−Ｄ変
換されたビデオ信号のペデスタルレベルのディジタル値
をサンプリングして、ビデオ信号のペデスタルレベルの
クランプ電位を調整し、ビデオ信号が正確にディジタル
値に変換されるようにしたビデオ信号のＡ−Ｄ変換装置
を提供することにある。
（問題を解決するための手段）
かかる目的を達成するために、本発明のビデオ信号のＡ
−Ｄ変換装置は、ビデオ信号が利得制御増幅回路とクラ
ンプ回路を介してＡ−Ｄ変換回路に与えられるビデオ信
号のＡ−Ｄ変換装置において、前記Ａ−Ｄ変換回路の後
段より、前記ビデオ信号のペデスタルレベルが変換され
たデジタル値をサンプリングし、このペデスタルレベル
のサンプリング値と基準値とを比較して前記クランプ回
路のクランプ電位を調整するように構成されている。
−Ｄ変換装置は、ビデオ信号が利得制御増幅回路とクラ
ンプ回路を介してＡ−Ｄ変換回路に与えられるビデオ信
号のＡ−Ｄ変換装置において、前記Ａ−Ｄ変換回路の後
段より、前記ビデオ信号のペデスタルレベルが変換され
たデジタル値をサンプリングし、このペデスタルレベル
のサンプリング値と基準値とを比較して前記クランプ回
路のクランプ電位を調整するように構成されている。
（作用）
ペデスタルレベルの変換されたディジタル値をサンプリ
ングして、基準値と比較してクランプ回路のクランプ電
位を調整するようにしたので、ビデオ信号のペデスタル
レベルのクランプ電位を正確に調整できる。また、ビデ
オ信号のクランプ電位が自動的に調整されるので、従来
のビデオ信号のＡ−Ｄ変換装置のごとく、人手による調
整を必要としない。
ングして、基準値と比較してクランプ回路のクランプ電
位を調整するようにしたので、ビデオ信号のペデスタル
レベルのクランプ電位を正確に調整できる。また、ビデ
オ信号のクランプ電位が自動的に調整されるので、従来
のビデオ信号のＡ−Ｄ変換装置のごとく、人手による調
整を必要としない。
（実施例の説明）
以下、本発明のビデオ信号のＡ−Ｄ変換装置の実施例を
、第１図を参照して説明する。第１図は本発明のビデオ
信号のＡ−Ｄ変換装置の一実施例のブロック回路図であ
る。第１図において、第４図と同一の回路に、同一の符
号を付して、重複する説明を省略する。
、第１図を参照して説明する。第１図は本発明のビデオ
信号のＡ−Ｄ変換装置の一実施例のブロック回路図であ
る。第１図において、第４図と同一の回路に、同一の符
号を付して、重複する説明を省略する。
第１図において、Ａ−Ｄ変換回路４の後段にレジスタ１
１（Ｒ）の入力端を接続し、クランプパルス入力端９に
与えられるクランプパルスによりＡ−り変換回路４で変
換されたビデオ信号のペデスタルレベルｄのディジタル
値がサンプリングされて記憶される。このレジスタ１１
によるサンプリング値と基準信号端子１２に与えられる
基準値とを、比較回路として作用するディジタル・コン
パレータ１３で比較し、このディジタル・コンパレータ
１３の比較出力信号が、アナログスイッチ１４に与えら
れている。このアナログスイッチ１４に正の電圧源１５
と負の電圧源１６が接続され、ディジタル・コンパレー
タ１３の比較出力信号に応じて適宜に重み付けして正ま
たは負の電圧を積分回路１７に与える。
１（Ｒ）の入力端を接続し、クランプパルス入力端９に
与えられるクランプパルスによりＡ−り変換回路４で変
換されたビデオ信号のペデスタルレベルｄのディジタル
値がサンプリングされて記憶される。このレジスタ１１
によるサンプリング値と基準信号端子１２に与えられる
基準値とを、比較回路として作用するディジタル・コン
パレータ１３で比較し、このディジタル・コンパレータ
１３の比較出力信号が、アナログスイッチ１４に与えら
れている。このアナログスイッチ１４に正の電圧源１５
と負の電圧源１６が接続され、ディジタル・コンパレー
タ１３の比較出力信号に応じて適宜に重み付けして正ま
たは負の電圧を積分回路１７に与える。
そして、この積分回路１７の出力であるクランプ調整電
圧がクランプ回路３のスイッチ６の一端に与えられてい
る。
圧がクランプ回路３のスイッチ６の一端に与えられてい
る。
次に、かかる構成からなるビデオ信号のＡ−Ｄ変換装置
の動作を説明する。まず、第３図（Ａ）のごとく、ビデ
オ信号のペデスタルレベルｄのクランプ電位が正常であ
れば、Ａ−Ｄ変換回路４で変換されたペデスタルレベル
ｄのディジタル値は７３である。そこで、レジスタ１１
によるサンプリング値が、基準信号端子１２に与えられ
る基準値の７３と一致するように、積分回路１７からク
ランプ回路３にクランプ電位が与えられて、ビデオ信号
のペデスタルレベルｄが正常な電位に調整される、した
がって、ビデオ信号のクランプ電位が正常となるように
自動的に調整され、従来のビデオ信号のＡ−Ｄ変換装置
のごとく人手による調整を必要とせず、無調整により安
定してビデオ信号をＡ−り変換することができる。
の動作を説明する。まず、第３図（Ａ）のごとく、ビデ
オ信号のペデスタルレベルｄのクランプ電位が正常であ
れば、Ａ−Ｄ変換回路４で変換されたペデスタルレベル
ｄのディジタル値は７３である。そこで、レジスタ１１
によるサンプリング値が、基準信号端子１２に与えられ
る基準値の７３と一致するように、積分回路１７からク
ランプ回路３にクランプ電位が与えられて、ビデオ信号
のペデスタルレベルｄが正常な電位に調整される、した
がって、ビデオ信号のクランプ電位が正常となるように
自動的に調整され、従来のビデオ信号のＡ−Ｄ変換装置
のごとく人手による調整を必要とせず、無調整により安
定してビデオ信号をＡ−り変換することができる。
第２図は、本発明のビデオ信号のＡ−Ｄ変換装置の他の
実施例のブロック回路図である。第２図において、第１
図および第４図と同一の回路に、同一の符号を付して、
重複する説明を省略する。
実施例のブロック回路図である。第２図において、第１
図および第４図と同一の回路に、同一の符号を付して、
重複する説明を省略する。
第２図において、レジスタ１１のサンプリング値は、減
算回路１８に与えられ、基準信号端子１２に与えられる
基準値の７３から減算され、その差分に応じた正または
負の出力信号がディジタル−アナログ変換回路ＣＤ／Ａ
）１９に与えられ、アナログ値として積分回路１７に与
えられる。したがって、クランプ回路３のクランプ電位
は、レジスタ１１のサンプリング値が基準値の７３に一
致するように制御されて、ビデオ信号のペデスタルレベ
ルｄのクランプ電位が正常となるように自動的に調整さ
れる。
算回路１８に与えられ、基準信号端子１２に与えられる
基準値の７３から減算され、その差分に応じた正または
負の出力信号がディジタル−アナログ変換回路ＣＤ／Ａ
）１９に与えられ、アナログ値として積分回路１７に与
えられる。したがって、クランプ回路３のクランプ電位
は、レジスタ１１のサンプリング値が基準値の７３に一
致するように制御されて、ビデオ信号のペデスタルレベ
ルｄのクランプ電位が正常となるように自動的に調整さ
れる。
（発明の効果）
以上説明したように、本発明に係わるビデオ信号のＡ−
Ｄ変換装置は、Ａ−Ｄ変換回路で変換されたビデオ信号
のペデスタルレベルｄのディジタル値をサンプリングし
、基準値と比較してクランプ回路のクランプ電位を調整
するようにしたので、ビデオ信号のペデスタルレベルｄ
のクランプ電位を正確に調整でき、ビデオ信号を正確に
Ａ−Ｄ変換回路でディジタル値に変換することができる
、また、ビデオ信号のクランプ電位が自動的に調整され
るので、従来のビデオ信号のＡ−Ｄ変換装置のごとく、
人手による調整を必要としないという優れた効果を奏す
る。
Ｄ変換装置は、Ａ−Ｄ変換回路で変換されたビデオ信号
のペデスタルレベルｄのディジタル値をサンプリングし
、基準値と比較してクランプ回路のクランプ電位を調整
するようにしたので、ビデオ信号のペデスタルレベルｄ
のクランプ電位を正確に調整でき、ビデオ信号を正確に
Ａ−Ｄ変換回路でディジタル値に変換することができる
、また、ビデオ信号のクランプ電位が自動的に調整され
るので、従来のビデオ信号のＡ−Ｄ変換装置のごとく、
人手による調整を必要としないという優れた効果を奏す
る。
第１図は、本発明のビデオ信号のＡ−Ｄ変換装置の一実
施例のブロック回路図であり、第２図は、本発明のビデ
オ信号のＡ−Ｄ変換装置の他の実施例のブロック回路図
であり、第３図（Ａ）は、正常なビデオ信号とそのＡ−
Ｄ変換されたディジタル値を示す図であり、第３図ＣＢ
）は、ペデスタルレベルのクランプ電位が上にずれてい
るビデオ信号を示す図であり、第３図（Ｃ）は、ペデス
タルレベルのクランプ電位が下にずれているビデオ信号
を示す図であり、第４図は、従来のビデオ信号のＡ−Ｄ
変換装置のブロック回路図である。 ２：利得制御増幅回路、３：クランプ回路。 ４：アナログ−ディジタル変換回路、 １０：基準電源、１１：レジスタ、 １２：基準信号端子、 １３：ディジタル・コンパレータ、 １４：アナログスイッチ、１７：積分回路、１Ｂ＝減算
回路、 １９：ディジタル−アナログ変換回路。 第３図 ２５５−−−−−−一−−−−−− 第４図 ム
施例のブロック回路図であり、第２図は、本発明のビデ
オ信号のＡ−Ｄ変換装置の他の実施例のブロック回路図
であり、第３図（Ａ）は、正常なビデオ信号とそのＡ−
Ｄ変換されたディジタル値を示す図であり、第３図ＣＢ
）は、ペデスタルレベルのクランプ電位が上にずれてい
るビデオ信号を示す図であり、第３図（Ｃ）は、ペデス
タルレベルのクランプ電位が下にずれているビデオ信号
を示す図であり、第４図は、従来のビデオ信号のＡ−Ｄ
変換装置のブロック回路図である。 ２：利得制御増幅回路、３：クランプ回路。 ４：アナログ−ディジタル変換回路、 １０：基準電源、１１：レジスタ、 １２：基準信号端子、 １３：ディジタル・コンパレータ、 １４：アナログスイッチ、１７：積分回路、１Ｂ＝減算
回路、 １９：ディジタル−アナログ変換回路。 第３図 ２５５−−−−−−一−−−−−− 第４図 ム
Claims (2)
- （１）ビデオ信号が利得制御増幅回路とクランプ回路を
介してアナログ−ディジタル変換回路に与えられるビデ
オ信号のアナログ−ディジタル変換装置において、前記
アナログ−ディジタル変換回路の後段より、前記ビデオ
信号のペデスタルレベルが変換されたデジタル値をサン
プリングし、このペデスタルレベルのサンプリング値と
基準値とを比較して前記クランプ回路のクランプ電位を
調整するように構成されていることを特徴とするビデオ
信号のアナログ−ディジタル変換装置。 - （２）レジスタにより、前記ビデオ信号のペデスタルレ
ベルが変換されたデジタル値をサンプリングし、このレ
ジスタのサンプリング値と基準値とを比較回路により比
較し、この比較回路の出力に応じて、前記クランプ回路
のクランプ電位が調整されるように構成されていること
を特徴とする特許請求の範囲第１項記載のビデオ信号の
アナログ−ディジタル変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60050203A JPS61208386A (ja) | 1985-03-12 | 1985-03-12 | ビデオ信号のアナログ−デイジタル変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60050203A JPS61208386A (ja) | 1985-03-12 | 1985-03-12 | ビデオ信号のアナログ−デイジタル変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61208386A true JPS61208386A (ja) | 1986-09-16 |
Family
ID=12852557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60050203A Pending JPS61208386A (ja) | 1985-03-12 | 1985-03-12 | ビデオ信号のアナログ−デイジタル変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61208386A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63136719A (ja) * | 1986-11-14 | 1988-06-08 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 自動利得制御回路を持つアナログ−デジタル変換装置 |
| US4980768A (en) * | 1988-09-30 | 1990-12-25 | Computergesellschaft Konstanz | Circuit arrangement for clamping black level reference signals contained in a video signal sequence |
| US5410366A (en) * | 1993-11-01 | 1995-04-25 | Motorola, Inc. | Circuit and method of clamping a video signal with first and second current sources |
-
1985
- 1985-03-12 JP JP60050203A patent/JPS61208386A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63136719A (ja) * | 1986-11-14 | 1988-06-08 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 自動利得制御回路を持つアナログ−デジタル変換装置 |
| US4980768A (en) * | 1988-09-30 | 1990-12-25 | Computergesellschaft Konstanz | Circuit arrangement for clamping black level reference signals contained in a video signal sequence |
| US5410366A (en) * | 1993-11-01 | 1995-04-25 | Motorola, Inc. | Circuit and method of clamping a video signal with first and second current sources |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4764753A (en) | Analog to digital converter | |
| JPH09326698A (ja) | オフセットを補正する方法および装置 | |
| US5821795A (en) | Circuit for cancelling the DC offset in a differential analog front end of a read channel | |
| US4390844A (en) | Integration filter for step waveforms | |
| US3688250A (en) | Amplifier system | |
| GB1558699A (en) | Convertor | |
| JPS5946131B2 (ja) | 符号化回路 | |
| JP2543177B2 (ja) | クランプ装置と自動利得制御装置 | |
| US5744985A (en) | Differential sample-hold circuit | |
| JPS61208386A (ja) | ビデオ信号のアナログ−デイジタル変換装置 | |
| US4209717A (en) | Sample and hold circuit | |
| KR100276784B1 (ko) | 데이터-획득 시스템에서 아날로그 신호를 디지틀 신호로 변환하는 방법 및 아날로그-디지틀 변환 회로 | |
| US4050065A (en) | Dual slope analog to digital converter with delay compensation | |
| JPS61126823A (ja) | アナログデイジタル変換器 | |
| JPS61208385A (ja) | ビデオ信号のアナログ−デイジタル変換装置 | |
| JPH0646287A (ja) | 映像信号フィードバッククランプ回路 | |
| JPS60197016A (ja) | アナログ・デジタル変換回路装置 | |
| JPS61208384A (ja) | ビデオ信号のアナログ−デイジタル変換装置 | |
| JPH06150685A (ja) | サンプルホールド回路 | |
| JPH0241028A (ja) | アナログデイジタル変換回路 | |
| JPH0526909A (ja) | オフセツト自動調整回路 | |
| JP2861191B2 (ja) | Ｃｃｄ信号処理装置 | |
| JPH0622331B2 (ja) | Ｄ―ａコンバータ | |
| Chen et al. | Design of a 2.7 V CMOS analog front end for CCD video systems | |
| KR930011572B1 (ko) | 아날로그-디지탈 영상신호 변환장치 |