JP2861191B2 - Ｃｃｄ信号処理装置 - Google Patents
Ｃｃｄ信号処理装置Info
- Publication number
- JP2861191B2 JP2861191B2 JP2024162A JP2416290A JP2861191B2 JP 2861191 B2 JP2861191 B2 JP 2861191B2 JP 2024162 A JP2024162 A JP 2024162A JP 2416290 A JP2416290 A JP 2416290A JP 2861191 B2 JP2861191 B2 JP 2861191B2
- Authority
- JP
- Japan
- Prior art keywords
- sample
- hold circuit
- output
- level
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Picture Signal Circuits (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、CCD撮像素子からの信号を処理するCCD信
号処理装置に関する。
号処理装置に関する。
この発明は、CCDからの信号を処理するCCD信号処理装
置において、CCDからの信号のプリチャージレベルをサ
ンプルホールドする第１のサンプルホールド回路と、CC
Dからの信号のデータレベルをサンプルホールドする第
２のサンプルホールド回路と、第１のサンプルホールド
回路の出力をサンプルホールドする第３のサンプルホー
ルド回路と、第３のサンプルホールド回路の出力レベル
と所定レベルとを比較し、この比較出力により第３のサ
ンプルホールド回路の出力レベルが所定レベルになるよ
うに入力を制御するコンパレータと、第３のサンプルホ
ールド回路の出力と第２のサンプルホールド回路の出力
とが供給される差動アンプとを設けることにより、S/N
比が改善できるとともに、回路規模を縮小でき、低域ノ
イズの発生を除去できるようにしたものである。
置において、CCDからの信号のプリチャージレベルをサ
ンプルホールドする第１のサンプルホールド回路と、CC
Dからの信号のデータレベルをサンプルホールドする第
２のサンプルホールド回路と、第１のサンプルホールド
回路の出力をサンプルホールドする第３のサンプルホー
ルド回路と、第３のサンプルホールド回路の出力レベル
と所定レベルとを比較し、この比較出力により第３のサ
ンプルホールド回路の出力レベルが所定レベルになるよ
うに入力を制御するコンパレータと、第３のサンプルホ
ールド回路の出力と第２のサンプルホールド回路の出力
とが供給される差動アンプとを設けることにより、S/N
比が改善できるとともに、回路規模を縮小でき、低域ノ
イズの発生を除去できるようにしたものである。
CCD撮像素子の出力信号から撮像信号を得る場合、S/N
比の改善が非常に重要である。なぜなら、CCD撮像素子
からの撮像信号は、非常に高いゲインのアンプに供給さ
れて処理されることになるからである。なお、CCD撮像
素子自体からもノイズが発生する。CCD信号処理には、
このようなCCD撮像素子自体から発生するノイズ成分を
除去できることが望まれる。
比の改善が非常に重要である。なぜなら、CCD撮像素子
からの撮像信号は、非常に高いゲインのアンプに供給さ
れて処理されることになるからである。なお、CCD撮像
素子自体からもノイズが発生する。CCD信号処理には、
このようなCCD撮像素子自体から発生するノイズ成分を
除去できることが望まれる。
CDS（コリレイテッド ダブル サンプリング）方式
の場合、CCD撮像素子からは、第３図に示すような信号
が出力される。このような信号のプリチャージレベルv
prとデータレベルvdとの差信号が撮像信号出力となる。
なお、このCCD撮像素子の出力信号中には、10数Ｖの直
流分がのっている。
の場合、CCD撮像素子からは、第３図に示すような信号
が出力される。このような信号のプリチャージレベルv
prとデータレベルvdとの差信号が撮像信号出力となる。
なお、このCCD撮像素子の出力信号中には、10数Ｖの直
流分がのっている。
第４図は、従来のCDS方式のCCD信号処理回路の一例で
ある。
ある。
第４図において、入力端子11にCCD撮像素子からの信
号が供給される。この信号は、コンデンサ12を介してサ
ンプルホールド回路13に供給される。サンプルホールド
回路13には、端子14からデータレベルvdの部分に対応し
て発生されるサンプルホールドパルスSHDが供給され
る。
号が供給される。この信号は、コンデンサ12を介してサ
ンプルホールド回路13に供給される。サンプルホールド
回路13には、端子14からデータレベルvdの部分に対応し
て発生されるサンプルホールドパルスSHDが供給され
る。
サンプルホールド回路13の入力端と接地間には、スイ
ッチ回路15を介して基準電圧Vref1が与えられる。スイ
ッチ回路15には、端子16からプリチャージレベルvprの
部分に対応して発生されるスイッチ制御信号SHPが供給
される。
ッチ回路15を介して基準電圧Vref1が与えられる。スイ
ッチ回路15には、端子16からプリチャージレベルvprの
部分に対応して発生されるスイッチ制御信号SHPが供給
される。
サンプルホールド回路13の出力がアンプ17に供給され
る。アンプ17の出力が出力端子18から取り出される。
る。アンプ17の出力が出力端子18から取り出される。
第４図に示す例では、スイッチ回路15をプリチャージ
レベルvprの部分に対応してオンさせることにより、CCD
撮像素子の出力信号のプリチャージレベルVprの直流値
が所定の値（基準電圧Vref1）となるようにされる。プ
リチャージレベルvprの直流値が所定の値となれば、デ
ータレベルvdをサンプルホールドすることで、撮像信号
が得られる。サンプルホールド回路13で、この信号のデ
ータレベルvdがサンプルホールドされる。このサンプル
ホールド回路13の出力がアンプ17を介して出力端子18か
ら取り出される。出力端子18の出力信号から、撮像信号
が得られる。
レベルvprの部分に対応してオンさせることにより、CCD
撮像素子の出力信号のプリチャージレベルVprの直流値
が所定の値（基準電圧Vref1）となるようにされる。プ
リチャージレベルvprの直流値が所定の値となれば、デ
ータレベルvdをサンプルホールドすることで、撮像信号
が得られる。サンプルホールド回路13で、この信号のデ
ータレベルvdがサンプルホールドされる。このサンプル
ホールド回路13の出力がアンプ17を介して出力端子18か
ら取り出される。出力端子18の出力信号から、撮像信号
が得られる。
このような従来のCCD信号処理回路では、サンプルホ
ールド回路13で発生するヒゲ状のノイズやサンプルホー
ルド期間での放電によるドループが信号にそのまま重畳
されることになる。また、基準電圧Vref1で発生するノ
イズが信号に重畳されることになる。このため、S/N比
が良くないという問題がある。また、このような構成で
は、CCD撮像素子自体から発生するノイズのうち比較的
高い成分を低減できない。
ールド回路13で発生するヒゲ状のノイズやサンプルホー
ルド期間での放電によるドループが信号にそのまま重畳
されることになる。また、基準電圧Vref1で発生するノ
イズが信号に重畳されることになる。このため、S/N比
が良くないという問題がある。また、このような構成で
は、CCD撮像素子自体から発生するノイズのうち比較的
高い成分を低減できない。
第５図は、従来のCCD信号処理回路の他の例である。
第５図において、入力端子21にCCD撮像素子からの信
号が供給される。この信号は、コンデンサ22を介してサ
ンプルホールド回路23に供給されるとともに、サンプル
ホールド回路24に供給される。電源ラインと接地間に抵
抗25及び26の直列接続が設けられ、サンプルホールド回
路23及びサンプルホールド回路24の前段に、この直列接
続の接続点から得られる直流電圧が与えられる。サンプ
ルホールド回路23の出力がサンプルホールド回路28に供
給される。
号が供給される。この信号は、コンデンサ22を介してサ
ンプルホールド回路23に供給されるとともに、サンプル
ホールド回路24に供給される。電源ラインと接地間に抵
抗25及び26の直列接続が設けられ、サンプルホールド回
路23及びサンプルホールド回路24の前段に、この直列接
続の接続点から得られる直流電圧が与えられる。サンプ
ルホールド回路23の出力がサンプルホールド回路28に供
給される。
サンプルホールド回路23には、端子27からプリチャー
ジレベルvprの部分に対応して発生されるサンプルホー
ルドパルスSHPが供給される。サンプルホールド回路24
及び28には、端子29からデータレベルvdの部分に対応し
て発生されるサンプルホールドパルスSHDが供給され
る。
ジレベルvprの部分に対応して発生されるサンプルホー
ルドパルスSHPが供給される。サンプルホールド回路24
及び28には、端子29からデータレベルvdの部分に対応し
て発生されるサンプルホールドパルスSHDが供給され
る。
サンプルホールド回路28の出力が差動アンプ30の非反
転入力端に供給される。サンプルホールド回路24の出力
が差動アンプ30の反転入力端に供給される。差動アンプ
30の出力が出力端子31から取り出される。
転入力端に供給される。サンプルホールド回路24の出力
が差動アンプ30の反転入力端に供給される。差動アンプ
30の出力が出力端子31から取り出される。
CCD撮像素子からの信号中の直流分がコンデンサ22で
カットされ、抵抗25及び26の直列接続により、この信号
の直流レベルが設定される。そして、サンプルホールド
回路23でプリチャージレベルvprがサンプルホールドさ
れ、サンプルホールド回路24でデータレベルvdがサンプ
ルホールドされる。サンプルホールド回路23の出力がサ
ンプルホールド回路28を介して差動アンプ30に供給さ
れ、サンプルホールド回路24の出力が差動アンプ30に供
給される。差動アンプ30でプリチャージレベルvprとデ
ータレベルvdとの差レベルから、CCD撮像素子の撮像信
号が得られる。なお、サンプルホールド回路28は、サン
プルホールド回路24で発生するヒゲ状のノイズ成分を取
るためのものである。すなわち、サンプルホールド回路
28で、サンプルホールド回路24で発生するのと同様のノ
イズが発生される。このノイズ成分は、差動アンプ30に
よりキャンセルされる。
カットされ、抵抗25及び26の直列接続により、この信号
の直流レベルが設定される。そして、サンプルホールド
回路23でプリチャージレベルvprがサンプルホールドさ
れ、サンプルホールド回路24でデータレベルvdがサンプ
ルホールドされる。サンプルホールド回路23の出力がサ
ンプルホールド回路28を介して差動アンプ30に供給さ
れ、サンプルホールド回路24の出力が差動アンプ30に供
給される。差動アンプ30でプリチャージレベルvprとデ
ータレベルvdとの差レベルから、CCD撮像素子の撮像信
号が得られる。なお、サンプルホールド回路28は、サン
プルホールド回路24で発生するヒゲ状のノイズ成分を取
るためのものである。すなわち、サンプルホールド回路
28で、サンプルホールド回路24で発生するのと同様のノ
イズが発生される。このノイズ成分は、差動アンプ30に
よりキャンセルされる。
この例では、差動アンプ30でプリチャージレベルvpr
とデータレベルvdとを減算して、撮像信号を得るように
している。このため、ノイズ成分がキャンセルされ、S/
N比の改善が図れる。この場合、CCD撮像素子自体から発
生するノイズもキャンセルされる。
とデータレベルvdとを減算して、撮像信号を得るように
している。このため、ノイズ成分がキャンセルされ、S/
N比の改善が図れる。この場合、CCD撮像素子自体から発
生するノイズもキャンセルされる。
ところが、このような従来のCCD信号処理回路では、C
CD撮像素子の出力信号の平均レベルの変動により、サン
プルホールド回路23及び24でサンプルホールドされる信
号の直流レベルが変化するため、サンプルホールド回路
23、24、28に対して、広いダイナミックレンジが要求さ
れるという問題がある。サンプルホールド回路23、24、
28のダイナミックレンジを広くするためには、電源電圧
を高く設定するようにしなければならなくなる。
CD撮像素子の出力信号の平均レベルの変動により、サン
プルホールド回路23及び24でサンプルホールドされる信
号の直流レベルが変化するため、サンプルホールド回路
23、24、28に対して、広いダイナミックレンジが要求さ
れるという問題がある。サンプルホールド回路23、24、
28のダイナミックレンジを広くするためには、電源電圧
を高く設定するようにしなければならなくなる。
また、このような従来のCCD信号処理回路では、抵抗2
5及び26で発生されるノイズの影響を受けるという問題
がある。
5及び26で発生されるノイズの影響を受けるという問題
がある。
更に、プリチャージレベルをサンプルホールドする経
路には２つのサンプルホールド回路23及び28が配されて
いるのに対して、データレベルをサンプルホールドする
経路には１つのサンプルホールド回路24が配設されてい
るので、２つの経路でのゲイン差が発生し、低減のうね
りノイズが発生し易い。
路には２つのサンプルホールド回路23及び28が配されて
いるのに対して、データレベルをサンプルホールドする
経路には１つのサンプルホールド回路24が配設されてい
るので、２つの経路でのゲイン差が発生し、低減のうね
りノイズが発生し易い。
第６図は、従来のCCD信号処理回路の更に他の例であ
る。
る。
第６図において、入力端子41にCCD撮像素子からの信
号が供給される。この信号は、コンデンサ42を介してサ
ンプルホールド回路43に供給されるとともに、コンデン
サ44を介してサンプルホールド回路45に供給される。サ
ンプルホールド回路43の出力がサンプルホールド回路46
に供給される。
号が供給される。この信号は、コンデンサ42を介してサ
ンプルホールド回路43に供給されるとともに、コンデン
サ44を介してサンプルホールド回路45に供給される。サ
ンプルホールド回路43の出力がサンプルホールド回路46
に供給される。
サンプルホールド回路43には、端子47からプリチャー
ジレベルvprの部分に対応して発生されるサンプルホー
ルドパルスSHPが供給される。サンプルホールド回路45
及び46には、端子48からデータレベルvdの部分に対応し
て発生されるサンプルホールドパルスSHDが供給され
る。
ジレベルvprの部分に対応して発生されるサンプルホー
ルドパルスSHPが供給される。サンプルホールド回路45
及び46には、端子48からデータレベルvdの部分に対応し
て発生されるサンプルホールドパルスSHDが供給され
る。
サンプルホールド回路46の出力が差動アンプ49の非反
転入力端に供給されるとともに、電流出力型コンパレー
タ50の反転入力端に供給される。サンプルホールド回路
45の出力が差動アンプ49の反転入力端に供給されるとと
もに、電流出力型コンパレータ51の反転入力端に供給さ
れる。差動アンプ49の出力が出力端子53から取り出され
る。
転入力端に供給されるとともに、電流出力型コンパレー
タ50の反転入力端に供給される。サンプルホールド回路
45の出力が差動アンプ49の反転入力端に供給されるとと
もに、電流出力型コンパレータ51の反転入力端に供給さ
れる。差動アンプ49の出力が出力端子53から取り出され
る。
電流出力型コンパレータ50及び51の非反転入力端に
は、基準電圧Vref2が与えられる。また、電流出力型コ
ンパレータ50及び51には、端子52A及び52Bからオプティ
カルブラックの部分に対応するクランプパルスCLPが供
給される。
は、基準電圧Vref2が与えられる。また、電流出力型コ
ンパレータ50及び51には、端子52A及び52Bからオプティ
カルブラックの部分に対応するクランプパルスCLPが供
給される。
電流出力型コパレータ50の出力がサンプルホールド回
路43の入力段に帰還される。電流出力コンパレータ51の
出力がサンプルホールド回路45の入力段に帰還される。
路43の入力段に帰還される。電流出力コンパレータ51の
出力がサンプルホールド回路45の入力段に帰還される。
オプティカルブラックの部分で、電流出力型コンパレ
ータ50及び51にクランプパルスCLPが供給される。これ
により、電流出力型コンパレータ50及び51からなるフィ
ードバッククランプ回路が動作し、サンプルホールド回
路43に入力される信号の直流レベルが所定のレベル（基
準電圧Vref2）でクランプされる。また、サンプルホー
ルド回路45に入力される信号の直流レベルが所定のレベ
ル（基準電圧Vref2）でクランプされる。
ータ50及び51にクランプパルスCLPが供給される。これ
により、電流出力型コンパレータ50及び51からなるフィ
ードバッククランプ回路が動作し、サンプルホールド回
路43に入力される信号の直流レベルが所定のレベル（基
準電圧Vref2）でクランプされる。また、サンプルホー
ルド回路45に入力される信号の直流レベルが所定のレベ
ル（基準電圧Vref2）でクランプされる。
このように、オプティカルブラックの部分の直流レベ
ルが所定のレベルとなるようにクランプされた信号がサ
ンプルホールド回路43及びサンプルホールド回路45に供
給される。サンプルホールド回路43でプリチャージレベ
ルvprがサンプルホールドされ、サンプルホールド回路4
5でデータレベルvdがサンプルホールドされる。サンプ
ルホールド回路43の出力がサンプルホールド回路46を介
して差動アンプ49に供給され、サンプルホールド回路45
の出力が差動アンプ49に供給される。差動アンプ49でプ
リチャージレベルvprとデータレベルvdとの差レベルが
形成され、出力端子53から撮像信号が得られる。
ルが所定のレベルとなるようにクランプされた信号がサ
ンプルホールド回路43及びサンプルホールド回路45に供
給される。サンプルホールド回路43でプリチャージレベ
ルvprがサンプルホールドされ、サンプルホールド回路4
5でデータレベルvdがサンプルホールドされる。サンプ
ルホールド回路43の出力がサンプルホールド回路46を介
して差動アンプ49に供給され、サンプルホールド回路45
の出力が差動アンプ49に供給される。差動アンプ49でプ
リチャージレベルvprとデータレベルvdとの差レベルが
形成され、出力端子53から撮像信号が得られる。
このような構成では、第５図に示した例と同様に、差
動アンプ49でプリチャージレベルvprとデータレベルvd
とを減算して撮像信号を得るようにしているため、ノイ
ズ成分がキャンセルされ、S/N比の改善が図れる。更
に、サンプルホールド回路43及び45でサンプルホールド
される信号の直流レベルが一定しているので、サンプル
ホールド回路43〜46に対して大きなダイナミックレンジ
が要求されず、低電圧駆動が可能である。
動アンプ49でプリチャージレベルvprとデータレベルvd
とを減算して撮像信号を得るようにしているため、ノイ
ズ成分がキャンセルされ、S/N比の改善が図れる。更
に、サンプルホールド回路43及び45でサンプルホールド
される信号の直流レベルが一定しているので、サンプル
ホールド回路43〜46に対して大きなダイナミックレンジ
が要求されず、低電圧駆動が可能である。
ところが、この例では、２つのクランプコンデンサ42
及び44が必要であり、小型化の障害になる。なお、１つ
のクランプ回路でCCD撮像素子からの信号をクランプす
る構成も考えられるが、この場合には、クランプ精度が
下がり、高感度化しにくくなる。また、この例では、オ
プティカルブラックの部分の直流レベルが所定レベルと
なるようにクランプをかけているので、クランプ回路を
動作させるためのクランプパルスを電流出力型のコンパ
レータ50及び51に供給する必要がある。
及び44が必要であり、小型化の障害になる。なお、１つ
のクランプ回路でCCD撮像素子からの信号をクランプす
る構成も考えられるが、この場合には、クランプ精度が
下がり、高感度化しにくくなる。また、この例では、オ
プティカルブラックの部分の直流レベルが所定レベルと
なるようにクランプをかけているので、クランプ回路を
動作させるためのクランプパルスを電流出力型のコンパ
レータ50及び51に供給する必要がある。
更に、この例では、プリチャージレベルをサンプルホ
ールドする経路には２つのサンプルホールド回路43及び
46が配されているのに対して、データレベルをサンプル
ホールドする経路には１つのサンプルホールド回路45が
配設されているので、２つの経路でのゲイン差が発生
し、低域のうねりノイズが発生し易い。
ールドする経路には２つのサンプルホールド回路43及び
46が配されているのに対して、データレベルをサンプル
ホールドする経路には１つのサンプルホールド回路45が
配設されているので、２つの経路でのゲイン差が発生
し、低域のうねりノイズが発生し易い。
このように、第４図に示した従来のCCD信号処理回路
では、ノイズ成分がそのまま信号に重畳され、S/N比の
改善が図れないという問題がある。
では、ノイズ成分がそのまま信号に重畳され、S/N比の
改善が図れないという問題がある。
第５図及び第６図に示した従来のCCD信号処理回路で
は、差動アンプを用いて撮像信号を得ているので、ノイ
ズ成分がキャンセルされ、S/N比の改善が図れる。とこ
ろが、第５図に示す従来のCCD信号処理回路では、サン
プルホールド回路に広いダイナミックレンジが要求され
るという問題がある。第６図に示す従来のCCD信号処理
回路では、オプティカルブラックの部分が所定の直流レ
ベルとなるようにクランプをかける構成とされているの
で、２つのクランプコンデンサが必要であるとともに、
電流出力型のコンパレータ50及び51にクランプパルスを
入力させる必要がある。
は、差動アンプを用いて撮像信号を得ているので、ノイ
ズ成分がキャンセルされ、S/N比の改善が図れる。とこ
ろが、第５図に示す従来のCCD信号処理回路では、サン
プルホールド回路に広いダイナミックレンジが要求され
るという問題がある。第６図に示す従来のCCD信号処理
回路では、オプティカルブラックの部分が所定の直流レ
ベルとなるようにクランプをかける構成とされているの
で、２つのクランプコンデンサが必要であるとともに、
電流出力型のコンパレータ50及び51にクランプパルスを
入力させる必要がある。
また、第５図及び第６図に示した従来のCCD信号処理
回路では、プリチャージレベルをサンプルホールドする
経路には２つのサンプルホールド回路が配されているの
に対して、データレベルをサンプルホールドする経路に
は１つのサンプルホールド回路が配設されているので、
２つの経路でのゲイン差が発生し、低減のうねりノイズ
が発生し易い。
回路では、プリチャージレベルをサンプルホールドする
経路には２つのサンプルホールド回路が配されているの
に対して、データレベルをサンプルホールドする経路に
は１つのサンプルホールド回路が配設されているので、
２つの経路でのゲイン差が発生し、低減のうねりノイズ
が発生し易い。
したがって、この発明の目的は、S/N比を改善できる
とともに、回路規模を縮小でき、然も低域ノイズの改善
を図れるCCD信号処理装置を提供することにある。
とともに、回路規模を縮小でき、然も低域ノイズの改善
を図れるCCD信号処理装置を提供することにある。
この発明は、CCDからの信号のプリチャージレベルを
サンプルホールドする第１のサンプルホールド回路と、
CCDからの信号のデータレベルをサンプルホールドする
第２のサンプルホールド回路と、第１のサンプルホール
ド回路の出力をサンプルホールドする第３のサンプルホ
ールド回路と、第３のサンプルホールド回路の出力レベ
ルと所定レベルとを比較し、この比較出力により第３の
サンプルホールド回路の出力レベルが所定レベルになる
ように入力を制御するコンパレータと、第３のサンプル
ホールド回路の出力と第２のサンプルホールド回路の出
力とが供給される差動アンプとからなるCCD信号処理装
置である。
サンプルホールドする第１のサンプルホールド回路と、
CCDからの信号のデータレベルをサンプルホールドする
第２のサンプルホールド回路と、第１のサンプルホール
ド回路の出力をサンプルホールドする第３のサンプルホ
ールド回路と、第３のサンプルホールド回路の出力レベ
ルと所定レベルとを比較し、この比較出力により第３の
サンプルホールド回路の出力レベルが所定レベルになる
ように入力を制御するコンパレータと、第３のサンプル
ホールド回路の出力と第２のサンプルホールド回路の出
力とが供給される差動アンプとからなるCCD信号処理装
置である。
電流出力型コンパレータ10で、サンプルホールド回路
５の出力VPRと基準電圧Vrefとが比較され、この比較出
力がコンデンサ２とサンプルホールド回路３及び４との
接続点に帰還される。これにより、サンプルホールド回
路５の出力VPRが基準電圧Vrefに制御される。したがっ
て、コンデンサ２とサンプルホールド回路３及び４との
接続点の信号SV2のプリチャージレベルvprは一定とな
る。
５の出力VPRと基準電圧Vrefとが比較され、この比較出
力がコンデンサ２とサンプルホールド回路３及び４との
接続点に帰還される。これにより、サンプルホールド回
路５の出力VPRが基準電圧Vrefに制御される。したがっ
て、コンデンサ２とサンプルホールド回路３及び４との
接続点の信号SV2のプリチャージレベルvprは一定とな
る。
このプリチャージレベルvprが一定の信号SV2がサンプ
ルホールド回路３及び４に供給される。サンプルホール
ド回路３でプリチャージレベルvprがサンプルホールド
され、サンプルホールド回路４でデータレベルvdがサン
プルホールドされる。サンプルホールド回路３の出力が
サンプルホールド回路５を介して差動アンプ８に供給さ
れ、サンプルホールド回路４の出力が差動アンプ８に供
給され、差動アンプ８から撮像信号が出力される。
ルホールド回路３及び４に供給される。サンプルホール
ド回路３でプリチャージレベルvprがサンプルホールド
され、サンプルホールド回路４でデータレベルvdがサン
プルホールドされる。サンプルホールド回路３の出力が
サンプルホールド回路５を介して差動アンプ８に供給さ
れ、サンプルホールド回路４の出力が差動アンプ８に供
給され、差動アンプ８から撮像信号が出力される。
以下、この発明の一実施例について、図面を参照して
説明する。
説明する。
第１図は、この発明の一実施例を示すものである。第
１図において、入力端子１にCCD撮像素子からの信号が
供給される。この入力端子１からの信号は、コンデンサ
２を介され、直流分が除去される。このコンデンサ２を
介された信号は、サンプルホールド回路３に供給される
とともに、サンプルホールド回路４に供給される。サン
プルホールド回路３の出力がサンプルホールド回路５に
供給される。
１図において、入力端子１にCCD撮像素子からの信号が
供給される。この入力端子１からの信号は、コンデンサ
２を介され、直流分が除去される。このコンデンサ２を
介された信号は、サンプルホールド回路３に供給される
とともに、サンプルホールド回路４に供給される。サン
プルホールド回路３の出力がサンプルホールド回路５に
供給される。
サンプルホールド回路３には、端子６からプリチャー
ジレベルvprの部分に対応して発生されるサンプルホー
ルドパルスSHPが供給される。サンプルホールド回路４
及びサンプルホールド回路５には、端子７からデータレ
ベルの部分に対応して発生されるサンプルホールドパル
スSHDが供給される。
ジレベルvprの部分に対応して発生されるサンプルホー
ルドパルスSHPが供給される。サンプルホールド回路４
及びサンプルホールド回路５には、端子７からデータレ
ベルの部分に対応して発生されるサンプルホールドパル
スSHDが供給される。
サンプルホールド回路５の出力が差動アンプ８の非反
転入力端に供給されるとともに、電流出力型コンパレー
タ10の反転入力端に供給される。サンプルホールド回路
４の出力が差動アンプ８の反転入力端に供給される。差
動アンプ８から出力端子９が導出される。
転入力端に供給されるとともに、電流出力型コンパレー
タ10の反転入力端に供給される。サンプルホールド回路
４の出力が差動アンプ８の反転入力端に供給される。差
動アンプ８から出力端子９が導出される。
電流出力型コンパレータ10の非反転入力端には、基準
電圧Vrefが与えられる。電流出力型コンパレータ10の出
力がサンプルホールド回路３及び４の入力段に帰還され
る。
電圧Vrefが与えられる。電流出力型コンパレータ10の出
力がサンプルホールド回路３及び４の入力段に帰還され
る。
入力端子１には、CCD撮像素子から第２図Ａに示すよ
うな信号SV1が供給される。この信号SV1は、コンデンサ
２を介してサンプルホールド回路３に供給され、サンプ
ルホールド回路３で、プリチャージレベルvprがサンプ
ルホールドされる。サンプルホールド回路３の出力がサ
ンプルホールド回路５を介して差動アンプ８の非反転入
力端に供給されるとともに、電流出力型コンパレータ10
に供給される。
うな信号SV1が供給される。この信号SV1は、コンデンサ
２を介してサンプルホールド回路３に供給され、サンプ
ルホールド回路３で、プリチャージレベルvprがサンプ
ルホールドされる。サンプルホールド回路３の出力がサ
ンプルホールド回路５を介して差動アンプ８の非反転入
力端に供給されるとともに、電流出力型コンパレータ10
に供給される。
電流出力型コンパレータ10で、このサンプルホールド
回路５の出力VPRと基準電圧Vrefとが比較され、この比
較出力がコンデンサ２とサンプルホールド回路３及び４
との接続点に帰還される。これにより、第２図Ｃに示す
ように、サンプルホールド回路５の出力VPRが基準電圧V
refに制御される。したがって、第２図Ｂに示すよう
に、コンデンサ２とサンプルホールド回路３及び４との
接続点の信号SV2のプリチャージレベルvprは一定とな
る。
回路５の出力VPRと基準電圧Vrefとが比較され、この比
較出力がコンデンサ２とサンプルホールド回路３及び４
との接続点に帰還される。これにより、第２図Ｃに示す
ように、サンプルホールド回路５の出力VPRが基準電圧V
refに制御される。したがって、第２図Ｂに示すよう
に、コンデンサ２とサンプルホールド回路３及び４との
接続点の信号SV2のプリチャージレベルvprは一定とな
る。
このプリチャージレベルvprが一定の信号SV2がサンプ
ルホールド回路３及び４に供給される。サンプルホール
ド回路３でプリチャージレベルvprがサンプルホールド
され、サンプルホールド回路４でデータレベルvdがサン
プルホールドされる。サンプルホールド回路３の出力が
サンプルホールド回路５を介して差動アンプ８に供給さ
れ、サンプルホールド回路４の出力が差動アンプ８に供
給される。サンプルホールド回路５は、サンプルホール
ド回路４で発生するヒゲ状のノイズ成分を取るためのも
のである。
ルホールド回路３及び４に供給される。サンプルホール
ド回路３でプリチャージレベルvprがサンプルホールド
され、サンプルホールド回路４でデータレベルvdがサン
プルホールドされる。サンプルホールド回路３の出力が
サンプルホールド回路５を介して差動アンプ８に供給さ
れ、サンプルホールド回路４の出力が差動アンプ８に供
給される。サンプルホールド回路５は、サンプルホール
ド回路４で発生するヒゲ状のノイズ成分を取るためのも
のである。
前述したように、サンプルホールド回路５の出力VPR
は、第２図Ｃに示したように、基準電圧Vrefとなる。一
方、サンプルホールド回路４の出力VDは、第２図Ｄに示
すように、データレベルvdのサンプルホールド出力とな
る。
は、第２図Ｃに示したように、基準電圧Vrefとなる。一
方、サンプルホールド回路４の出力VDは、第２図Ｄに示
すように、データレベルvdのサンプルホールド出力とな
る。
差動アンプ８でプリチャージレベルvprとデータレベ
ルvdとの差信号が得られる。この差信号出力端子９から
出力される。この出力端子９からの出力Voutから、CCD
撮像素子の撮像信号が得られる。
ルvdとの差信号が得られる。この差信号出力端子９から
出力される。この出力端子９からの出力Voutから、CCD
撮像素子の撮像信号が得られる。
この発明によれば、差動アンプ８でプリチャージレベ
ルvprとデータレベルvdとの差レベルを形成して撮像信
号を得ているので、ノイズ成分がキャンセルされ、S/N
比が改善される。また、CCD撮像素子自体から発生する
ノイズもキャンセルできる。
ルvprとデータレベルvdとの差レベルを形成して撮像信
号を得ているので、ノイズ成分がキャンセルされ、S/N
比が改善される。また、CCD撮像素子自体から発生する
ノイズもキャンセルできる。
また、この発明によれば、サンプルホールド回路３及
び４に入力される信号のプリチャージレベルvprが一定
とされているので、信号のダイナミックレンジを広くと
れ、低電圧での動作が可能である。
び４に入力される信号のプリチャージレベルvprが一定
とされているので、信号のダイナミックレンジを広くと
れ、低電圧での動作が可能である。
また、この発明によれば、基準電圧Vrefで発生される
ノイズ成分が信号に重畳された場合でも、このノイズ成
分がプリチャージレベルをサンプルホールドする経路と
データレベルをサンプルホールドする経路とに同様に重
畳されるため、差動アンプ８でノイズ成分がキャンセル
される。
ノイズ成分が信号に重畳された場合でも、このノイズ成
分がプリチャージレベルをサンプルホールドする経路と
データレベルをサンプルホールドする経路とに同様に重
畳されるため、差動アンプ８でノイズ成分がキャンセル
される。
また、この発明によれば、電流出力型コンパレータ10
により、入力信号のプリチャージレベルが一定となるよ
うに制御されるので、プリチャージレベルをサンプルホ
ールドする経路に配設されるサンプルホールド回路の数
とデータレベルをサンプルホールドする経路に配設され
るサンプルホールド回路の数とが異なっていても、低域
のうねりノイズは発生しない。
により、入力信号のプリチャージレベルが一定となるよ
うに制御されるので、プリチャージレベルをサンプルホ
ールドする経路に配設されるサンプルホールド回路の数
とデータレベルをサンプルホールドする経路に配設され
るサンプルホールド回路の数とが異なっていても、低域
のうねりノイズは発生しない。
更に、この発明によれば、１つの外付けコンデンサだ
けで動作可能なので、回路規模が増大しない。
けで動作可能なので、回路規模が増大しない。
第１図はこの発明の一実施例のブロック図，第２図はこ
の発明の一実施例の説明に用いる波形図，第３図はCDS
方式の説明に用いる波形図，第４図は従来のCCD信号処
理回路の一例のブロック図，第５図は従来のCCD信号処
理回路の他の例のブロック図，第６図は従来のCCD信号
処理回路の更に他の例のブロック図である。 図面における主要な符号の説明 1:入力端子,3〜5:サンプルホールド回路,8:差動アンプ,
10:電流帰還型コンパレータ。
の発明の一実施例の説明に用いる波形図，第３図はCDS
方式の説明に用いる波形図，第４図は従来のCCD信号処
理回路の一例のブロック図，第５図は従来のCCD信号処
理回路の他の例のブロック図，第６図は従来のCCD信号
処理回路の更に他の例のブロック図である。 図面における主要な符号の説明 1:入力端子,3〜5:サンプルホールド回路,8:差動アンプ,
10:電流帰還型コンパレータ。
Claims (1)
- 【請求項１】CCDからの入力信号中の直流成分を取り除
くコンデンサと、 上記コンデンサを介されたCCDからの入力信号のプリチ
ャージレベルをサンプルホールドする第１のサンプルホ
ールド回路と、 上記コンデンサを介されたCCDからの入力信号のデータ
レベルをサンプルホールドする第２のサンプルホールド
回路と、 上記第１のサンプルホールド回路の出力を上記データレ
ベルに対応するタイミングでサンプルホールドする第３
のサンプルホールド回路と、 上記第３のサンプルホールド回路の出力レベルと所定レ
ベルとを比較し、この比較出力を上記コンデンサを介さ
れたCCDからの入力信号側に帰還することにより、上記
第３のサンプルホールド回路の出力レベルが上記所定レ
ベルになるように制御するコンパレータと、 上記第３のサンプルホールド回路の出力と上記第２のサ
ンプルホールド回路の出力とが供給される差動アンプと からなるCCD信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2024162A JP2861191B2 (ja) | 1990-02-02 | 1990-02-02 | Ｃｃｄ信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2024162A JP2861191B2 (ja) | 1990-02-02 | 1990-02-02 | Ｃｃｄ信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03229580A JPH03229580A (ja) | 1991-10-11 |
| JP2861191B2 true JP2861191B2 (ja) | 1999-02-24 |
Family
ID=12130649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2024162A Expired - Lifetime JP2861191B2 (ja) | 1990-02-02 | 1990-02-02 | Ｃｃｄ信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2861191B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5572155A (en) * | 1994-06-20 | 1996-11-05 | Fuji Photo Film Co., Ltd. | CCD signal read-out circuit free from ailiasing of high-frequency noises |
-
1990
- 1990-02-02 JP JP2024162A patent/JP2861191B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03229580A (ja) | 1991-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5341218A (en) | Video signals clamping circuit for maintaining DC level of video signals | |
| JPS6012826B2 (ja) | 受信回路 | |
| US4227155A (en) | Amplifier with dark current compensation | |
| US6580465B1 (en) | Clamp voltage generating circuit and clamp level adjusting method | |
| US4801788A (en) | Bar code scanner for a video signal which has a shading waveform | |
| JP2543177B2 (ja) | クランプ装置と自動利得制御装置 | |
| JP2861191B2 (ja) | Ｃｃｄ信号処理装置 | |
| KR19990015182A (ko) | 필터 및 부스트회로를 내장하는 칩의 설계변수오차보상회로 | |
| JP3064703B2 (ja) | サンプルホールド回路 | |
| JP2811704B2 (ja) | Ｃｃｄ出力回路 | |
| US5488449A (en) | Infinite-distance detecting circuit for an auto-focus system | |
| JPH0526979Y2 (ja) | ||
| JP2973451B2 (ja) | 利得制御回路 | |
| JPH05153431A (ja) | クランプ回路 | |
| JPH04258092A (ja) | 映像信号処理回路 | |
| JPS637081A (ja) | 映像信号処理装置 | |
| JP2596118Y2 (ja) | Ｃｃｄ検査装置の入力信号処理回路 | |
| JPS59193617A (ja) | デジタル信号受信回路 | |
| JPS61208386A (ja) | ビデオ信号のアナログ−デイジタル変換装置 | |
| JP3809025B2 (ja) | クランプ電圧生成回路およびクランプレベルの調整方法 | |
| JP3142357B2 (ja) | 信号処理装置 | |
| JP2809012B2 (ja) | Ｃｃｄ出力信号処理回路 | |
| JPH04123397A (ja) | サンプルホールド回路 | |
| JPH07184110A (ja) | Ａｇｃ出力オフセット調節回路 | |
| JPH065092A (ja) | サンプルホールド回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071211 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081211 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091211 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091211 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101211 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101211 Year of fee payment: 12 |