JP2596118Y2 - Ｃｃｄ検査装置の入力信号処理回路 - Google Patents
Ｃｃｄ検査装置の入力信号処理回路Info
- Publication number
- JP2596118Y2 JP2596118Y2 JP1992062695U JP6269592U JP2596118Y2 JP 2596118 Y2 JP2596118 Y2 JP 2596118Y2 JP 1992062695 U JP1992062695 U JP 1992062695U JP 6269592 U JP6269592 U JP 6269592U JP 2596118 Y2 JP2596118 Y2 JP 2596118Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- output
- level
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Picture Signal Circuits (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】この考案はＣＣＤ（Charge Coupl
ed Device)検査装置において、被試験ＣＣＤにより入力
される映像信号のピークレベル（尖頭レベル）付近（欠
陥画素情報が含まれる）をサンプルホールド及び増幅し
た後、Ａ／Ｄ変換してデジタル信号処理回路へ供給する
ための入力信号処理回路に関し、特に出力データの精度
の向上と高利得化に係わる。
ed Device)検査装置において、被試験ＣＣＤにより入力
される映像信号のピークレベル（尖頭レベル）付近（欠
陥画素情報が含まれる）をサンプルホールド及び増幅し
た後、Ａ／Ｄ変換してデジタル信号処理回路へ供給する
ための入力信号処理回路に関し、特に出力データの精度
の向上と高利得化に係わる。
【０００２】
【従来の技術】(1) 入力信号処理回路Ａ 従来のＣＣＤ検査装置の入力信号処理回路を図３〜図７
に基づいて説明する。水平ドットクロックＣＫ（図４
Ａ）により駆動される被試験ＣＣＤ２に光源１からの光
Ｌが入射され、映像信号Ｓ1 が入力端子ＩＮに入力され
る。バッファアンプ３で増幅された映像信号Ｓ2 （図４
Ｂ）は相関二重サンプルホールド（ＣＤＳ：コリレイテ
ッド・ダブル・サンプルホールド）回路４に入力され、
入力コンデンサＣで直流カットされた後、第１ストロー
ブパルスＰ1 （図４Ｃ）の存在する時点の各画素のクロ
レベルがサンプルホールドされ、続いて第２ストローブ
パルスＰ2 （図４Ｄ）の存在する時点の各画素の出力レ
ベルがサンプルホールドされる。
に基づいて説明する。水平ドットクロックＣＫ（図４
Ａ）により駆動される被試験ＣＣＤ２に光源１からの光
Ｌが入射され、映像信号Ｓ1 が入力端子ＩＮに入力され
る。バッファアンプ３で増幅された映像信号Ｓ2 （図４
Ｂ）は相関二重サンプルホールド（ＣＤＳ：コリレイテ
ッド・ダブル・サンプルホールド）回路４に入力され、
入力コンデンサＣで直流カットされた後、第１ストロー
ブパルスＰ1 （図４Ｃ）の存在する時点の各画素のクロ
レベルがサンプルホールドされ、続いて第２ストローブ
パルスＰ2 （図４Ｄ）の存在する時点の各画素の出力レ
ベルがサンプルホールドされる。
【０００３】（１−１） 通常モード ＣＤＳ４の出力Ｓ3 （図４Ｅ）は、ダイオード６，プロ
グラマブル電源７，ＯＢＣ（オプティカル・ブランキン
グ・クランプ）回路８が無い場合には直接ゲインアンプ
９に入力され、適当に（図４の例では１０倍に）増幅さ
れ、その増幅出力Ｓ6 （図４Ｆ）はＯＢＣ回路１０に入
力される。ＯＢＣ回路１０では入力信号Ｓ6 がＯＢＣパ
ルスＰC （図４Ｇ）が水平ブランキング期間に与えられ
るたびに、ＯＢＣ回路の出力信号Ｓ7 のブランキングレ
ベル（クロレベル）が、基準電源１１の電圧（クランプ
電圧）ＥC にクランプされる（図４Ｈ）。
グラマブル電源７，ＯＢＣ（オプティカル・ブランキン
グ・クランプ）回路８が無い場合には直接ゲインアンプ
９に入力され、適当に（図４の例では１０倍に）増幅さ
れ、その増幅出力Ｓ6 （図４Ｆ）はＯＢＣ回路１０に入
力される。ＯＢＣ回路１０では入力信号Ｓ6 がＯＢＣパ
ルスＰC （図４Ｇ）が水平ブランキング期間に与えられ
るたびに、ＯＢＣ回路の出力信号Ｓ7 のブランキングレ
ベル（クロレベル）が、基準電源１１の電圧（クランプ
電圧）ＥC にクランプされる（図４Ｈ）。
【０００４】ＯＢＣ回路１０の出力Ｓ7 は、反転回路１
２で極性が反転され、ブランキングレベルが−ＥC とさ
れた出力Ｓ8 （図４Ｉ）がＡ／Ｄコンバータ１３に入力
され、第３ストローブパルスＰ3 （図４Ｊ）に同期し
て、Ａ／Ｄ変換される。Ａ／Ｄコンバータ１３の入力ダ
イナミック・レンジは通常±１Ｖのものが用いられる。
Ａ／Ｄコンバータ１３の入力Ｓ8 は通常モードでは、ブ
ランキングレベル−ＥCが入力ダイナミックレンジのほ
ゞ下限値となるように設定される。従って、ＯＢＣ回路
１０のクランプ電圧ＥC はＡ／Ｄコンバータ１３の入力
ダイナミック・レンジの下限値の極性を反転した値にほ
ゞ等しく設定される。
２で極性が反転され、ブランキングレベルが−ＥC とさ
れた出力Ｓ8 （図４Ｉ）がＡ／Ｄコンバータ１３に入力
され、第３ストローブパルスＰ3 （図４Ｊ）に同期し
て、Ａ／Ｄ変換される。Ａ／Ｄコンバータ１３の入力ダ
イナミック・レンジは通常±１Ｖのものが用いられる。
Ａ／Ｄコンバータ１３の入力Ｓ8 は通常モードでは、ブ
ランキングレベル−ＥCが入力ダイナミックレンジのほ
ゞ下限値となるように設定される。従って、ＯＢＣ回路
１０のクランプ電圧ＥC はＡ／Ｄコンバータ１３の入力
ダイナミック・レンジの下限値の極性を反転した値にほ
ゞ等しく設定される。
【０００５】なお、図５は図４Ｅ〜Ｉの時間軸を圧縮し
て示したものである。通常モードでは、Ａ／Ｄコンバー
タ１３の入力Ｓ8 のブランキングレベル〜ピークレベル
の全波形がＡ／Ｄコンバータの入力ダイナミックレンジ
（±１Ｖ）内に収められる。映像信号レベルが平均レベ
ルより著しく大きい、または小さい欠陥画素があれば、
次のデジタル信号処理回路において容易に検出される。
て示したものである。通常モードでは、Ａ／Ｄコンバー
タ１３の入力Ｓ8 のブランキングレベル〜ピークレベル
の全波形がＡ／Ｄコンバータの入力ダイナミックレンジ
（±１Ｖ）内に収められる。映像信号レベルが平均レベ
ルより著しく大きい、または小さい欠陥画素があれば、
次のデジタル信号処理回路において容易に検出される。
【０００６】（１−２） 映像信号のピークレベル付近
を高精度で検査する場合 被試験ＣＣＤの出力Ｓ1 ，従ってＣＤＳ回路４の出力Ｓ
3 （図６Ａ）が通常モードの１０倍で、振幅0.７Ｖであ
った場合を例にとると、ゲインアンプ９で１０倍に増幅
されて、その出力Ｓ6 （図６Ｂ）の振幅は７Ｖとなる。
映像信号のピークレベルの平均レベルをＡ／Ｄコンバー
タ１３の入力ダイナミックレンジの中心（０Ｖ）付近に
設定し、その平均レベル±１Ｖの範囲がＡ／Ｄ変換さ
れ、次のデジタル信号処理回路に入力され、各画素のピ
ーク値が高精度にチェックされ、微小欠陥画素が検出さ
れる。
を高精度で検査する場合 被試験ＣＣＤの出力Ｓ1 ，従ってＣＤＳ回路４の出力Ｓ
3 （図６Ａ）が通常モードの１０倍で、振幅0.７Ｖであ
った場合を例にとると、ゲインアンプ９で１０倍に増幅
されて、その出力Ｓ6 （図６Ｂ）の振幅は７Ｖとなる。
映像信号のピークレベルの平均レベルをＡ／Ｄコンバー
タ１３の入力ダイナミックレンジの中心（０Ｖ）付近に
設定し、その平均レベル±１Ｖの範囲がＡ／Ｄ変換さ
れ、次のデジタル信号処理回路に入力され、各画素のピ
ーク値が高精度にチェックされ、微小欠陥画素が検出さ
れる。
【０００７】図６の例では、映像信号のピークレベルの
平均を０Ｖに設定すれば、ブランキングレベル−ＥC は
−７Ｖとなる。従ってＯＢＣ回路１０のクランプ電圧Ｅ
C は＋７Ｖとなる。以上の説明では被試験ＣＣＤの出力
レベルＳ1 ，従ってＣＤＳ回路出力Ｓ3 が高いものとし
たが、ゲインアンプ９の利得を特に大きくして、映像信
号のピークレベル付近を拡大して微細に試験する場合に
ついても同様である。
平均を０Ｖに設定すれば、ブランキングレベル−ＥC は
−７Ｖとなる。従ってＯＢＣ回路１０のクランプ電圧Ｅ
C は＋７Ｖとなる。以上の説明では被試験ＣＣＤの出力
レベルＳ1 ，従ってＣＤＳ回路出力Ｓ3 が高いものとし
たが、ゲインアンプ９の利得を特に大きくして、映像信
号のピークレベル付近を拡大して微細に試験する場合に
ついても同様である。
【０００８】ゲインアンプ９の利得を先の例の１０倍よ
り更に大きくして、映像信号のピークレベル付近をより
拡大して微細な欠陥画素を検出したい場合には、ＯＢＣ
回路１０の入力信号Ｓ6 の振幅は更に大きくなるので、
クランプ電圧ＥC は７Ｖより更に大きくしなければなら
なくなる。しかしクランプ電圧ＥC は電源１１（ＣＣＤ
検査装置の電源と共用される場合が多い）の最大電圧や
反転回路１２の電源電圧によって制限され、現状では＋
７Ｖ以上は無理である。
り更に大きくして、映像信号のピークレベル付近をより
拡大して微細な欠陥画素を検出したい場合には、ＯＢＣ
回路１０の入力信号Ｓ6 の振幅は更に大きくなるので、
クランプ電圧ＥC は７Ｖより更に大きくしなければなら
なくなる。しかしクランプ電圧ＥC は電源１１（ＣＣＤ
検査装置の電源と共用される場合が多い）の最大電圧や
反転回路１２の電源電圧によって制限され、現状では＋
７Ｖ以上は無理である。
【０００９】このため、従来の回路Ａは、映像信号のピ
ークレベル付近をあまり大きく拡大することができない
ため、高精度の検査ができない不都合があった。この不
都合を解決するものとして次に述べる回路Ｂも用いられ
ている。 (2) 入力信号処理回路Ｂ 従来の入力信号処理回路Ｂでは、図３に点線で示すよう
に、抵抗器５の出力側にダイオード６を介してプログラ
マブル電源７が接続されると共に、抵抗器５とゲインア
ンプ９との間にクランプレベルが０ＶのＯＢＣ回路８が
挿入される。
ークレベル付近をあまり大きく拡大することができない
ため、高精度の検査ができない不都合があった。この不
都合を解決するものとして次に述べる回路Ｂも用いられ
ている。 (2) 入力信号処理回路Ｂ 従来の入力信号処理回路Ｂでは、図３に点線で示すよう
に、抵抗器５の出力側にダイオード６を介してプログラ
マブル電源７が接続されると共に、抵抗器５とゲインア
ンプ９との間にクランプレベルが０ＶのＯＢＣ回路８が
挿入される。
【００１０】次に前述の（１−２）と同じ場合を説明す
る。ＣＤＳ回路４の出力Ｓ3 （図７Ａ）の振幅が0.７Ｖ
の場合、プログラマブル電源７の出力電圧ＥP は例えば
−1.３３Ｖに設定される。ダイオード６の順電圧をＶF
とすれば、ＯＢＣ回路８の入力信号Ｓ4 の最大値は−1.
３３Ｖ＋ＶF にリミットされる。順電圧ＶF はダイオー
ドを流れる電流値によって変化するので、ＶF ＝0.７±
δＶと置けば、リミッタレベルは、−1.３３Ｖ＋ＶF ＝
−0.６３±δＶとなる。上限が制限された信号Ｓ4 （図
７Ｂ）はＯＢＣ回路８でブランキングレベルが０Ｖにク
ランプされて、その出力信号（図７Ｄ）がゲインアンプ
９に入力され１０倍されて出力Ｓ6 （図７Ｅ）とされ
る。
る。ＣＤＳ回路４の出力Ｓ3 （図７Ａ）の振幅が0.７Ｖ
の場合、プログラマブル電源７の出力電圧ＥP は例えば
−1.３３Ｖに設定される。ダイオード６の順電圧をＶF
とすれば、ＯＢＣ回路８の入力信号Ｓ4 の最大値は−1.
３３Ｖ＋ＶF にリミットされる。順電圧ＶF はダイオー
ドを流れる電流値によって変化するので、ＶF ＝0.７±
δＶと置けば、リミッタレベルは、−1.３３Ｖ＋ＶF ＝
−0.６３±δＶとなる。上限が制限された信号Ｓ4 （図
７Ｂ）はＯＢＣ回路８でブランキングレベルが０Ｖにク
ランプされて、その出力信号（図７Ｄ）がゲインアンプ
９に入力され１０倍されて出力Ｓ6 （図７Ｅ）とされ
る。
【００１１】この出力Ｓ6 は図５ＢのＳ6 とほゞ同じ振
幅の信号であり、以後（１−１）で述べた通常モードと
同様の動作となり、ＯＢＣ回路１０，反転回路１２を通
じてＡ／Ｄコンバータ１３に入力される。しかし、（１
−１）及び図５では映像信号のブランキングレベルから
ピークレベルまでの全波形がＡ／Ｄコンバータに入力さ
れたのに対して、この場合には映像信号のブランキング
レベル方向の振幅がスライスされた波形が入力される。
幅の信号であり、以後（１−１）で述べた通常モードと
同様の動作となり、ＯＢＣ回路１０，反転回路１２を通
じてＡ／Ｄコンバータ１３に入力される。しかし、（１
−１）及び図５では映像信号のブランキングレベルから
ピークレベルまでの全波形がＡ／Ｄコンバータに入力さ
れたのに対して、この場合には映像信号のブランキング
レベル方向の振幅がスライスされた波形が入力される。
【００１２】このスライスは前述のようにダイオード６
とプログラマブル電源７とにより行われる。このスライ
スによってゲインアンプ９の入力Ｓ5 の振幅は必要に応
じ十分小さくすることができるので、ゲインアンプ９の
利得を回路Ａの場合より大きく設定し、映像信号のピー
クレベル付近のみを十分拡大した後、Ａ／Ｄ変換してデ
ジタル信号処理回路に供給することができる。
とプログラマブル電源７とにより行われる。このスライ
スによってゲインアンプ９の入力Ｓ5 の振幅は必要に応
じ十分小さくすることができるので、ゲインアンプ９の
利得を回路Ａの場合より大きく設定し、映像信号のピー
クレベル付近のみを十分拡大した後、Ａ／Ｄ変換してデ
ジタル信号処理回路に供給することができる。
【００１３】
【考案が解決しようとする課題】従来の回路Ａは電源電
圧の制限から映像信号のピークレベル付近を十分大きく
拡大することができないため高精度の検査ができない不
都合があった。一方、従来の回路Ｂでは、ＣＤＳ回路４
の出力のブランキングレベル方向の振幅をスライスする
ために必要なダイオード６の順電圧ＶF が、ダイオード
を流れる電流によって、従ってＣＤＳ回路４の出力の振
幅によって±δだけ変化するので、ダイオード６と電源
７とより成るリミッタのスライスレベルが±δだけ変化
し、ゲインアンプ９の出力、結局Ａ／Ｄコンバータの入
力Ｓ8 ，そのＡ／Ｄ変換出力が±１０δだけ変動し、そ
の分検査精度が低下する不都合があった。
圧の制限から映像信号のピークレベル付近を十分大きく
拡大することができないため高精度の検査ができない不
都合があった。一方、従来の回路Ｂでは、ＣＤＳ回路４
の出力のブランキングレベル方向の振幅をスライスする
ために必要なダイオード６の順電圧ＶF が、ダイオード
を流れる電流によって、従ってＣＤＳ回路４の出力の振
幅によって±δだけ変化するので、ダイオード６と電源
７とより成るリミッタのスライスレベルが±δだけ変化
し、ゲインアンプ９の出力、結局Ａ／Ｄコンバータの入
力Ｓ8 ，そのＡ／Ｄ変換出力が±１０δだけ変動し、そ
の分検査精度が低下する不都合があった。
【００１４】この考案の目的は、これら従来の欠点を解
決して、映像信号のピークレベル付近を必要に応じ十分
増幅できると共に、リミッタレベル変動がほとんどな
く、高精度の検査が可能な入力信号処理回路を提供しよ
うとするものである。
決して、映像信号のピークレベル付近を必要に応じ十分
増幅できると共に、リミッタレベル変動がほとんどな
く、高精度の検査が可能な入力信号処理回路を提供しよ
うとするものである。
【００１５】
【課題を解決するための手段】被試験ＣＣＤの出力映像
信号をサンプルホールド回路に入力し、そのサンプルホ
ールド回路の出力をゲインアンプで増幅した後レベル変
換回路に入力し、そのレベル変換回路の出力をＡ／Ｄ変
換してデジタル信号処理回路に供給するＣＣＤ検査装置
の入力信号処理回路において、この考案では、前記サン
プルホールド回路の出力側に一端が接続された抵抗器
と、前記抵抗器の他端に入力側が接続され、出力側が前
記ゲインアンプの入力側に接続され、入力された映像信
号のブランキングレベルを所定値にクランプして、上記
ゲインアンプに出力するＯＢＣ（オプティカル・ブラン
キング・クランプ）回路と、前記抵抗器の前記他端に一
端が接続されたスイッチと、前記スイッチの他端に接続
され、定電流を供給する定電流源と、前記サンプルホー
ルド回路の出力側の映像信号からブランキング期間を検
出し、その検出した信号により前記スイッチをオンとす
るブランキング検出手段とを具備する。
信号をサンプルホールド回路に入力し、そのサンプルホ
ールド回路の出力をゲインアンプで増幅した後レベル変
換回路に入力し、そのレベル変換回路の出力をＡ／Ｄ変
換してデジタル信号処理回路に供給するＣＣＤ検査装置
の入力信号処理回路において、この考案では、前記サン
プルホールド回路の出力側に一端が接続された抵抗器
と、前記抵抗器の他端に入力側が接続され、出力側が前
記ゲインアンプの入力側に接続され、入力された映像信
号のブランキングレベルを所定値にクランプして、上記
ゲインアンプに出力するＯＢＣ（オプティカル・ブラン
キング・クランプ）回路と、前記抵抗器の前記他端に一
端が接続されたスイッチと、前記スイッチの他端に接続
され、定電流を供給する定電流源と、前記サンプルホー
ルド回路の出力側の映像信号からブランキング期間を検
出し、その検出した信号により前記スイッチをオンとす
るブランキング検出手段とを具備する。
【００１６】前記スイッチ回路のオン期間（ブランキン
グ期間）に前記直列抵抗器の両端にＲＩの電圧降下を発
生させることにより、前記サンプルホールド回路より出
力される映像信号のブランキングレベルとピークレベル
との差を圧縮し、その映像信号のブランキングレベルを
前記ＯＢＣ回路で所定値にクランプする。
グ期間）に前記直列抵抗器の両端にＲＩの電圧降下を発
生させることにより、前記サンプルホールド回路より出
力される映像信号のブランキングレベルとピークレベル
との差を圧縮し、その映像信号のブランキングレベルを
前記ＯＢＣ回路で所定値にクランプする。
【００１７】
【実施例】この考案の実施例を図１に、図３と対応する
部分に同じ符号を付して示す。この考案では、図３のＣ
ＤＳ回路４と抵抗器５との間及び抵抗器５とＯＢＣ回路
８との間にそれぞれバッファアンプ２１及び２２が必要
に応じ挿入される。また抵抗器５の出力側が高速半導体
スイッチ（ＳＷと言う）２３を介して定電流源２４に接
続される。定電流源２４はプログラマブル電源２５の電
圧によってその電流値が設定される。
部分に同じ符号を付して示す。この考案では、図３のＣ
ＤＳ回路４と抵抗器５との間及び抵抗器５とＯＢＣ回路
８との間にそれぞれバッファアンプ２１及び２２が必要
に応じ挿入される。また抵抗器５の出力側が高速半導体
スイッチ（ＳＷと言う）２３を介して定電流源２４に接
続される。定電流源２４はプログラマブル電源２５の電
圧によってその電流値が設定される。
【００１８】ＣＤＳ回路４の出力Ｓ3 （図１Ｂａ）は従
来例で述べたようにブランキングレベルが０Ｖに設定さ
れた波形である。バッファアンプ２１の出力Ｓ3 ′（図
１Ｂｃ）もＳ3 とほゞ同一の波形であるが、ブランキン
グレベルは不定となる。ＣＤＳ回路４の出力Ｓ3 が比較
回路２６に入力され、比較電圧−Ｅr と比較され、Ｓ3
が−Ｅr より大きいか否かにより、比較回路２６の出力
ＳC は極性が反転し、この出力ＳC によりＳＷ２３はオ
ン、オフ制御される（図１Ｂｂ）。
来例で述べたようにブランキングレベルが０Ｖに設定さ
れた波形である。バッファアンプ２１の出力Ｓ3 ′（図
１Ｂｃ）もＳ3 とほゞ同一の波形であるが、ブランキン
グレベルは不定となる。ＣＤＳ回路４の出力Ｓ3 が比較
回路２６に入力され、比較電圧−Ｅr と比較され、Ｓ3
が−Ｅr より大きいか否かにより、比較回路２６の出力
ＳC は極性が反転し、この出力ＳC によりＳＷ２３はオ
ン、オフ制御される（図１Ｂｂ）。
【００１９】図から分かるようにブランキング期間では
ＳＷ２３がオンとされ、バッファアンプ２１より定電流
Ｉが抵抗器５，ＳＷ２３を通じて定電流源２４に吸い込
まれる。これにより抵抗器５にＲＩ（Ｒは抵抗器５の抵
抗値）の電圧降下が発生するので、バッファアンプ２２
の入力Ｓ4 のブランキングレベルはＲＩだけ低下する
（図１Ｂｄ）。この信号Ｓ4 は利得１のバッファアンプ
２２を通して信号Ｓ4 ′とされ、クランプレベルが０Ｖ
のＯＢＣ回路８に入力され、その出力信号Ｓ5 はブラン
キングレベルが０Ｖにクランプされる（図１Ｂｆ）。
ＳＷ２３がオンとされ、バッファアンプ２１より定電流
Ｉが抵抗器５，ＳＷ２３を通じて定電流源２４に吸い込
まれる。これにより抵抗器５にＲＩ（Ｒは抵抗器５の抵
抗値）の電圧降下が発生するので、バッファアンプ２２
の入力Ｓ4 のブランキングレベルはＲＩだけ低下する
（図１Ｂｄ）。この信号Ｓ4 は利得１のバッファアンプ
２２を通して信号Ｓ4 ′とされ、クランプレベルが０Ｖ
のＯＢＣ回路８に入力され、その出力信号Ｓ5 はブラン
キングレベルが０Ｖにクランプされる（図１Ｂｆ）。
【００２０】信号Ｓ5 はゲインアンプ９で例えば１０倍
増幅されて信号Ｓ6 （図１Ｂｇ）とされ、クランプ電圧
ＥC をもつＯＢＣ回路１０に入力され、ブランキングレ
ベルがＥC にクランプされて信号Ｓ7 （図５Ｄに示した
のと同様）とされ、反転回路１２で極性反転された信号
Ｓ8 （図５Ｅと同様）がＡ／Ｄコンバータ１３に入力さ
れ、その出力がデジタル信号処理回路へ供給される。
増幅されて信号Ｓ6 （図１Ｂｇ）とされ、クランプ電圧
ＥC をもつＯＢＣ回路１０に入力され、ブランキングレ
ベルがＥC にクランプされて信号Ｓ7 （図５Ｄに示した
のと同様）とされ、反転回路１２で極性反転された信号
Ｓ8 （図５Ｅと同様）がＡ／Ｄコンバータ１３に入力さ
れ、その出力がデジタル信号処理回路へ供給される。
【００２１】なお、比較回路２６の出力ＳC は映像信号
のブランキング期間とそれ以外の期間とで極性の反転す
る信号であるが、このような信号が外部より入力信号処
理回路に供給される場合には、その信号でＳＷ２３を制
御し、比較回路２６を省略できる。図２に比較回路２
６，ＳＷ２３，ＯＢＣ回路８の具体的な回路構成の一例
を示してある。なお、図２では比較回路２６等の遅延時
間を補償するために、ＣＤＳ回路４とバッファアンプ２
１との間にアンプ２８と遅延ケーブル（４〜５ns遅延）
２９等を挿入している。しかし、これらは省略する場合
もある。スイッチＳＷａを一方に切替えると比較電圧−
Ｅr が比較回路２６に印加され、この考案によるブラン
キングレベルの調整が行われる。ＳＷａを他方に切替え
ると正の電圧＋Ｅが比較回路２６に印加され、比較回路
の出力ＳC は常に低レベルとなってＳＷ２３のトランジ
スタＴＲ１がオフとなり、ブランキング期間のレベル調
整は行われないようにしている。
のブランキング期間とそれ以外の期間とで極性の反転す
る信号であるが、このような信号が外部より入力信号処
理回路に供給される場合には、その信号でＳＷ２３を制
御し、比較回路２６を省略できる。図２に比較回路２
６，ＳＷ２３，ＯＢＣ回路８の具体的な回路構成の一例
を示してある。なお、図２では比較回路２６等の遅延時
間を補償するために、ＣＤＳ回路４とバッファアンプ２
１との間にアンプ２８と遅延ケーブル（４〜５ns遅延）
２９等を挿入している。しかし、これらは省略する場合
もある。スイッチＳＷａを一方に切替えると比較電圧−
Ｅr が比較回路２６に印加され、この考案によるブラン
キングレベルの調整が行われる。ＳＷａを他方に切替え
ると正の電圧＋Ｅが比較回路２６に印加され、比較回路
の出力ＳC は常に低レベルとなってＳＷ２３のトランジ
スタＴＲ１がオフとなり、ブランキング期間のレベル調
整は行われないようにしている。
【００２２】この考案の回路では抵抗器５，ＳＷ２３，
定電流源２４等より成るリミッタ回路によって、従来の
回路Ｂと同様に映像信号のピークレベル付近の小さな範
囲のみをゲインアンプ９に入力することができる。しか
し従来の回路Ｂのようにリミッタレベルがダイオードの
順電圧の変動分±δだけ変動するようなことはない。
定電流源２４等より成るリミッタ回路によって、従来の
回路Ｂと同様に映像信号のピークレベル付近の小さな範
囲のみをゲインアンプ９に入力することができる。しか
し従来の回路Ｂのようにリミッタレベルがダイオードの
順電圧の変動分±δだけ変動するようなことはない。
【００２３】
【考案の効果】この考案では、抵抗器５の電圧降下（Ｒ
Ｉ）分だけブランキングレベルを下げて映像信号のピー
クレベルに近づけ、両者の差を必要に応じ任意に小さく
することができるので、ゲインアンプ９で映像信号のピ
ークレベル付近を十分増幅した信号Ｓ6 を得ることがで
きる。よって、この信号Ｓ6 に基づいたＡ／Ｄコンバー
タ出力をデジタル信号処理回路に供給し、微小欠陥画素
を高精度で検出することができる。
Ｉ）分だけブランキングレベルを下げて映像信号のピー
クレベルに近づけ、両者の差を必要に応じ任意に小さく
することができるので、ゲインアンプ９で映像信号のピ
ークレベル付近を十分増幅した信号Ｓ6 を得ることがで
きる。よって、この信号Ｓ6 に基づいたＡ／Ｄコンバー
タ出力をデジタル信号処理回路に供給し、微小欠陥画素
を高精度で検出することができる。
【００２４】この考案では、ブランキングレベルと映像
信号のピークレベルとの差を小さくするための補償電圧
ＲＩは抵抗器５を流れる電流Ｉが定電流源２４により一
定に維持されるので、従来の回路Ｂと異なり、リミッタ
レベルは変動しない。よってＡ／Ｄ変換出力はそれだけ
誤差が小さく高精度の検査が行える。
信号のピークレベルとの差を小さくするための補償電圧
ＲＩは抵抗器５を流れる電流Ｉが定電流源２４により一
定に維持されるので、従来の回路Ｂと異なり、リミッタ
レベルは変動しない。よってＡ／Ｄ変換出力はそれだけ
誤差が小さく高精度の検査が行える。
【図１】Ａはこの考案の実施例を示すブロック図。Ｂは
図Ａの要部の動作波形図。
図Ａの要部の動作波形図。
【図２】図１の要部の詳細な回路図。
【図３】従来のＣＣＤ検査装置の入力信号処理回路のブ
ロック図。
ロック図。
【図４】図３において、プログラマブル電源７，ダイオ
ード６及びＯＢＣ回路８の無い従来の入力信号処理回路
Ａの通常モードにおける要部の動作波形図。
ード６及びＯＢＣ回路８の無い従来の入力信号処理回路
Ａの通常モードにおける要部の動作波形図。
【図５】図４の要部の時間軸を圧縮して示した動作波形
図（通常モード）。
図（通常モード）。
【図６】従来の入力信号処理回路Ａにおいて、映像信号
のピークレベル付近のみをＡ／Ｄ変換する場合の要部の
動作波形図。
のピークレベル付近のみをＡ／Ｄ変換する場合の要部の
動作波形図。
【図７】図３においてプログラマブル電源７，ダイオー
ド６及びＯＢＣ回路８が追加された従来の入力信号処理
回路Ｂに関し、映像信号のピークレベル付近のみをＡ／
Ｄ変換する場合の要部の動作波形図。
ド６及びＯＢＣ回路８が追加された従来の入力信号処理
回路Ｂに関し、映像信号のピークレベル付近のみをＡ／
Ｄ変換する場合の要部の動作波形図。
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G01R 31/26 - 31/27 H03M 1/00 - 1/88 H04N 5/18 H04N 5/30 - 5/335
Claims (1)
- 【請求項１】 被試験ＣＣＤの出力映像信号をサンプル
ホールド回路に入力し、そのサンプルホールド回路の出
力をゲインアンプで増幅した後レベル変換回路に入力
し、そのレベル変換回路の出力をＡ／Ｄ変換してデジタ
ル信号処理回路に供給するＣＣＤ検査装置の入力信号処
理回路において、前記サンプルホールド回路の出力側に一端が接続された
抵抗器と、 前記抵抗器の他端に入力側が接続され、出力側が前記ゲ
インアンプの入力側に接続され、入力された映像信号の
ブランキングレベルを所定値にクランプして、上記ゲイ
ンアンプに出力するＯＢＣ（オプティカル・ブランキン
グ・クランプ）回路と、 前記抵抗器の前記他端に一端が接続されたスイッチと、 前記スイッチの他端に接続され、定電流を供給する定電
流源と、 前記サンプルホールド回路の出力側の映像信号からブラ
ンキング期間を検出し、その検出した信号により前記ス
イッチをオンとするブランキング検出手段と、 を具備する ことを特徴とするＣＣＤ検査装置の入力信号
処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992062695U JP2596118Y2 (ja) | 1992-09-07 | 1992-09-07 | Ｃｃｄ検査装置の入力信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992062695U JP2596118Y2 (ja) | 1992-09-07 | 1992-09-07 | Ｃｃｄ検査装置の入力信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0628762U JPH0628762U (ja) | 1994-04-15 |
| JP2596118Y2 true JP2596118Y2 (ja) | 1999-06-07 |
Family
ID=13207694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1992062695U Expired - Fee Related JP2596118Y2 (ja) | 1992-09-07 | 1992-09-07 | Ｃｃｄ検査装置の入力信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2596118Y2 (ja) |
-
1992
- 1992-09-07 JP JP1992062695U patent/JP2596118Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0628762U (ja) | 1994-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5182476A (en) | Offset cancellation circuit and method of reducing pulse pairing | |
| US6140878A (en) | Transimpedance-type amplifier circuit with interchangeable resistance | |
| JPS6012826B2 (ja) | 受信回路 | |
| US4620444A (en) | High speed gated peak detector | |
| US6348816B1 (en) | Tracking percent overload signal as indicator of output signal magnitude | |
| JP2596118Y2 (ja) | Ｃｃｄ検査装置の入力信号処理回路 | |
| JP3064703B2 (ja) | サンプルホールド回路 | |
| JP2811704B2 (ja) | Ｃｃｄ出力回路 | |
| JPS617779A (ja) | 固体撮像素子の出力信号処理回路 | |
| US20050147011A1 (en) | Optical integrated device | |
| KR100271590B1 (ko) | 차동 증폭 장치 | |
| JP3375172B2 (ja) | Ｍｏｓ技術で複合映像信号から同期信号を抽出するための回路 | |
| JP2827233B2 (ja) | 半導体試験装置 | |
| JP2861191B2 (ja) | Ｃｃｄ信号処理装置 | |
| JP2527257B2 (ja) | 画信号処理装置 | |
| JP2548220B2 (ja) | 映像信号処理装置 | |
| JP2830545B2 (ja) | 映像信号処理装置 | |
| JPH0339980Y2 (ja) | ||
| JP2000227448A (ja) | Ｄｃ測定装置 | |
| JPH0611390A (ja) | 光検出増幅回路 | |
| JPH04345379A (ja) | アナログ入出力装置 | |
| JP2605128B2 (ja) | 検波回路 | |
| JPH0575895A (ja) | 映像信号の自動利得調整回路 | |
| JP2809012B2 (ja) | Ｃｃｄ出力信号処理回路 | |
| JPH0564036A (ja) | ガンマオフセツト調整回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990223 |
|
| LAPS | Cancellation because of no payment of annual fees |