KR19990015182A - 필터 및 부스트회로를 내장하는 칩의 설계변수오차보상회로 - Google Patents
필터 및 부스트회로를 내장하는 칩의 설계변수오차보상회로 Download PDFInfo
- Publication number
- KR19990015182A KR19990015182A KR1019970037102A KR19970037102A KR19990015182A KR 19990015182 A KR19990015182 A KR 19990015182A KR 1019970037102 A KR1019970037102 A KR 1019970037102A KR 19970037102 A KR19970037102 A KR 19970037102A KR 19990015182 A KR19990015182 A KR 19990015182A
- Authority
- KR
- South Korea
- Prior art keywords
- level
- filter
- design variable
- outputting
- error
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/46—Filters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Networks Using Active Elements (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
가. 청구범위에 기재된 발명이 속한 기술분야:IC제조공정상에서 발생한 설계변수오차를 보상하기 위한 회로에 관한 것이다.
나. 발명이 해결하려고 하는 기술적 과제:필터 및 부스트회로를 내장하는 IC 칩의 제조공정상에서 발생한 설계변수오차를 검출하여 설계변수 목표치로부터 오프셋된 양만큼을 자동 보상할 수 있는 오차보상회로를 제공함에 있다.
다. 그 발명의 해결방법의 요지:일정 대역의 주파수만을 필터링하여 출력하는 필터와, 상기 필터로부터 입력되는 필터링신호를 주파수영역에 따라 일정한 정도의 이득으로 증폭출력하는 부스트회로를 내장하는 IC칩의 설계변수 오차보상회로에 있어서, 상기 필터와 부스트회로 각각으로부터 출력되는 출력신호의 레벨을 검출하여 출력하는 레벨 검출기들과, 소정의 기준전압레벨과 상기 레벨 검출기들의 출력레벨을 각각 비교하는 레벨 비교기들과, 상기 레벨 비교기들의 출력을 각각 적분하여 주파수 특성 및 부스팅레벨에 대한 설계변수오차를 출력하는 적분기들과, 상기 설계변수오차를 디지탈변환하여 저장하고, 저장된 설계변수오차를 일반신호처리모드에서 아나로그신호로 변환하여 상기 필터와 부스트회로로 각각 출력하는 데이타 저장기들과, 상기 필터의 입력단에 공통단자가 접속되고 일반신호처리모드와 오차보상모드에서 각각 입력되는 신호들의 경로를 단속하기 위한 스위치로 구성함을 특징으로 한다.
라. 발명의 중요한 용도:필터와 부스트회로를 내장한 IC칩의 제조공정오차 보상에 사용할 수 있다.
Description
본 발명은 집적회로(Intergrated Circuit:이하 IC라함) 제조공정에서 발생할 수 있는 설계변수오차를 보상하기 위한 회로에 관한 것으로, 특히 필터 및 부스트회로를 내장하는 IC칩의 주파수 특성 및 부스팅레벨을 보상하기 위한 오차보상회로에 관한 것이다.
이퀄라이져 필터(Equalizer Filter)의 경우 그 쓰임새에 따라 부스팅(Boosting)레벨과 주파수 특성의 허용오차를 매우 적게 가져갈 필요가 있다. 그러나 실제 IC제조공정상 저항, 커패시터 및 트랜지스터 등의 변수값이 기준값에서 약 ±20% 이상씩 벗어날 수도 있으므로, 최악의 경우 주파수 특성 및 부스팅레벨의 허용오차가 설계변수 목표치를 크게 벗어날 수 있다. 따라서 IC칩의 출하전에 제조공정상에서 발생한 설계변수오차를 검출하여 설계변수 목표치로부터 오프셋된 양만큼을 보상해 주어 주파수 특성 및 부스팅레벨의 최적화를 기할 필요가 있다.
따라서 본 발명의 목적은 필터 및 부스트회로를 내장하는 IC 칩의 제조공정상에서 발생한 설계변수오차를 검출하여 설계변수 목표치로부터 오프셋된 양만큼을 자동 보상할 수 있는 오차보상회로를 제공함에 있다.
본 발명의 또 다른 목적은 고배속 광 디스크 재생장치의 리드 채널에 사용될 수 있는 이퀄라이져 필터 원칩 IC의 주파수 특성 및 부스팅레벨을 최적의 상태로 유지시키기 위한 오차보상회로를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명은 일정 대역의 주파수만을 필터링하여 출력하는 필터와, 상기 필터로부터 입력되는 필터링신호를 주파수영역에 따라 일정한 정도의 이득으로 증폭출력하는 부스트회로를 내장하는 IC칩의 설계변수 오차보상회로에 있어서,
상기 필터와 부스트회로 각각으로부터 출력되는 출력신호의 레벨을 검출하여 출력하는 레벨 검출기들과,
소정의 기준전압레벨과 상기 레벨 검출기들의 출력레벨을 각각 비교하는 레벨 비교기들과,
상기 레벨 비교기들의 출력을 각각 적분하여 주파수 특성 및 부스팅레벨에 대한 설계변수오차를 출력하는 적분기들과,
상기 설계변수오차를 디지탈변환하여 저장하고, 저장된 설계변수오차를 일반신호처리모드에서 아나로그신호로 변환하여 상기 필터와 부스트회로로 각각 출력하는 데이타 저장기들과,
상기 필터의 입력단에 공통단자가 접속되고 일반신호처리모드와 오차보상모드에서 각각 입력되는 신호들의 경로를 단속하기 위한 스위치로 구성함을 특징으로 한다.
도 1은 본 발명의 실시예에 따른 오차보상회로 구성도.
도 2a 및 도 2b는 도 1에서 LPF(30)와 부스트회로(40)의 출력특성도.
도 3은 도 1중 주파수 오차 검출기(50)의 구성도.
도 4는 도 1중 데이타 저장기(70)의 구성도.
이하 첨부한 도면을 참조하여 본 발명의 실시예에 따른 오차보상회로의 동작을 상세히 설명하기로 한다. 하기 설명 및 도면에서 주파수 및 이득값, 주파수/부스트 보상신호와 같은 구체적인 신호명 등이 나타나고 있는데, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들 없이도 본 발명이 실시될 수 있음은 이 기술분야에서 통상의 지식을 가진자에게는 자명하다 할 것이다. 그리고 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략하기로 한다. 한편 하기 설명에서는 고배속 광 디스크 재생장치(DVDP)의 리드채널에 사용될 수 있는 이퀄라이져를 예로 들어 필터의 주파수 특성과 부스트회로의 부스팅레벨 제조공정 오차를 보상하는 동작을 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 오차보상회로 구성도를 도시한 것이며, 도 2a 및 도 2b는 도 1에서 LPF(30)와 부스트회로(40)의 출력특성도를 도시한 것이다. 그리고 도 3은 도 1중 주파수 오차 검출기(50)의 구성도룰, 도 4는 도 1중 데이타 저장기(70)의 구성도를 각각 도시한 것이다. 도 1에서 10은 필터 및 부스트회로를 내장하는 이퀄라이져 IC칩 외부를 표시한 것이며, 20은 이퀄라이져 IC칩 내부를 표시한 것이다. 그리고 상기 이퀄라이져 IC 칩 내부에는 광 디스크로부터 재생된 리드신호의 저역 주파수만을 필터링하여 출력하는 로우패스필터(Low Pass Filter:이하 LPF라함)(30)와, 상기 LPF(30)에서 출력되는 필터링신호(a)의 신호레벨을 주파수 영역에 따라 알맞은 양의 이득으로 증폭하여 출력하는 부스트회로(40)가 내장된다. 상기 LPF(30)와 부스트회로(40)의 출력특성을 각각 도시하면 도 2a, 도 2b와 같다. 한편 상기 이퀄라이져 IC 칩 내부에는 본 발명의 실시예에 따른 오차보상회로를 구성하는 주파수 오차 검출기(50)와 부스트 오차 검출기(60), 데이타 저장기(70) 및 스위치(SW)가 내장된다. 상기 스위치(SW)의 공통단자는 LPF(30)의 입력단에 접속된다. 그리고 스위치(SW)의 타측 일 입력단에는 광 디스크로부터 재생된 리드신호가 입력되며 또 다른 일 입력단으로는 제조공정상에서 발생한 LPF(30)와 부스트회로(40)의 설계변수를 보상하기 위한 기준신호가 입력된다. 그리고 상기 스위치(SW)는 이퀄라이져 IC 칩 외부로부터 입력되는 모드제어신호에 의해 스위칭 절환된다. 상기 모드제어신호는 상기 이퀄라이져 IC 칩의 제조공정상에서 발생하는 설계변수오차를 검출하여 보상하기 위해 칩 외부에서 인가되는 제어신호를 나타낸다. 그리고 하기 설명에서는 상기 스위치(SW)가 기준신호 입력단에 접속되는 경우를 오차보상모드로 정의하며, 상기 스위치(SW)가 리드신호 입력단에 접속되는 경우를 일반신호처리모드로 정의하기로 한다. 한편 상기 주파수 오차 검출기(50)는 도 3에 도시한 바와 같은 구성을 갖는다. 도 3에서, 피크 검출기(51)는 상기 필터링신호(a)의 양(+)의 피크(Peak)치를 검출하여 출력하며, 버틈(Bottom) 검출기는 상기 필터링신호(a)의 음(-)의 버틈치를 검출하여 출력한다. 차동증폭기(53)는 상기 피크 검출기(51)와 버틈 검출기(52)의 출력을 차동증폭하여 출력하며, 레벨 비교기(55)는 상기 차동증폭기(53)의 출력레벨과 기준신호레벨을 비교하여 출력한다. 도 3에서 레벨 비교기(55)의 일 입력단은 기준신호레벨 검출회로(54)의 출력단과 접속되어 있는데, 이때의 기준신호레벨 검출회로(54)는 오차보상모드에서 입력되는 기준신호의 레벨을 검출하여 출력한다. 따라서 레벨 비교기(55)는 상기 차동증폭기(53)의 출력레벨과 기준신호레벨을 비교하게 된다. 그러나 또 다른 일 실시예로서 기준신호레벨 검출회로(54)의 구비없이 도 1에서 주파수 오차 검출기(50)에 기준전압 Vref을 인가해 줄 수도 있다. 이때 인가되는 기준전압 Vref은 도 3의 레벨 비교기(55)에 입력됨으로서 차동증폭레벨과 비교되어 제조공정에 따른 설계변수 오차를 검출할 수 있게 된다. 레벨 비교기(55)는 입력되는 두 신호의 레벨을 비교하여 하이/로우 펄스로 출력하고, 적분기(56)에서는 이를 적분함으로서 아나로그형태의 주파수 오차량을 출력하게 된다. 부스트 오차 검출기(60)의 구성은 도시하지 않았지만 상기 주파수 오차 검출기(50)와 동일한 구성을 갖는다. 즉, 부스트 오차 검출기(60)는 부스트회로(40)에서 이득증폭된 출력신호와 기준전압 Vref의 레벨을 비교하고 비교결과를 적분하여 아나로그형태의 부스트 오차량을 산출한다. 데이타 저장기(70)는 도 4에 도시한 바와 같이 상기 주파수 오차 검추기(50)와 부스트 오차 검출기(60)로부터 각각 입력되는 주파수 오차량(혹은 부스트 오차량)을 디지탈변환하는 ADC(Analog-to-Digital Converter)(72)와, 모드제어신호에 의해 상기 디지탈변환된 오차량을 저장하는 래치부(74)와, 상기 래치부(74)의 출력을 아나로그형태의 주파수 보상신호(혹은 부스트 보상신호)로 출력하는 DAC(Digital-to-Converter)(76)로 구성한다.
이하 도 1 내지 도 4를 참조하여 본 발명의 실시예에 따른 오차보상회로의 동작을 상세히 설명하면 다음과 같다.
고배속 광 디스크 재생장치(DVDP)의 리드채널에 사용되는 이퀄라이져 필터가 정상적인 신호처리모드에서 동작하기 전에 다음과 같은 과정을 통해 제조공정오차를 보상한다. 우선 모드제어신호를 액티브상태로 인가하여 스위치(SW)를 기준신호 입력단으로 접속시킨다. 이에 따라 소정의 주파수를 갖는 기준신호는 설계변수가 보상되지 않은 LPF(30)에서 저역필터링되어 부스트 회로(40)와 주파수 오차 검출기(50)로 입력된다. 주파수 오차 검출기(50)에서는 입력된 필터링신호(a)의 레벨을 일차적으로 검출한다. 검출방법으로 본 발명의 실시예에서는 도 3에 도시한 바와 같이 피크 검출기(51)와 버틈 검출기(52)를 이용하여 필터링신호(a)의 피크레벨과 버틈레벨을 동시에 검출함으로서 입력신호의 오프셋이나 DC상태에 구애받지 않고 검출할 수 있는 방법을 선택하였다. 한편 피크검출기(51)와 버틈검출기(52)에서 각각 검출된 피크레벨과 버틈레벨은 차동증폭기(53)에서 차동증폭된후 레벨 비교기(55)로 입력된다. 이때 증폭이득은 비교하려는 주파수( f0 )에서의 이득에 관계된다. 그리고 상기 레벨 비교기(55)의 나머지 일 입력단으로는 도 3에 도시한 기준신호레벨 검출회로(54)로부터 출력되는 기준신호의 레벨이 입력된다. 만약 상기 기준신호레벨 검출회로(54)의 구비없이 도 1에서와 같이 직접 기준전압 Vref를 레벨 비교기(55)에 인가하는 경우에는 주파수 f0 에서의 이득이 -3dB이 되도록 기준전압 Vref를 인가한다. 이후 레벨 비교기(55)에서는 상기 기준신호레벨과 차동증폭출력레벨의 비교결과에 따른 하이/로우 펄스가 출력되고 적분기(56)에서는 이를 적분함으로서 주파수 오차량이 얻어진다. 이와 같이 얻어진 주파수 오차량은 이후 데이타 저장기(70)의 ADC(72)에서 디지탈데이타로 변환된후 래치부(74)에 저장되고 다시 이 값은DAC(76)를 통해 주파수 보상신호로 변환출력된다. 그리고 상기 주파수 보상신호에 의해 LPF(30)를 구성하는 소자들의 계수값(예를들면, 트랜스컨덕턴스)이 변경되어 설계변수오차가 최소화될 수 있다. 한편 부스트회로(40)로 입력된 필터링신호(a)는 부스트 필터에 의해 원하는 주파수 f0 에서 원하는 부스팅레벨 b만큼 부스트한다. 그러나 아직 부스팅레벨의 설계변수오차는 보상되지 않은 것이므로, 상술한 LPF(30) 구성소자들의 계수값을 변경하여 설계변수오차를 최소화하는 방식과 동일한 방법으로 부스팅레벨 b를 보상한다. 이후 모드제어신호가 비활성상태가 되면 스위치(SW)는 리드신호 입력단으로 접속되고, 상기 비활성상태의 모드제어신호에 의해 래치부(74)에 저장된 디지탈데이타는 지속적으로 유지됨으로서 LPF(30)와 부스트회로(40)의 주파수 특성과 부스팅레벨은 설계변수 목표치 허용범위내의 값으로 유지될 수 있다.
상술한 바와 같이 본 발명은 필터 및 부스트회로를 내장하는 IC칩의 제조공정상에서 저항, 커패시터, 트랜지스터 등의 특성변화에 의해 필터의 주파수 특성과 부스팅레벨이 설계변수 목표치 허용범위를 벗어났을 경우 이를 자동적으로 보상하여 줌으로서 필터의 주파수 특성과 부스팅레벨을 설계변수 목표치 허용범위로 유지할 수 있는 장점이 있다.
Claims (6)
- 필터를 내장하는 IC칩의 설계변수 오차보상회로에 있어서,상기 필터로부터 출력되는 필터링신호의 레벨을 검출하여 출력하는 레벨 검출기와,소정의 기준전압레벨과 상기 레벨 검출기의 출력레벨을 비교하는 레벨 비교기와,상기 레벨 비교기의 출력을 적분하여 주파수 특성에 대한 설계변수오차를 출력하는 적분기와,상기 설계변수오차를 디지탈변환하여 저장하고, 저장된 설계변수오차를 일반신호처리모드에서 아나로그신호로 변환하여 상기 필터로 출력하는 데이타 저장기와,상기 필터의 입력단에 공통단자가 접속되고 일반신호처리모드와 오차보상모드에서 각각 입력되는 신호들의 경로를 단속하기 위한 스위치로 구성함을 특징으로 하는 오차보상회로.
- 제1항에 있어서, 상기 레벨 검출기는 상기 필터링신호의 피크치와 버틈치를 각각 검출하기 위한 피크/버틈 검출기와, 상기 피크/버틈 검출기의 검출레벨을 차동증폭 출력하는 증폭기로 구성함을 특징으로 하는 오차보상회로.
- 입력신호의 주파수영역에 따라 일정한 정도의 이득으로 증폭하여 출력하는 부스트회로를 내장하는 IC칩의 설계변수 오차보상회로에 있어서,상기 부스트회로의 출력신호의 레벨을 검출하여 출력하는 레벨 검출기와,소정의 기준전압레벨과 상기 레벨 검출기의 출력레벨을 비교하는 레벨 비교기와,상기 레벨 비교기의 출력을 적분하여 부스팅레벨에 대한 설계변수오차를 출력하는 적분기와,상기 설계변수오차를 디지탈변환하여 저장하고, 저장된 설계변수오차를 일반신호처리모드에서 아나로그신호로 변환하여 상기 부스트회로로 출력하는 데이타 저장기로 구성함을 특징으로 하는 오차보상회로.
- 제3항에 있어서, 상기 레벨 검출기는 상기 부스트회로 출력신호의 피크치와 버틈치를 각각 검출하기 위한 피크/버틈 검출기와, 상기 피크/버틈 검출기의 검출레벨을 차동증폭 출력하는 증폭기로 구성함을 특징으로 하는 오차보상회로.
- 일정 대역의 주파수만을 필터링하여 출력하는 필터와, 상기 필터로부터 입력되는 필터링신호를 주파수영역에 따라 일정한 정도의 이득으로 증폭출력하는 부스트회로를 내장하는 IC칩의 설계변수 오차보상회로에 있어서,상기 필터와 부스트회로 각각으로부터 출력되는 출력신호의 레벨을 검출하여 출력하는 레벨 검출기들과,소정의 기준전압레벨과 상기 레벨 검출기들의 출력레벨을 각각 비교하는 레벨 비교기들과,상기 레벨 비교기들의 출력을 각각 적분하여 주파수 특성 및 부스팅레벨에 대한 설계변수오차를 출력하는 적분기들과,상기 설계변수오차를 디지탈변환하여 저장하고, 저장된 설계변수오차를 일반신호처리모드에서 아나로그신호로 변환하여 상기 필터와 부스트회로로 각각 출력하는 데이타 저장기들과,상기 필터의 입력단에 공통단자가 접속되고 일반신호처리모드와 오차보상모드에서 각각 입력되는 신호들의 경로를 단속하기 위한 스위치로 구성함을 특징으로 하는 오차보상회로.
- 제5항에 있어서, 상기 레벨 비교기들 각각으로 입력되는 기준전압레벨은 오차보상모드에서 상기 필터로 입력되는 기준신호레벨로 대체될 수 있음을 특징으로 하는 오차보상회로.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970037102A KR100246795B1 (ko) | 1997-08-02 | 1997-08-02 | 필터 및 부스트회로를 내장하는 칩의 설계변수 오차보상회로 |
| EP98305684A EP0895238A3 (en) | 1997-08-02 | 1998-07-16 | Error compensation circuit for compensating for parameter errors of IC chip having filter and boost circuit |
| JP10214657A JP2999178B2 (ja) | 1997-08-02 | 1998-07-29 | フィルタ及びブースト回路を内蔵するチップの設計変数誤差補償回路 |
| US09/127,631 US6236898B1 (en) | 1997-08-02 | 1998-08-03 | Error compensation circuit for compensating for parameter errors of an IC chip having a filter and a boost circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970037102A KR100246795B1 (ko) | 1997-08-02 | 1997-08-02 | 필터 및 부스트회로를 내장하는 칩의 설계변수 오차보상회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990015182A true KR19990015182A (ko) | 1999-03-05 |
| KR100246795B1 KR100246795B1 (ko) | 2000-03-15 |
Family
ID=19516800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970037102A KR100246795B1 (ko) | 1997-08-02 | 1997-08-02 | 필터 및 부스트회로를 내장하는 칩의 설계변수 오차보상회로 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6236898B1 (ko) |
| EP (1) | EP0895238A3 (ko) |
| JP (1) | JP2999178B2 (ko) |
| KR (1) | KR100246795B1 (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3308508B2 (ja) * | 1999-06-15 | 2002-07-29 | 松下電器産業株式会社 | 梯子型フィルタ、アナログイコライザおよび信号再生システム |
| US6514860B1 (en) | 2001-01-31 | 2003-02-04 | Advanced Micro Devices, Inc. | Integration of organic fill for dual damascene process |
| KR100475739B1 (ko) * | 2002-12-16 | 2005-03-10 | 삼성전자주식회사 | 필터 특성 측정 장치 |
| KR100662741B1 (ko) * | 2005-05-19 | 2007-01-02 | 이동균 | 보상회로를 구비하는 전자파 노이즈 감쇄 필터 설계 및측정장치 |
| US7885030B2 (en) * | 2008-07-07 | 2011-02-08 | International Business Machines Corporation | Methods and systems for delay compensation in global PLL-based timing recovery loops |
| TWI595747B (zh) * | 2016-09-26 | 2017-08-11 | 新唐科技股份有限公司 | 具有頻率校正功能的低階濾波電路、低階濾波電路的頻率校正方法以及高階濾波電路 |
| CN107154731B (zh) * | 2017-07-04 | 2023-12-08 | 天津天地伟业信息系统集成有限公司 | 一种基于非隔离升压的poe供电系统 |
| CN113820612B (zh) * | 2020-06-19 | 2022-12-27 | 大唐恩智浦半导体有限公司 | 误差补偿电路和测量电池阻抗的集成电路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3959770A (en) * | 1974-10-21 | 1976-05-25 | Stanford Research Institute | Method and apparatus for error compensation in multichannel systems |
| IT7921950V0 (it) * | 1979-06-26 | 1979-06-26 | Claber Spa | Irrigatore a braccio oscillante. |
| US4490688A (en) * | 1981-04-06 | 1984-12-25 | Motorola, Inc. | Digital and analog phase detector for a frequency synthesizer |
| JPS60206247A (ja) * | 1984-03-30 | 1985-10-17 | Nec Corp | デジタル信号検出回路 |
| US4924226A (en) * | 1988-07-29 | 1990-05-08 | Carillon Technology, Inc. | Signal error compensation |
| JPH06342561A (ja) * | 1993-06-01 | 1994-12-13 | Hitachi Ltd | イコライザフィルタ及び磁気ディスクシステム |
| US6023491A (en) * | 1994-06-21 | 2000-02-08 | Matsushita Electric Industrail Co., Ltd. | Demodulation apparatus performing different frequency control functions using separately provided oscillators |
| US5781588A (en) * | 1994-11-10 | 1998-07-14 | Matsushita Electric Industrial Co., Ltd. | FSK signal receiver |
| US5732111A (en) * | 1995-12-06 | 1998-03-24 | Rockwell International Corporation | Frequency error compensation for direct sequence spread spectrum systems |
| JP3549361B2 (ja) * | 1997-05-13 | 2004-08-04 | 三菱電機株式会社 | ディジタル音声放送受信機 |
-
1997
- 1997-08-02 KR KR1019970037102A patent/KR100246795B1/ko not_active IP Right Cessation
-
1998
- 1998-07-16 EP EP98305684A patent/EP0895238A3/en not_active Withdrawn
- 1998-07-29 JP JP10214657A patent/JP2999178B2/ja not_active Expired - Fee Related
- 1998-08-03 US US09/127,631 patent/US6236898B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0895238A3 (en) | 1999-11-17 |
| JPH11102575A (ja) | 1999-04-13 |
| US6236898B1 (en) | 2001-05-22 |
| EP0895238A2 (en) | 1999-02-03 |
| JP2999178B2 (ja) | 2000-01-17 |
| KR100246795B1 (ko) | 2000-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6141169A (en) | System and method for control of low frequency input levels to an amplifier and compensation of input offsets of the amplifier | |
| US7701833B2 (en) | Automatic gain controllers and methods for controlling voltage of control gain amplifiers | |
| US6069866A (en) | System and method for coarse gain control of wide band amplifiers | |
| US6259300B1 (en) | Differential input interface circuit and method for adjusting DC levels of differential input signals | |
| US20040120369A1 (en) | Systems and methods for automatic power control of laser diodes | |
| US4810973A (en) | Method of compensating the offset voltage in a variable gain amplifier and circuitry for carrying out the method | |
| US6437723B1 (en) | Signal processing circuit and semiconductor integrated circuit converting AC signal using two voltage reference values | |
| KR19990015182A (ko) | 필터 및 부스트회로를 내장하는 칩의 설계변수오차보상회로 | |
| KR19990051851A (ko) | 디스크 재생 장치의 리드 회로 | |
| US7525898B2 (en) | Information playback apparatus, in-line circuit, and method for implementing in-line circuit on information playback apparatus | |
| US20070247341A1 (en) | Sigma-delta modulator | |
| KR100249224B1 (ko) | 미로신호 검출방법 및 장치 | |
| US20050270919A1 (en) | Tracking error detector | |
| KR100735780B1 (ko) | 광 디스크용 오프셋 조정 회로, 집적 회로, 광 디스크장치 및 오프셋 조정 방법 | |
| KR100195252B1 (ko) | 광학 시스템의 결점 보상장치 및 방법 | |
| JP4113175B2 (ja) | 情報再生装置、そのインライン回路、および情報再生装置のインライン回路の実装方法 | |
| JP2861191B2 (ja) | Ｃｃｄ信号処理装置 | |
| KR100725881B1 (ko) | 신호 처리 회로 및 반도체 집적 회로 | |
| JPS58147232A (ja) | デイジタル・オ−デイオデイスクプレ−ヤ | |
| JPH054349Y2 (ko) | ||
| KR200195849Y1 (ko) | 미러신호 추출회로 | |
| KR900006362Y1 (ko) | 비디오 디스크 플레이어의 음성 및 영상신호 보정회로 | |
| Machul et al. | Readout electronics with calibration and on-line test for resistive sensor bridges | |
| JP2000222758A (ja) | 半導体レーザパワー制御装置 | |
| JPH04120909A (ja) | 自動利得制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090529 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |