JP3308508B2 - 梯子型フィルタ、アナログイコライザおよび信号再生システム - Google Patents
梯子型フィルタ、アナログイコライザおよび信号再生システムInfo
- Publication number
- JP3308508B2 JP3308508B2 JP16887299A JP16887299A JP3308508B2 JP 3308508 B2 JP3308508 B2 JP 3308508B2 JP 16887299 A JP16887299 A JP 16887299A JP 16887299 A JP16887299 A JP 16887299A JP 3308508 B2 JP3308508 B2 JP 3308508B2
- Authority
- JP
- Japan
- Prior art keywords
- ladder
- type filter
- gain
- filter
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/46—One-port networks
- H03H11/48—One-port networks simulating reactances
- H03H11/486—Simulating inductances using transconductance amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/46—One-port networks
- H03H11/48—One-port networks simulating reactances
- H03H11/50—One-port networks simulating reactances using gyrators
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Networks Using Active Elements (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Digital Magnetic Recording (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、磁気記録ディスク
または光磁気記録ディスクの信号再生システム等に用い
られるアナログフィルタに関する技術に属する。
または光磁気記録ディスクの信号再生システム等に用い
られるアナログフィルタに関する技術に属する。
【０００２】
【従来の技術】近年、磁気・光磁気記録ディスクの発達
は目覚ましいものがあり、これに伴い、その信号再生シ
ステムに用いる信号処理技術もさらに高性能なものが要
求されている。
は目覚ましいものがあり、これに伴い、その信号再生シ
ステムに用いる信号処理技術もさらに高性能なものが要
求されている。
【０００３】図１２は従来の磁気・光磁気記録ディスク
の信号再生システムのブロック図である。記録ディスク
８０から読み出された信号は、まずアンプ（増幅器）８
１によって増幅され、次にアナログフィルタ８２を通過
して、ノイズが除去されるとともにゲインブーストされ
る。「ゲインブースト」とは、高周波成分を強調させて
信号エッジを際立たせる信号処理のことをいう。そし
て、アナログフィルタ８２から出力された信号はデータ
スライサ８３によってディジタル信号に変換される。な
お、最近では、信号をＡ／Ｄ変換した後に最尤復号を行
うシステムもあるが、このようなシステムにおいてもア
ナログフィルタに要求される性能は、ほぼ同等である。
の信号再生システムのブロック図である。記録ディスク
８０から読み出された信号は、まずアンプ（増幅器）８
１によって増幅され、次にアナログフィルタ８２を通過
して、ノイズが除去されるとともにゲインブーストされ
る。「ゲインブースト」とは、高周波成分を強調させて
信号エッジを際立たせる信号処理のことをいう。そし
て、アナログフィルタ８２から出力された信号はデータ
スライサ８３によってディジタル信号に変換される。な
お、最近では、信号をＡ／Ｄ変換した後に最尤復号を行
うシステムもあるが、このようなシステムにおいてもア
ナログフィルタに要求される性能は、ほぼ同等である。
【０００４】図１３は磁気・光磁気記録ディスクの信号
再生システムに用いられるアナログフィルタの一般的な
周波数特性を示す図である。磁気・光磁気記録ディスク
の信号再生システムを構成する場合には、通常、アナロ
グフィルタは、信号エッジを際立たせることができ、か
つ信号波形の形を乱すことのないように、ベッセルフィ
ルタや等リプルフィルタを用いて設計する。これは、も
しアナログフィルタが信号波形を乱してしまうと、信号
エッジの位置が変化してしまい、データスライサによる
信号２値化の際に誤判定が生じやすくなるからである。
再生システムに用いられるアナログフィルタの一般的な
周波数特性を示す図である。磁気・光磁気記録ディスク
の信号再生システムを構成する場合には、通常、アナロ
グフィルタは、信号エッジを際立たせることができ、か
つ信号波形の形を乱すことのないように、ベッセルフィ
ルタや等リプルフィルタを用いて設計する。これは、も
しアナログフィルタが信号波形を乱してしまうと、信号
エッジの位置が変化してしまい、データスライサによる
信号２値化の際に誤判定が生じやすくなるからである。
【０００５】そこで、アナログフィルタは、その伝達関
数Ｈ（ｓ）が次式のようになるように、設計を行う。 Ｈ（ｓ）＝（１−ｓ2）／Ｄ（ｓ） ＝（１＋ω2）／Ｄ（ｊω） …（１１） ここで、ｓはラプラス変数、Ｄ（ｓ）はアナログフィル
タの伝達関数の分母の関数である。この場合、伝達関数
Ｈ（ｓ）の分子は虚数の項を持たないため、アナログフ
ィルタの位相特性に影響を与えることはない。また、ω
2の項の分だけ高周波ゲインが強調されるので、結果と
して、図１３に示すようにゲインブースト特性を得るこ
とができる。
数Ｈ（ｓ）が次式のようになるように、設計を行う。 Ｈ（ｓ）＝（１−ｓ2）／Ｄ（ｓ） ＝（１＋ω2）／Ｄ（ｊω） …（１１） ここで、ｓはラプラス変数、Ｄ（ｓ）はアナログフィル
タの伝達関数の分母の関数である。この場合、伝達関数
Ｈ（ｓ）の分子は虚数の項を持たないため、アナログフ
ィルタの位相特性に影響を与えることはない。また、ω
2の項の分だけ高周波ゲインが強調されるので、結果と
して、図１３に示すようにゲインブースト特性を得るこ
とができる。
【０００６】図１３に示すようなゲインブースト特性を
有するフィルタは、図１４に示すようなバイカットフィ
ルタを従属接続させることによって実現できる。バイカ
ットフィルタは通常２次の極を持つフィルタであるが、
図１４のような構成にすれば、その伝達関数に２次の極
と１次の零点を容易に作ることができる。すなわち、図
１４のバイカットフィルタの伝達関数は次のようにな
る。 Ｈ１（ｓ） ＝(ｇm1・ｇm2＋ｓＣ２・ｇm1x)/(ｇm22＋ｓＣ２・ｇm3＋ｓ2Ｃ１Ｃ２) …（１２） したがって、図１４のバイカットフィルタを２個従属接
続したときの伝達関数Ｈ（ｓ）は次のようになる。 Ｈ（ｓ） ＝｛(ｇm1・ｇm2)2−ｓ2｝/(ｇm22＋ｓＣ２・ｇm3＋ｓ2Ｃ１Ｃ２)2 …（１３） したがって、分子に虚数の項を持たず、かつω2の項を
有する伝達関数が得られるので、ゲインブースト特性を
容易に実現することができる。
有するフィルタは、図１４に示すようなバイカットフィ
ルタを従属接続させることによって実現できる。バイカ
ットフィルタは通常２次の極を持つフィルタであるが、
図１４のような構成にすれば、その伝達関数に２次の極
と１次の零点を容易に作ることができる。すなわち、図
１４のバイカットフィルタの伝達関数は次のようにな
る。 Ｈ１（ｓ） ＝(ｇm1・ｇm2＋ｓＣ２・ｇm1x)/(ｇm22＋ｓＣ２・ｇm3＋ｓ2Ｃ１Ｃ２) …（１２） したがって、図１４のバイカットフィルタを２個従属接
続したときの伝達関数Ｈ（ｓ）は次のようになる。 Ｈ（ｓ） ＝｛(ｇm1・ｇm2)2−ｓ2｝/(ｇm22＋ｓＣ２・ｇm3＋ｓ2Ｃ１Ｃ２)2 …（１３） したがって、分子に虚数の項を持たず、かつω2の項を
有する伝達関数が得られるので、ゲインブースト特性を
容易に実現することができる。
【０００７】
【発明が解決しようとする課題】しかしながら、バイカ
ットフィルタを従属接続したフィルタには、一般に、そ
の特性が素子ばらつきの影響を受けやすい、という問題
がある。
ットフィルタを従属接続したフィルタには、一般に、そ
の特性が素子ばらつきの影響を受けやすい、という問題
がある。
【０００８】図１５はアナログフィルタの特性を表すラ
プラス平面を示す図である。アナログフィルタの特性は
通常、ラプラス平面上の極点と零点の集合を用いて表す
ことができる。ここでは、説明を簡単にするため、アナ
ログフィルタの特性を極点のみの集まりとして考察す
る。
プラス平面を示す図である。アナログフィルタの特性は
通常、ラプラス平面上の極点と零点の集合を用いて表す
ことができる。ここでは、説明を簡単にするため、アナ
ログフィルタの特性を極点のみの集まりとして考察す
る。
【０００９】図１５に示すように、周波数ベクトルはｓ
＝ｊωで表され、その終点は周波数が高くなるにつれて
ラプラス平面上の虚軸を上昇する。一方、アナログフィ
ルタの周波数特性は、 Ｈ（ｓ）＝Πk=1 n１／（ｓ−ｓｋ）（ｓｋは各極点のラ
プラス平面上の位置を表すベクトル） と表現されるので、ベクトル（ｓ−ｓｋ）の長さの積の
逆数が周波数利得となる。したがって、アナログフィル
タの周波数特性は、ベクトル（ｓ−ｓｋ）のうち長さの
短いものの影響をより大きく受けることになり、言い換
えれば虚軸に最も接近した極点ｓｋの位置の影響を最も
大きく受けることになる。そして、ラプラス平面上の極
点の位置は、フィルタの素子ばらつきによって、ずれ
る。
＝ｊωで表され、その終点は周波数が高くなるにつれて
ラプラス平面上の虚軸を上昇する。一方、アナログフィ
ルタの周波数特性は、 Ｈ（ｓ）＝Πk=1 n１／（ｓ−ｓｋ）（ｓｋは各極点のラ
プラス平面上の位置を表すベクトル） と表現されるので、ベクトル（ｓ−ｓｋ）の長さの積の
逆数が周波数利得となる。したがって、アナログフィル
タの周波数特性は、ベクトル（ｓ−ｓｋ）のうち長さの
短いものの影響をより大きく受けることになり、言い換
えれば虚軸に最も接近した極点ｓｋの位置の影響を最も
大きく受けることになる。そして、ラプラス平面上の極
点の位置は、フィルタの素子ばらつきによって、ずれ
る。
【００１０】バイカットフィルタを従属接続させて構成
したアナログフィルタの場合、１個のバイカットフィル
タによって２個１組の極点が実現される。このため、図
１６（ａ）に示すように、最も虚軸に近い極点を実現す
るバイカットフィルタＢＱ１の素子ばらつきが、フィル
タ特性を変動させる大きな要因になる。したがって、バ
イカットフィルタを従属接続させた構成は、周波数特性
に対して素子ばらつきの影響を受けやすい、といえる。
したアナログフィルタの場合、１個のバイカットフィル
タによって２個１組の極点が実現される。このため、図
１６（ａ）に示すように、最も虚軸に近い極点を実現す
るバイカットフィルタＢＱ１の素子ばらつきが、フィル
タ特性を変動させる大きな要因になる。したがって、バ
イカットフィルタを従属接続させた構成は、周波数特性
に対して素子ばらつきの影響を受けやすい、といえる。
【００１１】一方、アナログフィルタの構成としては、
他に梯子型フィルタを用いたものがある。「梯子型フィ
ルタ」とは、容量およびインダクタを梯子状に接続し、
入力と出力とを抵抗で終端した形のフィルタのことであ
る。ＬＳＩ回路では通常インダクタを実現できないた
め、インダクタ部を電圧制御電流源と容量からなる等価
回路によって構成し、梯子型フィルタを実現する。この
場合、梯子型フィルタは、複数のバイカットフィルタが
全て互いに結合された形で実現される。
他に梯子型フィルタを用いたものがある。「梯子型フィ
ルタ」とは、容量およびインダクタを梯子状に接続し、
入力と出力とを抵抗で終端した形のフィルタのことであ
る。ＬＳＩ回路では通常インダクタを実現できないた
め、インダクタ部を電圧制御電流源と容量からなる等価
回路によって構成し、梯子型フィルタを実現する。この
場合、梯子型フィルタは、複数のバイカットフィルタが
全て互いに結合された形で実現される。
【００１２】したがって、梯子型フィルタの場合には、
素子ばらつきの影響は全ての極点の位置の変動に分散し
て現れる。したがって、図１６（ｂ）に示すように、素
子ばらつきによって全ての極点の位置が変動するが、そ
の変動の大きさ自体は、バイカットフィルタを従属接続
した構成における変動よりも小さくなる。そして、周波
数特性に最も大きな影響を与える虚軸に最も近い極点の
変動も、また相対的に小さくなる。したがって、梯子型
フィルタの方が、素子ばらつきによるフィルタ特性の変
動が小さいものと考えられる。
素子ばらつきの影響は全ての極点の位置の変動に分散し
て現れる。したがって、図１６（ｂ）に示すように、素
子ばらつきによって全ての極点の位置が変動するが、そ
の変動の大きさ自体は、バイカットフィルタを従属接続
した構成における変動よりも小さくなる。そして、周波
数特性に最も大きな影響を与える虚軸に最も近い極点の
変動も、また相対的に小さくなる。したがって、梯子型
フィルタの方が、素子ばらつきによるフィルタ特性の変
動が小さいものと考えられる。
【００１３】ところが、梯子型フィルタは元来が受動素
子によるフィルタであるために、ゲインを１／２以上に
することは困難であり、図１３に示すようなゲインブー
スト特性を実現することは困難であると考えられてき
た。
子によるフィルタであるために、ゲインを１／２以上に
することは困難であり、図１３に示すようなゲインブー
スト特性を実現することは困難であると考えられてき
た。
【００１４】前記の問題に鑑み、本発明は、フィルタ特
性が素子ばらつきに対して強く、かつ、ゲインブースト
特性を有するアナログフィルタを提供することを課題と
する。
性が素子ばらつきに対して強く、かつ、ゲインブースト
特性を有するアナログフィルタを提供することを課題と
する。
【００１５】
【課題を解決するための手段】前記の課題を解決するた
めに、請求項１の発明が講じた解決手段は、複数のイン
ダクタ部を有する梯子型フィルタとして、前記各インダ
クタ部がそれぞれ電圧制御電流源および容量からなる等
価回路によって構成されており、前記電圧制御電流源の
うちの少なくとも１つは通常の信号入力とは別個に当該
梯子型フィルタの入力信号をゲイン設定手段を介して入
力されており、前記ゲイン設定手段のゲインは、当該梯
子型フィルタの伝達関数が所望の関数になるような値に
設定されているものである。
めに、請求項１の発明が講じた解決手段は、複数のイン
ダクタ部を有する梯子型フィルタとして、前記各インダ
クタ部がそれぞれ電圧制御電流源および容量からなる等
価回路によって構成されており、前記電圧制御電流源の
うちの少なくとも１つは通常の信号入力とは別個に当該
梯子型フィルタの入力信号をゲイン設定手段を介して入
力されており、前記ゲイン設定手段のゲインは、当該梯
子型フィルタの伝達関数が所望の関数になるような値に
設定されているものである。
【００１６】請求項１の発明によると、フィルタ特性が
素子ばらつきに対して強い梯子型フィルタにおいて、イ
ンダクタ部を構成する電圧制御電流源のうちの少なくと
も１つに通常の信号入力とは別個に当該梯子型フィルタ
の入力信号をゲイン設定手段を介して入力させる。これ
により、従来の梯子型フィルタでは実現困難な伝達関数
を実現することができる。例えば、各ゲイン設定手段の
ゲインの相対比を、梯子型フィルタの伝達関数の分子が
（１＋ｓ2）のように偶数のべき乗の項のみによって構
成されるように設定することによって、位相特性を一定
に保ったまま、ゲイン特性のみが可変となる梯子型フィ
ルタを得ることができる。
素子ばらつきに対して強い梯子型フィルタにおいて、イ
ンダクタ部を構成する電圧制御電流源のうちの少なくと
も１つに通常の信号入力とは別個に当該梯子型フィルタ
の入力信号をゲイン設定手段を介して入力させる。これ
により、従来の梯子型フィルタでは実現困難な伝達関数
を実現することができる。例えば、各ゲイン設定手段の
ゲインの相対比を、梯子型フィルタの伝達関数の分子が
（１＋ｓ2）のように偶数のべき乗の項のみによって構
成されるように設定することによって、位相特性を一定
に保ったまま、ゲイン特性のみが可変となる梯子型フィ
ルタを得ることができる。
【００１７】そして、請求項２の発明では、前記請求項
１の梯子型フィルタにおけるゲイン設定手段のゲイン
は、当該梯子型フィルタがその位相特性とは独立した所
望のゲインブースト特性を有するように、その相対比が
設定されているものとする。
１の梯子型フィルタにおけるゲイン設定手段のゲイン
は、当該梯子型フィルタがその位相特性とは独立した所
望のゲインブースト特性を有するように、その相対比が
設定されているものとする。
【００１８】また、請求項３の発明では、前記請求項１
の梯子型フィルタは、フィルタ処理のための第１の信号
入力端子と、前記第１の信号入力端子と別個に設けられ
た第２の信号入力端子とを備え、前記ゲイン設定手段
は、前記第２の信号入力端子に入力された信号を受ける
ものとする。
の梯子型フィルタは、フィルタ処理のための第１の信号
入力端子と、前記第１の信号入力端子と別個に設けられ
た第２の信号入力端子とを備え、前記ゲイン設定手段
は、前記第２の信号入力端子に入力された信号を受ける
ものとする。
【００１９】さらに、請求項４の発明では、前記請求項
３の梯子型フィルタは、前記第２の信号入力端子の前段
に可変利得アンプが設けられているものとする。
３の梯子型フィルタは、前記第２の信号入力端子の前段
に可変利得アンプが設けられているものとする。
【００２０】また、請求項５の発明では、前記請求項１
記載の梯子型フィルタにおけるゲイン設定手段は、その
ゲインが可変に構成されているものとする。
記載の梯子型フィルタにおけるゲイン設定手段は、その
ゲインが可変に構成されているものとする。
【００２１】また、請求項６の発明は、アナログイコラ
イザとして、電圧制御電流源および容量からなる等価回
路によってそれぞれ構成された複数のインダクタ部を有
する梯子型フィルタと、前記梯子型フィルタの出力信号
と基準信号との誤差を検出する誤差検出手段と、前記誤
差検出手段によって検出された誤差を基にして前記梯子
型フィルタのフィルタ特性を変更するフィルタ特性変更
手段とを備え、前記梯子型フィルタは、前記電圧制御電
流源のうちの少なくとも１つに当該梯子型フィルタの入
力信号がゲイン設定手段を介して入力されており、かつ
このゲイン設定手段はそのゲインが可変に構成されてい
るものとし、前記フィルタ特性変更手段は、前記梯子型
フィルタが有するゲイン設定手段のゲインを前記誤差検
出手段によって検出された誤差を基にして変更するもの
とするものである。
イザとして、電圧制御電流源および容量からなる等価回
路によってそれぞれ構成された複数のインダクタ部を有
する梯子型フィルタと、前記梯子型フィルタの出力信号
と基準信号との誤差を検出する誤差検出手段と、前記誤
差検出手段によって検出された誤差を基にして前記梯子
型フィルタのフィルタ特性を変更するフィルタ特性変更
手段とを備え、前記梯子型フィルタは、前記電圧制御電
流源のうちの少なくとも１つに当該梯子型フィルタの入
力信号がゲイン設定手段を介して入力されており、かつ
このゲイン設定手段はそのゲインが可変に構成されてい
るものとし、前記フィルタ特性変更手段は、前記梯子型
フィルタが有するゲイン設定手段のゲインを前記誤差検
出手段によって検出された誤差を基にして変更するもの
とするものである。
【００２２】また、請求項７の発明は、前記請求項６の
アナログイコライザを備え、磁気記録ディスクまたは光
磁気記録ディスクなどの記録媒体から読み出した信号の
フィルタ処理を前記アナログイコライザを用いて行う信
号再生システムである。
アナログイコライザを備え、磁気記録ディスクまたは光
磁気記録ディスクなどの記録媒体から読み出した信号の
フィルタ処理を前記アナログイコライザを用いて行う信
号再生システムである。
【００２３】
【発明の実施の形態】（第１の実施形態） 図１は本発明の第１の実施形態に係る梯子型フィルタ１
の構成を示す図である。図１に示す梯子型フィルタ１は
７次の等リプルフィルタ回路であり、かつ、位相特性と
は独立したゲインブースト特性を実現できるものであ
る。
の構成を示す図である。図１に示す梯子型フィルタ１は
７次の等リプルフィルタ回路であり、かつ、位相特性と
は独立したゲインブースト特性を実現できるものであ
る。
【００２４】図２は梯子型フィルタの原型回路図、図３
は梯子型フィルタを構成するインダクタ部の等価回路で
ある。図３の等価回路は電圧制御電流源５１ａ，５１ｂ
および容量５２ａ，５２ｂからなり、図１は各インダク
タ部を図３に示す等価回路によって構成した梯子型フィ
ルタ回路の構成を基にしたものである。
は梯子型フィルタを構成するインダクタ部の等価回路で
ある。図３の等価回路は電圧制御電流源５１ａ，５１ｂ
および容量５２ａ，５２ｂからなり、図１は各インダク
タ部を図３に示す等価回路によって構成した梯子型フィ
ルタ回路の構成を基にしたものである。
【００２５】図１において、ＩＮ１は通常の信号入力端
子、ＯＵＴは信号出力端子、１１ａ〜１１ｇは電圧制御
電流源回路、Ｃ１〜Ｃ７は容量素子である。そして、図
１の構成において特徴的なのは、通常の信号入力端子Ｉ
Ｎ１とは別個に、第２の信号入力端子ＩＮ２が設けられ
ており、この信号入力端子ＩＮ２に入力された信号Ｖｉ
ｎが、ゲイン設定手段としての定倍ゲイン演算器１５ａ
〜１５ｃを介して、それぞれ第１〜第３の電圧制御電流
源回路１１ａ〜１１ｃに入力されるように構成されてい
る点である。
子、ＯＵＴは信号出力端子、１１ａ〜１１ｇは電圧制御
電流源回路、Ｃ１〜Ｃ７は容量素子である。そして、図
１の構成において特徴的なのは、通常の信号入力端子Ｉ
Ｎ１とは別個に、第２の信号入力端子ＩＮ２が設けられ
ており、この信号入力端子ＩＮ２に入力された信号Ｖｉ
ｎが、ゲイン設定手段としての定倍ゲイン演算器１５ａ
〜１５ｃを介して、それぞれ第１〜第３の電圧制御電流
源回路１１ａ〜１１ｃに入力されるように構成されてい
る点である。
【００２６】第２の信号入力端子ＩＮ２が設けられてい
ない場合には、図１の梯子型フィルタ１の伝達関数は７
次の等リプルフィルタの伝達関数になる。この伝達関数
の分母は回路のフィードバック特性によって決定される
が、信号入力端子を増やしても回路のフィードバック特
性は変化しないので、第２の信号入力端子ＩＮ２の追加
によって伝達関数の分母が変化することはない。すなわ
ち、第２の信号入力端子ＩＮ２の追加の影響は、梯子型
フィルタの伝達関数の分子の項のみの変化となってあら
われる。
ない場合には、図１の梯子型フィルタ１の伝達関数は７
次の等リプルフィルタの伝達関数になる。この伝達関数
の分母は回路のフィードバック特性によって決定される
が、信号入力端子を増やしても回路のフィードバック特
性は変化しないので、第２の信号入力端子ＩＮ２の追加
によって伝達関数の分母が変化することはない。すなわ
ち、第２の信号入力端子ＩＮ２の追加の影響は、梯子型
フィルタの伝達関数の分子の項のみの変化となってあら
われる。
【００２７】そこで、入力信号Ｖｉｎを通常の信号入力
とは別個に、各電圧制御電流源１１ａ〜１１ｇのいずれ
かに入力させ、その入力ゲインを適宜設定することによ
って、梯子型フィルタの伝達関数の分子を自在に設定で
き、様々な応答特性を持つフィルタが設計できると予想
される。本実施形態では、このような技術的思想を利用
して、位相特性とは独立した所望のゲインブースト特性
を梯子型フィルタにおいて実現するものである。
とは別個に、各電圧制御電流源１１ａ〜１１ｇのいずれ
かに入力させ、その入力ゲインを適宜設定することによ
って、梯子型フィルタの伝達関数の分子を自在に設定で
き、様々な応答特性を持つフィルタが設計できると予想
される。本実施形態では、このような技術的思想を利用
して、位相特性とは独立した所望のゲインブースト特性
を梯子型フィルタにおいて実現するものである。
【００２８】第２の信号入力端子ＩＮ２が設けられてい
ない場合の図１の梯子型フィルタ回路１の伝達関数Ｈ
（ｓ）は、例えば次のようになる。
ない場合の図１の梯子型フィルタ回路１の伝達関数Ｈ
（ｓ）は、例えば次のようになる。
【００２９】 Ｈ（ｓ）＝０．５／Ｈｒ（ｓ） ＝０．５／(1.000000000ｓ7＋5.233611506ｓ6＋19.69755040ｓ5＋45. 91809198ｓ4＋76.50647398ｓ3＋84.06826807ｓ2＋57.09056406ｓ＋17.97359538 ） …（１） なお、ここでは簡単のため、カットオフ周波数は規格化
した値として１Ｈｚを用いており、 Ｒ＝1 ｇｍ＝1 Ｃ１＝2.28476155 Ｃ２＝0.874875016 Ｃ３＝0.6653020972 Ｃ４＝0.208510173 Ｃ５（＝Ｌ１）＝1.06718322 Ｃ６（＝Ｌ２）＝0.7521265315 Ｃ７（＝Ｌ３）＝0.4999563649 である。トランスコンダクタｇｍの値が１であるので、
容量素子Ｃ５〜Ｃ７の容量値はＬ１〜Ｌ３の値と等しく
なる。カットオフ周波数が異なる場合には、通常のフィ
ルタ設計と同様に、公知の周波数スケーリングの公式に
よって上記の伝達関数を変換すればよい。
した値として１Ｈｚを用いており、 Ｒ＝1 ｇｍ＝1 Ｃ１＝2.28476155 Ｃ２＝0.874875016 Ｃ３＝0.6653020972 Ｃ４＝0.208510173 Ｃ５（＝Ｌ１）＝1.06718322 Ｃ６（＝Ｌ２）＝0.7521265315 Ｃ７（＝Ｌ３）＝0.4999563649 である。トランスコンダクタｇｍの値が１であるので、
容量素子Ｃ５〜Ｃ７の容量値はＬ１〜Ｌ３の値と等しく
なる。カットオフ周波数が異なる場合には、通常のフィ
ルタ設計と同様に、公知の周波数スケーリングの公式に
よって上記の伝達関数を変換すればよい。
【００３０】ここで、各定倍ゲイン演算器１５ａ〜１５
ｃのゲインをそれぞれｇin，ｇm1，ｇm2とすると、図１
の梯子型フィルタ１の伝達関数の分子Ｈｎ（ｓ）は次の
ように表される。 Ｈｎ（ｓ） ＝1.219129594ｇm2ｓ2＋(1.142380774ｇm1＋0.5335916099ｇm2)ｓ＋(0.5ｇm2 ＋0.5ｇm1＋0.5ｇin＋0.5) …（２） この分子Ｈｎ（ｓ）の０次の項が０．５になり、１次の
項が０になれば、ゲインブースト特性が実現され、図１
の回路はゲインブースト回路になる。したがって、各ゲ
インｇin，ｇm1，ｇm2が次式のような関係を満たせば、
図１の梯子型フィルタ１はゲインブースト特性を有す
る。 これを解いて、 ｇm2＝-2.140927168ｇm1 ｇin＝ 1.140927168ｇm1 ∴Ｈｎ（ｓ）＝-2.61ｇm1ｓ2＋0.5 …（４） この結果、図１の梯子型フィルタ１の伝達関数Ｈ（ｓ）
は次のようになる。 Ｈ（ｓ）＝(-2.61ｇm1ｓ2＋0.5）／Ｈｒ（ｓ） …（５） この伝達関数Ｈ（ｓ）の式から、定倍ゲイン演算器１５
ｂのゲインｇm1の値を適切な値にすることによって所望
のゲインブースト特性を実現でき、ゲインｇm1を設定変
更することによってゲインブースト量を変化させること
ができることが分かる。
ｃのゲインをそれぞれｇin，ｇm1，ｇm2とすると、図１
の梯子型フィルタ１の伝達関数の分子Ｈｎ（ｓ）は次の
ように表される。 Ｈｎ（ｓ） ＝1.219129594ｇm2ｓ2＋(1.142380774ｇm1＋0.5335916099ｇm2)ｓ＋(0.5ｇm2 ＋0.5ｇm1＋0.5ｇin＋0.5) …（２） この分子Ｈｎ（ｓ）の０次の項が０．５になり、１次の
項が０になれば、ゲインブースト特性が実現され、図１
の回路はゲインブースト回路になる。したがって、各ゲ
インｇin，ｇm1，ｇm2が次式のような関係を満たせば、
図１の梯子型フィルタ１はゲインブースト特性を有す
る。 これを解いて、 ｇm2＝-2.140927168ｇm1 ｇin＝ 1.140927168ｇm1 ∴Ｈｎ（ｓ）＝-2.61ｇm1ｓ2＋0.5 …（４） この結果、図１の梯子型フィルタ１の伝達関数Ｈ（ｓ）
は次のようになる。 Ｈ（ｓ）＝(-2.61ｇm1ｓ2＋0.5）／Ｈｒ（ｓ） …（５） この伝達関数Ｈ（ｓ）の式から、定倍ゲイン演算器１５
ｂのゲインｇm1の値を適切な値にすることによって所望
のゲインブースト特性を実現でき、ゲインｇm1を設定変
更することによってゲインブースト量を変化させること
ができることが分かる。
【００３１】以上のように本実施形態によると、通常の
信号入力とは別個に、入力信号を電圧制御電流源に入力
させ、かつ、そのゲイン比を適宜調整することによっ
て、位相特性を乱さずに所望のゲインブースト特性を実
現することが可能になる。
信号入力とは別個に、入力信号を電圧制御電流源に入力
させ、かつ、そのゲイン比を適宜調整することによっ
て、位相特性を乱さずに所望のゲインブースト特性を実
現することが可能になる。
【００３２】なお、図１の梯子型フィルタ１において特
徴的なことの１つは、第１の電圧制御電流源１１ａに入
力される信号を、Ｖin・ｇinではなく（Ｖin＋Ｖin・ｇ
in）とした点である。単にＶin・ｇinとしただけでは、
式（５）のような伝達関数Ｈ（ｓ）は決して実現できな
い。
徴的なことの１つは、第１の電圧制御電流源１１ａに入
力される信号を、Ｖin・ｇinではなく（Ｖin＋Ｖin・ｇ
in）とした点である。単にＶin・ｇinとしただけでは、
式（５）のような伝達関数Ｈ（ｓ）は決して実現できな
い。
【００３３】すなわち、ゲインブースト特性のみを独立
に設定変更可能にするためには、第１の電圧制御電流源
１１ａの入力を（Ｖin＋Ｖin・ｇin）にする必要があ
る。第１の電圧制御電流源１１ａへの入力をＶin・ｇin
とした場合には、ゲインブースト特性のみを独立に設定
変更することはできない。
に設定変更可能にするためには、第１の電圧制御電流源
１１ａの入力を（Ｖin＋Ｖin・ｇin）にする必要があ
る。第１の電圧制御電流源１１ａへの入力をＶin・ｇin
とした場合には、ゲインブースト特性のみを独立に設定
変更することはできない。
【００３４】（第２の実施形態） 図４は本発明の第２の実施形態に係る梯子型フィルタを
示す図である。図４に示すように、本実施形態では、第
１の実施形態で示した梯子型フィルタ１の入力端子ＩＮ
１，ＩＮ２の前段に、第１および第２の可変利得アンプ
２１ａ，２１ｂがそれぞれ設けられている。
示す図である。図４に示すように、本実施形態では、第
１の実施形態で示した梯子型フィルタ１の入力端子ＩＮ
１，ＩＮ２の前段に、第１および第２の可変利得アンプ
２１ａ，２１ｂがそれぞれ設けられている。
【００３５】第２の可変利得アンプ２１ｂの利得を変更
することによって、第２の信号入力端子ＩＮ２に入力さ
れる信号の強度を第１の信号入力端子ＩＮ１に入力され
る信号とは独立して制御することができ、これにより、
上述した伝達関数Ｈ（ｓ）の式（５）から分かるよう
に、梯子型フィルタ１のゲインブースト量を容易に可変
できる。すなわち、入力の前段の可変利得アンプを２つ
に分け、ゲインブースト量のための利得制御を通常の信
号入力の利得制御とは別個に可能にしたことによって、
梯子型フィルタのゲインブースト量を独立に制御するこ
とができる。
することによって、第２の信号入力端子ＩＮ２に入力さ
れる信号の強度を第１の信号入力端子ＩＮ１に入力され
る信号とは独立して制御することができ、これにより、
上述した伝達関数Ｈ（ｓ）の式（５）から分かるよう
に、梯子型フィルタ１のゲインブースト量を容易に可変
できる。すなわち、入力の前段の可変利得アンプを２つ
に分け、ゲインブースト量のための利得制御を通常の信
号入力の利得制御とは別個に可能にしたことによって、
梯子型フィルタのゲインブースト量を独立に制御するこ
とができる。
【００３６】また、可変利得アンプ２１ａ，２１ｂによ
って利得制御を行うので、スイッチ等を用いた場合に比
べて、ゲインブースト量をスムーズに変化させることが
できる。
って利得制御を行うので、スイッチ等を用いた場合に比
べて、ゲインブースト量をスムーズに変化させることが
できる。
【００３７】（第３の実施形態） 図５は本発明の第３の実施形態に係る，所望の伝達関数
を実現可能に構成された梯子型フィルタ３の構成を示す
図である。図５において、図１と共通の構成要素につい
ては図１と同一の符号を付しており、本実施形態ではそ
の詳細な説明は省略する。
を実現可能に構成された梯子型フィルタ３の構成を示す
図である。図５において、図１と共通の構成要素につい
ては図１と同一の符号を付しており、本実施形態ではそ
の詳細な説明は省略する。
【００３８】図５の構成において特徴的なのは、第２の
信号入力端子ＩＮ２に入力された信号Ｖｉｎが、ゲイン
可変手段としての定倍ゲイン演算器３１ａ〜３１ｇを介
して各電圧制御電流源回路１１ａ〜１１ｇにそれぞれ入
力されるように構成されており、かつ、各定倍ゲイン演
算器３１ａ〜３１ｇのゲインがゲイン制御端子ＣＮ１〜
ＣＮ７から制御可能に構成されている点である。
信号入力端子ＩＮ２に入力された信号Ｖｉｎが、ゲイン
可変手段としての定倍ゲイン演算器３１ａ〜３１ｇを介
して各電圧制御電流源回路１１ａ〜１１ｇにそれぞれ入
力されるように構成されており、かつ、各定倍ゲイン演
算器３１ａ〜３１ｇのゲインがゲイン制御端子ＣＮ１〜
ＣＮ７から制御可能に構成されている点である。
【００３９】第１の実施形態で説明したように、インダ
クタ部を電圧制御電流源および容量素子からなる等価回
路によって構成した梯子型フィルタでは、入力信号Ｖｉ
ｎを通常の信号入力とは別個に、各電圧制御電流源１１
ａ〜１１ｇのいずれかに入力させ、その入力ゲインを適
宜設定することによって、その伝達関数の分子を自在に
制御することができる。すなわち、図５の構成におい
て、ゲイン制御端子ＣＮ１〜ＣＮ７から各定倍ゲイン演
算器３１ａ〜３１ｇのゲインを制御することによって、
梯子型フィルタの伝達関数の分子を所望の関数に設定で
きる。
クタ部を電圧制御電流源および容量素子からなる等価回
路によって構成した梯子型フィルタでは、入力信号Ｖｉ
ｎを通常の信号入力とは別個に、各電圧制御電流源１１
ａ〜１１ｇのいずれかに入力させ、その入力ゲインを適
宜設定することによって、その伝達関数の分子を自在に
制御することができる。すなわち、図５の構成におい
て、ゲイン制御端子ＣＮ１〜ＣＮ７から各定倍ゲイン演
算器３１ａ〜３１ｇのゲインを制御することによって、
梯子型フィルタの伝達関数の分子を所望の関数に設定で
きる。
【００４０】図５に示す梯子型フィルタ３は、例えばイ
コライザ回路に応用することができる。そして、図５に
示すようなフィルタ回路を用いることによって、従来の
回路に比べて、特性が安定し、かつ、回路規模の小さい
イコライザ回路を実現することができる。
コライザ回路に応用することができる。そして、図５に
示すようなフィルタ回路を用いることによって、従来の
回路に比べて、特性が安定し、かつ、回路規模の小さい
イコライザ回路を実現することができる。
【００４１】図６は本実施形態に係る，図５に示す梯子
型フィルタ３を用いたアナログイコライザの構成を示す
図である。図６において、誤差検出手段３１は梯子型フ
ィルタ３の出力信号Ｖｏｕｔと基準信号Ｖｒｅｆとを入
力とし、その誤差を検出して出力する。フィルタ特性変
更手段３２は誤差検出手段３１の出力信号を入力して梯
子型フィルタ３の応答特性（フィルタ特性）を変更す
る。
型フィルタ３を用いたアナログイコライザの構成を示す
図である。図６において、誤差検出手段３１は梯子型フ
ィルタ３の出力信号Ｖｏｕｔと基準信号Ｖｒｅｆとを入
力とし、その誤差を検出して出力する。フィルタ特性変
更手段３２は誤差検出手段３１の出力信号を入力して梯
子型フィルタ３の応答特性（フィルタ特性）を変更す
る。
【００４２】梯子型フィルタ３の伝達関数の分子Ｈｎ
（ｓ）は図７に示すような行列式で表すことができる。
図７において、Ｇｍは各定倍ゲイン演算器３１ａ〜３１
ｇのゲイン設定値ｇm0〜ｇm6を表す行列、Ａは梯子型フ
ィルタ３の応答を示す行列、Ｓはラプラス変数ｓのべき
乗の行列である。
（ｓ）は図７に示すような行列式で表すことができる。
図７において、Ｇｍは各定倍ゲイン演算器３１ａ〜３１
ｇのゲイン設定値ｇm0〜ｇm6を表す行列、Ａは梯子型フ
ィルタ３の応答を示す行列、Ｓはラプラス変数ｓのべき
乗の行列である。
【００４３】図７に示す行列式から、図８に示すような
行列式が得られる。図８において、ＫはＨｎ（ｓ）のｓ
の６次から０次までの各係数値Ｋ６〜Ｋ０を示す行列で
ある。したがって、任意の係数値ＫにＨｎ（ｓ）の分子
多項式を設定するためのゲインＧｍは、以下の式より求
めることができる。 Ｇｍ＝（ＡT）-1×Ｋ
行列式が得られる。図８において、ＫはＨｎ（ｓ）のｓ
の６次から０次までの各係数値Ｋ６〜Ｋ０を示す行列で
ある。したがって、任意の係数値ＫにＨｎ（ｓ）の分子
多項式を設定するためのゲインＧｍは、以下の式より求
めることができる。 Ｇｍ＝（ＡT）-1×Ｋ
【００４４】図６の構成では、フィルタ特性変更手段３
２において、フィルタ特性決定手段３３はフィルタ特性
の係数Ｋを決定し、係数変換手段３４は係数Ｋの値から
梯子型フィルタ３のゲイン係数Ｇｍを決定する。このよ
うに、梯子型フィルタ３が任意の応答を持つようにゲイ
ン係数Ｇｍを決定することが可能である。
２において、フィルタ特性決定手段３３はフィルタ特性
の係数Ｋを決定し、係数変換手段３４は係数Ｋの値から
梯子型フィルタ３のゲイン係数Ｇｍを決定する。このよ
うに、梯子型フィルタ３が任意の応答を持つようにゲイ
ン係数Ｇｍを決定することが可能である。
【００４５】行列Ａの各要素は次のように求めればよ
い。例えば行列Ａの第１行の各要素ａ６６，ａ６５，ａ
６４，ａ６３，ａ６２，ａ６１，ａ６０は、図５におい
て、入力信号Ｖｉｎが定倍ゲイン演算器３１ｇを介して
第７の電圧制御電流源１１ｇにのみ入力されるようにし
たときの、伝達関数の分子の各次数の係数となる。した
がって、通常の信号入力端子ＩＮ１から入力信号Ｖｉｎ
が入力されないようにし、かつ、第１〜第６の定倍ゲイ
ン演算器３１ａ〜３１ｆのゲインを０に設定するととも
に第７の定倍ゲイン演算器３１ｇのゲインのみを１に設
定し、このときの出力信号Ｖｏｕｔから梯子型フィルタ
３の伝達関数を求め、その分子の各次数の係数を、行列
Ａの第１行の各要素ａ６６，ａ６５，ａ６４，ａ６３，
ａ６２，ａ６１，ａ６０の値とすればよい。
い。例えば行列Ａの第１行の各要素ａ６６，ａ６５，ａ
６４，ａ６３，ａ６２，ａ６１，ａ６０は、図５におい
て、入力信号Ｖｉｎが定倍ゲイン演算器３１ｇを介して
第７の電圧制御電流源１１ｇにのみ入力されるようにし
たときの、伝達関数の分子の各次数の係数となる。した
がって、通常の信号入力端子ＩＮ１から入力信号Ｖｉｎ
が入力されないようにし、かつ、第１〜第６の定倍ゲイ
ン演算器３１ａ〜３１ｆのゲインを０に設定するととも
に第７の定倍ゲイン演算器３１ｇのゲインのみを１に設
定し、このときの出力信号Ｖｏｕｔから梯子型フィルタ
３の伝達関数を求め、その分子の各次数の係数を、行列
Ａの第１行の各要素ａ６６，ａ６５，ａ６４，ａ６３，
ａ６２，ａ６１，ａ６０の値とすればよい。
【００４６】同様に、行列Ａの第２行の各要素ａ５５，
ａ５４，ａ５３，ａ５２，ａ５１，ａ５０は、入力信号
Ｖｉｎが定倍ゲイン演算器３１ｆを介して第６の電圧制
御電流源１１ｆにのみ入力されるようにしたときの、伝
達関数の分子の各次数の係数となる。したがって、通常
の信号入力端子ＩＮ１から入力信号Ｖｉｎが入力されな
いようにし、かつ、第１〜第５および第７の定倍ゲイン
演算器３１ａ〜３１ｅ，３１ｇのゲインを０に設定する
とともに第６の定倍ゲイン演算器３１ｆのゲインのみを
１に設定し、このときの出力信号Ｖｏｕｔから梯子型フ
ィルタ３の伝達関数を求め、その分子の各次数の係数
を、行列Ａの第２行の各要素ａ５５，ａ５４，ａ５３，
ａ５２，ａ５１，ａ５０の値とすればよい。第３行以降
の各要素についても、同様に求めることができる。
ａ５４，ａ５３，ａ５２，ａ５１，ａ５０は、入力信号
Ｖｉｎが定倍ゲイン演算器３１ｆを介して第６の電圧制
御電流源１１ｆにのみ入力されるようにしたときの、伝
達関数の分子の各次数の係数となる。したがって、通常
の信号入力端子ＩＮ１から入力信号Ｖｉｎが入力されな
いようにし、かつ、第１〜第５および第７の定倍ゲイン
演算器３１ａ〜３１ｅ，３１ｇのゲインを０に設定する
とともに第６の定倍ゲイン演算器３１ｆのゲインのみを
１に設定し、このときの出力信号Ｖｏｕｔから梯子型フ
ィルタ３の伝達関数を求め、その分子の各次数の係数
を、行列Ａの第２行の各要素ａ５５，ａ５４，ａ５３，
ａ５２，ａ５１，ａ５０の値とすればよい。第３行以降
の各要素についても、同様に求めることができる。
【００４７】図９は比較例としてのディジタル回路を用
いた従来のイコライザ回路の構成を示す図である。図９
に示すように、従来のイコライザ回路の場合には、Ａ／
Ｄ変換器６６およびディジタルイコライザ６７が必要に
なり、本実施形態に比べて消費電力が増大する。
いた従来のイコライザ回路の構成を示す図である。図９
に示すように、従来のイコライザ回路の場合には、Ａ／
Ｄ変換器６６およびディジタルイコライザ６７が必要に
なり、本実施形態に比べて消費電力が増大する。
【００４８】図１０は他の比較例としてのアナログイコ
ライザ回路の構成を示す図である（「A 160MHz Analog
Front-End IC for EPR-IV PRML Magnetic Storage Read
Channels」P.Pai,A.Brewster,and A.A.Abidi,IEEE J.o
f Solid-State Circuits,pp.1803-1816,November,1996
）。図１０では、アナログイコライザ回路を構成する
にあたり、従来のフィルタ回路と従属接続してアナログ
微分回路を設けている。ところが、微分回路は通常アナ
ログ回路では非常に構成困難な部品であり、設計が難し
い。
ライザ回路の構成を示す図である（「A 160MHz Analog
Front-End IC for EPR-IV PRML Magnetic Storage Read
Channels」P.Pai,A.Brewster,and A.A.Abidi,IEEE J.o
f Solid-State Circuits,pp.1803-1816,November,1996
）。図１０では、アナログイコライザ回路を構成する
にあたり、従来のフィルタ回路と従属接続してアナログ
微分回路を設けている。ところが、微分回路は通常アナ
ログ回路では非常に構成困難な部品であり、設計が難し
い。
【００４９】これに対して本実施形態では、アナログイ
コライザ回路を構成するにあたり、梯子型フィルタに通
常の信号入力端子とは別の入力端子を設け、この端子か
ら入力された信号をゲイン変換手段を介して各電圧制御
電流源回路に入力させるだけですみ、微分回路のような
アナログ回路で構成困難な回路を追加する必要がない。
さらには、本実施形態では、イコライザ回路を性能の安
定した梯子型フィルタを用いて構成できるので、イコラ
イザ回路の特性がより安定するという効果が得られる。
コライザ回路を構成するにあたり、梯子型フィルタに通
常の信号入力端子とは別の入力端子を設け、この端子か
ら入力された信号をゲイン変換手段を介して各電圧制御
電流源回路に入力させるだけですみ、微分回路のような
アナログ回路で構成困難な回路を追加する必要がない。
さらには、本実施形態では、イコライザ回路を性能の安
定した梯子型フィルタを用いて構成できるので、イコラ
イザ回路の特性がより安定するという効果が得られる。
【００５０】本実施形態に係るアナログイコライザは、
容易に、ビタビ復号とパーシャルレスポンス（ＰＲ）等
価変換とを組み合わせたＰＲＭＬ（Partial Response M
aximum Likelihood ）方式の磁気記録や光磁気記録の信
号再生システムに応用できる。
容易に、ビタビ復号とパーシャルレスポンス（ＰＲ）等
価変換とを組み合わせたＰＲＭＬ（Partial Response M
aximum Likelihood ）方式の磁気記録や光磁気記録の信
号再生システムに応用できる。
【００５１】ＰＲＭＬ方式は、従来のデータスライサを
用いた磁気記録再生に比べて、再生信号のＳ／Ｎ比を向
上させることができる有望な信号再生方式である。した
がって、本実施形態に係るアナログイコライザを用いて
構成した磁気・光磁気記録の信号再生システムは、従来
のデジタルイコライザを用いた信号再生システムに比べ
て、デジタル回路部分を小さくでき、低消費電力、低面
積化が可能となる。
用いた磁気記録再生に比べて、再生信号のＳ／Ｎ比を向
上させることができる有望な信号再生方式である。した
がって、本実施形態に係るアナログイコライザを用いて
構成した磁気・光磁気記録の信号再生システムは、従来
のデジタルイコライザを用いた信号再生システムに比べ
て、デジタル回路部分を小さくでき、低消費電力、低面
積化が可能となる。
【００５２】図１１は本実施形態に係るアナログイコラ
イザを用いた磁気・光磁気記録ディスクの信号再生シス
テムの構成を示すブロック図である。図１１のシステム
は、図９のように構成されたアナログイコライザ４０を
備えており、このアナログイコライザ４０は、イコライ
ザとしての機能とローパスフィルタとしての機能とを、
単一の回路によって実現している。
イザを用いた磁気・光磁気記録ディスクの信号再生シス
テムの構成を示すブロック図である。図１１のシステム
は、図９のように構成されたアナログイコライザ４０を
備えており、このアナログイコライザ４０は、イコライ
ザとしての機能とローパスフィルタとしての機能とを、
単一の回路によって実現している。
【００５３】ＰＲＭＬ方式の磁気・光磁気記録の信号再
生システムでは、従来、イコライザはデジタルフィルタ
回路によって構成されることが多かった。その理由は、
信号再生システムに用いるのに適したアナログイコライ
ザ回路がなかったためである。ところが、本実施形態に
係るアナログイコライザは、素子感度が低い梯子型フィ
ルタを基本の回路構成とし、かつ、アナログ回路では構
成困難な微分回路が不要であるので、従来のアナログイ
コライザに比べて、格段に、高精度かつ低面積、低消費
電力が実現できる。そして、一般的には、アナログイコ
ライザ回路の方がデジタルイコライザ回路よりも低消費
電力化が可能である。
生システムでは、従来、イコライザはデジタルフィルタ
回路によって構成されることが多かった。その理由は、
信号再生システムに用いるのに適したアナログイコライ
ザ回路がなかったためである。ところが、本実施形態に
係るアナログイコライザは、素子感度が低い梯子型フィ
ルタを基本の回路構成とし、かつ、アナログ回路では構
成困難な微分回路が不要であるので、従来のアナログイ
コライザに比べて、格段に、高精度かつ低面積、低消費
電力が実現できる。そして、一般的には、アナログイコ
ライザ回路の方がデジタルイコライザ回路よりも低消費
電力化が可能である。
【００５４】そこで、本実施形態に係るアナログイコラ
イザを用いることによって、精度、面積および消費電力
の面でより優れた信号再生システムを実現することがで
きる。なお、磁気記録ディスクや光磁気記録ディスク以
外の記録媒体に記録された信号の再生システムにおいて
も、本実施形態に係るアナログイコライザを用いること
によって、同様の効果が得られる。
イザを用いることによって、精度、面積および消費電力
の面でより優れた信号再生システムを実現することがで
きる。なお、磁気記録ディスクや光磁気記録ディスク以
外の記録媒体に記録された信号の再生システムにおいて
も、本実施形態に係るアナログイコライザを用いること
によって、同様の効果が得られる。
【００５５】
【発明の効果】以上のように本発明によると、フィルタ
特性が素子ばらつきに対して強い梯子型フィルタにおい
て、インダクタ部を構成する電圧制御電流源のうちの少
なくとも１つに、通常の信号入力とは別個に、当該梯子
型フィルタの入力信号をゲイン設定手段を介して入力さ
せることによって、従来では実現困難な伝達関数を実現
することができる。例えば、各ゲイン設定手段のゲイン
の相対比を梯子型フィルタの伝達関数の分子が（１＋ｓ
2）になるように設定することによって、位相特性とは
独立した所望のゲインブースト特性を実現することがで
きる。
特性が素子ばらつきに対して強い梯子型フィルタにおい
て、インダクタ部を構成する電圧制御電流源のうちの少
なくとも１つに、通常の信号入力とは別個に、当該梯子
型フィルタの入力信号をゲイン設定手段を介して入力さ
せることによって、従来では実現困難な伝達関数を実現
することができる。例えば、各ゲイン設定手段のゲイン
の相対比を梯子型フィルタの伝達関数の分子が（１＋ｓ
2）になるように設定することによって、位相特性とは
独立した所望のゲインブースト特性を実現することがで
きる。
【００５６】またこのようなフィルタを用いて、従来よ
りも特性が安定し、かつ、回路規模の小さいアナログイ
コライザを実現できる。さらに、このようなアナログイ
コライザを用いることにより、精度、面積および消費電
力の面でより優れた信号再生システムを実現できる。
りも特性が安定し、かつ、回路規模の小さいアナログイ
コライザを実現できる。さらに、このようなアナログイ
コライザを用いることにより、精度、面積および消費電
力の面でより優れた信号再生システムを実現できる。
【図１】本発明の第１の実施形態に係る梯子型フィルタ
の構成を示す図である。
の構成を示す図である。
【図２】梯子型フィルタの原型回路図である。
【図３】梯子型フィルタを構成するインダクタ部の等価
回路である。
回路である。
【図４】本発明の第２の実施形態に係る梯子型フィルタ
を示す図である。
を示す図である。
【図５】本発明の第３の実施形態に係る梯子型フィルタ
の構成を示す図である。
の構成を示す図である。
【図６】本発明の第３の実施形態に係るアナログイコラ
イザの構成を示す図である。
イザの構成を示す図である。
【図７】図６におけるフィルタの伝達関数の分子を表す
行列式を示す図である。
行列式を示す図である。
【図８】図７の行列式の変形結果を示す図である。
【図９】ディジタル回路を用いた従来のイコライザ回路
の構成を示す図である。
の構成を示す図である。
【図１０】他のアナログイコライザ回路の構成を示す図
である。
である。
【図１１】本発明の第３の実施形態に係るアナログイコ
ライザを用いた磁気・光磁気記録ディスクの信号再生シ
ステムの構成を示すブロック図である。
ライザを用いた磁気・光磁気記録ディスクの信号再生シ
ステムの構成を示すブロック図である。
【図１２】従来の磁気・光磁気記録ディスクの信号再生
システムのブロック図である。
システムのブロック図である。
【図１３】信号再生システムに用いられるアナログフィ
ルタの一般的な周波数特性を示す図である。
ルタの一般的な周波数特性を示す図である。
【図１４】バイカットフィルタの例を示す図である。
【図１５】アナログフィルタの特性を表すラプラス平面
を示す図である。
を示す図である。
【図１６】（ａ）はバイカットフィルタを従属接続させ
たフィルタの特性を示す図、（ｂ）は梯子型フィルタの
特性を示す図である。
たフィルタの特性を示す図、（ｂ）は梯子型フィルタの
特性を示す図である。
１，３ 梯子型フィルタ １１ａ〜１１ｇ，５１ａ，５１ｂ 電圧制御電流源 Ｃ１〜Ｃ７，５２ａ，５２ｂ 容量素子（容量） １５ａ〜１５ｃ，３１ａ〜３１ｇ 定倍ゲイン演算器
（ゲイン設定手段） ２１ｂ 第２の可変利得アンプ（可変利得アンプ） ＩＮ１ 第１の信号入力端子 ＩＮ２ 第２の信号入力端子 ３１ 誤差検出手段 ３２ フィルタ特性変更手段 ４０ アナログイコライザ
（ゲイン設定手段） ２１ｂ 第２の可変利得アンプ（可変利得アンプ） ＩＮ１ 第１の信号入力端子 ＩＮ２ 第２の信号入力端子 ３１ 誤差検出手段 ３２ フィルタ特性変更手段 ４０ アナログイコライザ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−164314（ＪＰ，Ａ) 特開 昭50−43860（ＪＰ，Ａ) 特開 平６−78007（ＪＰ，Ａ) 特開 平８−274583（ＪＰ，Ａ) 特開 平６−61791（ＪＰ，Ａ) 米国特許6144981（ＵＳ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 11/04 G11B 5/09 321 G11B 20/10 321 H03G 5/16 H03H 11/18
Claims (7)
- 【請求項１】 複数のインダクタ部を有する梯子型フィ
ルタであって、 前記各インダクタ部が、それぞれ、電圧制御電流源およ
び容量からなる等価回路によって構成されており、 前記電圧制御電流源のうちの少なくとも１つは、通常の
信号入力とは別個に、当該梯子型フィルタの入力信号
を、ゲイン設定手段を介して入力されており、 前記ゲイン設定手段のゲインは、当該梯子型フィルタの
伝達関数が所望の関数になるような値に、設定されてい
ることを特徴とする梯子型フィルタ。 - 【請求項２】 請求項１記載の梯子型フィルタにおい
て、 前記ゲイン設定手段のゲインは、 当該梯子型フィルタが、その位相特性とは独立した所望
のゲインブースト特性を有するように、その相対比が設
定されていることを特徴とする梯子型フィルタ。 - 【請求項３】 請求項１記載の梯子型フィルタにおい
て、 フィルタ処理のための第１の信号入力端子と、 前記第１の信号入力端子と別個に設けられた第２の信号
入力端子とを備え、 前記ゲイン設定手段は、前記第２の信号入力端子に入力
された信号を受けるものであることを特徴とする梯子型
フィルタ。 - 【請求項４】 請求項３記載の梯子型フィルタにおい
て、 前記第２の信号入力端子の前段に、可変利得アンプが設
けられていることを特徴とする梯子型フィルタ。 - 【請求項５】 請求項１記載の梯子型フィルタにおい
て、 前記ゲイン設定手段は、そのゲインが可変に構成されて
いることを特徴とする梯子型フィルタ。 - 【請求項６】 電圧制御電流源および容量からなる等価
回路によってそれぞれ構成された複数のインダクタ部を
有する梯子型フィルタと、 前記梯子型フィルタの出力信号と、基準信号との誤差を
検出する誤差検出手段と、 前記誤差検出手段によって検出された誤差を基にして、
前記梯子型フィルタのフィルタ特性を変更するフィルタ
特性変更手段とを備え、 前記梯子型フィルタは、 前記電圧制御電流源のうちの少なくとも１つに、当該梯
子型フィルタの入力信号がゲイン設定手段を介して入力
されており、かつ、このゲイン設定手段はそのゲインが
可変に構成されているものであり、 前記フィルタ特性変更手段は、 前記梯子型フィルタが有するゲイン設定手段のゲイン
を、前記誤差検出手段によって検出された誤差を基にし
て、変更するものであるアナログイコライザ。 - 【請求項７】 請求項６記載のアナログイコライザを備
え、 磁気記録ディスクまたは光磁気記録ディスクなどの記録
媒体から読み出した信号のフィルタ処理を、前記アナロ
グイコライザを用いて行う信号再生システム。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16887299A JP3308508B2 (ja) | 1999-06-15 | 1999-06-15 | 梯子型フィルタ、アナログイコライザおよび信号再生システム |
| EP00112692A EP1061647A3 (en) | 1999-06-15 | 2000-06-15 | Ladder filter, analog equalizer and signal readout system |
| US10/680,129 US7271648B2 (en) | 1999-06-15 | 2003-10-08 | Ladder filter, analog equalizer and signal readout system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16887299A JP3308508B2 (ja) | 1999-06-15 | 1999-06-15 | 梯子型フィルタ、アナログイコライザおよび信号再生システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000357939A JP2000357939A (ja) | 2000-12-26 |
| JP3308508B2 true JP3308508B2 (ja) | 2002-07-29 |
Family
ID=15876137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16887299A Expired - Fee Related JP3308508B2 (ja) | 1999-06-15 | 1999-06-15 | 梯子型フィルタ、アナログイコライザおよび信号再生システム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7271648B2 (ja) |
| EP (1) | EP1061647A3 (ja) |
| JP (1) | JP3308508B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4127259B2 (ja) * | 2004-09-30 | 2008-07-30 | 日本電気株式会社 | 電源ノイズ低減回路およびその低減方法 |
| CN109257028B (zh) * | 2018-09-27 | 2022-04-15 | 东南大学 | 一种电流复用的低功耗复数双二阶单元电路 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL169807C (nl) | 1973-07-23 | 1982-08-16 | Philips Nv | Inrichting met een gyrator-resonantiekring. |
| GB2049333B (en) * | 1979-05-09 | 1983-06-15 | Philips Electronic Associated | Active filter |
| US4839542A (en) | 1984-08-21 | 1989-06-13 | General Datacomm Industries, Inc. | Active transconductance filter device |
| GB8513329D0 (en) | 1985-05-28 | 1985-07-03 | Secr Defence | Transconductors |
| US5257286A (en) | 1990-11-13 | 1993-10-26 | Level One Communications, Inc. | High frequency receive equalizer |
| JPH0661791A (ja) | 1992-08-04 | 1994-03-04 | Hitachi Ltd | フィルタ回路およびその制御方法 |
| JPH0678007A (ja) | 1992-08-24 | 1994-03-18 | Toshiba Corp | ダイレクトコンバージョン方式復調回路 |
| JP3207277B2 (ja) | 1992-11-20 | 2001-09-10 | 株式会社東芝 | アクティブフィルタ回路 |
| US5392171A (en) * | 1993-01-07 | 1995-02-21 | Seagate Technology, Inc. | Fully integrated programmable filters for disc drive subsystems |
| US5392003A (en) * | 1993-08-09 | 1995-02-21 | Motorola, Inc. | Wide tuning range operational transconductance amplifiers |
| JP3460034B2 (ja) | 1995-04-03 | 2003-10-27 | 富士通株式会社 | ブースト型等化回路 |
| FR2758436B1 (fr) * | 1997-01-20 | 2000-04-07 | Action Pin | Composition adjuvante a usage phytosanitaire |
| KR100246795B1 (ko) * | 1997-08-02 | 2000-03-15 | 윤종용 | 필터 및 부스트회로를 내장하는 칩의 설계변수 오차보상회로 |
| JPH11186875A (ja) * | 1997-12-24 | 1999-07-09 | Sony Corp | フイルタ回路 |
| US6144981A (en) * | 1998-10-19 | 2000-11-07 | Analog Devices, Inc. | Programmable pulse slimmer system for low pass ladder filter |
| US6317016B1 (en) * | 1999-05-14 | 2001-11-13 | Koninklijke Philips Electronics | Method and arrangement for gyration filtering with low power consumption |
| US6720817B2 (en) * | 2000-02-07 | 2004-04-13 | Mcgill University | All NPN class-AB log-domain integrator with supporting input and output circuitry for low-voltage and high-frequency continuous-time filtering |
| JP4485016B2 (ja) * | 2000-05-24 | 2010-06-16 | Ｏｋｉセミコンダクタ株式会社 | フィルタ回路 |
| US7003028B1 (en) * | 2000-08-29 | 2006-02-21 | Maxtor Corporation | Mixed signal adaptive boost equalization apparatus and method |
| US7051063B2 (en) * | 2002-05-03 | 2006-05-23 | Atheros Communications, Inc. | Integrated low power channel select filter having high dynamic range and bandwidth |
| DE10220332B4 (de) * | 2002-05-07 | 2004-07-15 | Xignal Technologies Ag | Integrierte Schaltungsanordnung mit einem aktiven Filter und Verfahren zum Trimmen eines aktiven Filters |
-
1999
- 1999-06-15 JP JP16887299A patent/JP3308508B2/ja not_active Expired - Fee Related
-
2000
- 2000-06-15 EP EP00112692A patent/EP1061647A3/en not_active Withdrawn
-
2003
- 2003-10-08 US US10/680,129 patent/US7271648B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1061647A2 (en) | 2000-12-20 |
| JP2000357939A (ja) | 2000-12-26 |
| US20040070443A1 (en) | 2004-04-15 |
| US7271648B2 (en) | 2007-09-18 |
| EP1061647A3 (en) | 2007-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0142508B1 (ko) | 액티브필터 제어장치 | |
| EP2346167A1 (en) | Resonator and oversampling a/d converter | |
| JP2005295460A (ja) | フィルタ回路 | |
| US6175323B1 (en) | Differential pair-based folding interpolator circuit for an analog-to-digital converter | |
| JP3308508B2 (ja) | 梯子型フィルタ、アナログイコライザおよび信号再生システム | |
| JP2001077666A (ja) | 連続時間リードチャネル・フィルタにおいて振幅及び群遅延を整形する回路 | |
| US20100091623A1 (en) | Frequency characteristic adjusting circuit, receiving interface circuit, and magnetic storage device | |
| JP4245892B2 (ja) | Ｍｏｓ型トランジスタのソースとドレイン間を制御可能な等価抵抗として用いる回路 | |
| US20050213449A1 (en) | Slice level control circuit | |
| US5742199A (en) | Filter circuit and electronic apparatus | |
| US6304134B1 (en) | High-frequency boost technique | |
| US8941438B2 (en) | Bandwidth limiting for amplifiers | |
| JP3460034B2 (ja) | ブースト型等化回路 | |
| JP3386703B2 (ja) | トランスコンダクタンス可変方法及びその回路、並びにそれを用いる可変帯域フィルター及び可変利得増幅器 | |
| SE508697C2 (sv) | Förfarande och anordning för tidskontinuerlig filtrering i digital CMOS-process | |
| JP3370045B2 (ja) | 時定数切換回路および波形成形回路 | |
| JPS63232705A (ja) | 集積能動電子フィルタ | |
| JP3153242B2 (ja) | フィルタ回路 | |
| JP3232856B2 (ja) | アナログフィルタ | |
| US6407875B1 (en) | Method and apparatus for filtering a signal and producing a response | |
| JPH06237146A (ja) | フィルタシステム | |
| JPH0661791A (ja) | フィルタ回路およびその制御方法 | |
| JP3687046B2 (ja) | 電子装置 | |
| Baki et al. | A low-power, 5-70MHz, 7th-order filter with programmable boost, group delay, and gain using instantaneous companding | |
| JPH05167391A (ja) | 再生信号用可変フィルタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110517 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110517 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120517 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |