JP3153242B2 - フィルタ回路 - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明は、例えば光通信システムにおける信号受信部
増幅回路において、その周波数帯域を制御するためのト
ランジスタ又は電界効果トランジスタで構成する、集積
回路化に適合したフィルタ回路に関する。

背景技術 光通信システムの受信装置では、目的に応じて複数の
フィルタ回路を使用する。即ち、等化増幅回路において
は、波形干渉と雑音帯域との兼ね合いによって決まる最
適周波数帯域及び最適遮断特性を得るための低域フィル
タ回路が必要であり、タイミングクロック増幅回路にお
いては、回路雑音に起因するジッタの抑制や、高調波成
分による誤動作を防止するための低域フィルタ回路、高
域フィルタ回路、帯域フィルタ回路が必要である。

近年、光通信システムの伝送速度は高速化されてお
り、2.4Gb/sのシステムが既に実用化され、5Gb/s乃至10
Gb/s程度のシステムの開発が急がれている。これに伴
い、上記の増幅回路に適用されるフィルタ回路の動作可
能周波数も数GHzから10GHzになる必要がある。

更に、異なる伝送速度のシステムに適用されるフィル
タ回路との共通化や、回路を構成する素子のバラツキな
どによる特性偏差や、回路素子の特性ドリフトによる特
性変動を抑制するために、遮断周波数や中心周波数が可
変なフィルタ回路が必要になる。

そして、光通信システムを構成する回路は、個別部品
による回路から集積回路へと進化しており、更に、アナ
ログ回路とデジタル回路を同一半導体チップ上に集積す
る技術も実用化されているので、上記フィルタ回路もそ
ういった技術と整合のとれたものにするのが望ましい。
能動型フィルタ回路はこのような要請に応え得るもので
ある。

能動型フィルタ回路として最初に開発されたのは、演
算増幅器とCR回路によって構成されるものである。これ
は、演算増幅器の利得が高いことと、入力インピーダン
スが非常に高く、出力インピーダンスが低いという特性
を利用して、簡易に回路設計ができるためである。

しかし、演算増幅器は使用可能な帯域が狭く、上述の
ような高速なシステムには適用できない。従って、広帯
域な能動素子を使用した能動型フィルタ回路の構成技術
の重要性が高まっている。

また、汎用性を持たせ、同じ集積回路を使って複数の
伝送速度に対応可能とするためには広範囲にわたって回
路の周波数帯域を可変にすることができるフィルタ回路
が要求される。

FIG.48は上述のような光通信システムにおける光信号
受信部の構成例を示す図であり、このFIG.48において、
１は受光素子,2は等化増幅回路,3はスライス増幅回路,4
はタイミング抽出回路,5はフィルタ,6はリミッタ増幅回
路,7は識別回路である。

ここで、受光素子１は、光信号を電気信号に変換する
ものであり、等化増幅回路２は、受光素子１によって変
換された電気信号を所定の振幅まで線型増幅するもので
あり、スライス増幅回路３は、等化増幅回路２によって
増幅された信号をスライスするものである。

また、タイミング抽出回路４は、等化増幅回路２で増
幅された信号の周波数のタイミングを抽出してクロック
を出力するものであり、フィルタ５は、クロックに含ま
れるノイズなどを低減するものであり、リミッタ増幅回
路６は、フィルタ５を通過してきたクロックを所定の振
幅までリミッタ増幅するものである。

さらに、識別回路７は、スライス増幅回路３で増幅さ
れたデータ信号をリミッタ増幅回路６で増幅されたクロ
ック信号によって識別を行ない、データを出力するもの
である。

光信号受信部を以上ような構成にすることにより、光
通信システムにおいて、長距離にわたって送信されたた
めに劣化してしまった信号を、増幅できる。

ところが、等化増幅回路２では、周波数帯域が広すぎ
る場合には、雑音帯域が広がるためにS/N比が悪くな
り、逆に周波数帯域が狭すぎる場合には、波形干渉が増
加するので、受信感度が劣化してしまう。

このため、等化増幅回路２には、雑音帯域と波形干渉
との兼ね合いから、適用伝送速度に応じて最適周波数帯
域が存在するので、等化増幅回路２の集積回路内に特性
の良い能動型の低域フィルタ回路が必要になる。

また、リミッタ増幅回路６には、リミッタ増幅回路の
雑音に起因して生じるジッタを抑制するとともにリミッ
タ増幅に伴う高調波成分による回路の誤差動を防ぐため
に、同調特性が必要になり、この同調特性を集積回路内
で実現するために、低域フィルタ回路、高域フィルタ回
路、あるいは帯域フィルタ回路などの能動型フィルタ回
路が必要になる。

そして、いずれの場合も、上述の各増幅回路を構成す
る集積回路の製造のバラツキによる帯域のバラツキ、あ
るいは予期せぬピーキングなどに対応できるように特性
を可変にできる周波数帯域可変フィルタ回路が必要にな
る。

以下に、上述の能動型フィルタ回路および周波数帯域
可変フィルタ回路の従来技術について述べる。

まず、能動型フィルタ回路の従来技術について説明す
る。

FIG.49は従来の能動型低域フィルタ回路を示す図であ
り、このFIG.49において、T17a,T17bは入力トランジス
タとなるトランジスタ、T18a,T18bは遮断特性を決定す
る抵抗を形成すると共に出力トランジスタとなるトラン
ジスタ、T19a,T19bは遮断特性を決定する容量を形成す
るトランジスタ、R18a,R18bは入力電圧を電流に変換す
る抵抗、R19a,R19bは電流を電圧に変換して出力電圧を
発生する抵抗である。

そして、このFIG.49に示す回路は、トランジスタT18
a,T18bを見込んだ抵抗とトランジスタT19a,T19bを見込
んだ容量とによるRCの１次の遮断特性をもつフィルタ回
路となる。

ここで、トランジスタT18a、T18bを見込んだ抵抗は、
トランジスタT18a,T18bの電流増幅定数β_０が十分に大
きければ、エミッタ抵抗r_eであり、トランジスタT19a、
T19bを見込んだ容量は、トランジスタT19a、T19bのエミ
ッタの接続点が仮想アースとなるので、コレクタ接合の
接合容量C_JC、エミッタ接合の接合容量C_JE、及びエミッ
タ拡散容量C_dの和になるので、遮断周波数f_Cは次の式で
与えられる。

f_c＝1/〔２πr_e（C_d＋C_JE＋C_JC）〕 そして、このFIG.49に示すフィルタ回路では、C_d（通
常のバイアスにおいてはC_d≫C_JE、C_JCが成立する）がエ
ミッタ電流に比例することを利用して、トランジスタT1
9a,T19bのバイアス電流を調整することにより、遮断周
波数を調整できる回路になっている。

又、この回路は、トランジスタT17aとトランジスタT1
7bのベース間に入力電圧を印加し、トランジスタT18aと
トランジスタT18bのコレクタ間から出力を取り出す平衡
回路としても、トランジスタT17aもしくはトランジスタ
T17bのベースとアース間に入力電圧を印加し、トランジ
スタT18aもしくはトランジスタT18bのコレクタとアース
間から出力を取り出す不平衡回路としても、或いは、入
力と出力の一方を平衡、もう一方を不平衡な回路として
も使用できる。

しかしながら、FIG.49に示した回路は１次の（１次の
遮断特性を有する）フィルタ回路であるので、２次の
（２次の遮断特性を有する）フィルタ回路が必要な場合
には、FIG.49に示すものと同様の構成をもつ回路を縦属
接続するか、あるいはコイル（Ｌ）とコンデンサ（Ｃ）
を適用するLCRフィルタ回路で２次の特性を実現する必
要がある。

ここで、前者のように１次の能動型フィルタ回路を縦
属接続すると、遮断周波数が低下するという課題があ
り、また、実用の能動型フィルタ回路では、FIG.49に示
すフィルタ回路に電圧シフト回路を付加する必要がある
ので、フィルタ回路の回路規模が大きくなってしまうと
いう課題がある。

一方、後者のようにコイルとコンデンサを用いたLCR
フィルタ回路によって２次の特性を実現する場合には、
コイルが集積回路に適合しない上に、コイルの等価回路
が複雑なために特性の制御が困難という課題がある。

次に、周波数帯域可変フィルタ回路の従来技術につい
て説明する。

FIG.50〜FIG.52は従来の帯域可変フィルタ回路の構成
例を示す図である。

FIG.50に示す回路は、カスコードトランジスタ401a,4
01bのエミッタに、差動対をなすトランジスタ501a,501b
のベースを接続し、カスコードトランジスタ401a,401b
のエミッタ抵抗reと差動対トランジスタ501a,501bのエ
ミッタ拡散容量Cd（∝IE）による遮断を用いて周波数帯
域を制御する回路の構成例である。

ここで、差動対トランジスタ501a,501bのエミッタ電
流IEを可変電流源701bにより制御することで、フィルタ
回路の周波数帯域を制御することができる。

そして、3dBダウンした帯域で示すこのフィルタ回路
の周波数帯域ｆは、周波数帯域制御回路のない場合の回
路の周波数帯域f_ORGと、周波数帯域制御回路のある場合
の周波数帯域f_CNTLによって決定される。

この場合、周波数帯域制御回路がある場合の周波数帯
域f_CNTLは、f_CNTL＝1/2πr_e〔C_d（I_E）＋C_JE＋C_JC〕で
表すことができる。

なお、C_JEは差動対トランジスタ501a,501bのベース・
エミッタ間結合容量であり、C_JCは差動対トランジスタ5
01a,501bのベース・コレクタ間結合容量であり、r_eはカ
スコードトランジスタ401a,401bのエミッタ抵抗であ
る。

そして、周波数帯域制御回路部の最大周波数帯域f
_CNTL(MAX)及び最小周波数帯域f_CNTL(MIN)は、それぞれ
次式で表せる。

f_CNTL(MAX)＝1/2πr_e（C_JE＋C_JC） f_CNTL(MIN)＝1/2πr_eC_d（I_E(MAX)） ここで、これらの式からf_CNTL(MIN)＜f_ORG＜f
_CNTL(MAX)となるように周波数帯域制御回路を構成すれ
ば、回路全体の周波数帯域ｆをf_CNTL(MIN)＜ｆ＜f_ORGの
範囲で制御できるようになる。

そして、FIG.51は上述の回路の周波数帯域可変特性を
SPICEによりシミュレーションした結果の一例を示す図
であり、このFIG.50に示すように、エミッタ電流IEを大
きくすることにより、周波数帯域を狭くすることができ
る。

また、FIG.52に示すフィルタ回路は、トランジスタの
トランジション周波数fT（エミッタ接地時の電流増幅率
βが１となる周波数）がトランジスタのコレクタ電流に
依存することを利用して、２つの差動対を並列に接続
し、両者に流れる電流の分配比を電流値可変回路によっ
て制御することにより、周波数帯域を制御するようにし
た構成例である。

ところで、FIG.50に示したフィルタ回路において、周
波数帯域可変幅を広くするためには、エミッタ電流IEを
増加させることにより、最小周波数帯域をより狭く設定
することが必要となる。

しかしながら、エミッタ電流IEを増加するためには、
制御回路トランジスタ501a,501bのサイズを大きくする
必要があるために、制御回路トランジスタ501a,501bの
寄生容量（C_JE,C_JC）によって最大周波数帯域f
_CNTL(MAX)が劣化する。

このため回路全体の周波数帯域ｆは、f_CNTL(MIN)＜ｆ
＜f_CNTL(MAX)（＜f_ORG）となり、最大周波数帯域が制御
回路のない場合に比べて劣化してしまい、周波数帯域可
変幅を広範囲にわたって制御することが困難であるとい
う課題があった。

また、FIG.52に示すフィルタ回路では、周波数帯域の
調整のための電流分配比の制御が難しくなるため、帯域
設定を安定して行なうことができないという課題もあっ
た。

本発明は、以上のような課題に鑑み創案されたもの
で、回路全体の最大周波数帯域を劣化させることなく広
範囲にわたって安定に周波数帯域を可変する２次の遮断
特性を有した集積回路に適合する、フィルタ回路を提供
することを目的とする。

発明の開示 このため、本発明は、ベース又はゲートが第１の抵抗
を介して高周波的に接地された第１のトランジスタと、
この第１のトランジスタのエミッタ又はソースに一端を
接続され、他端を高周波的に接地された第２の抵抗とコ
ンデンサとを備え、第２の抵抗と、コンデンサと第１の
トランジスタの接続点の電流を入力とし、第１のトラン
ジスタのコレクタ又はドレイン電流を出力とする回路を
有するとともに、前記第１のトランジスタのベース又は
ゲートに、コレクタ又はドレインとベース又はゲートが
零オームを含むインピーダンスを介して高周波的に接地
され、エミッタ又はソースに等価的な可変電流源を接続
された第２のトランジスタのエミッタ又はソースを接続
することを特徴としている。

また、本発明は、ベース又はゲートが第１の抵抗の一
端に接続され、コレクタ又はドレインが零オームを含む
インピーダンスを介して高周波的に接地され、エミッタ
又はソースに等価的な電流源を接続された第１のトラン
ジスタと、第１のトランジスタのエミッタ又はソースに
一端を接続され、他端を高周波的に接地された第２の抵
抗とコンデンサを備え、第１の抵抗の他端に印加される
電圧を入力とし、第１のトランジスタのエミッタ又はソ
ースの電圧を出力とする回路を有することを特徴として
いる。

さらに、本発明は、ベース又はゲートが第１の抵抗を
介して高周波的に接地され、コレクタ又はドレインが零
オームを含むインピーダンスを介して高周波的に接地さ
れた第１のトランジスタと、第１のトランジスタのエミ
ッタ又はソースに一端を接続され、他端を高周波的に接
地された第２の抵抗と、第１のトランジスタのエミッタ
又はソースに一端を接続されたコンデンサを備え、第２
の抵抗と第１のトランジスタのエミッタ又はソースの接
続点の電流を入力とし、コンデンサの他端の電流を出力
とする回路を有することを特徴としている。

また、本発明は、ベース又はゲートが第１の抵抗を介
して高周波的に接地され、コレクタ又はドレインが零オ
ームを含むインピーダンスを介して高周波的に接地さ
れ、エミッタ又はソースに等価的な電流源を接続された
第１のトランジスタと、第１のトランジスタのエミッタ
又はソースに一端を接続され、他端を高周波的に接地さ
れた第２の抵抗と、第１のトランジスタのエミッタ又は
ソースに一端を接続されたコンデンサとを備え、コンデ
ンサの他端に印加する電圧を入力とし、第１のトランジ
スタのエミッタ又はソースの電圧を出力とする回路を有
することを特徴としている。

さらに、本発明は、ベース又はゲートが第１の抵抗を
介して高周波的に接地され、コレクタ又はドレインが零
オームを含むインピーダンスを介して高周波的に接地さ
れた第１のトランジスタと、第１のトランジスタのエミ
ッタ又はソースに一端を接続され、他端を高周波的に接
地されたコンデンサと、第１のトランジスタのエミッタ
又はソースに一端を接続された第２の抵抗とを備え、コ
ンデンサと第１のトランジスタのエミッタ又はソースの
接続点の電流を入力とし、第２の抵抗の他端の電流を出
力とする回路を有することを特徴としている。

また、本発明は、ベース又はゲートが第１の抵抗を介
して高周波的に接地され、コレクタ又はドレインが零オ
ームをふくむインピーダンスを介して高周波的に接地さ
れ、エミッタ又はソースに等価的な電流源を接続された
第１のトランジスタと、第１のトランジスタのエミッタ
又はソースに一端を接続され、他端を高周波的に接地さ
れたコンデンサと、第１のトランジスタのエミッタ又は
ソースに一端を接続された第２の抵抗とを備え、第２の
抵抗の他端に印加された電圧を入力とし、第１のトラン
ジスタのエミッタ又はソースの電圧を出力とする回路を
有することを特徴としている。

さらに、本発明は、ベース又はゲートが第１の抵抗を
介して高周波的に接地され、コレクタ又はドレインが零
オームを含むインピーダンスを介して高周波的に接地さ
れた第１のトランジスタと、この第１のトランジスタの
エミッタ又はソースに一端を接続され、他端を高周波的
に接地されたコンデンサとを備え、このコンデンサと前
記第１のトランジスタのエミッタ又はソースの接続点の
電流を入力とし、第１のトランジスタのエミッタ又はソ
ースの電圧を出力とする回路を有するとともに、前記第
１のトランジスタのベース又はゲートに、コレクタ又は
ドレインとベース又はゲートが零オームを含むインピー
ダンスを介して高周波的に接地され、エミッタ又はソー
スに等価的な可変電流源を接続された第２のトランジス
タのエミッタ又はソースを接続することを特徴としてい
る。

また、本発明は、ベース又はゲートが第１の抵抗を介
して高周波的に接地され、エミッタ又はソースに等価的
な電流源を接続された第１のトランジスタと、第１のト
ランジスタのエミッタ又はソースに一端を接続されたコ
ンデンサとを備え、コンデンサの他端に印加される電圧
を入力とし、第１のトランジスタのコレクタ又はドレイ
ン電流を出力とする回路を有することを特徴としてい
る。

さらに、第１のトランジスタのベース又はゲートに、
コレクタ又はドレインとベース又はゲートが零オームを
含むインピーダンスを介して高周波的に接地され、エミ
ッタ又はソースに等価的な可変電流源を接続された第２
のトランジスタのエミッタ又はソースを接続してもよ
い。

また、第１のトランジスタのベース又はゲートに、コ
レクタ又はドレインが零オームを含むインピーダンスで
高周波的に接地され、エミッタ又はソースに等価的な可
変電流源を接続された第２のトランジスタのエミッタ又
はソースを接続し、第２のトランジスタのベース又はソ
ースに印加する電圧を入力としてもよい。

さらに、本発明は、光通信システムの信号受信部等に
用いる周波数帯域可変フィルム回路であって、印加する
制御電圧を変化して、入力信号の信号伝達経路を切替え
る信号経路切換部と、信号伝達経路には、それぞれ異な
る帯域可変幅を持つ周波数帯域制御部と、エミッタ又は
ソースが周波数帯域制御部を介して信号経路切換部に接
続されたカスコードトランジスタを具備したことを特徴
としている。

また、本発明は、信号経路切換部を、零オームを含む
抵抗を介してエミッタ又はソースを接地したエミッタ又
はソース接地トランジスタと、エミッタ又はソース接地
トランジスタのコレクタ又はドレインとに接続したトラ
ンジスタとで構成し、周波数帯域制御部を、トランジス
タのコレクタ又はドレインに接続した周波数帯域制御回
路と、トランジスタのコレクタ又はドレインに接続した
異なるインピーダンスを持つ抵抗とで構成し、カスコー
ドトランジスタは、エミッタ又はソースを抵抗を介して
トランジスタのコレクタ又はドレインに接続し、かつ、
エミッタ又はソース接地トランジスタのベース又はゲー
トに信号電圧を印加し、トランジスタの各々のベース又
はゲートに制御電圧を印加する構成としたことを特徴と
している。

さらに、本発明は、零オームを含む抵抗を介してエミ
ッタ又はソースを接地したエミッタ又はソース接地トラ
ンジスタと、トランジスタと、抵抗と、周波数帯域制御
回路と、カスコードトランジスタとを、それぞれ抵抗を
介してエミッタ又はソースを接続したエミッタ又はソー
ス接地トランジスタと抵抗の接続点に接続された定電流
源と、トランジスタと、抵抗と、周波数帯域制御回路
と、カスコードトランジスタの差動対構成としたことを
特徴としている。

また、本発明は、信号経路切換部を、零オームを含む
抵抗を介して接地したエミッタ又はソース接地トランジ
スタで構成し、エミッタ又はソース接地トランジスタの
それぞれのベース又はゲートに信号電圧と制御電圧とを
印加することを特徴としている。

さらに、本発明は、零オームを含む抵抗を介してエミ
ッタ又はソースを接地したエミッタ又はソース接地トラ
ンジスタと、抵抗と、周波数帯域制御回路と、カスコー
ドトランジスタとを、それぞれ、抵抗を介して、定電流
源にエミッタ又はソースを接続したエミッタ又はソース
接地トランジスタと、抵抗と、周波数帯域制御回路と、
カスコードトランジスタの差動対構成としたことを特徴
としている。

また、本発明は、信号経路切換部を、それぞれ差動対
をなすトランジスタと、コレクタ又はドレインをトラン
ジスタのそれぞれの共通エミッタ又はソースに接続し、
かつ、エミッタ又はソースを共通に接続したトランジス
タと、トランジスタの共通エミッタ又はソースに接続し
た定電流源とで構成し、差動対をなすトランジスタの各
々のベース又はゲートに信号電圧を印加し、かつ、トラ
ンジスタのそれぞれのベース又はゲートに制御電圧を印
加する構成としたことを特徴としている。

さらに、それぞれコレクタ又はドレインをカスコード
トランジスタのエミッタ又はソースに共通に接続し、か
つ、それぞれエミッタ又はソースをトランジスタのコレ
クタ又はドレインと抵抗とに接続し、かつ、ベース又は
ゲートを共通にバイアス電源に接続したカスコードトラ
ンジスタを有する構成にしてもよい。

また、零オームを含む抵抗を介して接地したエミッタ
又はソース接地トランジスタと、トランジスタと、抵抗
と、周波数帯域制御回路と、カスコードトランジスタと
を、それぞれ抵抗を介してエミッタ又はソースを接続し
たエミッタ又はソース接地トランジスタと抵抗の接続点
に接続された定電流源と、トランジスタと、抵抗と、周
波数帯域制御回路と、カスコードトランジスタの差動対
構成としてもよい。

さらに、それぞれのコレクタ又はドレインをカスコー
ドトランジスタのエミッタ又はソースに共通に接続し、
かつ、それぞれエミッタ又はソースをエミッタ又はソー
ス接地トランジスタのコレクタ又はドレインと抵抗とに
接続し、かつ、ベース又はゲートを共通にバイアス電源
に接続したカスコードトランジスタを有する構成にして
もよい。

また、零オームを含む抵抗を介してエミッタ又はソー
スを接地したエミッタ又はソース接地トランジスタと、
抵抗と、周波数帯域制御回路と、カスコードトランジス
タとを、それぞれ、抵抗を介して、定電流源にエミッタ
又はソースを接続したエミッタ又はソース接地トランジ
スタと、抵抗と、周波数帯域制御回路と、カスコードト
ランジスタの差動対構成としてもよい。

さらに、それぞれコレクタ又はドレインを差動対構成
のカスコードトランジスタのエミッタ又はソースに共通
に接続し、かつ、それぞれエミッタ又はソースを、差動
対構成のエミッタ又はソース接地トランジスタのコレク
タ又はドレインと差動対構成の抵抗に接続し、かつ、ベ
ース又はゲートを共通にバイアス電源に接続した差動対
構成のカスコードトランジスタを具備した構成にしても
よい。

また、周波数帯域制御部を、それぞれ異なる遮断次数
を持つ周波数帯域制御部としてもよい。

さらに、周波数帯域可変回路に印加する制御電圧に、
複数の信号伝達経路が同時に動作可能となるような制御
電圧を印加するようにしてもよい。

また、周波数帯域可変回路を縦続接続し、各々の帯域
を独立に制御するようにしてもよい。

さらに、周波数帯域制御部を、それぞれ異なる遮断次
数を持つ周波数帯域制御部とするとともに、周波数帯域
可変回路に印加する制御電圧に、複数の信号伝達経路が
同時に動作可能となるような制御電圧を印加するように
してもよい。

また、周波数帯域制御部を、それぞれ異なる遮断次数
を持つ周波数帯域制御部とするとともに、周波数帯域可
変回路を縦続接続し、各々の帯域を独立に制御するよう
にしてもよい。

さらに、周波数帯域制御部をそれぞれ異なる遮断次数
を持つ周波数帯域制御部とするとともに、周波数帯域可
変回路を縦続接続し、周波数帯域可変回路に印加する制
御電圧に、複数の信号伝達経路が同時に動作可能となる
ような制御電圧を印加し、各々の帯域を独立に制御する
ようにしてもよい。

これにより、本発明のフィルタ回路によれば、能動型
の２次の低域フィルタ回路、２次の高域フィルタ回路、
２次の帯域フィルタ回路、共振回路を構成することが可
能になり、遮断周波数や共振周波数を広範囲に渡って可
変にできる効果がある。

さらに、本発明のフィルタ回路によれば、コレクタと
エミッタが高周波的に接地されたトランジスタの入力容
量を利用することにより、個別部品のコンデンサを使用
する必要がなくなり、上述のフィルタ回路を集積回路で
容易に実現できるので、システムを小型化できるととも
に、システムの性能が大幅に向上する効果もある。

図面の簡単な説明 FIG.1（ａ），（ｂ）はそれぞれ本発明のうち能動型
フィルタにかかる部分の第１の態様を説明するための図
であり、FIG.2（ａ），（ｂ）はそれぞれ本発明のうち
能動型フィルタにかかる部分の第２の態様を説明するた
めの図であり、FIG.3（ａ），（ｂ）はそれぞれ本発明
のうち能動型フィルタにかかる部分の第３の態様を説明
するための図であり、FIG.4（ａ），（ｂ）はそれぞれ
本発明のうち能動型フィルタにかかる部分の第４の態様
を説明するための図であり、FIG.5（ａ），（ｂ）はそ
れぞれ本発明のうち能動型フィルタにかかる部分の第５
の態様を説明するための図であり、FIG.6（ａ），
（ｂ）はそれぞれ本発明のうち能動型フィルタにかかる
部分の第６の態様を説明するための図であり、FIG.7
（ａ），（ｂ）はそれぞれ本発明のうち能動型フィルタ
にかかる部分の第７の態様を説明するための図であり、
FIG.8（ａ），（ｂ）はそれぞれ本発明のうち能動型フ
ィルタにかかる部分の第８の態様を説明するための図で
あり、FIG.9は本発明のうち能動型フィルタ回路にかか
る部分の第１実施例を説明するための図であり、FIG.10
は本発明のうち能動型フィルタ回路にかかる部分の第２
実施例を説明するための図であり、FIG.11は本発明のう
ち能動型フィルタ回路にかかる部分の第３実施例を説明
するための図であり、FIG.12は本発明のうち能動型フィ
ルタ回路にかかる部分の第４実施例を説明するための図
であり、FIG.13は本発明のうち能動型フィルタ回路にか
かる部分の第５実施例を説明するための図であり、FIG.
14はFIG.13の回路の元の構成を示す図であり、FIG.15は
本発明のうち能動型フィルタ回路にかかる部分の第６実
施例を説明するための図であり、FIG.16は本発明のうち
能動型フィルタ回路にかかる部分の第７実施例を説明す
るための図であり、FIG.17は本発明のうち能動型フィル
タ回路にかかる部分の第８実施例を説明するための図で
あり、FIG.18は本発明のうち能動型フィルタ回路にかか
る部分の第９実施例を説明するための図であり、FIG.19
は本発明のうち能動型フィルタ回路にかかる部分の第10
実施例を説明するための図であり、FIG.20は本発明のう
ち能動型フィルタ回路にかかる部分の第11実施例を説明
するための図であり、FIG.21は本発明のうち能動型フィ
ルタ回路にかかる部分の第12実施例を説明するための図
であり、FIG.22は本発明のうち能動型フィルタ回路にか
かる部分の第13実施例を説明するための図であり、FIG.
23はエミッタを見込んだインピーダンスを求める等価回
路を示す図であり、FIG.24は第１のシミュレーション結
果を示す図であり、FIG.25は第２のシミュレーション結
果を示す図である。

そして、FIG.26は本発明のうち周波数帯域可変フィル
タ回路にかかる部分の態様を説明するためのブロック図
であり、FIG.27は本発明のうち周波数帯域可変フィルタ
回路の第１実施例にかかる部分のブロック図であり、FI
G.28は本発明のうち周波数帯域可変フィルタ回路の第２
実施例にかかる部分のブロック図であり、FIG.29は本発
明のうち周波数帯域可変フィルタ回路の第３実施例にか
かる部分のブロック図であり、FIG.30は本発明のうち周
波数帯域可変フィルタ回路の第４実施例にかかる部分の
ブロック図であり、FIG.31は本発明のうち周波数帯域可
変フィルタ回路の第５実施例にかかる部分のブロック図
であり、FIG.32は本発明のうち周波数帯域可変フィルタ
回路の第６実施例にかかる部分のブロック図であり、FI
G.33は本発明のうち周波数帯域可変フィルタ回路の第７
実施例にかかる部分のブロック図であり、FIG.34は本発
明のうち周波数帯域可変フィルタ回路の第８実施例にか
かる部分のブロック図であり、FIG.35は本発明のうち周
波数帯域可変フィルタ回路の第９実施例にかかる部分の
ブロック図であり、FIG.36は本発明のうち周波数帯域可
変フィルタ回路の第10実施例にかかる部分のブロック図
であり、FIG.37（ａ），（ｂ），（ｃ）はいずれも本発
明のうち周波数帯域可変フィルタ回路の第11実施例とし
ての周波数特性を説明するための図であり、FIG.38は本
発明のうち周波数帯域可変フィルタ回路の第12実施例と
しての回路構成図であり、FIG.39（ａ），（ｂ），
（ｃ）はいずれも本発明のうち周波数帯域可変フィルタ
回路の第12実施例としての周波数特性を説明するための
図であり、FIG.40はFIG.38に示す実施例の具体的な縦続
接続の構成例を示す図であり、FIG.41は本発明のうち周
波数帯域可変フィルタ回路の第２実施例の具体例を示す
図であり、FIG.42はSPICEによりシミュレーションした
結果の一例を示す図であり、FIG.43は本発明のうち周波
数帯域可変フィルタ回路の第５実施例の具体例を示す図
であり、FIG.44はFIG.43に示す回路についてSPICEによ
りシミュレーションした結果の例を示す図であり、FIG.
45は本発明のうち周波数帯域可変フィルタ回路の第10実
施例の具体例であり、FIG.46はFIG.45に示す回路につい
てSPICEによりシミュレーションした結果の例を示す図
であり、FIG.47（ａ），（ｂ）はそれぞれ電流源の構成
例を示す図である。

さらに、FIG.48は光通信システムにおける光信号受信
部の構成例を示す図であり、FIG.49は従来の能動型フィ
ルタ回路の一例を示す図であり、FIG.50は周波数帯域可
変フィルタ回路に関する第１の従来例を示す図であり、
FIG.51はSPICEによるシミュレーションの結果を示す図
であり、FIG.52は周波数帯域可変フィルタ回路に関する
第２の従来例を示す図である。

発明を実施するための最良の形態 以下、本発明の実施例について、図面を参照しながら
説明する。

（ａ）本発明のうち能動型フィルタ回路にかかる部分の
基本説明 FIG.1は本発明の第１の態様を説明するための図であ
り、FIG.1（ａ）は２次の低域フィルタ回路の構成を示
す図、FIG.1（ｂ）はその等価回路を示す図である。

このFIG.1（ａ）において、T1はインダクタンスを形
成するトランジスタ、R1とR2は抵抗、C1はコンデンサで
あるが、今、トランジスタT1のエミッタ，抵抗R2および
コンデンサC1に流入する電流を入力とし、トランジスタ
T1のコレクタから流出する電流を出力として、このFIG.
1（ａ）に示す回路の電流伝達関数をFIG.23を用いて求
める。

即ち、FIG.23は、FIG.1（ａ）中のトランジスタT1の
エミッタを見込んだインピーダンスを求めるための等価
回路を示す図であり、このFIG.23において、R1はFIG.1
（ａ）におけるR1と同じ抵抗、Ｚπはトランジスタのπ
型等価回路におけるベース・エミッタ間のインピーダン
スである。また、g_mはトランジスタのトランスコンダク
タンス、ｖはＺπの端子電圧であり、g_m・ｖがトランジ
スタのコレクタ電流源となる。

そして、このFIG.23に示す等価回路によって、トラン
ジスタのエミッタを見込んだインピーダンスを求める
と、次式のようになる。

Z_E＝1/g_m＋R₁（1/β_０＋Ω^２）／（１＋Ω^２） ＋ｊΩ（R₁−1/g_m）／（１＋Ω^２） （１） 但し、Ω＝ω／ω_Ｔ、ω＝２πｆ（ｆは周波数）、ω
_Ｔ＝２πf_T （f_Tはトランジスタのトランジション周波数）、β_０は
エミッタ接地電流増幅率、R₁は抵抗R1の抵抗値である。
以下、抵抗RNの抵抗値をRn、コンデンサCNの容量値をC_n
と表記する。

ここで、式（１）において、R₁≫1/g_mに設定し、通常
成り立つ１≫1/β_０を適用すれば、１≫（ω／ω_Ｔ）^２
の周波数範囲で近似的に次の式が成立する。

Z_E≒ｊωR₁/ω_Ｔ （２） 従って、FIG.23中のZ_Eを形成する等価素子は次の式で
与えられる値の等価インダクタンスである。

Leq≒R₁/ω_Ｔ （３） このようにして式（３）で得られた等価インダクタン
スを用いて、FIG.1（ａ）中に示すトランジスタT1を置
換すると、FIG.1（ｂ）に示す等価回路になる。

そして、このFIG.1（ｂ）に示す等価回路から電流伝
達関数（Iout/Iin）を求めると次式になる。

Iout/Iin ＝（1/C₁Leq₁）／〔s²＋（1/C₁R₂）ｓ＋1/C₁Leq₁〕
（４） 但し、Leq₁＝R₁/ω_Ｔである。

また、この低域フィルタ回路の遮断周波数ω_０とＱは
次の式で与えられる。

ω_０＝1/C₁ ^1/2Leq₁ ^1/2 （５） Ｑ＝ω₀R₂C₁ （６） すなわち、FIG.1（ａ）に示す回路は、電流を入出力
とした２次の遮断特性を有する低域フィルタ回路とな
る。

このように、本発明の第１の態様にかかるフィルタ回
路によれば、コイルが有する特性を、トランジスタによ
り実現することで、電流を入出力とした２次の遮断特性
を有するLCR低域フィルタ回路を、個別部品のコイル
（Ｌ）を用いずに構成でき、これにより電流を入出力と
する２次の低域フィルタ回路を、極めて容易に集積回路
化できる利点がある。

なお、以下の説明中に使用するFIG.2（ｂ）〜FIG.8
（ｂ）に示す等価回路は、それぞれFIG.2（ａ）〜FIG.8
（ａ）に示す回路を、上述と同様にして、トランジスタ
を等価インダクタンクに置換したものである。

FIG.2は本発明の第２の態様を説明するための図であ
り、FIG.2（ａ）は２次の低域フィルタ回路の構成を示
す図、FIG.2（ｂ）はその等価回路を示す図である。

このFIG.2（ａ）において、T7はインダクタンクを形
成するトランジスタ、R10とR11は抵抗、C5はコンデン
サ、CCS3は定電流源である。

ここで、トランジスタT7のベースに一端を接続された
抵抗R10の他端に印加する電圧を入力とし、トランジス
タT7のエミッタの電圧を出力として、このFIG.2（ａ）
に示す回路の電圧伝達関数（Vout/Vin）を、FIG.2
（ｂ）に示す等価回路を用いて求めると、次式になる。

Vout/Vin ＝（1/C₅Leq₂）／〔s²＋（1/C₅R₁₁）ｓ＋1/C₅Leq₂〕
（７） 但し、Leq₂＝R₁₀/ω_Ｔである。

そして、この低域フィルタ回路の遮断周波数ω_０とＱ
は次の式で与えられる。

ω_０＝1/C₅ ^1/2Leq₂ ^1/2 （８） Ｑ＝ω₀R₁₁C₅ （９） すなわち、FIG.2（ａ）に示す回路は、電圧を入出力
とした２次の遮断特性を有する低域フィルタ回路とな
る。

このように、本発明の第２の態様にかかるフィルタ回
路によれば、第１の態様と同様に、コイルが有する特性
をトランジスタにより実現することで、電圧を入出力と
した２次の遮断特性を有するLCR低域フィルタ回路を、
個別部品のコイルを用いずに構成でき、これにより、電
圧を入出力とする２次の低域フィルタ回路を、極めて容
易に集積回路化できる利点がある。

なお、FIG.2（ａ）に示すフィルタ回路においては、
トランジスタT7のコレクタが電源VCCに接続されている
が、トランジスタT7のコレクタと電源VCCの間に、或る
インピーダンスが介在しても２次の低域フィルタ回路と
することは可能である。しかし、この場合には、トラン
ジスタT7のミラー容量が抵抗R10とコンパラブルになる
周波数では、等価インダクタンスがR₁₀/ω_Ｔではなくな
るので、２次の低域フィルタ回路として使用できる帯域
が狭くなることに注意する必要がある。

次に、FIG.3は本発明の第３の態様を説明するための
図であり、FIG.3（ａ）は２次の高域フィルタ回路の構
成を示す図、FIG.3（ｂ）はその等価回路を示す図であ
る。

このFIG.3（ａ）において、T2はインダクタンスを形
成するトランジスタ、R3とR4は抵抗、C2はコンデンサで
ある。

ここで、トランジスタT2のエミッタに流入する電流と
R4に流入する電流の和を入力とし、コンデンサC2から流
出する電流を出力として、このFIG.3（ａ）に示す回路
の電流伝達関数（Iout/Iin）を、FIG.3（ｂ）に示す等
価回路を用いて求めると、次の式が得られる。

Iout/Iin ＝（1/C₂）s²/〔s²＋（1/C₂R₄）ｓ＋1/C₂Leq₃〕 （10） 但し、Leq₃＝R₃/ω_Ｔである。また、この高域フィル
タ回路の遮断周波数ω_０とＱは次の式で与えられる。

ω_０＝1/C₂ ^1/2Leq₃ ^1/2 （11） Ｑ＝ω₀R₄C₂ （12） すなわち、FIG.3（ａ）に示す回路は、電流を入出力
とした２次の遮断特性を有する高域フィルタ回路とな
る。

このように、本発明の第３の態様にかかるフィルタ回
路においても、コイルが有する特性をトランジスタによ
り実現することで、電圧を入出力とした２次の遮断特性
を有するLCR高域フィルタ回路をコイルを用いずに構成
でき、これにより、電流を入出力とする高域フィルタ回
路を極めて容易に集積回路化できる利点がある。

なお、この場合にも、トランジスタT2のコレクタと電
源又はGNDの間に或るインピーダンスが介在してもよい
が、使用できる帯域が狭くなることに注意する必要があ
る。

さらに、FIG.4は本発明の第４の態様を説明するため
の図であり、FIG.4（ａ）は２次の高域フィルタ回路の
構成を示す図、FIG.4（ｂ）はその等価回路を示す図で
ある。

このFIG.4（ａ）において、T8はインダクタンスを形
成するトランジスタ、R12とR13は抵抗、C6はコンデン
サ、CCS4は定電流源である。

ここで、トランジスタT8のエミッタに一端を接続され
たコンデンサC6の他端に印加する電圧を入力、トランジ
スタT8のエミッタの電圧を出力として、このFIG.4
（ａ）に示す回路の電圧伝達関数（Vout/Vin）を、FIG.
4（ｂ）に示す等価回路を用いて求めると、次の式が得
られる。

Vout/Vin ＝（1/C₆）s²/〔s²＋（1/C₆R₁₃）ｓ＋1/C₆Leq₄〕（13） 但し、Leq₄＝R₁₂/ω_Ｔである。また、この高域フィルタ
回路の遮断周波数ω_０とＱは次の式で与えられる。

ω_０＝1/C₆ ^1/2Leq₄ ^1/2 （14） Ｑ＝ω₀R₁₃C₆ （15） すなわち、FIG.4（ａ）に示す回路は、電流を入出力
とした２次の遮断特性を有する高域フィルタ回路とな
る。

このように、本発明の第４の態様にかかるフィルタ回
路においても、コイルが有する特性をトランジスタによ
り実現することで、電流を入出力とした２次の遮断特性
を有するLCR高域フィルタ回路を、個別部品のコイルを
用いずに構成でき、これにより、電圧を入出力とする高
域フィルタ回路を、極めて容易に集積回路化できる利点
がある。

なお、この場合にも、トランジスタT8のコレクタと電
源VCCの間に、或るインピーダンスが介在してもよい
が、使用できる帯域が狭くなることに注意する必要があ
る。

次に、FIG.5は本発明の第５の態様を説明するための
図であり、FIG.5（ａ）は２次の帯域フィルタ回路の構
成を示す図、FIG.5（ｂ）はその等価回路を示す図であ
る。

このFIG.5（ａ）において、T3はインダクタンスを形
成するトランジスタ、R5とR6は抵抗、C3はコンデンサで
ある。

ここで、トランジスタT3のエミッタに流入する電流と
コンデンサC3に流入する電流を入力とし、抵抗６から流
出する電流を出力として、このFIG.5（ａ）に示す回路
の電圧伝達関数（Iout/Iin）を、FIG.5（ｂ）に示す等
価回路を用いて求めると、次の式を得る。

Iout/Iin ＝（1/C₃R₆）s/〔s²＋（1/C₃R₆）ｓ＋1/C₃Leq₅〕（16） 但し、Leq₅＝R₅/ω_Ｔである。また、この帯域フィル
タ回路の中心周波数ω_０とＱは次の式で与えられる。

ω_０＝1/C₃ ^1/2Leq₅ ^1/2 （17） Ｑ＝ω₀R₆C₃ （18） すなわち、FIG.5（ａ）に示す回路は、電流を入出力
とした２次の遮断特性を有する帯域フィルタ回路とな
る。

このように、本発明の第５の態様にかかるフィルタ回
路においても、コイルが有する特性をトランジスタによ
り実現することで、電流を入出力とした２次の遮断特性
を有するLCR帯域フィルタ回路を、個別部品のコイルを
用いずに構成でき、これにより、電圧を入出力とする２
次の帯域フィルタ回路を、極めて容易に集積回路化でき
る利点がある。

なお、この場合にも、トランジスタT3のコレクタと電
源VCCの間に、或るインピーダンスが介在してもよい
が、使用できる帯域が狭くなることに注意する必要があ
る。

さらに、FIG.6は本発明の第６の態様を説明するため
の図であり、FIG.6（ａ）は２次の帯域フィルタ回路の
構成を示す図、FIG.6（ｂ）はその等価回路を示す図で
ある。

このFIG.6（ａ）において、T9はインダクタンスを形
成するトランジスタ、R14とR15は抵抗、C7はコンデン
サ、CCS5は定電流源である。

ここで、トランジスタT9のエミッタに一端を接続され
た抵抗R15の他端に印加する電圧を入力とし、トランジ
スタT9のエミッタの電圧を出力として、このFIG.6
（ａ）に示す回路の電圧伝達関数（Vout/Vin）を、FIG.
6（ｂ）に示す等価回路を用いて求めると、次の式を得
る。

Vout/Vin ＝（1/C₇）s/〔s²＋（1/C₇R₁₅）ｓ＋1/C₇Leq₆〕 （19） 但し、Leq₆＝R₁₄/ω_Ｔである。また、この帯域フィル
タ回路の中心周波数ω_０とＱは次の式で与えられる。

ω_０＝1/C₇ ^1/2Leq₆ ^1/2 （20） Ｑ＝ω₀R₁₅C₇ （21） すなわち、FIG.6（ａ）に示す回路は、電流を入出力
とした２次の遮断特性を有する高帯域フィルタ回路とな
る。

このように、本発明の第６の態様にかかるフィルタ回
路においても、コイルが有する特性をトランジスタによ
り実現することで、電流を入出力とした２次の遮断特性
を有するLCR帯域フィルタ回路を、個別部品のコイルを
用いずに構成でき、これにより、電圧を入出力とした２
次の帯域フィルタ回路を、極めて容易に集積回路化でき
る利点がある。

なお、この場合にも、トランジスタT9のコレクタと電
源VCCの間に、或るインピーダンスが介在してもよい
が、使用できる帯域が狭くなることに注意する必要があ
る。

次に、FIG.7は本発明の第７の態様を説明するための
図であり、FIG.7（ａ）は共振器を構成する回路を示す
図、FIG.7（ｂ）はその等価回路を示す図である。

このFIG.7（ａ）において、T4はインダクタンスを形
成するトランジスタ、R7は抵抗、C4はコンデンサであ
る。

ここで、トランジスタT4のエミッタとコンデンサC4に
流入する電流の和を入力とし、トランジスタT4のエミッ
タの電圧を出力として、FIG.7（ａ）に示す回路の伝達
インピーダンス（Vout/Iin）を、FIG.7（ｂ）に示す等
価回路を用いて求めると、次の式を得る。

Vout/Iin ＝（1/C₄）s/（s²＋1/C₄Leq₇） （22） 但し、Leq₇＝R₇/ω_Ｔである。そして、この共振器の
共振周波数ω_０は次の式で与えられる。

ω_０＝1/C₄ ^1/2Leq₇ ^1/2 （23） すなわち、このFIG.7（ａ）に示す回路は、電流を入
力、電圧を出力とした共振器となる。

このように、本発明の第７の態様にかかるフィルタ回
路によれば、コイルが有する特性をトランジスタにより
実現することで、電流入力−電圧出力のLCR共振器を、
個別部品のコイルを用いずに構成でき、これにより、電
流入力−電圧出力の共振器を極めて容易に集積回路化で
きる利点がある。

なお、この場合にも、トランジスタT4のコレクタと電
源VCCの間に、或るインピーダンスが介在してもよい
が、使用できる帯域が狭くなることに注意する必要があ
る。

さらに、FIG.8は本発明の第８の態様を説明するため
の図であり、FIG.8（ａ）は共振器を構成する回路を示
す図、FIG.8（ｂ）はその等価回路を示す図である。

このFIG.8（ａ）において、T10はインダクタンスを形
成するトランジスタ、R16は抵抗、C8はコンデンサ、CCS
6は定電流源である。

ここで、トランジスタT10のエミッタに一端を接続さ
れたコンデンサC8の他端に印加する電圧を入力とし、ト
ランジスタT10のコレクタから流出する電流を出力とし
て、FIG.8（ａ）に示す回路の電圧伝達アドミタンス（I
out/Vin）を、FIG.8（ｂ）に示す等価回路を用いて求め
ると、次の式を得る。

Iout/Vin ＝（1/Leq₈）s/（s²＋1/C₈Leq8） （24） 但し、Leq₈＝R₁₆/ω_Ｔである。そして、この共振器の
共振周波数ω_０は次の式で与えられる。

ω_０＝1/C₈ ^1/2Leq₈ ^1/2 （25） すなわち、このFIG.8（ａ）に示す回路は、FIG.7
（ａ）に示した共振器の回路とは逆に、電圧を入力、電
流を出力とした共振器になる。

このように、本発明の第８の態様にかかるフィルタ回
路によれば、コイルが有する特性をトランジスタにより
実現することで、電圧入力−電流出力のLCR共振器を個
別部品のコイルを用いずに構成でき、これにより、この
共振器を極めて容易に集積回路化できる利点がある。

（ｂ）能動型フィルタ回路の実施例の説明 FIG.9は本発明のうち能動型フィルタ回路にかかる部
分の第１実施例を説明するための図であり、このFIG.9
において、T5は入力トランジスタ、T6は出力トランジス
タ、R8とR9は抵抗である。そして、トランジスタT5のコ
レクタにFIG.1（ａ）又はFIG.3（ａ）又はFIG.5（ａ）
の回路の入力端子が、トランジスタT6のエミッタにFIG.
1（ａ）又はFIG.3（ａ）又はFIG.5（ａ）の回路の出力
端子が接続される。

ここで、Iin及びIoutの方向を無視すれば、 V_in＝I_inR₈、V_out＝I_outR₉ であるから、 V_out/V_in ＝（R₉/R₈）（I_out/I_in） （26） となる。つまり、本発明のうち能動型フィルタ回路にか
かる部分の第１の態様，第３の態様及び第５の態様は、
それぞれ前述の式（５），式（11）及び式（16）の電流
伝達関数で表せる、２次の低域フィルタ回路,2次の高域
フィルタ回路及び２次の帯域フィルタ回路を形成するも
のであったが、上述のように、各フィルタ回路の伝達関
数を電圧伝達関数に変換することで、これらの各フィル
タ回路を実用の回路で容易に実現でき、これにより、光
通信システムなどのシステムの性能が大幅に向上すると
ともに、システムが小型化できる効果がある。

次に、FIG.10は本発明のうち能動型フィルタ回路にか
かる部分の第２実施例を説明するための図であり、この
FIG.10において、T5は入力トランジスタ、T4はインダク
タンスを形成するトランジスタ、R8とR7は抵抗、C4はコ
ンデンサである。そして、このFIG.10に示す回路は、ト
ランジスタT5のコレクタにFIG.7（ａ）に示した回路の
入力端子を接続したものである。

ここで、FIG.9にて上述したのと同様に、 V_in＝I_inR₈ であるから、 V_out/V_in ＝（1/R₈）（V_out/I_in） （27） となる。

このように、本発明の第２実施例にかかる能動型フィ
ルタ回路によれば、前述の本発明の第７の態様におけ
る、伝達インピーダンスの式（22）で表される共振回路
を、上述のように伝達関数を電圧伝達関数に変換するこ
とができ、これにより、上述の共振回路を実用の回路で
容易に実現できるようになる。

FIG.11は本発明のうち能動型フィルタ回路の第３実施
例を説明するための図であり、このFIG.11において、T1
0はインダクタンスを形成するトランジスタ、T11は出力
トランジスタ、R16と17は抵抗、C8はコンデンサ、CCS6
は定電流源である。そして、 V_out＝I_outR₁₇ であるから、 V_out/V_in＝R₁₇I_out/V_in （28） となる。

このように、本発明の第３実施例にかかる能動型フィ
ルタ回路によれば、前述の本発明の第８の態様におけ
る、共振回路の伝達アドミタンスの式（22）を、上述の
ように電圧伝達関数に変換することができ、これによ
り、上述の共振回路を実用の回路で容易に実現できるよ
うになる。

FIG.12は本発明のうち能動型フィルタ回路の第４実施
例を説明するための図であり、このFIG.12において、T5
a,T5bは入力トランジスタ、T6a,T6bは出力トランジス
タ、R8a,R8b,R9a及びR9bは抵抗、CCS1a,CCS1b及びCCS2
は定電流源である。

そして、トランジスタT5a,T5bのコレクタにFIG.1
（ａ）又はFIG.3（ａ）又はFIG.5（ａ）に示した回路の
入力端子が、トランジスタT6a,T6bのエミッタにFIG.1
（ａ）又はFIG.3（ａ）又はFIG.5（イ）に示した回路の
出力端子がそれぞれ接続される。

ここで、このFIG.12に示す回路において、トランジス
タT5aのベースに印加する電圧VinとトランジスタT5bの
ベースに印加する電圧Vin^＊を、振幅が等しく逆相の電
圧とすると、トランジスタT5aとトランジスタT5bのコレ
クタ電流も等振幅で逆相、トランジスタT6aのコレクタ
電圧VoutとトランジスタT6bのコレクタ電圧Vout^＊も等
振幅で逆相になる。従って、 （V_out−V_out ^＊）／（V_in−V_in ^＊） ＝（R₉/R₈）（I_out/I_in） （29） となる。つまり、このFIG.12に示す回路も、FIG.9に示
した回路と同様に、電流伝達関数を電圧伝達関数に変換
するものであり、これにより、FIG.1,FIG.3およびFIG.5
にて前述した２次の低域フィルタ回路,2次の高域フィル
タ回路および２次の帯域フィルタ回路を実用の回路で容
易に実現できるので、光通信システムなどに設けられる
増幅器の性能が大幅に向上するとともに、システムの小
型化が図れる効果がある。

また、FIG.12に示す回路は、上述のようにトランジス
タT5a、トランジスタT5bのベースを入力端子とし、トラ
ンジスタT6a、トランジスタT6bのコレクタを出力端子に
すれば、平衡なフィルタ回路を構成することができ、ト
ランジスタT5a、トランジスタT5bのベースを入力端子と
してトランジスタT6a又はトランジスタT6bのコレクタを
出力端子によれば、平衡入力−不平衡出力のフィルタ回
路を構成することができる。

さらに、トランジスタT5a又はトランジスタT5bの一方
のベースを入力端子としてもう一方のベースを交流的に
アースし、トランジスタT6a、トランジスタT6bのコレク
タを出力端子とすれば、不平衡入力−平衡出力のフィル
タ回路を構成でき、トランジスタT5a又はトランジスタT
5bの一方のベースを入力端子としてもう一方のベースを
交流的にアースし、トランジスタT6aまたはトランジス
タT6bのコレクタを出力端子にすれば、不平衡−不平衡
のフィルタ回路を構成できる。

なお、定電流源CCS1a,CCS1bは、FIG.12に示す回路中
のブラックボックスのなかにあるインダクタンスを形成
するトランジスタと出力トランジスタにバイアス電流を
供給して、FIG.12に示す回路のダイナミックレンジを拡
大するためのものである。

次に、FIG.13は本発明のうち能動型フィルタ回路の第
５実施例を説明するための図であり、このFIG.13におい
て、T5aとT5bは入力トランジスタ、T4aとT4bはインダク
タンスを形成するトランジスタ、R8a,R8b,R7a及びR7bは
抵抗、C4′はコンデンサ、CCS1a,CCS1b及びCCS2は定電
流源である。

ここで、このFIG.13に示す回路は、入力トランジスタ
T5a,T5bのコレクタにFIG.7の回路の入力端子を接続した
ものであるので、元の回路の構成は、FIG.14に示す回路
と同様のものになるが、入力トランジスタT5a,T5bが定
電流源CCS2で駆動された差動増幅器になっていることを
考慮して、FIG.14中のコンデンサC4a,C4bの部分を回路
変換したものである。

このため、FIG.14中の入力トランジスタT5aと入力ト
ランジスタT5bとのコレクタ電圧の交流分は等振幅で逆
相になり、コンデンサC4aとコンデンサC4bを流れる交流
分も等振幅で逆相となる。

従って、コンデンサC4aとコンデンサC4bの接続点とア
ースの間には電流が流れることはなく、この接続点をア
ースと結線しなくても回路の電流分布は変わらないの
で、FIG.14中のコンデンサC4a,C4bの部分は、FIG.13中
のコンデンサC4′に置換できる。

ここで、FIG.14中のコンデンサC4aとコンデンサC4bの
容量の和をC₄、FIG.13中のコンデンサC4′の容量をC₄/2
とすれば、FIG.13を示す回路の電圧伝達関数とFIG.7に
示す回路の伝達インピーダンスは同一の周波数特性を有
することになる。

すなわち、FIG.7にて前述した共振器を、実用の回
路、特に集積回路で容易に実現できるようになるのであ
る。

なお、FIG.13に示す回路もFIG.12に示す回路と同様
に、平衡フィルタ回路、平衡−不平衡フィルタ回路、不
平衡−平衡フィルタ回路、不平衡フィルタ回路のいずれ
としても使用可能である。また、定電流源CCS1a,CCS1b
は、FIG.13に示す回路のダイナミックレンジを拡大する
ためのものである。

さらに、FIG.15は本発明のうち能動型フィルタ回路に
かかる部分の第６実施例を説明するための図であり、こ
のFIG.15において、T7a,T7bは入力トランジスタとイン
ダクタンスを形成するトランジスタの両方の役割を果た
すトランジスタ、R10a,R10b及びR11′は抵抗、C5′はコ
ンデンサ、CCS3a,CCS3bは定電流源である。

そして、このFIG.15に示す回路は、FIG.2に示した回
路を２つ用いて、各々のトランジスタのベースに等振幅
で逆相の電圧を印加し、各々のトランジスタのエミッタ
電位が等振幅で逆相であることを利用して、FIG.2中の
コンデンサC5と抵抗R11の並列回路の部分を回路変換し
たものである。

ここで、コンデンサC5′の容量をコンデンサC5の容量
の1/2にし、抵抗R11′の抵抗値を抵抗R11の抵抗値の２
倍にすれば、FIG.15に示す回路の電圧伝達関数とFIG.2
に示す回路の電圧伝達関数は同一な周波数特性を有する
ことになる。

すなわち、このFIG.15に示す回路構成により、FIG.2
に示した、電圧を入出力とする２次の帯域フィルタ回路
を、実用の回路、特に集積回路で容易に実現できるよう
になるのである。

このように、本発明の第６実施例にかかる能動型フィ
ルタ回路によれば、コイルを用いない２次の低域フィル
タ回路を、集積回路などの実用の回路で容易に実現でき
るので、光通信システムなどに設けられる増幅器の性能
が大幅に向上するとともに、システムの小型化が図れる
効果がある。

なお、このFIG.15に示す回路も、FIG.12に示した回路
と同様に、平衡フィルタ回路、平衡−不平衡フィルタ回
路、不平衡−平衡フィルタ回路、不平衡フィルタ回路の
いずれとしても使用可能である。

次に、FIG.16は本発明のうち能動型フィルタ回路にか
かる部分の第７実施例を説明するための図であり、この
FIG.16において、T8a,T8bはインダクタンスを形成する
トランジスタ、R12a,R12b及びR13′は抵抗、C6a,C6bは
コンデンサ、CCS4a,CCS4bは定電流源である。

そして、このFIG.16に示す回路は、FIG.4（ａ）に示
した回路を２つ用い、FIG.14にて前述したのと同様な回
路変換をしたものである。

ここで、抵抗R13′の抵抗値を、FIG.4（ａ）中の抵抗
R13の抵抗値の２倍にすれば、FIG.16に示す回路の電圧
伝達関数とFIG.4（ａ）に示した回路の電圧伝達関数
は、同一の周波数特性を有することになる。

すなわち、このFIG.16に示す回路構成により、FIG.4
に示した、電圧を入出力とする２次の高域フィルタ回路
を、実用の回路で容易に実現できるようになるのであ
る。

このように、本発明の第７実施例にかかる能動型フィ
ルタ回路によれば、コイルを用いない２次の高域フィル
タ回路を、集積回路などの実用の回路で容易に実現でき
るので、光通信システムなどに設けられる増幅器の性能
が大幅に向上するとともに、システムの小型化が図れる
効果がある。

なお、このFIG.16に示す回路も、FIG.12に示した回路
と同様に、平衡フィルタ回路、平衡−不平衡フィルタ回
路、不平衡−平衡フィルタ回路、不平衡フィルタ回路の
いずれとしても使用可能である。

さらに、FIG.17は本発明のうち能動型フィルタ回路に
かかる部分の第８実施例を説明するための図であり、こ
のFIG.17において、T9aとT9bはインダクタンスを形成す
るトランジスタ、R14a、R14b、R15a、R15bは抵抗、C7′
はコンデンサ、CCS5aとCCS5bは定電流源である。

そして、このFIG.17に示す回路は、FIG.6に示した回
路を２つ用い、FIG.14にて前述したのと同様な回路変換
をしたものである。

ここで、このFIG.17中のコンデンサC7′の容量をFIG.
6中のコンデンサC7の容量の1/2にすれば、このFIG.17に
示す回路の電圧伝達関数とFIG.6に示した回路の電圧伝
達関数の周波数特性は同一になる。

すなわち、FIG.17に示す回路構成により、FIG.6に示
した、電圧を入出力とする２次の帯域フィルタ回路を、
実用の回路で容易に実現できるようになるのである。

このように、本発明の第８実施例にかかる能動型フィ
ルタ回路によれば、コイルを用いない２次の低域フィル
タ回路を、集積回路などの実用の回路で容易に実現でき
るので、光通信システムなどに設けられる増幅器の性能
が大幅に向上するとともに、システムの小型化が図れる
効果がある。

なお、このFIG.17に示す回路も、FIG.12に示した回路
と同様に、平衡フィルタ回路、平衡−不平衡フィルタ回
路、不平衡−平衡フィルタ回路、不平衡フィルタ回路の
いずれとしても使用可能である。

また、FIG.18は本発明のうち能動型フィルタ回路にか
かる部分の第９実施例を説明するための図であり、この
FIG.18において、T5は入力トランジスタ、T1はインダク
タンスを形成するトランジスタ、T12はT1のベースに接
続される抵抗を形成するトランジスタ、T6は出力トラン
ジスタ、R8,R2及びR9は抵抗、C1はコンデンサ、CCS1は
定電流源、VCS1はトランジスタT12のエミッタ電流を供
給する可変電流源である。

そして、このFIG.18に示す回路は、FIG.9に示した回
路中のブラックボックスの中にFIG.1に示した回路を用
いた場合のものと等価であり、FIG.1中の抵抗R1を、FI
G.18においてはトランジスタT12のエミッタ抵抗r_eで置
換したものである。

ここで、エミッタ抵抗r_eは、エミッタ電流をIe（mA）
とすると、 r_e＝V_T/Ie （ここでV_T＝26mV） （30） であるから、この式（30）で与えられるr_eを式（４）の
R₁に代入し、これを式（５）に代入した周波数特性と、
FIG.18の回路の周波数特性は同一になる。

これにより、FIG.18に示す回路は、FIG.1に示す回路
において固定の抵抗値であった抵抗R1を、トランジスタ
T12のエミッタ電流で可変にできるようになる。すなわ
ち、FIG.18に示す回路は、可変電流源VCS1によってトラ
ンジスタT12のエミッタ電流を可変することによって、
２次の遮断特性を有するとともにその遮断周波数が可変
な低域フィルタ回路を実用の回路で実現できるようにな
るのである。

このように、本発明の第９実施例にかかる能動型フィ
ルタ回路によれば、遮断周波数を可変にできる２次の低
域フィルタ回路を実用の回路、特に集積回路で容易に実
現できるので、遮断周波数帯域を制御可能な低域フィル
タ回路を、１つの集積回路で実現でき、これにより、光
通信システムなどに設けられる増幅器の性能がさらに向
上するとともに、システムの小型化が図れる効果があ
る。

なお、FIG.18に示す回路では、本発明の第１の態様を
適用した回路において、インダクタンスを形成するトラ
ンジスタのベースに接続される抵抗を、可変電流源駆動
されたトランジスタのエミッタ抵抗r_eに置換した例を示
しているが、同様な置換は本発明のうち能動型フィルタ
回路にかかる部分の第３〜８の態様に対してもこの様な
置換を適用できる。

FIG.19は本発明のうち能動型フィルタ回路にかかる部
分の第10実施例を説明するための図であり、このFIG.19
において、T13は入力トランジスタとしての機能と、後
述のトランジスタT7のベースに接続される抵抗を形成す
るトランジスタとしての機能を有するトランジスタ、T7
はインダクタンスを形成するトランジスタ、R11は抵
抗、C5はコンデンサ、CCS3は定電流源、VCS2は可変電流
源である。

そして、このFIG.19に示す回路は、FIG.2に示す回路
における抵抗R10をトランジスタT13のエミッタ抵抗で置
換したものである。

ここでトランジスタT13は信号の流れに対してはエミ
ッタフォロワ増幅段であるので、トランジスタT13のベ
ースの交流的電位はトランジスタT7のベースの交流的電
位に等しくなり、このFIG.19に示す回路の周波数特性
は、FIG.2に示す回路の周波数特性と同様になる。

即ち、FIG.19に示す回路も、２次の遮断特性をもつ低
域フィルタ回路であり、且つ、その遮断周波数を可変電
流源VCS2の電流によって可変にできるようになる。

このように、本発明の第10実施例にかかる能動型フィ
ルタ回路によれば、上述の第９実施例と同様に、遮断周
波数を可変にできる２次の低域フィルタ回路を実用の回
路、特に集積回路で容易に実現できるので、遮断周波数
帯域を制御可能な低域フィルタ回路を、１つの集積回路
で実現でき、これにより、光通信システムなどに設けら
れる増幅器の性能がさらに向上するとともに、システム
の小型化が図れる効果がある。

なお、FIG.18、FIG.19においては、単入力・単出力型
の回路を示しているが、上記の可変抵抗への置換は差動
増幅器型の回路に対しても適用することができる。

次に、FIG.20は本発明のうち能動型フィルタ回路にか
かる部分の第11実施例を説明するための図であり、この
FIG.20において、T5は入力トランジスタ、T1はインダク
タンスを形成するトランジスタ、T6は出力トランジス
タ、T14は容量を形成するトランジスタ、R8,R1,R9及びR
2は抵抗、C9はトランジスタT14のエミッタを交流的にア
ースするバイパスコンデンサ、CCS1は回路のダイナミッ
クレンジを拡大する定電流源、VCS3はトランジスタT14
のエミッタ電流を可変にする可変電流源である。

そして、このFIG.20に示す回路は、FIG.9に示す回路
のブラックボックスにFIG.1に示した回路を用いたもの
で、FIG.1中のコンデンサC1をFIG.20においてトランジ
スタT14の入力容量で置換したものである。

従って、このFIG.20に示す回路の周波数特性は、式
（５）で与えられる周波数特性と同様のものになるた
め、このFIG.20に示す回路は２次の遮断特性を有する低
域フィルタ回路になる。

ここで、FIG.20に示すように、トランジスタT14はコ
レクタ、エミッタとも交流的にアースされているので、
トランジスタT14の入力容量は、C_d＋C_JE＋C_JCとなる。

ところで、通常のバイアスではC_d≫C_JE、C_JCであり、
エミッタ拡散容量C_dはエミッタからベースに注入される
電荷とエミッタ−ベース電圧で決まるので、エミッタ電
流に比例することになる。

従って、トランジスタT14の入力容量は、ほぼ可変電
流源VCS3の電流に比例して可変にでき、これによりFIG.
20に示す２次の低域フィルタ回路は、その遮断周波数を
可変電流源VCS3の電流で可変にできるようになる。

このように、本発明の第11実施例にかかる能動型フィ
ルタ回路によれば、コンデンサの容量をトランジスタの
高周波的接地による入力容量で実現することで、個別部
品のコンデンサを用いずに、遮断周波数を可変にできる
２次の低域フィルタ回路を実用の回路、特に集積回路で
容易に実現できるので、遮断周波数帯域を制御可能な低
域フィルタ回路を、１つの集積回路で実現でき、これに
より、光通信システムなどに設けられる増幅器の性能が
さらに向上するとともに、システムの小型化が図れる効
果がある。

なお、このFIG.20に示す回路においても、単入力・単
出力型の回路を示しているが、上述のようなコンデンサ
の可変容量への置換は、差動増幅器型の回路に対しても
適用できる。

さらに、FIG.21は本発明のうち能動型フィルタ回路に
かかる部分の第12実施例を説明するための図であり、こ
のFIG.21において、T5a,T5bは入力トランジスタ、T1a,T
1bはインダクタンスを形成するトランジスタ、T6a,T6b
は出力トランジスタ、T15a,T15bは可変容量を形成する
トランジスタ、R8a,R8b,R2′,R1a,R1b,R9a及びRbは抵
抗、CCS2は定電流源、CCS1a,CCS1bは回路のダイナミッ
クレンジを拡大する定電流源、VCS3はT15a,T15bに可変
バイアス電流を供給する可変電流源である。

そして、このFIG.21に示す回路は、FIG.12に示した回
路のブラックボックスの中にFIG.1に示した回路を適用
し、且つ、FIG.1中のコンデンサC1に対応するコンデン
サをトランジスタT15aとトランジスタT15bの入力容量で
置換したものである。

従って、このFIG.21に示す回路の伝達関数は、FIG.1
に示した回路の伝達関数と同様になるので、このFIG.21
に示す回路は２次の遮断特性を有する低域フィルタ回路
になる。

さらに、FIG.21に示すように、トランジスタT15aとト
ランジスタT15aの入力容量は、トランジスタT15aとトラ
ンジスタT15bのエミッタの接続点が仮想アースであるこ
とから、各々のトランジスタの容量の総和C_d＋C_JE＋C_JC
で与えられるので、FIG.21に示す２次の低域フィルタ回
路は、遮断周波数を可変電流源VCS3の電流によって可変
にできるようになる。

このように、本発明の第12実施例にかかる能動型フィ
ルタ回路によっても、遮断周波数を可変にできる２次の
低域フィルタ回路を実用の回路、特に集積回路で容易に
実現できるので、遮断周波数帯域を制御可能な低域フィ
ルタ回路を、１つの集積回路で実現でき、これにより、
光通信システムなどに設けられる増幅器の性能がさらに
向上するとともに、システムの小型化が図れる効果があ
る。

なお、本実施例においては、上述のように、本発明の
うち能動型フィルタ回路にかかる部分の第１の態様を適
用した回路を２つ用いて、差動増幅器の形態とした回路
を例にしたが、上述のようなトランジスタによる可変容
量の構成方法はその他の態様に基づく回路に対しても適
用でき、しかも、差動増幅器の形態に限定されるもので
はない。

また、FIG.22は本発明のうち能動型フィルタ回路にか
かる部分の第13実施例を説明するための図であり、この
FIG.22において、T5a,T5bは入力トランジスタ、T1a,T1b
はインダクタンスを形成するトランジスタ、T16a,T16b
はそのエミッタ抵抗で抵抗を形成するトランジスタ、T6
a,T6bは出力トランジスタ、R8a,R8b,R2′,R1a,R1b,R9a
及びR9bは抵抗、C1′とC1″はコンデンサ、CCS2は定電
流源、CCS1a,CCS1bは回路のダイナミックレンジを拡大
するための定電流源である。

ここで、トランジスタT5a−T1a−T6a（サフィックス
がｂでも同じ）側は、FIG.12に示した回路のブラックボ
ックスにFIG.1に示した回路を適用したものであるか
ら、２次の遮断特性をもつ低域フィルタ回路を構成して
いる。

一方、トランジスタT5a−T16a−T6a（サフィックスが
ｂでも同じ）側は、基本的には、FIG.49に示す１次の遮
断特性をもつ低域フィルタ回路と同様である。

そして、このFIG.22に示す回路は、トランジスタT1a
とトランジスタT1bのベースバイアス電圧V2と、トラン
ジスタT16aとトランジスタT16bのベースバイアス電圧V1
の設定により、２次の低域フィルタ回路と１次の低域フ
ィルタ回路を切り替えることができるようになってい
る。

即ち、FIG.22に示す回路は、ベースバイアス電圧V1を
低く設定してトランジスタT16a,T16bをカットオフに
し、ベースバイアス電圧V2を高く設定してトランジスタ
T1a,T1bに電流を流すようにすれば２次の低域フィルタ
回路となり、逆にトランジスタT1a,T1bをカットオフに
し、トランジスタT16a,T16bに電流を供給するようにす
れば、１次の低域フィルタ回路となる。

このように、本発明の第13実施例にかかる能動型フィ
ルタ回路によれば、２次の低域フィルタ回路による上述
の効果に加えて、同一の集積回路に異なる機能をもたせ
ることができるので、回路設計における柔軟性が向上す
る利点がある。

なお、FIG.22に示す回路において、抵抗R1a,R1bを可
変電流源から電流を供給されたトランジスタのr_eで置換
することも、あるいはコンデンサC1′,C1″を可変電流
源から電流を供給されたトランジスタのベースを見込ん
だ容量で置換することも可能である。

また、本実施例では、１次の低域フィルタ回路と２次
の低域フィルタ回路を組合せて、切り替えて使用する回
路を例に説明したが、組み合わされるフィルタ回路は上
記に限定されるものではなく、任意の特性のフィルタ回
路の組合せが可能であり、又、差動増幅器型に限定され
るものでもない。

FIG.24およびFIG.25はSPICE（回路シミュレータ）に
よるシミュレーションの結果の例を示す図であり、FIG.
24は、FIG.4（ａ）に示した回路において、抵抗R12を可
変電流源から電流を供給されるトランジスタのr_eで置換
した高域フィルタ回路の特性を示しており、このFIG.24
に示すように、可変電流源の電流を大きくしてゆくと
（r_eが小さくなるので）遮断周波数が上昇することが判
る。

一方、FIG.25は、FIG.21に示した低域フィルタ回路の
特性を示しており、このFIG.25に示すように、可変容量
を形成するトランジスタのエミッタ電流を大きくすると
（C_dが比例して大きくなるので）遮断周波数が下降する
ことが判る。

なお、上述の全ての実施例においては、一貫して、能
動素子としてバイポーラ・トランジスタ（これを通常ト
ランジスタと呼ぶ）を使用した能動型フィルタ回路につ
いて説明したが、基本的動作においては電界効果トラン
ジスタを使用しても同様な回路を構成することができ
る。

それは、電界効果トランジスタのゲートを抵抗を介し
て接地したソースからのぞいたインピーダンスも、FIG.
23に示す等価回路で表すことができるからである。

そして、電界効果トランジスタを使用した場合には、
g_mが比較的低いために、フィルタ回路としての特性はト
ランジスタを使用した場合に比較して劣ることは否めな
いが、極めて容易にデジタル回路と同一チップ上にフィ
ルタ回路を形成できるという利点がある。

（ｃ）本発明のうち周波数帯域可変フィルタ回路にかか
る部分の基本説明 FIG.26は本発明のうち周波数帯域可変フィルタ回路に
かかる部分の態様を示す図であり、このFIG.26におい
て、21は信号経路切換部、51,52,..,5Nは周波数帯域制
御部、401はカスコードトランジスタ、801は抵抗、VB1
はバイアス電源、a,b,..,nは信号伝達経路である。

ここで、このFIG.26に示す光通信システムの信号受信
部等に用いる周波数帯域可変フィルタ回路は、印加する
制御電圧を変化させて、入力する信号の信号伝達経路a,
b,..,nを切替える信号経路切換部21と、信号伝達経路a,
b,..,nには、それぞれ異なる周波数帯域可変幅を持つ周
波数帯域制御部51,52,..,5Nと、エミッタが周波数帯域
制御部51,52,..,5Nを介して信号経路切換部21に接続さ
れたカスコードトランジスタ401を具備する。

そして、信号経路切換部21に印加する制御電圧を変化
させて、入力信号の伝達経路を切換え、信号の経由する
信号伝達経路a,b,..,nの周波数帯域を制御することによ
り、目的を達成することができる。

そして、上述の周波数帯域可変フィルタ回路を実現す
る第１の方法では、信号経路切換部21を、抵抗901を介
してエミッタを接地したエミッタ接地トランジスタ101
とエミッタ接地トランジスタ101のコレクタとに接続し
たトランジスタ201,202,..,20Nとで構成する。

また、周波数帯域制御部51,52,..,5Nを、トランジス
タ201,202,..,20Nのコレクタに接続する周波数帯域制御
回路501,502,..,50Nと、トランジスタ202,..,20Nのコレ
クタに接続する異なるインピーダンスR2,..,RNを持つ抵
抗302,..,30Nとで構成する。

さらに、カスコードトランジスタ401は、エミッタを
エミッタ接地トランジスタ101のコレクタと抵抗302,..,
30Nを介してトランジスタ202,..,20Nのコレクタとに接
続する構成にする。

そして、エミッタ接地トランジスタ101のベースに信
号電圧Vinを印加し、トランジスタ201,202,..,20Nのそ
れぞれのベースに制御電圧V1,V2,..,VNを印加し、エミ
ッタ接地トランジスタ101のコレクタ信号電流の流れる
伝達経路を切換え、信号電流の経由する経由の周波数帯
域可変回路501,502,..,50Nのいずれかを制御すればよ
い。

次に、第２の方法では、上述の第１の方法において、
抵抗901を介して接地したエミッタ接地トランジスタ101
と、トランジスタ201,202,..,20Nと、抵抗302,..,30N
と、周波数帯域制御回路501,502,..,50Nと、カスコード
トランジスタ401とを、それぞれ抵抗901a,901bを介して
エミッタを接続したエミッタ接地トランジスタ101a,101
bと抵抗901a,901bの接続点に接続した電流源701と、ト
ランジスタ201a,201b,..,20Na,20Nbと、抵抗302a,302
b,..,30Na,30Nbと、周波数帯域制御回路501,502,..50N
と、カスコードトランジスタ401a,401bとでなる差動対
構成としてもよい。

更に、第３の方法では、信号経路切換部21を、抵抗90
1を介して接地したエミッタ接地トランジスタ101と、抵
抗902,..,90Nを介して接地したエミッタ接地トランジス
タ102,..,10Nとで構成する。

そして、エミッタ接地トランジスタ101、102,..,10N
のそれぞれのベースに信号電圧Vinと制御電圧V1,V2,..,
VNとを印加することにより、信号経路を切換え、周波数
帯域制御回路501,502,..,50Nを制御するようにしてもよ
い。

また、第４の方法では、エミッタ接地トランジスタ10
1,102,..,10Nと、抵抗302,..,30Nと、周波数帯域制御回
路501,502,..,50Nと、カスコードトランジスタ401と
を、それぞれ、抵抗901a,902a,..,90Naおよび901b,902
b,..,90Nbを介して、定電流源701にエミッタ接続したエ
ミッタ接地トランジスタ101a,101b,102a,102b,..,10Na,
10Nbと、抵抗302a,302b,..,30Na,30Nbと、周波数帯域制
御回路501,502,..,50Nと、カスコードトランジスタ401
a,401bの差動対の構成としてもよい。

更に、第５の方法では、エミッタ接地トランジスタ10
1a,102a,..,10Naおよび101b,102b,..,10Nbで構成する信
号経路切換部21を、それぞれ差動対をなすトランジスタ
101a,101b,102a,102b,..,10Na,10Nbと、コレクタをトラ
ンジスタ101a,101b,102a,102b,..,10Na,10Nbのそれぞれ
の共通エミッタに接続し、かつ、エミッタを共通に接続
されたトランジスタ201,202,..,20Nと、トランジスタ20
1,202,..,20Nの共通エミッタに接続した電流源701とで
構成する。

そして、差動対を構成するトランジスタ101a,102
a,..,10Naおよび101b,102b,・・,10Nbの各々のベースに
共通に信号電圧Vinを印加し、かつ、トランジスタ201,2
02,..,20Nのそれぞれのベースに制御電圧V1,V2,..,VNを
印加し、制御電圧V1,V2,..,VNの設定によって、信号経
路を切換え、周波数帯域制御回路501,502,..,50Nのいず
れかを制御するようにしてもよい。

更に、第６の方法では、それぞれのコレクタをカスコ
ードトランジスタ401のエミッタに共通に接続し、か
つ、それぞれエミッタをトランジスタ201のコレクタと
抵抗302,..,30Nに接続し、かつ、ベースを共通にバイア
ス電源VB2に接続したカスコードトランジスタ401′,40
2′,..,40N′を有する構成にしてもよい。

更に、第７の方法では、上述の第６の方法において、
抵抗901を介して接地したエミッタ接地トランジスタ101
と、トランジスタ201,202,..,20Nと、抵抗302,..,30N
と、周波数帯域制御回路501,502,..,50Nと、カスコード
トランジスタ401,401′,402′,..,40N′とを、それぞれ
抵抗901a,901bを介してエミッタを接地したエミッタ接
地トランジスタ101a,101bと抵抗901a,901bの接続点に接
続された定電流源701と、トランジスタ201a,201b,202a,
202b,..,20Na,20Nbと、抵抗302a,302b,・・30Na,30Nb
と、周波数帯域制御回路501,502,..,50Nと、カスコード
トランジスタ401a,401b,401a′,401b′,..,40Na′,40N
b′の差動対構成にしてもよい。

更に、第８の方法では、上述の第３の方法において、
それぞれコレクタをカスコードトランジスタ401のエミ
ッタに共通に接続し、かつ、それぞれエミッタをエミッ
タ接地トランジスタ101のコレクタと抵抗302,..,30Nに
接続し、かつ、ベースを共通にバイアス電源VB2に接続
したカスコードトランジスタ401′,402′,..,40N′を有
する構成としてもよい。

更に、第９の方法では、上述の第８の方法において、
エミッタ接地トランジスタ101,102,..,10Nと、抵抗30
2,..,30Nと、周波数帯域制御回路501,502,..,50Nと、カ
スコードトランジスタ401および401′,402′,..,40N′
とを、それぞれ、抵抗901a,901b,902a,902b,..,90Na,90
Nbを介して、定電流源701にエミッタ接続したエミッタ
接地トランジスタ101a,102a,..,10Naおよび101b,102b,
・・,10Nbと、抵抗302a,302b,・・,30Na,30Nbと、周波
数帯域制御回路501,502,..,50Nと、カスコードトランジ
スタ401a,401b;401a′,401b′,402a′,402b′,..,40N
a′,40Nb′の差動対構成にしてもよい。

更に、第10の方法では、上述の第５の方法において、
それぞれコレクタをカスコードトランジスタ401a,401b
のエミッタに共通に接続し、かつ、それぞれエミッタを
エミッタ接地トランジスタ101a,101bのコレクタと抵抗3
02a..,30Naおよび302b,・・,30Nbに接続し、かつ、ベー
スを共通にバイアス電源VB2に接続したカスコードトラ
ンジスタ401a′,401b′,402a′402b′,,..,40Na′,40N
b′とを有する構成としてもよい。

更に、第11の方法では、上述した第１から第10までの
方法において、周波数帯域可変フィルタ回路に印加する
制御電圧V1,V2,..,VNに、複数の信号伝達経路が同時に
動作可能となるような制御電圧を印加するようにしても
よい。

また、第12の方法では、上述した第１から第10までの
方法において、周波数帯域可変フィルタ回路を縦続接続
し、それぞれの周波数帯域可変フィルタ回路の周波数帯
域を独立に制御するようにしてもよい。

更に、第13の方法では、上述した第１から第10までの
方法において、周波数帯域可変フィルタ回路に印加する
制御電圧V1,V2,..,VNに、複数の信号伝達経路が同時に
動作可能となるような制御電圧を印加するとともに、周
波数帯域可変フィルタ回路を縦続接続し、それぞれの周
波数帯域可変フィルタ回路の周波数帯域を独立に制御す
るようにしてもよい。

また、第14の方法では、上述した第１から第10までの
方法において、周波数帯域制御部（51,52,・・,5N）を
それぞれ異なる遮断次数を持つ周波数帯域制御部（51,5
2,・・,5N）としてもよい。

更に、第15の方法では、上述した第１から第10までの
方法において、周波数帯域制御部（51,52,・・,5N）を
それぞれ異なる遮断次数を持つ周波数帯域制御部（51,5
2,・・,5N）とするとともに、周波数帯域可変フィルタ
回路に印加する制御電圧V1,V2,..,VNに、複数の信号伝
達経路が同時に動作可能となるような制御電圧を印加す
るようにしてもよい。

また、第16の方法では、上述した第１から第10までの
方法において、周波数帯域制御部（51,52,・・,5N）を
それぞれ異なる遮断次数を持つ周波数帯域制御部（51,5
2,・・,5N）とするとともに、周波数帯域可変フィルタ
回路を縦続接続し、それぞれの周波数帯域可変フィルタ
回路の周波数帯域を独立に制御するようにしてもよい。

さらに、第17の方法では、上述した第１から第10まで
の方法において、周波数帯域制御部（51,52,・・,5N）
をそれぞれ異なる遮断次数を持つ周波数帯域制御部（5
1,52,・・,5N）とするとともに、周波数帯域可変フィル
タ回路に印加する制御電圧V1,V2,..,VNに、複数の信号
伝達経路が同時に動作可能となるような制御電圧を印加
す周波数帯域可変フィルタ回路を縦続接続し、且つ、そ
れぞれの周波数帯域可変フィルタ回路の周波数帯域を独
立に制御するようにしてもよい。

次に、本発明のうち周波数帯域可変フィルタ回路にか
かる部分の作用について説明する。

まず、FIG.26にて前述した本発明のうち周波数帯域可
変フィルタ回路にかかる部分の態様によれば、入力信号
が、印加する制御電圧を変えることによって信号伝達経
路a,b,..,nを切替える信号経路切換部21を経て、それぞ
れ異なる周波数帯域可変幅を持つ周波数帯域制御部51,5
2,..,5Nが接続された信号伝達経路a,b,..,nの何れか１
つを経由した後、カスコードトランジスタ401から出力
する構成にしているため、この制御電圧を変化させるこ
とにより、入力信号を通過させる信号伝達経路a,b,..,n
を切替えることができるので、入力信号に対する周波数
帯域制御を行なうことができる。

また、前述した本発明の態様を実現する第１の方法で
は、信号経路切換部21を抵抗901を介してエミッタを接
地したエミッタ接地トランジスタ101と、エミッタ接地
トランジスタ101のコレクタに接続したトランジスタ20
1,202,..,20Nとで構成する。

また、周波数帯域制御部51,52,..,5Nをトランジスタ2
01,202,..,20Nのコレクタに接続した周波数帯域制御回
路501,502,..,50Nと、トランジスタ202,..,20Nのコレク
タに接続した異なるインピーダンスR2,..,RNを持つ抵抗
302,..,30Nとで構成する。

ここで、抵抗302,..,30Nについては、ダイオードを用
いても同様の結果を得ることができる。以下に説明する
すべての本発明に関して同様であるので、以下の説明に
おいて、抵抗302,..,30Nの代わりに用いてもよいダイオ
ードについての説明は割愛する。

そして、カスコードトランジスタ401は、エミッタを
エミッタ接地トランジスタ101のコレクタと、抵抗30
2,..,30Nを介してトランジスタ202,..,20Nのコレクタと
何れにも接続した構成にする。

このような構成にすることにより、エミッタ接地トラ
ンジスタ101のベースに信号電圧Vinを印加し、トランジ
スタ201,202,..,20Nのそれぞれのベースにそれぞれ制御
電圧V1,V2,..,VNを印加する。

そして、制御電圧V1,V2,..,VNを制御して、エミッタ
接地トランジスタ101のコレクタ信号電流の流れる伝達
経路を信号伝達経路a,b,..,nのうちの所要の周波数帯域
可変幅を持つ最適の経路に切換えることができる。

次に、本発明の態様を実現する第２の方法では、上述
の第１の方法において、抵抗901を介してエミッタを接
地したエミッタ接地トランジスタ101と、トランジスタ2
01,202,..,20Nと、抵抗302,..,30Nと、周波数帯域制御
回路501,502,..,50Nと、カスコードトランジスタ401と
を、それぞれ抵抗901a,901bを介してエミッタを接地し
たエミッタ接地トランジスタ101a,101bと抵抗901a,901b
の接続点に接続された電流源701と、トランジスタ201a,
201b,202a,202b,..,20Na,20Nbと、抵抗302a,302b,..,30
Na,30Nbと、周波数帯域制御回路501,502,..,50Nと、カ
スコードトランジスタ401a,bの差動対構成とする。

また、エミッタ接地トランジスタ101a,101bのそれぞ
れのベースに入力信号Vinと反転符号のvinを入力し、制
御電圧V1,V2,..,VNをそれぞれトランジスタ201a,202
a,..,20Naおよび201b,202b,・・,20Nbに印加する。

そして、制御信号V1,V2,..,VNを制御することによ
り、エミッタ接地トランジスタ101a,101bのコレクタ信
号電流，及び反転信号の流れる伝達経路を信号伝達経路
のうち、所要の周波数帯域可変幅を持つ最適の経路に切
換えることができる。

次に、本発明の態様を実現する第３の方法では、信号
経路切換部21を、抵抗901を介してエミッタを接地した
エミッタ接地トランジスタ101と、抵抗902,..,90Nを介
して接地したエミッタ接地トランジスタ102,..,10Nとで
構成する。

また、エミッタ接地トランジスタ101,102,..,10Nのそ
れぞれのベースに信号電圧Vinと制御電圧V1,V2,..,VNと
を印加する。

そして、制御電圧V1,V2,..,VNを制御することによ
り、所要の周波数帯域可変幅を持つ最適の経路に切換え
ることができる。

また本発明の態様を実現する第４の方法では、上述の
第３の方法において、エミッタ接地トランジスタ101,10
2,..,10Nと、抵抗302,..,30Nと、周波数帯域制御回路50
1,502,..,50Nと、カスコードトランジスタ401とを、そ
れぞれ定電流源701にエミッタ接続したエミッタ接地ト
ランジスタ101a,101b,102a,102b,..,10Na,10Nbと、抵抗
302a,302b,..,30Na,30Nbと、周波数帯域制御部501,50
2,..,50Nと、カスコードトランジスタ401a,401bの差動
対の構成とする。

また、それぞれのエミッタ接地トランジスタ101a,102
a,..,10Naおよび101b,102b,・・,10Nbとに入力信号と制
御信号とを重畳して印加する。

そして、制御信号V1,V2,..,VNを制御することによ
り、所要１周波数帯域可変幅を持つ最適の経路に切換え
ることができる。

更に、本発明の態様を実現する第５の方法では、エミ
ッタ接地トランジスタ101a,102a,..,10Naおよび101b,10
2b,・・,10Nbで構成する信号経路切換部21を、それぞれ
差動対をなすトランジスタ101a,101b,102a,102b,..,10N
a,10Nbと、コレクタがトランジスタ101a,101b,102a,102
b,..,10Na,10Nbのそれぞれの共通エミッタに接続され、
かつ、エミッタが共通に接続されたトランジスタ201,20
2,..,20Nと、トランジスタ201,202,..,20Nの共通エミッ
タに接続された電流源701とで構成する。

また、差動対を構成するトランジスタ101a,101b,102
a,102b,..,10Na,10Nbの各々のベースに共通に信号電圧v
inを印加し、かつ、トランジスタ201,202,..,20Nのそれ
ぞれのベースに制御電圧V1,V2,..,VNを印加する。

そして、制御電圧V1,V2,..,VNを設定することによ
り、所要の周波数帯域可変幅を持つ最高の経路に切換え
ることができる。

また、本発明の態様を実現する第６の方法では、第１
の方法において、それぞれコレクタがカスコードトラン
ジスタ401のエミッタに共通に接続され、かつ、それぞ
れエミッタがトランジスタ201のコレクタと、他の信号
伝達経路の抵抗302,..,30Nに接続され、かつ、ベースが
共通にバイアス電源VB2に接続されたカスコードトラン
ジスタ401′,402′,..,40N′を有する構成にしているの
で、第１の本発明の場合と同様にして、制御電圧V1,V
2,..,VNを設定することにより、所望の周波数帯域可変
幅を持つ最適の経路に切換えることができる。

更に、本発明の態様を実現する第７の方法では、第６
の方法において、第１の方法を第２の方法の差動対の構
成にしたように、それぞれのトランジスタ101,201,20
2,..,20N,401,401′,402′,..,40N′の回路を差動対の
構成にしているので、第２の方法の場合と同様に、制御
電圧V1,V2,..,VNを設定することにより、所要の周波数
帯域可変幅を持つ最適の経路に切換えることができる。

また、本発明の態様を実現する第８の方法では、第３
の方法において、それぞれコレクタをカスコードトラン
ジスタ401のエミッタに共通に接続し、かつ、それぞれ
エミッタをエミッタ接地トランジスタ101のコレクタと
抵抗302,..,30Nに接続し、かつ、ベースを共通にバイア
ス電源VB2に接続したカスコードトランジスタ401′,40
2′,..,40N′を有する構成としているので、第３の方法
の場合と同様に、制御電圧V1,V2,..,VNを設定すること
により、所要の周波数帯域可変幅を持つ最適の経路に切
換えることができる。

更に、本発明の態様を実現する第９の方では、第８の
方法において、第３の方法における構成を、第４の方法
における差動対の構成にしたのと同じように、それぞれ
のトランジスタ101,102,..,10N,401,401′,402′,..,40
N′の回路を差動対構成にしているので、制御電圧V1,V
2,..,VNを設定することにより、所要の周波数帯域可変
幅を持つ最適の経路に切換えることができる。

また、本発明の態様を実現する第10の方法では、第５
の方法において、それぞれのコレクタをカスコードトラ
ンジスタ401a,401bのエミッタに共通に接続し、かつ、
それぞれエミッタをエミッタ接地トランジスタ101a,bの
コレクタと抵抗302a,302b,..,30Na,30Nbに接続し、か
つ、ベースを共通にバイアス電源VB2に接続したカスコ
ードトランジスタ401a′,401b′,402a′,402b′,..,40N
a′,40Nb′を有する構成としているので、第５の本発明
の場合と同様に、制御電圧V1,V2,..,VNを設定すること
により、所要の周波数帯域可変幅を持つ最適の経路に切
換えることができる。

更に、本発明の態様を実現する第11の方法では、第１
から第10までの方法のすべてにおいて、制御電圧V1,V
2,..,VNに、複数の信号伝達経路が同時に動作可能とな
るような電圧を印加しているので、周波数帯域制御回路
501,502,..,50Nを制御しなくても、制御電圧V1,V2,..,V
Nによって動作する複数の伝達経路に流れる信号電流の
比を制御することで、周波数帯域を制御することができ
る。

また、本発明の態様を実現する第12の方法では、第１
から第10までの方法のすべてにおいて、周波数帯域可変
回路を縦続接続し、各々の帯域を独立に制御するように
しているので、上述の第１から第10までの方法と同様
に、信号経路を最適経路に切り換え、選択された経路の
周波数帯域を可変にすることができる。

さらに、本発明の態様を実現する第13の方法では、第
１から第10までの方法のすべてにおいて、制御電圧V1,V
2,..,VNに、複数の信号伝達経路が同時に動作可能とな
るような電圧を印加するとともに、周波数帯域可変回路
を縦続接続し、各々の帯域を独立に制御するようにして
いるので、信号経路を最適経路に切換え、選択された経
路の周波数帯域を制御し、周波数帯域を可変することが
でき、かつ、より周波数特性のシャープなものを得るこ
とができる。

また、本発明の態様を実現する第14の方法では、第１
から第10までのすべての方法において、周波数帯域制御
部（51,52,・・,5N）を、それぞれ異なる遮断次数を持
つ周波数帯域制御部（51,52,・・,5N）としてもよいの
で、周波数帯域制御部（51,52,・・,5N）を所望の遮断
次数に切り換えることができる。

更に、本発明の態様を実現する第15の方法では、上述
の第１から第10までのすべての方法において、周波数帯
域制御部（51,52,・・,5N）を、それぞれ異なる遮断次
数を持つ周波数帯域制御部（51,52,・・,5N）とすると
ともに、制御電圧V1,V2,..,VNに、複数の信号伝達経路
が同時に動作可能となるような電圧を印加してもよいの
で、周波数帯域制御部（51,52,・・,5N）を所望の遮断
次数に切り換えることができるとともに、周波数帯域制
御回路501,502,..,50Nを制御しなくても、制御電圧V1,V
2,..,VNによって動作する複数の伝達経路に流れる信号
電流の比を制御することができる。

さらに、本発明の態様を実現する第16の方法では、上
述の第１から第10までのすべての方法において、周波数
帯域制御部（51,52,・・,5N）を、それぞれ異なる遮断
次数を持つ周波数帯域制御部（51,52,・・,5N）とする
とともに、周波数帯域可変回路を縦続接続し、各々の帯
域を独立に制御しているので、周波数帯域制御部（51,5
2,・・,5N）を所望の遮断次数に切り換えることができ
るとともに、信号経路の最適経路に切換え、選択された
経路の周波数帯域を制御し、周波数帯域を可変にするこ
とができる。

また、本発明の態様を実現する第17の方法では、上述
の第１から第10までのすべての方法において、周波数帯
域制御部（51,52,・・,5N）を、それぞれ異なる遮断次
数を持つ周波数帯域制御部（51,52,・・,5N）とすると
ともに、制御電圧V1,V2,..,VNに、複数の信号伝達経路
が同時に動作可能となるような電圧を印加し、且つ、周
波数帯域可変回路を縦続接続し、各々の帯域を独立に制
御しているので、周波数帯域制御部（51,52,・・,5N）
を所望の遮断次数に切り換えることができるとともに、
周波数帯域制御回路501,502,..,50Nを制御しなくても、
制御電圧V1,V2,..,VNによって動作する複数の伝達経路
に流れる信号電流の比を制御することができ、且つ、信
号経路を最適経路に切換え、選択された経路の周波数帯
域を制御し、周波数帯域を可変にすることができる。

なお、上述の第１〜第17の方法においては、一貫し
て、バイポーラトランジスタを用いた場合について述べ
たが、電界効果トランジスタを用いた場合も同様であ
る。この場合、バイポーラトランジスタのベース，エミ
ッタ，コレクタは、それぞれ電界効果トランジスタのゲ
ート，ソース，ドレインに対応する。

（ｄ）周波数帯域可変フィルタ回路の実施例の説明 次に、本発明のうち周波数帯域可変フィルタ回路にか
かる部分の実施例について、FIG.27〜FIG.47を用いて説
明する。

なお、FIG.27〜FIG.47中、FIG.26中に示す符号と同じ
符号は同じものを示し、100,200は周波数帯域可変フィ
ルタ回路、101,101a,101b,102,102a,102b,10N,10Na,10N
bはエミッタ接地トランジスタ、201,201a,201b,202,202
a,202b,20N,20Na,20Nb,41〜46,TR71,TR72はトランジス
タ、301,301a,301b,302,302a,302b,30N,30Na,30Nbは抵
抗（または、ダイオード）、401,401a,401a′,401b,401
b′,402,402a,402a′,402b,402b′,40N,40Na,40Na′,40
Nb,40Nb′はカスコードトランジスタ、501,502,50Nは周
波数帯域制御回路、701,701aは定電流源、701bは可変電
流源、801,801a,801b,901,901a,901b,902,902a,902b,90
N,90Na,90Nb,R71〜R73は抵抗、R74は可変抵抗、VB1,VB2
はバイアス電源である。

FIG.27は本発明の第１実施例にかかる周波数帯域可変
フィルタ回路の構成を示す図であり、このFIG.27に示す
ように、本実施例では、FIG.26中の信号経路切換部21
を、抵抗901を介してエミッタを接地したエミッタ接地
トランジスタ101とエミッタ接地トランジスタ101のコレ
クタとに接続したトランジスタ201,202,..,20Nとで構成
する。

また、周波数帯域制御回路51,52,..,5Nを、トランジ
スタ201,202,..,20Nのコレクタに接続する周波数帯域制
御回路501,502,..,50Nと、トランジスタ202,..,20Nのコ
レクタに接続する異なるインピーダンスR2,..,RNを持つ
抵抗302,..,30Nとで構成する。

さらに、カスコードトランジスタ401は、エミッタを
エミッタ接地トランジスタ101のコレクタと抵抗302,..,
30Nを介してトランジスタ202,..,20Nのコレクタとに接
続する構成にする。

そして、このFIG.27に示す回路では、エミッタ接地ト
ランジスタ101のコレクタ信号電流は、制御電圧V1,V
2,..,VNに応じてその伝達経路が変わる。

すなわち、VN＞VM（Ｍ≠Ｎ）では、コレクタ信号電流
は、トランジスタ20N（Ｎ＝1,2,3,...）を流れることに
なる。

ここで、Ｎ＝１のとき、制御部の周波数帯域ｆは、f
_CNTL(MIN)＜ｆ＜f_ORGであるので、従来回路と同様であ
るが、Ｎ≠１のとき、制御部の周波数帯域f_CNTLは、 f_CNTL(MIN)＝1/2π（r_e＋R_N）・（C_d（I_E）＋C_JE＋C_JC） となり、制御部の最小周波数帯域f_CNTL(MIN)は、 f_CNTL(MIN)＝1/2π（r_e＋R_N）・C_d（I_E(MAX)） のように表され、抵抗RNの抵抗値R_Nによって決定するこ
とができる。

このため、抵抗RNを適当に選び、制御電圧V1,V2,..,V
Nで伝達経路を切り換えることによって最大帯域を劣化
させることなく、広範囲にわたって周波数帯域を可変す
ることが可能となる。

このように、本発明の第１実施例にかかる周波数帯域
可変フィルタ回路によれば、広範囲にわたって周波数帯
域を可変にすることができるので、光通信システムの受
信装置に設けられる増幅回路がもつ周波数帯域を、受信
した信号の伝送速度に対応する最適な周波数帯域に合わ
せることができ、これにより増幅回路による信号増幅が
効果的に行なえる効果がある。

また、FIG.28は本発明の第２実施例にかかる周波数帯
域可変フィルタ回路の構成を示す図であり、このFIG.28
に示す回路では、FIG.27に示した回路における、抵抗90
1を介して接地したエミッタ接地トランジスタ101と、ト
ランジスタ201,202,..,20Nと、抵抗302,..,30Nと、周波
数帯域制御回路501,502,..,50Nと、カスコードトランジ
スタ401とを、それぞれ抵抗901a,901bを介してエミッタ
を接続したエミッタ接地トランジスタ101a,101bと抵抗9
01a,901bの接続点に接続した電流源701と、トランジス
タ201a,201b,・・,20Na,20Nbと、抵抗302a,302b,..,30N
a,30Nbと、周波数帯域制御回路501,502,..,50Nと、カス
コードトランジスタ401a,401bとでなる差動対構成とし
ている。

このため、FIG.28に示す回路は、FIG.27にて上述した
第１実施例と同様に、差動対トランジスタ101a,101bの
コレクタ信号電流は、制御電圧V1,V2,..,VNに応じてそ
の伝達経路が変わる。

すなわち、この場合にも、VN＞VM（Ｍ≠Ｎ）では、コ
レクタ信号電流は、トランジスタ20N（Ｎ＝1,2,3,...）
を流れ、Ｎ≠１のとき、制御部の最小周波数帯域f
_CNTL(MIN)は、f_CNTL(MIN)＝1/2π（r_e＋R_N）・C_d（I
_E(MAX)）となり、制御部の最小周波数帯域f_CNTL(MIN)を
抵抗RNの抵抗値R_Nによって決定することができるので、
抵抗RNを適当に選び、制御電圧V1,V2,..,VNで伝達経路
を切り換えることによって最大帯域を劣化させることな
く、広範囲にわたって周波数帯域を可変にすることが可
能となる。

また、差動対トランジスタ101a,101bのように、フィ
ルタ回路を差動構成にすることで、回路の集積化が容易
に行なえる。

このように、本発明の第２実施例にかかる周波数帯域
可変フィルタ回路によれば、第１実施例と同様に、例え
ば光通信システムの受信装置に設けられる増幅回路がも
つ周波数帯域を、受信した信号の伝送速度に対応する最
適な周波数帯域に合わせることができるので、増幅回路
の信号の増幅処理が効果的に行なえる利点がある。

次に、FIG.29は本発明の第３実施例にかかる周波数帯
域可変フィルタ回路の構成を示す図であり、このFIG.29
に示すように、本実施例では、FIG.26中の信号経路切換
部21を、抵抗901を介して接地したエミッタ接地トラン
ジスタ101と、抵抗902,..,90Nを介して接地したエミッ
タ接地トランジスタ102,..,10Nとで構成している。

また、FIG.30は本発明の第４実施例にかかる周波数帯
域可変フィルタ回路の構成を示す図であり、このFIG.30
に示すように、FIG.29におけるエミッタ接地トランジス
タ101,102,..,10Nと、抵抗302,..,30Nと、周波数帯域制
御回路501,502,..,50Nと、カスコードトランジスタ401
とを、それぞれ抵抗901a,901b,902a,902b,・・,90Na,90
Nbを介して、定電流源701にエミッタ接続したエミッタ
接地トランジスタ101a,101b,102a,102b,・・,10Na,10Nb
と、抵抗302a,302b,・・,30Na,30Nbと、周波数帯域制御
回路501,502,..,50Nと、カスコードトランジスタ401a,4
01bの差動対の構成としている。

さらに、FIG.31は本発明の第５実施例にかかる周波数
帯域可変フィルタ回路の構成を示す図であり、このFIG.
31に示すように、エミッタ接地トランジスタ101a,102
a,..,10Naおよび101b,102b,・・,10Nbで構成する信号経
路切換部21を、それぞれ差動対をなすトランジスタ101
a,101b,102a,102b,..,10Na,10Nbと、コレクタをトラン
ジスタ101a,101b,102a,102b,..,10Na,10Nbのそれぞれの
共通エミッタに接続し、かつ、エミッタを共通に接続さ
れたトランジスタ201,202,..,20Nと、トランジスタ201,
202,..,20Nの共通エミッタに接続した電流源701とで構
成している。

そして、これら第４〜第６実施例においても、制御電
圧V1,V2,..,VNによって動作するエミッタ接地トランジ
スタ、あるいは差動対トランジスタを切り換えることが
できる。また、制御電圧V1,V2,..,VNを入力電圧Vinに重
畳してかけているので、FIG.2中の信号入力用のトラン
ジスタ101、FIG.28中の同じくトランジスタ101a,101bを
省くことができる。

このように、本発明の第４〜第６実施例にかかる周波
数帯域可変フィルタ回路によれば、上述の第2,第３実施
例と同様に、光通信システムの受信装置に設けられる増
幅回路がもつ周波数帯域に、受信した信号の伝送速度に
対応する最適な周波数帯域に合わせることができるの
で、増幅回路による信号増幅が効果的に行なえる利点が
あり、トランジスタの差動構成により、フィルタ回路の
集積化が容易に行なえる利点がある。さらに、制御電圧
を入力電圧に重畳してかけるので、フィルタ回路の構成
を簡素にでき、これにより、よりフィルタ回路の集積化
が容易に行なえる利点がある。

なお、帯域制御範囲拡大に関しては、FIG.27,FIG.28
の場合と同様である。

次に、FIG.32は本発明の第６実施例にかかる周波数帯
域可変フィルタ回路の構成を示す図であり、FIG.32に示
すように、上述の第１実施例の構成において（FIG.27参
照）、それぞれのコレクタをカスコードトランジスタ40
1のエミッタに共通に接続し、かつ、それぞれエミッタ
をトランジスタ201のコレクタと抵抗302,..,30Nに接続
し、かつ、ベースを共通にバイアス電源VB2に接続した
カスコートトランジスタ401′,402′,..,40N′を有する
構成にしている。

また、FIG.34は本発明の第８実施例にかかる周波数帯
域可変フィルタ回路の構成を示す図であり、このFIG.34
に示すように、上述の第３実施例の構成において（FIG.
29参照）、それぞれコレクタをカスコードトランジスタ
401のエミッタに共通に接続し、かつ、それぞれエミッ
タをエミッタ接地トランジスタ101のコレクタと抵抗30
2,..,30Nに接続し、かつ、ベースを共通にバイアス電源
VB2に接続したカスコードトランジスタ401′,402′,..,
40N′を有する構成としている。

そして、これら第7,第９実施例における回路構成は、
FIG.27〜FIG.31にて前述した第１〜第５実施例におい
て、Ｎ＝１の時に、抵抗RNの抵抗値があまり大きくない
と、Ｎ（Ｎ≠１）番目の制御回路の寄生容量が、抵抗RN
によってダンピングされることなく、１番目の帯域制御
部に並列に付加されてみえるため、最大帯域に影響を及
ぼすことになるので、この影響を阻止するための回路構
成を示している。

すなわち、エミッタが抵抗RNに接続され、コレクタが
カスコードトランジスタ401のエミッタに接続されたカ
スコードトランジスタ401′,402′,..,40N′を挿入する
ことによって、最大帯域の劣化を回避するようにしてい
る。

このように、本発明の第7,第９実施例にかかる周波数
帯域可変フィルタ回路によれば、上述の各実施例と同様
に、光通信システムの受信装置に設けられる増幅回路が
もつ周波数帯域を、受信した信号の伝送速度に対応する
最適な周波数帯域に合わせることができるので、増幅回
路による信号増幅が効果的に行なえる利点があり、トラ
ンジスタの差動構成により、フィルタ回路の集積化が容
易に行なえる利点があることに加えて、カスコードトラ
ンジスタ401′,402′,..,40N′により、最大帯域の劣化
を回避できるので、上述の最適周波数帯域を広範囲にと
ることができる利点がある。

また、FIG.33,FIG.34,FIG.36はそれぞれ本発明の第7,
第9,第10実施例にかかる周波数帯域可変フィルタ回路の
構成を示す図であり、上述の第2,第4,第５実施例におい
てFIG.28,FIG.30,FIG.31で示した回路の構成に、エミッ
タが抵抗RNに接続され、コレクタがカスコードトランジ
スタ401a,401bのエミッタに接続されたカスコードトラ
ンジスタ401a′,401b′,402a′,402b′,..,40Na′,40N
b′を挿入することによって、最大周波数帯域の劣化を
回避するようにしている。

このため、FIG.33,FIG.35,FIG.36に示す第7,第9,第10
実施例にかかる本発明の周波数帯域可変フィルタ回路に
よれば、第2,第4,第５実施例にて前述した効果に加え
て、カスコードトランジスタ401′,402′,..,40N′によ
り、最大帯域の劣化を回避できるので、上述の最適周波
数帯域を広範囲にとることができる利点がある。

さらに、FIG.38（ａ），（ｂ），（ｃ）はいずれも本
発明のうち周波数帯域可変フィルタ回路にかかる部分の
第11実施例としての動作説明図であるが、第２実施例に
おけるFIG.28に示した回路を例に用いて、この動作につ
いて説明すると、FIG.28に示す回路構成は、信号伝達経
路を２つにした場合の例で、上述の第１〜第10実施例で
は、制御電圧V1,V2としてトランジスタ201a,202a、トラ
ンジスタ201b,202bがそれぞれ他方をオフ状態にするた
めに必要、かつ、十分な電位差を与えたのに対し、本第
11実施例では、例えば、第１の信号伝達経路の帯域制御
部を、FIG.37（ａ）に示すように、広帯域にとり、第２
の信号伝達経路の帯域制御部をFIG.37（ｂ）に示すよう
に、狭帯域に設定しておき、制御電圧V1,V2には、トラ
ンジスタ201aと202a、トランジスタ201bと202bが両方オ
ン状態となる電位差を与える。

そして、FIG37（ｃ）に示すように、当然、第１の信
号伝達経路のみが、オンになった場合（V1≫V2の場合）
には、最大周波数帯域を示し、第２の信号伝達経路のみ
がオン状態になった場合（V1≫V2の場合）には最小周波
数帯域を示す。

また、制御電圧V1とV2がトランジスタ201aと202aと、
トランジスタ201bと202bが両方オン状態となるような電
位差の場合には、FIG.37c）に示すように、２つの経路
の合成された周波数特性を示すので、制御電圧V1とV2を
任意に設定することにより、最小帯域から最大帯域の間
で周波数帯域の制御を行なう。

なお、上述の説明では、第２実施例を例にとり説明し
たが、他の第１実施例及び第３〜第10実施例についても
同様である。

FIG.38は本発明のうち周波数帯域可変フィルタ回路に
かかる部分の第12実施例を説明するするための図であ
り、第１〜第８実施例においてそれぞれFIG.27〜FIG.34
に示した周波数帯域可変フィルタ回路を２段縦続接続し
たもので、周波数帯域可変フィルタ回路100（Ａ）,200
（Ｂ）の周波数特性を各々FIG.39（ａ）およびFIG.39
（ｂ）に示すものとすると、Ａの周波数帯域f_A,Bの周波
数帯域f_Bを独立に制御すれば、f_A＝f_Bのとき、縦続接続
された回路の周波数特性は、FIG.39（ｃ）に示すよう
に、A,Bの合成となり、遮断部の次数は２次となる。

また、同じくFIG.39（ｃ）に示すように、f_A≫f_Bのと
き、縦続接続された回路の周波数特性は、Ｂが支配的と
なり、遮断部の次数は１次となり、f_A≪f_Bのとき、縦続
接続された回路の周波数特性は、Ａが支配的となり、遮
断部の次数は１次となる。

このように、本発明の第12実施例にかかる周波数帯域
可変フィルタ回路によれば、各々の周波数帯域を独立に
制御することによって、周波数帯域の設定と遮断の次数
の設定を行なうことができ、また、縦続接続の段数がＮ
段の場合には、１〜Ｎ次の間で遮断の次数を切り換える
ことができるので、１つの集積回路に異なる特性を有す
るフィルタ回路を構成することができ、これにより回路
規模を最小限に抑えるとともに、増幅回路の性能が大幅
に向上する効果がある。

なお、本実施例は、第１〜第８実施例における回路を
縦続接続した場合の例について述べたが、他の第９及び
第10実施例についても適用できる。

FIG.40は、上述の周波数帯域可変フィルタ回路100,20
0を２段縦続接続した場合の接続構成例を示す図で、周
波数帯域可変フィルタ回路100の信号出力〜周波数帯域
可変フィルタ回路200の信号入力間の接続を中心に示し
た図である。

次に、本発明の実施例の具体例３件について説明す
る。なお、説明を簡単にするために信号伝達経路は２つ
としてある。

FIG.41は、FIG.28に示した本発明のうち周波数帯域可
変フィルタ回路にかかる部分の第２実施例の具体例を示
す図で、信号伝達経路が２つの場合の例であり、信号伝
達経路は制御電圧V1,V2に印加される電圧によって切換
えられる。

また、第１の信号伝達経路の周波数帯域制御回路は、
カスコードトランジスタ401a,401bと、差動対トランジ
スタ501a,501bによって構成されている。

ここで、第１の信号伝達経路の周波数帯域は、カスコ
ードトランジスタ401a,401bのエミッタ抵抗reと差動対
トランジスタ501a,501bのエミッタ拡散容量Cdによって
決定され、差動対トランジスタ501a,501bに流れる電流I
Eを制御することにより、制御することが可能である。

そして、制御部の帯域f_CNTL,f_CNTL(MAX),f_CNTL(MIN)
は、それぞれ下記の式で表すことができる。

f_CNTL ＝1/2πr_e（C_d（I_E）＋C_JE＋C_JC） f_CNTL(MAX)＝1/2πr_e（C_JE＋C_JC） f_CNTL(MIN)＝1/2πr_eC_d（I_E(MAX)） また、第２の信号伝達経路の周波数帯域制御回路は、
カスコードトランジスタ401a,401bとカスコードトラン
ジスタ401a,401bのエミッタに直列に接続されているダ
イオード302a,302bと差動対トランジスタ502a,502bによ
って構成されている。

このため、第２の信号伝達経路の周波数帯域は、カス
コードトランジスタ401a,401bのエミッタ抵抗reとカス
コードトランジスタ401a,401bのエミッタの抵抗reに直
列に接続されているダイオード302a,302bの出力抵抗rd
と差動対トランジスタ502a,502bのエミッタ拡散容量Cd
によって決定され、差動対トランジスタ502a,502bに流
れる電流IEを制御することにより、制御することが可能
である。

そして、制御部の帯域ｆ′_CNTL,f′_CNTL(MAX),f′
_CNTL(MIN)は、それぞれ下記の式で表すことができる。

ｆ′_CNTL＝1/2π（r_e＋r_d）（C_d（I_E）＋C_JE＋C_JC） ｆ′_CNTL(MAX)＝1/2π（r_e＋r_d）（C_JE＋C_JC） ｆ′_CNTL(MIN)＝1/2π（r_e＋r_d）C_d（I_E(MAX)） 従って、全体の周波数帯域制御範囲は、ｆ′
_CNTL(MIN)〜ｆ′_CNTL(MAX)となる。

FIG.42はFIG.41に示した回路のシミュレーション結果
を示す図である。

このFIG.42において、実線は第１の信号伝達経路を信
号が通るように設定した場合に可変電流源701bの電流を
制御したシミュレーション結果であり、可変電流源701b
により、トランジスタ501a,b、トランジスタ502a,502b
のエミッタ電流を制御することで、周波数帯域を可変に
することができる。

また、点線は、第２の信号伝達経路を信号が通るよう
に設定した場合に、電流源701bの電流を制御したシミュ
レーション結果であり、可変電流源701bにより、トラン
ジスタ501a,501b、トランジスタ502a,502bのエミッタ電
流を制御することにより、周波数帯域を可変にすること
ができる。

制御電圧V1,V2による信号伝達経路の切換えと可変電
流源701bの電流制御によって、実線・点線で示される周
波数範囲において、周波数帯域を制御することができ
る。

またFIG.43は、FIG.31に示した本発明の第５実施例の
具体例で、信号伝達経路が２つの場合の例であり、信号
伝達経路は制御電圧V1,V2に印加される電圧によって切
換えられる。なお、周波数帯域制御回路については、FI
G.41と同様の動作を行なうので、説明は割愛する。

そして、FIG.44はFIG.43に示す回路のシミュレーショ
ン結果を示す図であり、FIG.42に示すシミュレーション
結果と同様の結果を示している。

また、FIG.45は、FIG.36に示した本発明のうち周波数
帯域可変フィルタ回路にかかる部分の第10実施例の具体
例で、信号伝達経路が２つの場合の例であり、信号伝達
経路は制御電圧V1,V2に印加される電圧によって切換え
られる。

そして、第１の信号伝達経路の周波数帯域制御回路
は、カスコードトランジスタ401a′,401b′と差動対ト
ランジスタ501a,501bによって構成されている。また、
第２の信号伝達経路の周波数帯域制御回路は、カスコー
ドトランジスタ402a′,402b′とカスコードトランジス
タ40a′,402b′のエミッタに直列に接続されている抵抗
302a,302bと差動対トランジスタ502a,502bによって構成
されている。

また、周波数帯域制御回路の動作は、FIG.41の場合と
同様であるので、その説明は割愛する。

なお、FIG.47（ａ），（ｂ）は本発明の実施例に用い
る定電流源と可変電流源の構成例を示すもので、カレン
トミラー回路を用いた電流源で、FIG.47（ａ）の場合
は、トランジスタTR71に流れる電流と同じ電流をIoutか
ら取り出すことができる。

また、FIG.47（ｂ）の可変電流源は、抵抗R74を可変
してIoutから取り出す電流値を変えることができる。

なお、上述の全ての実施例においては、一貫して、能
動素子としてカスコードあるいはバイポーラトランジス
タを使用した周波数帯域可変フィルタ回路について説明
したが、基本的動作においては電界効果トランジスタを
使用しても同様な回路を構成することができる。

そして、電界効果トランジスタを使用した場合には、
極めて容易にデジタル回路と同一チップ上にフィルタ回
路を形成できるという利点がある。

産業上の利用可能性 以上のように、本発明のフィルタ回路は、遮断周波数
や共振周波数を可変にできる、能動型の２次の低域フィ
ルタ回路,2次の高域フィルタ回路,2次の帯域フィルタ回
路，共振回路，周波数帯域可変フィルタ回路を、個別部
品のコイルやコンデンサを用いずに容易に集積回路で実
現できるので、フィルタ回路の性能向上や小型化に対し
て有用であり、また、特に光通信システムなどにおいて
用いられる、減衰した信号を増幅する増幅器がもつ周波
数帯域を最適な値に制御するのに適している。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−166616（ＪＰ，Ａ) 特開 昭58−106909（ＪＰ，Ａ) 実開 昭49−148837（ＪＰ，Ｕ) 特公 昭52−20814（ＪＰ，Ｂ１) 米国特許3723773（ＵＳ，Ａ) 昭和41年度電気通信学会全国大会講演 論文集［分冊５］、昭和41年11月、 「649 誘導性トランジスタのＰＮＰ− ＮＰＮ相補接続による狭帯域フィルタ」 Ｈ．Ｇ．Ｄｉｌｌ“Ｓｅｍｉｃｏｎ ｄ．Ｉｎｄｕｃｔｉｖｅ Ｅｌｅｍｅ ｔ”，Ｓｅｍｉｃｏｎｄ．Ｐｒｏｄｕｃ ｔ，1962 Ｍａｙ，（国立国会図書館未 蔵（欠落）のため参照不能) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03H 11/04 H03H 11/46

Claims (28)

(57)【特許請求の範囲】
1. 【請求項１】ベース又はゲートが第１の抵抗（R1）を介
   して高周波的に接地された第１のトランジスタ（T1）
   と、 該第１のトランジスタ（T1）のエミッタ又はソースに一
   端を接続され、他端を高周波的に接地された第２の抵抗
   （R2）とコンデンサ（C1）とを備え、 該第２の抵抗（R2）と、コンデンサ（C1）と第１のトラ
   ンジスタの接続点の電流（Iin）を入力とし、該第１の
   トランジスタ（T1）のコレクタ又はドレイン電流（Iou
   t）を出力とする回路を有するとともに、 前記第１のトランジスタ（T1）のベース又はゲートに、 コレクタ又はドレインとベース又はゲートが零オームを
   含むインピーダンスを介して高周波的に接地され、エミ
   ッタ又はソースに等価的な可変電流源（VCS1,VCS3）を
   接続された第２のトランジスタ（T12,T14）のエミッタ
   又はソースを接続することを特徴とする、フィルタ回
   路。
2. 【請求項２】ベース又はゲートが第１の抵抗（R10）の
   一端に接続され、コレクタ又はドレインが零オームを含
   むインピーダンスを介して高周波的に接地され、エミッ
   タ又はソースに等価的な電流源（CCS3）を接続された第
   １のトランジスタ（T7）と、 該第１のトランジスタ（T7）のエミッタ又はソースに一
   端を接続され、他端を高周波的に接地された第２の抵抗
   （R11）とコンデンサ（C5）を備え、 前記第１の抵抗（R10）の他端に印加される電圧を入力
   とし、前記第１のトランジスタ（T7）のエミッタ又はソ
   ースの電圧を出力とする回路を有することを特徴とす
   る、フィルタ回路。
3. 【請求項３】ベース又はゲートが第１の抵抗（R3）を介
   して高周波的に接地され、コレクタ又はドレインが零オ
   ームを含むインピーダンスを介して高周波的に接地され
   た第１のトランジスタ（T2）と、 該第１のトランジスタ（T2）のエミッタ又はソースに一
   端を接続され、他端を高周波的に接地された第２の抵抗
   （R4）と、 前記第１のトランジスタ（T2）のエミッタ又はソースに
   一端を接続されたコンデンサ（C2）を備え、 前記第２の抵抗（R4）と前記第１のトランジスタ（T2）
   のエミッタ又はソースの接続点の電流を入力とし、コン
   デンサ（C2）の他端の電流を出力とする回路を有するこ
   とを特徴とする、フィルタ回路。
4. 【請求項４】ベース又はゲートが第１の抵抗（R12）を
   介して高周波的に接地され、コレクタ又はドレインが零
   オームを含むインピーダンスを介して高周波的に接地さ
   れ、エミッタ又はソースに等価的な電流源（CCS4）を接
   続された第１のトランジスタ（T8）と、 該第１のトランジスタ（T8）のエミッタ又はソースに一
   端を接続され、他端を高周波的に接地された第２の抵抗
   （R13）と、 前記第１のトランジスタ（T8）のエミッタ又はソースに
   一端を接続されたコンデンサ（C6）とを備え、 該コンデンサ（C6）の他端に印加する電圧を入力とし、
   前記第１のトランジスタ（T8）のエミッタ又はソースの
   電圧を出力とする回路を有することを特徴とする、フィ
   ルタ回路。
5. 【請求項５】ベース又はゲートが第１の抵抗（R5）を介
   して高周波的に接地され、コレクタ又はドレインが零オ
   ームを含むインピーダンスを介して高周波的に接地され
   た第１のトランジスタ（T3）と、 該第１のトランジスタ（T3）のエミッタ又はソースに一
   端を接続され、他端を高周波的に接地されたコンデンサ
   （C3）と、 前記第１のトランジスタ（T3）のエミッタ又はソースに
   一端を接続された第２の抵抗（R6）とを備え、 前記コンデンサ（C3）と前記第１のトランジスタ（T3）
   のエミッタ又はソースの接続点の電流を入力とし、前記
   第２の抵抗（R6）の他端の電流を出力とする回路を有す
   ることを特徴とする、フィルタ回路。
6. 【請求項６】ベース又はゲートが第１の抵抗（R14）を
   介して高周波的に接地され、コレクタ又はドレインが零
   オームをふくむインピーダンスを介して高周波的に接地
   され、エミッタ又はソースに等価的な電流源（CCS5）を
   接続された第１のトランジスタ（T9）と、 該第１のトランジスタ（T9）のエミッタ又はソースに一
   端を接続され、他端を高周波的に接地されたコンデンサ
   （C7）と、 前記第１のトランジスタ（T9）のエミッタ又はソースに
   一端を接続された第２の抵抗（R15）とを備え、 該第２の抵抗（R15）の他端に印加された電圧を入力と
   し、前記第１のトランジスタ（T9）のエミッタ又はソー
   スの電圧を出力とする回路を有することを特徴とする、
   フィルタ回路。
7. 【請求項７】ベース又はゲートが第１の抵抗（R7）を介
   して高周波的に接地され、コレクタ又はドレインが零オ
   ームを含むインピーダンスを介して高周波的に接地され
   た第１のトランジスタ（T4）と、 該第１のトランジスタ（T4）のエミッタ又はソースに一
   端を接続され、他端を高周波的に接地されたコンデンサ
   （C4）とを備え、 該コンデンサ（C4）と前記第１のトランジスタ（T4）の
   エミッタ又はソースの接続点の電流を入力とし、該第１
   のトランジスタ（T4）のエミッタ又はソースの電圧を出
   力とする回路を有するとともに、 前記第１のトランジスタ（T4）のベース又はゲートに、 コレクタ又はドレインとベース又はゲートが零オームを
   含むインピーダンスを介して高周波的に接地され、エミ
   ッタ又はソースに等価的な可変電流源（VCS1,VCS3）を
   接続された第２のトランジスタ（T12,T14）のエミッタ
   又はソースを接続することを特徴とする、フィルタ回
   路。
8. 【請求項８】ベース又はゲートが第１の抵抗（R16）を
   介して高周波的に接地され、エミッタ又はソースに等価
   的な電流源（CCS6）を接続された第１のトランジスタ
   （T10）と、 該第１のトランジスタ（T10）のエミッタ又はソースに
   一端を接続されたコンデンサ（C8）とを備え、 該コンデンサ（C8）の他端に印加される電圧を入力と
   し、前記第１のトランジスタ（T10）のコレクタ又はド
   レイン電流を出力とする回路を有することを特徴とす
   る、フィルタ回路。
9. 【請求項９】前記第１のトランジスタ（T2,T3,T8,T9,T1
   0）のベース又はゲートに、 コレクタ又はドレインとベース又はゲートが零オームを
   含むインピーダンスを介して高周波的に接地され、エミ
   ッタ又はソースに等価的な可変電流源（VCS1,VCS3）を
   接続された第２のトランジスタ（T12,T14）のエミッタ
   又はソースを接続することを特徴とする、請求の範囲第
   ３〜６項及び第８項のいずれかに記載のフィルタ回路。
10. 【請求項１０】前記第１のトランジスタ（T7）のベース
    又はゲートに、 コレクタ又はドレインが零オームを含むインピーダンス
    で高周波的に接地され、エミッタ又はソースに等価的な
    可変電流源（VCS2）を接続された第２のトランジスタ
    （T13）のエミッタ又はソースを接続し、 該第２のトランジスタのベース又はゲートに印加する電
    圧を入力とすることを特徴とする、請求の範囲第２項記
    載のフィルタ回路。
11. 【請求項１１】印加する制御電圧を変化して、入力信号
    の信号伝達経路（a,b,・・ｎ）を切替える信号経路切換
    部（21）と、 該信号伝達経路（a,b,・・,n）には、それぞれ異なる帯
    域可変幅を持つ周波数帯域制御部（51,52,・・,5N）
    と、 エミッタ又はソースが該周波数帯域制御部（51,52,・
    ・,5N）を介して該信号経路切換部（21）に接続された
    カスコードトランジスタ（401）を具備したことを特徴
    とする、フィルタ回路。
12. 【請求項１２】前記信号経路切換部（21）を、零オーム
    を含む抵抗（901）を介してエミッタ又はソースを接地
    したエミッタ又はソース接地トランジスタ（101）と、
    該エミッタ又はソース接地トランジスタ（101）のコレ
    クタ又はドレインとに接続したトランジスタ（201,202,
    ・・,20N）とで構成し、 前記周波数帯域制御部（51,52,・・,5N）を、該トラン
    ジスタ（201,202,・・,20N）のコレクタ又はドレインに
    接続した周波数帯域制御回路（501,502,・・,50N）と、
    該トランジスタ（202,・・,20N）のコレクタ又はドレイ
    ンに接続した異なるインピーダンスR2,・・,RNを持つ抵
    抗（302,・・,30N）とで構成し、 カスコードトランジスタ（401）は、エミッタ又はソー
    スを該抵抗（302,・・,30N）を介して該トランジスタ
    （202,・・,20N）のコレクタ又はドレインとに接続し、
    かつ、該エミッタ又はソース接地トランジスタ（101）
    のベース又はゲートに信号電圧Vinを印加し、該トラン
    ジスタ（201,202,・・,20N）の各々のベース又はゲート
    に制御電圧V1,V2,・・,VNを印加する構成としたことを
    特徴とする、請求の範囲第11項記載のフィルタ回路。
13. 【請求項１３】前記零オームを含む抵抗（901）を介し
    てエミッタ又はソースを接地したエミッタ又はソース接
    地トランジスタ（101）と、前記トランジスタ（201,20
    2,・・,,20N）と、前記抵抗（302,・・,30N）と、前記
    周波数帯域制御回路（501,502,・・,50N）と、前記カス
    コードトランジスタ（401）とを、 それぞれ抵抗（901a,901b）を介してエミッタ又はソー
    スを接続したエミッタ又はソース接地トランジスタ（10
    1a,101b）と該抵抗（901a,901b）の接続点に接続された
    定電流源（701）と、トランジスタ（201a,201b,202a,20
    2b,・・,20Na,20Nb）と、抵抗（302a,302b,・・,30Na,3
    0Nb）と、該周波数帯域制御回路（501,502,・・,50N）
    と、カスコードトランジスタ（401a,401b）の差動対構
    成としたことを特徴とする、請求の範囲第12項記載のフ
    ィルタ回路。
14. 【請求項１４】前記信号経路切換部（21）を、前記零オ
    ームを含む抵抗（901）を介して接地した前記エミッタ
    又はソース接地トランジスタ（101）で構成し、 該エミッタ又はソース接地トランジスタ（101,102,・
    ・,10N）のそれぞれのベース又はゲートに信号電圧Vin
    と制御電圧V1,V2,・・,VNとを印加することを特徴とす
    る、請求の範囲第12項記載の周波数帯域可変フィルタ回
    路。
15. 【請求項１５】前記零オームを含む抵抗（901,902,・
    ・,90N）を介してエミッタ又はソースを接地した前記エ
    ミッタ又はソース接地トランジスタ（101,102,・・,10
    N）と、前記抵抗（302,・・,30N）と、前記周波数帯域
    制御回路（501,502,・・,50N）と、前記カスコードトラ
    ンジスタ（401）とを、 それぞれ、抵抗（901a,901b,902a,902b,・・,90Na,90N
    b）を介して、前記定電流源（701）にエミッタ又はソー
    スを接続したエミッタ又はソース接地トランジスタ（10
    1a,101b,102a,102b,・・,10Na,10Nb）と、前記抵抗（30
    2a,302b,・・30Na,30Nb）と、該周波数帯域制御回路（5
    01,502,・・,50N）と、前記カスコードトランジスタ（4
    01a,401b）の差動対構成としたことを特徴とする、請求
    の範囲第14項記載のフィルタ回路。
16. 【請求項１６】前記信号経路切換部（21）を、 それぞれ差動対をなす該トランジスタ（101a,101b,102
    a,102b,・・,19Na,10Nb）と、コレクタ又はドレインを
    該トランジスタ（101a,101b,102a,102b,・・,10Na,10N
    b）のそれぞれの共通エミッタ又はソースに接続し、か
    つ、エミッタ又はソースを共通に接続したトランジスタ
    （201,202,・・,20N）と、該トランジスタ（201,202,・
    ・,20N）の共通エミッタ又はソースに接続した定電流源
    （701）とで構成し、 差動対をなす該トランジスタ（101a,101b,102a,102b,・
    ・,10Na,10Nb）の各々のベース又はゲートに信号電圧Vi
    nを印加し、かつ、該トランジスタ（201,202,・・,20
    N）のそれぞれのベース又はゲートに制御電圧V1,V2,・
    ・,VNを印加する構成としたことを特徴とする、請求の
    範囲第15項記載のフィルタ回路。
17. 【請求項１７】それぞれコレクタ又はドレインを前記カ
    スコードトランジスタ（401）のエミッタ又はソースに
    共通に接続し、かつ、それぞれエミッタ又はソースを前
    記トランジスタ（201）のコレクタ又はドレインと前記
    抵抗（302,・・,30N）とに接続し、かつ、ベース又はゲ
    ートを共通にバイアス電源VB2に接続したカスコードト
    ランジスタ（401′,402′，・・,40N′）を有する構成
    としたことを特徴とする、請求の範囲第12項記載のフィ
    ルタ回路。
18. 【請求項１８】前記零オームを含む抵抗（901）を介し
    て接地した前記エミッタ又はソース接地トランジスタ
    （101）と、前記トランジスタ（201,202,・・20N）と、
    前記抵抗（302,・・,30N）と、前記周波数帯域制御回路
    （501,502,・・,50N）と、前記カスコードトランジスタ
    （401,401′,402′，・・,40N′）とを、 それぞれ抵抗（901a,901b）を介してエミッタ又はソー
    スを接続したエミッタ又はソース接地トランジスタ（10
    1a,101b）と該抵抗（901a,901b）の接続点に接続された
    定電流源（701）と、トランジスタ（201a,201b,202a,20
    2b,・・,20Na,20Nb）と、抵抗（302a,302b,・・,30Na,3
    0Nb）と、該周波数帯域制御回路（501,502,・・,50N）
    と、カスコードトランジスタ（401a,401b,401a′,401
    b′，・・,40Na′,40Nb′）の差動対構成としたことを
    特徴とする、請求の範囲第17項記載のフィルタ回路。
19. 【請求項１９】それぞれのコレクタ又はドレインを前記
    カスコードトランジスタ（401）のエミッタ又はソース
    に共通に接続し、かつ、それぞれエミッタ又はソースを
    前記エミッタ又はソース接地トランジスタ（101）のコ
    レクタ又はドレインと前記抵抗（302,・・,30N）とに接
    続し、かつ、ベース又はゲートを共通にバイアス電源VB
    2に接続した前記カスコードトランジスタ（401′,40
    2′，・・,40N′）を有する構成にしたことを特徴とす
    る請求の範囲第14項記載のフィルタ回路。
20. 【請求項２０】前記零オームを含む抵抗（901,902,・
    ・,90N）を介してエミッタ又はソースを接地した前記エ
    ミッタ又はソース接地トランジスタ（101,102,・・,10
    N）と、前記抵抗（302,・・,30N）と、前記周波数帯域
    制御回路（501,502,・・,50N）と、前記カスコードトラ
    ンジスタ（401,401′,402′,40N′）とを、 それぞれ、抵抗（901a,901b,902a,902b,・・,90Na,90N
    b）を介して、前記定電流源（701）にエミッタ又はソー
    スを接続したエミッタ又はソース接地トランジスタ（10
    1a,101b,102a,102b,・・,10Na,10Nb）と、前記抵抗（30
    2a,302b,・・30Na,30Nb）と、該周波数帯域制御回路（5
    01,502,・・,50N）と、前記カスコードトランジスタ（4
    01a,401b;401a′,401b′、402a′,402b′，・・,40N
    a′,40Nb′）の差動対構成としたことを特徴とする請求
    の範囲第19項記載のフィルタ回路。
21. 【請求項２１】それぞれコレクタ又はドレインを前記差
    動対構成のカスコードトランジスタ（401a,401b）のエ
    ミッタ又はソースに共通に接続し、かつ、それぞれエミ
    ッタ又はソースを前記差動対構成のエミッタ又はソース
    接地トランジスタ（101a,101b）のコレクタ又はドレイ
    ンと前記差動対構成の抵抗（302a,302b,・・,30Na,30N
    b）に接続し、かつ、ベース又はゲートを共通にバイア
    ス電源VB2に接続した差動対構成のカスコードトランジ
    スタ（401a′,401b′,402a′,402b′，・・,40Na′,40N
    b′）を具備したことを特徴とする、請求の範囲第16項
    記載のフィルタ回路。
22. 【請求項２２】前記周波数帯域可変回路に印加する制御
    電圧（V1,V2,・,VN）に、複数の信号伝達経路が同時に
    動作可能となるような制御電圧を印加することを特徴と
    する、請求の範囲第11〜21項のいずれかに記載のフィル
    タ回路。
23. 【請求項２３】前記周波数帯域可変回路を縦続接続し、
    各々の帯域を独立に制御することを特徴とする、請求の
    範囲第11〜21項のいずれかに記載のフィルタ回路。
24. 【請求項２４】前記周波数帯域可変回路に印加する制御
    電圧（V1,V2,・,VN）に、複数の信号伝達経路が同時に
    動作可能となるような制御電圧を印加するとともに、前
    記周波数帯域可変回路を縦続接続し、各々の帯域を独立
    に制御することを特徴とする、請求の範囲第11〜21項の
    いずれかに記載のフィルタ回路。
25. 【請求項２５】前記周波数帯域制御部（51,52,・・.5
    N）をそれぞれ異なる遮断次数を持つ周波数帯域制御部
    としたことを特徴とする、請求の範囲第11〜21項のいず
    れかに記載のフィルタ回路。
26. 【請求項２６】前記周波数帯域制御部（51,52,・・.5
    N）をそれぞれ異なる遮断次数を持つ周波数帯域制御部
    とするとともに、前記周波数帯域可変回路に印加する制
    御電圧（V1,V2,・,VN）に、複数の信号伝達経路が同時
    に動作可能となるような制御電圧を印加することを特徴
    とする、請求の範囲第11〜21項のいずれかに記載のフィ
    ルタ回路。
27. 【請求項２７】前記周波数帯域制御部（51,52,・・.5
    N）をそれぞれ異なる遮断次数を持つ周波数帯域制御部
    とするとともに、前記周波数帯域可変回路を縦続接続
    し、各々の帯域を独立に制御することを特徴とする、請
    求の範囲第11〜21項のいずれかに記載のフィルタ回路。
28. 【請求項２８】前記周波数帯域制御部（51,52,・・.5
    N）をそれぞれ異なる遮断次数を持つ周波数帯域制御部
    とするとともに、前記周波数帯域可変回路を縦続接続
    し、前記周波数帯域可変回路に印加する制御電圧（V1,V
    2,・・,VN）に、複数の信号伝達経路が同時に動作可能
    となるような制御電圧を印加し、各々の帯域を独立に制
    御することを特徴とする、請求の範囲第11〜21項のいず
    れかに記載のフィルタ回路。