JP2809994B2 - 完全に差動的な非演算増幅器に基づく正帰還形のバイポーラ接合形トランジスタバイクワッドフィルタ - Google Patents
完全に差動的な非演算増幅器に基づく正帰還形のバイポーラ接合形トランジスタバイクワッドフィルタInfo
- Publication number
- JP2809994B2 JP2809994B2 JP6234903A JP23490394A JP2809994B2 JP 2809994 B2 JP2809994 B2 JP 2809994B2 JP 6234903 A JP6234903 A JP 6234903A JP 23490394 A JP23490394 A JP 23490394A JP 2809994 B2 JP2809994 B2 JP 2809994B2
- Authority
- JP
- Japan
- Prior art keywords
- positive
- negative
- stage
- output
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、一般的に完全に差動的
な非演算増幅器に基づく単位利得フィルタに関する。本
発明は、特に、カスコード形の広帯域単位利得バッファ
を使用する完全に差動的な正帰還形のバイポーラ接合形
トランジスタ（ＢＪＴ）バイクワッドフィルタに関す
る。
な非演算増幅器に基づく単位利得フィルタに関する。本
発明は、特に、カスコード形の広帯域単位利得バッファ
を使用する完全に差動的な正帰還形のバイポーラ接合形
トランジスタ（ＢＪＴ）バイクワッドフィルタに関す
る。
【０００２】
【従来の技術】近年の光集積回路（ＯＩＣｓ）及び光通
信システムの発達のため、ファイバー分散データインタ
フェース（ＦＤＤＩ）及び同期式光ネットワーク（ＳＯ
ＮＥＴ）のような広帯域通信システムは、このシステム
に高帯域性を実現するためにフィルタ回路設計、特に、
フロントエンドのアナログ利用に使用されるフィルタに
多大な要求を課す。この種の通信システムのデータ転送
レートは、１００メガビット／秒乃至２００メガビット
／秒の範囲、或いは、それ以上に及ぶので、アナログ形
フロントエンドに使用されるフィルタも高速動作を実現
する必要がある。従って、かかるフィルタの設計仕様に
は、一般的に、高速、低電力消費、広いダイナミックレ
ンジ、高いノイズ抑制率のような性能の要求と、大規模
集積化及びパッケージングとが含まれる。
信システムの発達のため、ファイバー分散データインタ
フェース（ＦＤＤＩ）及び同期式光ネットワーク（ＳＯ
ＮＥＴ）のような広帯域通信システムは、このシステム
に高帯域性を実現するためにフィルタ回路設計、特に、
フロントエンドのアナログ利用に使用されるフィルタに
多大な要求を課す。この種の通信システムのデータ転送
レートは、１００メガビット／秒乃至２００メガビット
／秒の範囲、或いは、それ以上に及ぶので、アナログ形
フロントエンドに使用されるフィルタも高速動作を実現
する必要がある。従って、かかるフィルタの設計仕様に
は、一般的に、高速、低電力消費、広いダイナミックレ
ンジ、高いノイズ抑制率のような性能の要求と、大規模
集積化及びパッケージングとが含まれる。
【０００３】従来の形のフィルタの多くは、上記の要求
をもはや満足し得ない。従来技術に使用される一つの通
常のフィルタは、一般的に抵抗と、キャパシタと、イン
ダクタとからなる回路素子を含む受動フィルタ、即ち、
Ｒ−Ｌ−Ｃフィルタである。この形のフィルタは、回路
の実装空間が大きく、インダクタンス回路は大規模集積
化ＩＣ上に設計、製造するのに適していないという不利
益のために、現在の多くの電子応用にはもはや適合しな
い。
をもはや満足し得ない。従来技術に使用される一つの通
常のフィルタは、一般的に抵抗と、キャパシタと、イン
ダクタとからなる回路素子を含む受動フィルタ、即ち、
Ｒ−Ｌ−Ｃフィルタである。この形のフィルタは、回路
の実装空間が大きく、インダクタンス回路は大規模集積
化ＩＣ上に設計、製造するのに適していないという不利
益のために、現在の多くの電子応用にはもはや適合しな
い。
【０００４】従来技術に通常使用される別の形のフィル
タは、演算増幅器に基づく能動フィルタである。この形
のフィルタは、負又は正帰還形、シングルエンド形又は
完全な差動形のような設計因子を実現するために多様な
形式に構成することが可能である。この形のフィルタの
構成は、ノイズ抑制率の増大、或いは、電力消費の低減
の要求に対し単位利得フォロワとしてフィルタを利用す
るような種々の設計の目的を達成するために変更され
る。しかし、この形のフィルタは演算増幅器に基づくフ
ィルタの動作速度の制限のため広帯域通信応用には適さ
ない。
タは、演算増幅器に基づく能動フィルタである。この形
のフィルタは、負又は正帰還形、シングルエンド形又は
完全な差動形のような設計因子を実現するために多様な
形式に構成することが可能である。この形のフィルタの
構成は、ノイズ抑制率の増大、或いは、電力消費の低減
の要求に対し単位利得フォロワとしてフィルタを利用す
るような種々の設計の目的を達成するために変更され
る。しかし、この形のフィルタは演算増幅器に基づくフ
ィルタの動作速度の制限のため広帯域通信応用には適さ
ない。
【０００５】従来技術の完全な差動演算増幅器に基づく
フィルタの一つの具体例は、２次のシングルエンド形演
算増幅器フィルタ、即ち、一般的にSallen-Keyフィルタ
として周知のフィルタであり、単位利得を実現するため
に使用される。しかし、この形のフィルタはノイズ抑制
性が不足し、ダイナミックレンジが狭いために実現され
ることはない。
フィルタの一つの具体例は、２次のシングルエンド形演
算増幅器フィルタ、即ち、一般的にSallen-Keyフィルタ
として周知のフィルタであり、単位利得を実現するため
に使用される。しかし、この形のフィルタはノイズ抑制
性が不足し、ダイナミックレンジが狭いために実現され
ることはない。
【０００６】ウォン他は、発明の名称が「演算増幅器を
利用する完全な差動フォロワ」である（１９９２年５月
２６日に発行された）米国特許第５，１１７，１９９号
明細書に単位利得を有する完全な差動増幅器を開示す
る。この増幅器は２対の差動入力を有する差動入力段よ
りなる。一方の対は入力信号を受ける。他方の対は出力
段から差動帰還を受けるよう内部的に接続される。かか
る２対の差動入力は同相帰還信号と結合され、出力にカ
スコードされる。この増幅器はその差動帰還に起因して
自動内部ノイズ除去を実現する。この回路の構築法はＣ
ＭＯＳ又はＢｉＣＭＯＳ技術を使用し、１０ＭＨｚまで
の高い動作周波数に適用しても良いことが開示されてい
る。演算増幅器に基づく単位利得フィルタの一般的な特
性に起因して、ウォン他により開示された方法は周波数
応答が遅い。従って、これにより実現し得る帯域幅は、
現在のデータ処理、伝送、及び通信応用に必要とされる
より高い周波数レンジで動作すべきフィルタに適用する
のに十分ではない。
利用する完全な差動フォロワ」である（１９９２年５月
２６日に発行された）米国特許第５，１１７，１９９号
明細書に単位利得を有する完全な差動増幅器を開示す
る。この増幅器は２対の差動入力を有する差動入力段よ
りなる。一方の対は入力信号を受ける。他方の対は出力
段から差動帰還を受けるよう内部的に接続される。かか
る２対の差動入力は同相帰還信号と結合され、出力にカ
スコードされる。この増幅器はその差動帰還に起因して
自動内部ノイズ除去を実現する。この回路の構築法はＣ
ＭＯＳ又はＢｉＣＭＯＳ技術を使用し、１０ＭＨｚまで
の高い動作周波数に適用しても良いことが開示されてい
る。演算増幅器に基づく単位利得フィルタの一般的な特
性に起因して、ウォン他により開示された方法は周波数
応答が遅い。従って、これにより実現し得る帯域幅は、
現在のデータ処理、伝送、及び通信応用に必要とされる
より高い周波数レンジで動作すべきフィルタに適用する
のに十分ではない。
【０００７】非演算増幅器に基づく能動フィルタがチャ
ン・ユー ウー他により開示されている（「非演算増幅
器に基づく単位利得増幅器を使用する高周波数ＣＭＯＳ
スイッチキャパシタフィルタの設計方法」、ＩＥＥＥ固
体回路学会誌、第２６巻、第１０号、１９９１年１０
月）。完全に差動的な非演算増幅器に基づく単位利得増
幅器が開示されている。開示されたフィルタは通常の単
位利得を有するが、帯域幅を拡大し、安定化挙動を改善
し、チップ面積を縮小し、トランジスタ数を削減するの
で、高利得の演算増幅器と単位利得帰還とを伴うスイッ
チキャパシタ（ＳＣ）フィルタに使用される増幅器であ
る単位利得バッファ（ＵＣＢｓ）の代わりに使用し得
る。さらに、非直線性寄生容量とプロセス変動とにより
生ずる誤差はフィルタの利得の調整により補償されるの
で、上記のフィルタは、小さな寄生誤差を伴うかなり高
い周波数レンジで動作されるスイッチキャパシタフィル
タ（ＳＣＦｓ）に使用することが可能である。
ン・ユー ウー他により開示されている（「非演算増幅
器に基づく単位利得増幅器を使用する高周波数ＣＭＯＳ
スイッチキャパシタフィルタの設計方法」、ＩＥＥＥ固
体回路学会誌、第２６巻、第１０号、１９９１年１０
月）。完全に差動的な非演算増幅器に基づく単位利得増
幅器が開示されている。開示されたフィルタは通常の単
位利得を有するが、帯域幅を拡大し、安定化挙動を改善
し、チップ面積を縮小し、トランジスタ数を削減するの
で、高利得の演算増幅器と単位利得帰還とを伴うスイッ
チキャパシタ（ＳＣ）フィルタに使用される増幅器であ
る単位利得バッファ（ＵＣＢｓ）の代わりに使用し得
る。さらに、非直線性寄生容量とプロセス変動とにより
生ずる誤差はフィルタの利得の調整により補償されるの
で、上記のフィルタは、小さな寄生誤差を伴うかなり高
い周波数レンジで動作されるスイッチキャパシタフィル
タ（ＳＣＦｓ）に使用することが可能である。
【０００８】しかし、ウー他により開示された如く、こ
のフィルタの制限はフィルタの精度がＣＭＯＳ装置間の
不整合により影響を受けることである。その上、ＣＭＯ
Ｓ技術が適用される場合に、フィルタの動作速度は寄生
容量により依然制限される。ＣＭＯＳトランジスタのソ
ース・ドレイン間に一般的に存在する寄生容量は、典型
的には数ピコファラッドのオーダである。この寄生容量
のために、上記のフィルタは１００ＭＨｚを超えるレン
ジの周波数レベルを実現し得ない。
のフィルタの制限はフィルタの精度がＣＭＯＳ装置間の
不整合により影響を受けることである。その上、ＣＭＯ
Ｓ技術が適用される場合に、フィルタの動作速度は寄生
容量により依然制限される。ＣＭＯＳトランジスタのソ
ース・ドレイン間に一般的に存在する寄生容量は、典型
的には数ピコファラッドのオーダである。この寄生容量
のために、上記のフィルタは１００ＭＨｚを超えるレン
ジの周波数レベルを実現し得ない。
【０００９】従来技術により提供される方法は、帯域幅
の制限及び装置の不整合を含む幾つかの大きな問題点に
よってさらに制限される。その上、より高い帯域幅の動
作を実現するために、外付けの装置が屡々利用され、こ
れにより、集積化できないという問題と、集積回路（Ｉ
Ｃ）の実装における寸法の制限とが生じる。かかる問題
点は、システムの性能、電力の制御、コスト及び信頼性
に悪影響を与える。
の制限及び装置の不整合を含む幾つかの大きな問題点に
よってさらに制限される。その上、より高い帯域幅の動
作を実現するために、外付けの装置が屡々利用され、こ
れにより、集積化できないという問題と、集積回路（Ｉ
Ｃ）の実装における寸法の制限とが生じる。かかる問題
点は、システムの性能、電力の制御、コスト及び信頼性
に悪影響を与える。
【００１０】従って、非演算増幅器に基づくフィルタ
と、広帯域通信システム設計におけるその応用の技術に
おいて、高帯域幅の応用に適し、電源抑制率とダイナミ
ックレンジとが改善された完全に差動的なフィルタが依
然として必要とされている。
と、広帯域通信システム設計におけるその応用の技術に
おいて、高帯域幅の応用に適し、電源抑制率とダイナミ
ックレンジとが改善された完全に差動的なフィルタが依
然として必要とされている。
【００１１】
【発明が解決しようとする課題】従って、本発明は、従
来技術において直面する上記の問題点を解決するために
完全に差動的な非演算増幅器に基づく正帰還形のＢＪＴ
バイクワッドフィルタの提供を目的とする。特に、本発
明は、周波数適用のための外付け部品を必要としない完
全に差動的な非演算増幅器に基づく正帰還形のＢＪＴバ
イクワッドフィルタの提供を目的とする。
来技術において直面する上記の問題点を解決するために
完全に差動的な非演算増幅器に基づく正帰還形のＢＪＴ
バイクワッドフィルタの提供を目的とする。特に、本発
明は、周波数適用のための外付け部品を必要としない完
全に差動的な非演算増幅器に基づく正帰還形のＢＪＴバ
イクワッドフィルタの提供を目的とする。
【００１２】本発明の他の目的は、その利得の値が１に
非常に近くなるよう精度良く調整することが可能な負荷
と負帰還抵抗との比により発生される、完全に差動的な
非演算増幅器に基づく正帰還形のＢＪＴバイクワッドフ
ィルタを提供することである。本発明の他の目的は、共
通エミッタ及び共通ベース段がミラー寄生容量を低減す
るために使用される、完全に差動的な非演算増幅器に基
づく正帰還形のＢＪＴバイクワッドフィルタを提供する
ことである。
非常に近くなるよう精度良く調整することが可能な負荷
と負帰還抵抗との比により発生される、完全に差動的な
非演算増幅器に基づく正帰還形のＢＪＴバイクワッドフ
ィルタを提供することである。本発明の他の目的は、共
通エミッタ及び共通ベース段がミラー寄生容量を低減す
るために使用される、完全に差動的な非演算増幅器に基
づく正帰還形のＢＪＴバイクワッドフィルタを提供する
ことである。
【００１３】本発明の他の目的は、フィルタの動作速度
を制限する回路の極が高い帯域幅の通信ネットワークに
おける応用に適当な非常に高い周波数に設定される、完
全に差動的な非演算増幅器に基づく正帰還形のＢＪＴバ
イクワッドフィルタを提供することである。
を制限する回路の極が高い帯域幅の通信ネットワークに
おける応用に適当な非常に高い周波数に設定される、完
全に差動的な非演算増幅器に基づく正帰還形のＢＪＴバ
イクワッドフィルタを提供することである。
【００１４】
【課題を解決するための手段】簡潔に述べると、本発明
はその望ましい一実施例において、完全に差動的な非演
算増幅器に基づくＢＪＴバイクワッドフィルタよりな
る。バイクワッドフィルタは、正及び負の差動入力信号
を受け、正及び負の差動出力信号を発生する単位利得フ
ォロワよりなる。バイクワッドフィルタは正の出力信号
を正の入力信号に接続する第１の正帰還路と、負の出力
信号を負の入力信号に接続する第２の正帰還路をさらに
含む。第１の正帰還路はそこに直列に接続された第１の
キャパシタを含み、第２の正帰還路はそこに直列に接続
された第２のキャパシタを含み、ここで、第１及び第２
のキャパシタは実質的に同じ容量である。単位利得フォ
ロワは、一定の直流電流源Ｉdcを介して高い方の共通直
流電圧と低い方の共通直流電圧の間に接続された複数の
バイポーラＮＰＮ形装置と抵抗とよりなる。単位利得フ
ォロワは、正及び負の入力信号の電圧レベルを受け、シ
フトする入力電圧シフト段よりさらになる完全に差動的
なフォロワである。単位利得フォロワは、入力電圧シフ
ト段からのシフトされた電圧を正及び負の電流出力に変
換する相互コンダクタンス段をさらに含む。単位利得フ
ォロワは、正及び負のカスコード化された電流出力を発
生するために電流出力の帯域幅に応じて上記の正及び負
の電流出力を受け処理するカスコード段をさらに含む。
単位利得フォロワは、正及び負の負荷電圧を発生するた
めにカスコード化された電流出力を受ける負荷段をさら
に有する。単位利得フォロワは、正及び負のシフトされ
た出力電圧を発生するために該負荷電圧を受けてシフト
する出力電圧シフト段をさらに含む。単位利得フォロワ
は、バイクワッドフィルタに低い出力インピーダンスを
与えるために出力電圧シフト段からシフトされた出力電
圧を受け、正及び負の出力電圧を発生する出力バッファ
段をさらに含む。
はその望ましい一実施例において、完全に差動的な非演
算増幅器に基づくＢＪＴバイクワッドフィルタよりな
る。バイクワッドフィルタは、正及び負の差動入力信号
を受け、正及び負の差動出力信号を発生する単位利得フ
ォロワよりなる。バイクワッドフィルタは正の出力信号
を正の入力信号に接続する第１の正帰還路と、負の出力
信号を負の入力信号に接続する第２の正帰還路をさらに
含む。第１の正帰還路はそこに直列に接続された第１の
キャパシタを含み、第２の正帰還路はそこに直列に接続
された第２のキャパシタを含み、ここで、第１及び第２
のキャパシタは実質的に同じ容量である。単位利得フォ
ロワは、一定の直流電流源Ｉdcを介して高い方の共通直
流電圧と低い方の共通直流電圧の間に接続された複数の
バイポーラＮＰＮ形装置と抵抗とよりなる。単位利得フ
ォロワは、正及び負の入力信号の電圧レベルを受け、シ
フトする入力電圧シフト段よりさらになる完全に差動的
なフォロワである。単位利得フォロワは、入力電圧シフ
ト段からのシフトされた電圧を正及び負の電流出力に変
換する相互コンダクタンス段をさらに含む。単位利得フ
ォロワは、正及び負のカスコード化された電流出力を発
生するために電流出力の帯域幅に応じて上記の正及び負
の電流出力を受け処理するカスコード段をさらに含む。
単位利得フォロワは、正及び負の負荷電圧を発生するた
めにカスコード化された電流出力を受ける負荷段をさら
に有する。単位利得フォロワは、正及び負のシフトされ
た出力電圧を発生するために該負荷電圧を受けてシフト
する出力電圧シフト段をさらに含む。単位利得フォロワ
は、バイクワッドフィルタに低い出力インピーダンスを
与えるために出力電圧シフト段からシフトされた出力電
圧を受け、正及び負の出力電圧を発生する出力バッファ
段をさらに含む。
【００１５】
【実施例】本発明の上記及び他の目的と利点は、種々の
図面に示した望ましい実施例についての以下の詳細な説
明により当業者にとって明らかになるであろう。図１
は、本発明の回路構成を表わす完全に差動的な非演算増
幅器に基づく正帰還形のＢＪＴバイクワッドフィルタ１
０を示し、本明細書ではこれをバイクワッドフイルタ１
０とも呼ぶ。完全に差動的な正帰還形のバイクワッドフ
ィルタ１０は、一般的に、差動入力対、即ち、Ｖin+ 及
びＶin- と、差動出力対、即ち、Ｖ out+及びＶout-を伴
う単位利得フォロワ２０よりなる。差動正帰還は、正帰
還路１２及び１４を介して、Ｖout+からＶin+ と、Ｖ
out-からＶin- とに夫々に設けられ、ここで、各々の帰
還路はそこに直列に接続され、実質的に同じ容量を有す
るキャパシタ１６及び１８を有する。入力路対の各々、
即ち、入力路２２及び２４は、抵抗対、即ち、帰還路１
２及び１４と入力路２２及び２４との接続点の前にある
Ｒ１と、別の抵抗対、即ち、帰還路１２及び１４と入力
路２２及び２４との接続点の後にあるＲ２とをさらに有
する。入力路２２と２４の間のキャパシタＣ1/2 は単位
利得フォロワ２０の入力端における寄生容量を表わす。
本発明により開示される如く、この完全に差動的な正帰
還バイクワッドフィルタ１０の回路構成は、このバイク
ワッドフィルタに高い入力インピーダンスと低い出力イ
ンピーダンスを与える。この回路構成の利点は、この回
路構成が外付けの構成部品を必要としないので占有面積
の小さなフィルタで高い周波数の応用の実現が可能であ
り、かつ、単位利得フォロワ２０の回路の極は非常に高
い周波数に設定されるので、このフィルタを広帯域通信
ネットワークに使用し得ることである。
図面に示した望ましい実施例についての以下の詳細な説
明により当業者にとって明らかになるであろう。図１
は、本発明の回路構成を表わす完全に差動的な非演算増
幅器に基づく正帰還形のＢＪＴバイクワッドフィルタ１
０を示し、本明細書ではこれをバイクワッドフイルタ１
０とも呼ぶ。完全に差動的な正帰還形のバイクワッドフ
ィルタ１０は、一般的に、差動入力対、即ち、Ｖin+ 及
びＶin- と、差動出力対、即ち、Ｖ out+及びＶout-を伴
う単位利得フォロワ２０よりなる。差動正帰還は、正帰
還路１２及び１４を介して、Ｖout+からＶin+ と、Ｖ
out-からＶin- とに夫々に設けられ、ここで、各々の帰
還路はそこに直列に接続され、実質的に同じ容量を有す
るキャパシタ１６及び１８を有する。入力路対の各々、
即ち、入力路２２及び２４は、抵抗対、即ち、帰還路１
２及び１４と入力路２２及び２４との接続点の前にある
Ｒ１と、別の抵抗対、即ち、帰還路１２及び１４と入力
路２２及び２４との接続点の後にあるＲ２とをさらに有
する。入力路２２と２４の間のキャパシタＣ1/2 は単位
利得フォロワ２０の入力端における寄生容量を表わす。
本発明により開示される如く、この完全に差動的な正帰
還バイクワッドフィルタ１０の回路構成は、このバイク
ワッドフィルタに高い入力インピーダンスと低い出力イ
ンピーダンスを与える。この回路構成の利点は、この回
路構成が外付けの構成部品を必要としないので占有面積
の小さなフィルタで高い周波数の応用の実現が可能であ
り、かつ、単位利得フォロワ２０の回路の極は非常に高
い周波数に設定されるので、このフィルタを広帯域通信
ネットワークに使用し得ることである。
【００１６】本発明の比類のない特徴の一つは、バイク
ワッドフィルタ１０として示す完全に差動的な非増幅器
に基づく構成をSallen-Key形のフィルタに実現すること
にある。Sallen-Key形フィルタの動作原理は、Ｍ．Ｅ．
バン バルケンバーグ著の「アナログフィルタ設計」の
第６章に開示されている。この章の内容をここに参考と
して引用する。完全に差動的な非増幅器に基づく構成を
利用することにより、従来のSallen-Key形フィルタの主
要な問題、即ち、ノイズ抑制レンジにおける低い性能に
起因するダイナミックレンジの狭さが解消される。
ワッドフィルタ１０として示す完全に差動的な非増幅器
に基づく構成をSallen-Key形のフィルタに実現すること
にある。Sallen-Key形フィルタの動作原理は、Ｍ．Ｅ．
バン バルケンバーグ著の「アナログフィルタ設計」の
第６章に開示されている。この章の内容をここに参考と
して引用する。完全に差動的な非増幅器に基づく構成を
利用することにより、従来のSallen-Key形フィルタの主
要な問題、即ち、ノイズ抑制レンジにおける低い性能に
起因するダイナミックレンジの狭さが解消される。
【００１７】図２は完全に差動的な正帰還形のバイポー
ラ接合形トランジスタ（ＢＪＴ）バイクワッドフィルタ
１０の回路図を示し、ここで、その設計には高速動作を
実現するためにバイポーラ技術を利用する。全体の回路
はバイポーラＮＰＮ形装置を利用し、１つのチップ上に
集積化して製造、或いは、他のＩＣの一部に含めて集積
化することが可能である。装置２０２は、ＶDDに接続さ
れたコレクタと、負の入力Ｖin- に接続されたベース
と、装置２１６のベースと電流源Ｉdcを介してＶ SSとに
接続されたエミッタとを有する。装置２０４は、ＶDDに
接続されたコレクタと、正の入力Ｖin+ に接続されたベ
ースと、装置２１０のベースと電流源Ｉdcを介してＶSS
とに接続されたエミッタとを有する。装置２０８は抵抗
２０６を介してＶDDに接続されるコレクタを有する。装
置２０８は、装置２１４のベースに接続されたベース
と、装置２１０のコレクタに接続されたエミッタとを有
する。装置２１０は、上述の如く接続されたコレクタ及
びベースと、電流源Ｉdcを介してＶssに接続され、抵抗
２１８を介して装置２１６のエミッタに接続されるエミ
ッタとを有する。装置２１４は、抵抗２１２を介してＶ
DDに接続され、装置２２４のベースに接続されるコレク
タを有する。装置２１４は上述の如く接続されるベース
を有する。装置２１４は装置２１６のコレクタに接続さ
れるエミッタを有する。装置２１６は、上述の如く接続
されたコレクタ及びベースと、Ｖssと上述の如く抵抗２
１８を介して装置２１０のエミッタに接続されたエミッ
タとを有する。
ラ接合形トランジスタ（ＢＪＴ）バイクワッドフィルタ
１０の回路図を示し、ここで、その設計には高速動作を
実現するためにバイポーラ技術を利用する。全体の回路
はバイポーラＮＰＮ形装置を利用し、１つのチップ上に
集積化して製造、或いは、他のＩＣの一部に含めて集積
化することが可能である。装置２０２は、ＶDDに接続さ
れたコレクタと、負の入力Ｖin- に接続されたベース
と、装置２１６のベースと電流源Ｉdcを介してＶ SSとに
接続されたエミッタとを有する。装置２０４は、ＶDDに
接続されたコレクタと、正の入力Ｖin+ に接続されたベ
ースと、装置２１０のベースと電流源Ｉdcを介してＶSS
とに接続されたエミッタとを有する。装置２０８は抵抗
２０６を介してＶDDに接続されるコレクタを有する。装
置２０８は、装置２１４のベースに接続されたベース
と、装置２１０のコレクタに接続されたエミッタとを有
する。装置２１０は、上述の如く接続されたコレクタ及
びベースと、電流源Ｉdcを介してＶssに接続され、抵抗
２１８を介して装置２１６のエミッタに接続されるエミ
ッタとを有する。装置２１４は、抵抗２１２を介してＶ
DDに接続され、装置２２４のベースに接続されるコレク
タを有する。装置２１４は上述の如く接続されるベース
を有する。装置２１４は装置２１６のコレクタに接続さ
れるエミッタを有する。装置２１６は、上述の如く接続
されたコレクタ及びベースと、Ｖssと上述の如く抵抗２
１８を介して装置２１０のエミッタに接続されたエミッ
タとを有する。
【００１８】装置２１０及び２１６と、抵抗２１８との
接続は、装置２１０のエミッタが抵抗値ＲE を伴う抵抗
２１８−１（図示せず）に接続され、装置２１６のエミ
ッタが抵抗値ＲE を伴う抵抗２１８−２（図示せず）に
接続され、抵抗２１８−１と２１８−２が相互に接続さ
れて電流源Ｉdcを介してＶssに接続するような別の構成
でも良い。図２に示す第１の望ましい実施例を既に開示
しているため、この形の別構成は回路設計の当業者に理
解されるので、詳細な説明用の別の図面を用いたこの別
の接続例のさらに詳細な説明は行わない。
接続は、装置２１０のエミッタが抵抗値ＲE を伴う抵抗
２１８−１（図示せず）に接続され、装置２１６のエミ
ッタが抵抗値ＲE を伴う抵抗２１８−２（図示せず）に
接続され、抵抗２１８−１と２１８−２が相互に接続さ
れて電流源Ｉdcを介してＶssに接続するような別の構成
でも良い。図２に示す第１の望ましい実施例を既に開示
しているため、この形の別構成は回路設計の当業者に理
解されるので、詳細な説明用の別の図面を用いたこの別
の接続例のさらに詳細な説明は行わない。
【００１９】装置２２０は、ＶDDに接続されたコレクタ
と、上述の如く接続されたベースとを有する。装置２２
０は、電流源Ｉdcを介してＶssと、装置２２２のベース
とに接続されたエミッタを有する。装置２２２は、ＶDD
に接続されたコレクタと、上述の如く接続されたベース
とを有する。装置２２２は、電流源Ｉdcを介してＶ
ssと、負の出力路Ｖout-とに接続されたエミッタを有す
る。装置２２４は、ＶDDに接続されたコレクタと、上述
の如く接続されたベースとを有する。装置２２４は、装
置２２６のベースと、電流源Ｉdcを介してＶssとに接続
されたエミッタを有する。装置２２６は、ＶDDに接続さ
れたコレクタと、上述の如く接続されたベースとを有す
る。装置２２６は、電流源Ｉdcを介してＶssと、正の出
力路Ｖout+とに接続されたエミッタを有する。
と、上述の如く接続されたベースとを有する。装置２２
０は、電流源Ｉdcを介してＶssと、装置２２２のベース
とに接続されたエミッタを有する。装置２２２は、ＶDD
に接続されたコレクタと、上述の如く接続されたベース
とを有する。装置２２２は、電流源Ｉdcを介してＶ
ssと、負の出力路Ｖout-とに接続されたエミッタを有す
る。装置２２４は、ＶDDに接続されたコレクタと、上述
の如く接続されたベースとを有する。装置２２４は、装
置２２６のベースと、電流源Ｉdcを介してＶssとに接続
されたエミッタを有する。装置２２６は、ＶDDに接続さ
れたコレクタと、上述の如く接続されたベースとを有す
る。装置２２６は、電流源Ｉdcを介してＶssと、正の出
力路Ｖout+とに接続されたエミッタを有する。
【００２０】動作中に、回路素子２０２乃至２２６は図
１に示す単位利得フォロワ２０を形成する。これは、高
い入力インピーダンスと、低い出力インピーダンスとを
有する完全に差動的な単位利得フォロワである。装置２
０４と、装置２１０と、抵抗２１８との組合せは、その
値がβ×β×ＲE である高い入力インピーダンスを発生
し、ここで、βは装置２０４及び２１０のインピーダン
スであり、２ＲE は抵抗２１８の抵抗値である。装置２
０２及び２１６と、抵抗２１８は、装置２０４及び２１
０と、抵抗２１８とにより形成される回路と共にして完
全に差動的な回路結合を形成する。一方、装置２１０及
び２１６は、装置２０８及び２１４に対しエミッタ接続
された対を形成し、ミラー寄生容量を除去する目的を実
現し、バイクワッドフィルタ１０の実現可能な帯域幅を
増大するためにカスコード、又は、共通エミッタ及び共
通ベース段になるよう組み合わされる。単位利得フォロ
ワ回路内の装置２０６及び２１２の回路素子と、抵抗２
１８との組合せにより発生される単位利得は、抵抗値の
値をＲE ＝ＲL にすることにより得られる。装置２２０
及び２２２は、出力電圧を所望の値に調整するために使
用し得るエミッタフォロワであり、その値がＲL ／β2
である低出力インピーダンスを発生する。装置２２４及
び２２６は、装置２２０及び２２２に対し差動的な組合
せを形成し、単位利得フォロワを完全に差動的な単位利
得フォロワ２００に形成する。
１に示す単位利得フォロワ２０を形成する。これは、高
い入力インピーダンスと、低い出力インピーダンスとを
有する完全に差動的な単位利得フォロワである。装置２
０４と、装置２１０と、抵抗２１８との組合せは、その
値がβ×β×ＲE である高い入力インピーダンスを発生
し、ここで、βは装置２０４及び２１０のインピーダン
スであり、２ＲE は抵抗２１８の抵抗値である。装置２
０２及び２１６と、抵抗２１８は、装置２０４及び２１
０と、抵抗２１８とにより形成される回路と共にして完
全に差動的な回路結合を形成する。一方、装置２１０及
び２１６は、装置２０８及び２１４に対しエミッタ接続
された対を形成し、ミラー寄生容量を除去する目的を実
現し、バイクワッドフィルタ１０の実現可能な帯域幅を
増大するためにカスコード、又は、共通エミッタ及び共
通ベース段になるよう組み合わされる。単位利得フォロ
ワ回路内の装置２０６及び２１２の回路素子と、抵抗２
１８との組合せにより発生される単位利得は、抵抗値の
値をＲE ＝ＲL にすることにより得られる。装置２２０
及び２２２は、出力電圧を所望の値に調整するために使
用し得るエミッタフォロワであり、その値がＲL ／β2
である低出力インピーダンスを発生する。装置２２４及
び２２６は、装置２２０及び２２２に対し差動的な組合
せを形成し、単位利得フォロワを完全に差動的な単位利
得フォロワ２００に形成する。
【００２１】図３は完全に差動的な正帰還形単位利得フ
ォロワ２０の内部構成のブロック図である。差動入力
対、即ち、Ｖin+ 及びＶin- は、次の段の動作電圧に整
合するよう電圧レベルをシフトするための装置２０２及
び２０４よりなるレベルシフト回路３０に最初に接続さ
れる。このレベルシフトは、装置２０２及び２０４のベ
ース・エミッタ間の電圧降下により実現される。シフト
された電圧、即ち、Ｖ1+及びＶ1-は、シフトされた電圧
Ｖ1+及びＶ1-を２つの対応する出力電流、即ち、Ｉ1+及
びＩ1-に夫々変換する装置２１０及び２１６よりなる相
互コンダクタンス段４０により処理される。変換された
電流Ｉ1+及びＩ1-は、次いで、信号の帯域幅を増大させ
る装置２０８及び２１４よりなるカスコード段５０によ
って受けられる。カスコード段５０の出力電流Ｉ2+及び
Ｉ2-は、２つの負荷電圧Ｖ2+及びＶ 2-を発生する１対の
負荷段、即ち、装置２０６及び２１２よりなる負荷段６
０に結合され、ここで、信号の利得は装置２１８の回路
特性により定まる。負荷電圧Ｖ2+及びＶ2-は、別のレベ
ルシフト段、即ち、次の段の回路（図示せず）に整合す
る電圧をさらに微妙に調整する装置２２０及び２２４よ
りなる出力シフト段７０によってさらにシフトされる。
出力シフト段７０からのシフトされた出力電圧Ｖ3+及び
Ｖ3-は、出力レベルシフト段７０と協働して出力電圧Ｖ
out+及びＶout-を発生し、バイクワッドフィルタ１０に
低い出力インピーダンスを与える装置２２２及び２２６
よりなる出力低インピーダンスバッファ８０を介してさ
らに送出される。
ォロワ２０の内部構成のブロック図である。差動入力
対、即ち、Ｖin+ 及びＶin- は、次の段の動作電圧に整
合するよう電圧レベルをシフトするための装置２０２及
び２０４よりなるレベルシフト回路３０に最初に接続さ
れる。このレベルシフトは、装置２０２及び２０４のベ
ース・エミッタ間の電圧降下により実現される。シフト
された電圧、即ち、Ｖ1+及びＶ1-は、シフトされた電圧
Ｖ1+及びＶ1-を２つの対応する出力電流、即ち、Ｉ1+及
びＩ1-に夫々変換する装置２１０及び２１６よりなる相
互コンダクタンス段４０により処理される。変換された
電流Ｉ1+及びＩ1-は、次いで、信号の帯域幅を増大させ
る装置２０８及び２１４よりなるカスコード段５０によ
って受けられる。カスコード段５０の出力電流Ｉ2+及び
Ｉ2-は、２つの負荷電圧Ｖ2+及びＶ 2-を発生する１対の
負荷段、即ち、装置２０６及び２１２よりなる負荷段６
０に結合され、ここで、信号の利得は装置２１８の回路
特性により定まる。負荷電圧Ｖ2+及びＶ2-は、別のレベ
ルシフト段、即ち、次の段の回路（図示せず）に整合す
る電圧をさらに微妙に調整する装置２２０及び２２４よ
りなる出力シフト段７０によってさらにシフトされる。
出力シフト段７０からのシフトされた出力電圧Ｖ3+及び
Ｖ3-は、出力レベルシフト段７０と協働して出力電圧Ｖ
out+及びＶout-を発生し、バイクワッドフィルタ１０に
低い出力インピーダンスを与える装置２２２及び２２６
よりなる出力低インピーダンスバッファ８０を介してさ
らに送出される。
【００２２】図２及び３を参照するに、相互コンダクタ
ンス段４０は、共通エミッタＮＰＮ形装置対２１０及び
２１６よりなり、装置対２１０及び２１６が共通ベース
ＮＰＮ形装置対２０８及び２１４よりなるカスコード段
５０をエミッタ結合対する。相互コンダクタンス段４０
は、その抵抗値が２ＲE であり、共通エミッタＮＰＮ形
装置対２１０及び２１６の共通エミッタを接続するエミ
ッタ抵抗２１８よりなる。負荷段６０は、その各々の抵
抗値はＲL であり、各々が高い方の共通電圧と、カスコ
ード段５０の共通ベースＮＰＮ形装置２０８及び２１４
のコレクタとの間に接続された抵抗対２１２及び２０６
よりなる。その抵抗値ＲE は抵抗値ＲLと実質的に同じ
値であり、これにより、単位利得フォロワの利得の値は
実質的に１である。入力電圧シフト段３０は、共通コレ
クタ−共通エミッタＮＰＮ形装置対２０２及び２０４よ
りなり、ここで、共通コレクタは高い方の共通電圧に接
続され、共通エミッタは低い方の共通電圧に接続され
る。正及び負の差動入力信号は各々が共通コレクタ−共
通エミッタＮＰＮ形装置２０２及び２０４の一方により
受けられ、ここで、各々のシフトされた入力電圧は、相
互コンダクタンス段４０のＮＰＮ形装置２１０及び２１
６の各々のベースに入力する共通コレクタ共通エミッタ
ＮＰＮ形装置２０２及び２０４の各々のエミッタから発
生される。出力バッファ段８０は、共通エミッタが低い
方の直流電圧に接続された共通エミッタＮＰＮ形装置対
２２２及び２２６よりなる。出力電圧シフト段７０は、
共通コレクタが高い方の直流電圧に接続された共通コレ
クタＮＰＮ形装置対２２０及び２２４よりなる。出力バ
ッファ段８０の共通ＮＰＮ形装置対２２２及び２２６の
各々は、出力電圧シフト段７０の共通コレクタＮＰＮ形
装置対２２０及び２２４の一方のエミッタフォロワであ
る。負荷段６０の抵抗対２０６及び２１２の各々は、高
い方の共通直流電圧と、出力電圧シフト段７０の共通コ
レクタＮＰＮ形装置２２０及び２２４の各々のベースと
の間に並列に接続される。正及び負の差動出力信号の各
々は、出力バッファ段８０の共通エミッタＮＰＮ形装置
対２２２及び２２６の各々のエミッタから発生される。
ンス段４０は、共通エミッタＮＰＮ形装置対２１０及び
２１６よりなり、装置対２１０及び２１６が共通ベース
ＮＰＮ形装置対２０８及び２１４よりなるカスコード段
５０をエミッタ結合対する。相互コンダクタンス段４０
は、その抵抗値が２ＲE であり、共通エミッタＮＰＮ形
装置対２１０及び２１６の共通エミッタを接続するエミ
ッタ抵抗２１８よりなる。負荷段６０は、その各々の抵
抗値はＲL であり、各々が高い方の共通電圧と、カスコ
ード段５０の共通ベースＮＰＮ形装置２０８及び２１４
のコレクタとの間に接続された抵抗対２１２及び２０６
よりなる。その抵抗値ＲE は抵抗値ＲLと実質的に同じ
値であり、これにより、単位利得フォロワの利得の値は
実質的に１である。入力電圧シフト段３０は、共通コレ
クタ−共通エミッタＮＰＮ形装置対２０２及び２０４よ
りなり、ここで、共通コレクタは高い方の共通電圧に接
続され、共通エミッタは低い方の共通電圧に接続され
る。正及び負の差動入力信号は各々が共通コレクタ−共
通エミッタＮＰＮ形装置２０２及び２０４の一方により
受けられ、ここで、各々のシフトされた入力電圧は、相
互コンダクタンス段４０のＮＰＮ形装置２１０及び２１
６の各々のベースに入力する共通コレクタ共通エミッタ
ＮＰＮ形装置２０２及び２０４の各々のエミッタから発
生される。出力バッファ段８０は、共通エミッタが低い
方の直流電圧に接続された共通エミッタＮＰＮ形装置対
２２２及び２２６よりなる。出力電圧シフト段７０は、
共通コレクタが高い方の直流電圧に接続された共通コレ
クタＮＰＮ形装置対２２０及び２２４よりなる。出力バ
ッファ段８０の共通ＮＰＮ形装置対２２２及び２２６の
各々は、出力電圧シフト段７０の共通コレクタＮＰＮ形
装置対２２０及び２２４の一方のエミッタフォロワであ
る。負荷段６０の抵抗対２０６及び２１２の各々は、高
い方の共通直流電圧と、出力電圧シフト段７０の共通コ
レクタＮＰＮ形装置２２０及び２２４の各々のベースと
の間に並列に接続される。正及び負の差動出力信号の各
々は、出力バッファ段８０の共通エミッタＮＰＮ形装置
対２２２及び２２６の各々のエミッタから発生される。
【００２３】従って、上記の完全に差動的なフィルタ１
０内の単位利得フォロワ２００を利用することにより、
広帯域かつ高周波数の応用に組み込み得る本発明による
装置を開示する。帯域幅の制限と、ノイズ抑制率の不足
と、入出力インピーダンスの不整合とを含む従来技術で
直面する問題点は、本発明により解決される。広帯域動
作レンジを得るための上記のカスコード単位利得フィル
タ１０の回路技術には幾つかの利点がある。フィルタの
利得は、負荷抵抗と負帰還抵抗との比、即ち、Ｒ1 ／Ｒ
e を使用することにより微妙に調整することが可能であ
る。Ｒ 1 とＲe の抵抗値を調整することにより、単位値
１に非常に近い利得が得られる。ミラー効果により生ず
る寄生容量は、共通ベースを使用することにより除去さ
れる。フィルタの動作速度を制限する回路の極は、非常
に高い周波数に設定される。かかる極は、典型的なバイ
ポーラ接合形トランジスタ（ＢＪＴ）に対しおよそ７Ｇ
Ｈｚであるトランジスタの単位利得周波数、或いは、以
下の式、即ち、 Ｆt ＝１／（Ｒout Ｃout ) により負荷抵抗から発生させることが可能であり、ここ
で、Ｆt は負荷抵抗Ｒou t 及び出力キャパシタＣout か
ら発生される一つの極の周波数の値である。さらに、出
力抵抗とキャパシタを適切に選ぶことにより、非常に高
い周波数を極Ｆtの周波数として発生させ得る。かくし
て、回路設計者は、このフィルタが提供されるべき通信
又はディジタル信号処理システムに対し最適的に調整し
得る広帯域単位利得ＢＪＴバイクワッドフィルタの設計
に多大な柔軟性が得られる。
０内の単位利得フォロワ２００を利用することにより、
広帯域かつ高周波数の応用に組み込み得る本発明による
装置を開示する。帯域幅の制限と、ノイズ抑制率の不足
と、入出力インピーダンスの不整合とを含む従来技術で
直面する問題点は、本発明により解決される。広帯域動
作レンジを得るための上記のカスコード単位利得フィル
タ１０の回路技術には幾つかの利点がある。フィルタの
利得は、負荷抵抗と負帰還抵抗との比、即ち、Ｒ1 ／Ｒ
e を使用することにより微妙に調整することが可能であ
る。Ｒ 1 とＲe の抵抗値を調整することにより、単位値
１に非常に近い利得が得られる。ミラー効果により生ず
る寄生容量は、共通ベースを使用することにより除去さ
れる。フィルタの動作速度を制限する回路の極は、非常
に高い周波数に設定される。かかる極は、典型的なバイ
ポーラ接合形トランジスタ（ＢＪＴ）に対しおよそ７Ｇ
Ｈｚであるトランジスタの単位利得周波数、或いは、以
下の式、即ち、 Ｆt ＝１／（Ｒout Ｃout ) により負荷抵抗から発生させることが可能であり、ここ
で、Ｆt は負荷抵抗Ｒou t 及び出力キャパシタＣout か
ら発生される一つの極の周波数の値である。さらに、出
力抵抗とキャパシタを適切に選ぶことにより、非常に高
い周波数を極Ｆtの周波数として発生させ得る。かくし
て、回路設計者は、このフィルタが提供されるべき通信
又はディジタル信号処理システムに対し最適的に調整し
得る広帯域単位利得ＢＪＴバイクワッドフィルタの設計
に多大な柔軟性が得られる。
【００２４】現在の望ましい実施例に関して本発明の説
明を行っているが、かかる実施例の説明は本発明を限定
するものではないことを理解する必要がある。上記の開
示に基づいて種々の代替と変形が当業者にとって疑いな
く明らかとなるであろう。従って、特許請求の範囲の記
載は本発明の真の精神と目的の範囲内において全ての代
替と変形を含むことが理解されるべきである。
明を行っているが、かかる実施例の説明は本発明を限定
するものではないことを理解する必要がある。上記の開
示に基づいて種々の代替と変形が当業者にとって疑いな
く明らかとなるであろう。従って、特許請求の範囲の記
載は本発明の真の精神と目的の範囲内において全ての代
替と変形を含むことが理解されるべきである。
【００２５】
【発明の効果】本発明の完全に差動的な非演算増幅器に
基づく正帰還形のＢＪＴバイクワッドフィルタによれ
ば、周波数適用のための外付け部品を必要とせず、精度
良く調整することが可能な負荷と負帰還抵抗との比によ
り１に非常に近い値の利得が発生され、共通エミッタ及
び共通ベース段がミラー寄生容量を低減し、フィルタの
動作速度を制限する回路の極が高帯域幅の通信ネットワ
ークにおける応用に適当な非常に高い周波数に設定され
る利点がある。
基づく正帰還形のＢＪＴバイクワッドフィルタによれ
ば、周波数適用のための外付け部品を必要とせず、精度
良く調整することが可能な負荷と負帰還抵抗との比によ
り１に非常に近い値の利得が発生され、共通エミッタ及
び共通ベース段がミラー寄生容量を低減し、フィルタの
動作速度を制限する回路の極が高帯域幅の通信ネットワ
ークにおける応用に適当な非常に高い周波数に設定され
る利点がある。
【図１】本発明による完全に差動的な非演算増幅器に基
づく正帰還形のＢＪＴバイクワッドフィルタの回路構成
の略構成図である。
づく正帰還形のＢＪＴバイクワッドフィルタの回路構成
の略構成図である。
【図２】本発明の望ましい一実施例による完全に差動的
な非演算増幅器に基づく正帰還形のＢＪＴバイクワッド
フィルタの回路構成図である。
な非演算増幅器に基づく正帰還形のＢＪＴバイクワッド
フィルタの回路構成図である。
【図３】本発明による完全に差動的な非演算増幅器に基
づく正帰還形のＢＪＴバイクワッドフィルタの機能的な
ブロック図である。
づく正帰還形のＢＪＴバイクワッドフィルタの機能的な
ブロック図である。
１０ バイクワッドフイルタ １２，１４ 正帰還路 １６，１８ キャパシタ ２０，２００ 単位利得フォロワ ２２，２４ 入力路 ３０ レベルシフト回路 ４０ 相互コンダクタンス段 ５０ カスコード段 ６０ 負荷段 ７０ 出力シフト段 ８０ 出力低インピーダンスバッファ ２０２，２０４，２０８，２１０，２１４，２１６，２
２０，２２２，２２４ ，２２６ 装置 ２０６，２１２，２１８ 抵抗 Ｒ１，Ｒ２ 抵抗対 Ｃ1/2 寄生容量
２０，２２２，２２４ ，２２６ 装置 ２０６，２１２，２１８ 抵抗 Ｒ１，Ｒ２ 抵抗対 Ｃ1/2 寄生容量
フロントページの続き (72)発明者 ユー ディアーン ワン 台湾 シンチュ クアン−フー・ロード セク１ レーン385 ナンバー14 １ エフ (56)参考文献 特開 昭63−136707（ＪＰ，Ａ) 特開 平５−22077（ＪＰ，Ａ) 特開 平５−335838（ＪＰ，Ａ) 特開 平４−144307（ＪＰ，Ａ) 米国特許4509019（ＵＳ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H03H 11/04 - 11/14 H03H 3/45
Claims (8)
- 【請求項１】 完全に差動的な非演算増幅器に基づくバ
イポーラ接合形トランジスタ（ＢＪＴ）バイクワッドフ
ィルタにおいて、 正及び負の差動入力信号を受け、正及び負の差動出力信
号を発生する単位利得フォロワと、 該正の出力信号を帰還して該正の入力信号として供給す
る第１の正帰還路と、該負の出力信号を帰還して該負の
入力信号として供給する第２の正帰還路とにより構成さ
れ、 該第１の正帰還路はそこに直列に接続された第１のキャ
パシタを含み、該第２の正帰還路はそこに直列に接続さ
れた第２のキャパシタを含み、ここで、該第１及び該第
２のキャパシタは実質的に同じ容量であり、 該単位利得フォロワは、 該正及び負の入力信号の電圧レベルを受け、シフトする
入力電圧シフト段と、 該入力電圧シフト段からの該シフトされた電圧を正及び
負の電流出力に変換する相互コンダクタンス段と、 正及び負のカスコード化された電流出力を発生させるた
めに、該相互コンダクタンス段によって変換された該正
及び負の電流出力を受け、該受けられた正及び負の電流
出力を帯域幅に応じて処理するカスコード段と、正及び負の負荷電圧を発生するために該カスコード化さ
れた電流出力を受ける負荷段と、 正及び負のシフトされた出力電圧を発生するために該負
荷電圧を受けシフトする出力電圧シフト段と、 該バイクワッドフィルタに低い出力インピーダンスを与
えるために該出力電圧シフト段から該シフトされた出力
電圧を受け、正及び負の出力電圧を発生する出力バッフ
ァ段とよりなる完全に差動的なフォロワである、ＢＪＴ
バイクワッドフィルタ。 - 【請求項２】 前記相互コンダクタンス段は共通ベース
ＮＰＮ形装置対よりなる前記カスコード段をエミッタ結
合対する共通エミッタＮＰＮ形装置対よりなる請求項１
記載のＢＪＴバイクワッドフィルタ。 - 【請求項３】 前記相互コンダクタンス段は、２ＲE の
抵抗値を有し、前記共通エミッタＮＰＮ形装置の前記共
通エミッタを接続するエミッタ抵抗よりなり、 前記負荷段は、その各々がＲL の抵抗値を有し、各々が
前記高い方の共通電圧と前記カスコード段の前記共通ベ
ースＮＰＮ形装置のコレクタとの間に接続された抵抗対
よりなり、 該抵抗値ＲE は実質的に該抵抗値ＲL と同じ値であり、
それにより、前記単位利得フォロワの利得の値は実質的
に１である、請求項２記載のＢＪＴバイクワッドフィル
タ。 - 【請求項４】 前記入力電圧シフト段は共通コレクタ−
共通エミッタＮＰＮ形装置対よりなり、ここで、該共通
コレクタは前記高い方の共通電圧に接続され、該共通エ
ミッタは前記低い方の共通電圧に接続され、 前記正及び負の差動入力信号は各々該共通コレクタ−共
通エミッタＮＰＮ形装置の一方のエミッタにより受けら
れ、ここで、前記シフトされた入力電圧の各々は、前記
相互コンダクタンス段のＮＰＮ形装置の各々のベースに
入力する該共通コレクタ−共通エミッタＮＰＮ形装置の
各々のエミッタから発生される、請求項３記載のＢＪＴ
バイクワッドフィルタ。 - 【請求項５】 前記出力バッファ段は前記低い方の直流
電圧に接続された共通エミッタを有する共通エミッタＮ
ＰＮ形装置対よりなり、 前記出力電圧シフト段は前記高い方の直流電圧に接続さ
れた共通コレクタを有する共通コレクタＮＰＮ形装置対
よりなり、 該出力バッファ段の該共通ＮＰＮ形装置対の各々は、該
出力電圧シフト段の該共通コレクタＮＰＮ形装置対の一
方のエミッタフォロワである、請求項４記載のＢＪＴバ
イクワッドフィルタ。 - 【請求項６】 前記負荷段の前記抵抗対の各々は、前記
高い方の共通直流電圧と前記出力電圧シフト段の前記共
通コレクタＮＰＮ形装置の各々のベースの間に並列に接
続されている請求項５記載のＢＪＴバイクワッドフィル
タ。 - 【請求項７】 前記正及び負の差動出力信号の各々は、
前記出力バッファ段の前記共通エミッタＮＰＮ形装置対
の各々のエミッタから発生される請求項６記載のＢＪＴ
バイクワッドフィルタ。 - 【請求項８】 完全に差動的な非演算増幅器に基づくバ
イポーラ接合形トランジスタ（ＢＪＴ）バイクワッドフ
ィルタにおいて、 正及び負の差動入力信号を受け、正及び負の差動出力信
号を発生する単位利得フォロワと、 該正の出力信号を帰還して該正の入力信号として供給す
る第１の正帰還路及び該負の出力信号を帰還して該負の
入力信号として供給する第２の正帰還路とにより構成さ
れ、 該第１の正帰還路はそこに直列に接続された第１のキャ
パシタを含み、該第２の正帰還路はそこに直列に接続さ
れた第２のキャパシタを含み、ここで該第１及び該第２
のキャパシタは実質的に同じ容量であり、 該単位利得フォロワは、一定の直流電流源を介して高い
方の共通直流電圧と低い方の共通直流電圧の間に接続さ
れた複数のバイポーラＮＰＮ形装置と抵抗を更に有し、 該単位利得フォロワは、 該正及び負の入力信号の電圧レベルを受けシフトする入
力電圧シフト段と、 該入力電圧シフト段からの該シフトされた電圧を正及び
負の電流出力に変換する相互コンダクタンス段と、 正及び負のカスコード化された電流出力を発生させるた
めに、該相互コンダクタンス段によって変換された該正
及び負の電流出力を受け、該受けられた正及び負の電流
出力を帯域幅に応じて処理するカスコード段と、 正及び負の負荷電圧を発生するために該カスコード化さ
れた電流出力を受ける負荷段と、 正及び負のシフトされた出力電圧を発生するために該負
荷電圧を受けシフトする出力電圧シフト段と、 該バイクワッドフィルタに低い出力インピーダンスを与
えるために該出力電圧シフト段から該シフトされた出力
電圧を受け、正及び負の出力電圧を発生する出力バッフ
ァ段とよりさらになる完全に差動的なフォロワである、
ＢＪＴバイクワッドフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6234903A JP2809994B2 (ja) | 1994-09-29 | 1994-09-29 | 完全に差動的な非演算増幅器に基づく正帰還形のバイポーラ接合形トランジスタバイクワッドフィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6234903A JP2809994B2 (ja) | 1994-09-29 | 1994-09-29 | 完全に差動的な非演算増幅器に基づく正帰還形のバイポーラ接合形トランジスタバイクワッドフィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08116223A JPH08116223A (ja) | 1996-05-07 |
| JP2809994B2 true JP2809994B2 (ja) | 1998-10-15 |
Family
ID=16978112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6234903A Expired - Fee Related JP2809994B2 (ja) | 1994-09-29 | 1994-09-29 | 完全に差動的な非演算増幅器に基づく正帰還形のバイポーラ接合形トランジスタバイクワッドフィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2809994B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3748263B2 (ja) | 2003-06-25 | 2006-02-22 | 沖電気工業株式会社 | 広帯域増幅器 |
| JP4917570B2 (ja) * | 2008-05-29 | 2012-04-18 | 日本電信電話株式会社 | 差動増幅回路 |
| WO2012032736A1 (ja) * | 2010-09-10 | 2012-03-15 | 旭化成エレクトロニクス株式会社 | 増幅回路 |
| JP7387855B1 (ja) * | 2022-11-15 | 2023-11-28 | 株式会社フジクラ | 電力増幅装置 |
-
1994
- 1994-09-29 JP JP6234903A patent/JP2809994B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08116223A (ja) | 1996-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5734294A (en) | Large swing wide band high order programmable active filters | |
| EP0234655B1 (en) | Transconductance amplifier | |
| GB2280999A (en) | Transconductance amplifiers | |
| CA2003401C (en) | Amplifier circuit using feedback load | |
| US5418492A (en) | Fully differential non-op-amp-based positive feedback BJT biquad filter | |
| EP0352790A2 (en) | Integrator and active filter including integrator with simple phase compensation | |
| US5708391A (en) | High frequency differential filter with CMOS control | |
| US5469092A (en) | Electronic circuit including means for reflecting signal current and feed forward means for compensating operational speed thereof | |
| JP3579286B2 (ja) | アクティブフィルタ回路 | |
| EP0652635B1 (en) | A differential gain stage for use in standard bipolar ECL processes | |
| JP2809994B2 (ja) | 完全に差動的な非演算増幅器に基づく正帰還形のバイポーラ接合形トランジスタバイクワッドフィルタ | |
| EP1811662B1 (en) | A lowpass biquad VGA filter | |
| US6268769B1 (en) | Operational amplifier | |
| JPH02295209A (ja) | Ｆｔダブラ差動増幅器 | |
| US4853651A (en) | Delay circuit with all-pass network | |
| US4518878A (en) | "All-pass" filter circuit including an integrable band-pass filter circuit | |
| US5859566A (en) | Electronic circuit comprising complementary transconductors for filters and oscillators | |
| EP0696846B1 (en) | High-pass filter structure with programmable zeros | |
| KR19980079906A (ko) | 네가티브 증폭기 회로 | |
| JP3874649B2 (ja) | 平衡回路 | |
| GB2219162A (en) | Differential amplifier with high output impedance stage | |
| JP3410776B2 (ja) | 直交信号発生回路 | |
| Carlosena et al. | On the search for a" universal" active element | |
| JPH04180405A (ja) | フィルタ回路 | |
| JPH06152318A (ja) | フィルタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080731 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090731 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090731 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090731 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100731 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110731 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |