JP3579286B2 - アクティブフィルタ回路 - Google Patents
アクティブフィルタ回路 Download PDFInfo
- Publication number
- JP3579286B2 JP3579286B2 JP06458399A JP6458399A JP3579286B2 JP 3579286 B2 JP3579286 B2 JP 3579286B2 JP 06458399 A JP06458399 A JP 06458399A JP 6458399 A JP6458399 A JP 6458399A JP 3579286 B2 JP3579286 B2 JP 3579286B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- current amplifier
- terminal
- mos transistor
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 27
- 238000010586 diagram Methods 0.000 description 28
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 3
- 102220543961 RBPJ-interacting and tubulin-associated protein 1_M12A_mutation Human genes 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 102220565243 L-lactate dehydrogenase A-like 6A_M11A_mutation Human genes 0.000 description 1
- 102220556385 V-set and transmembrane domain-containing protein 1_M13A_mutation Human genes 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45098—PI types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
- H03H11/0472—Current or voltage controlled filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45652—Indexing scheme relating to differential amplifiers the LC comprising one or more further dif amp stages, either identical to the dif amp or not, in cascade
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Networks Using Active Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、アナログ信号処理に広く用いられるアクティブフィルタ回路に係り、特にＭＯＳトランジスタＩＣ回路に適用されるアクティブフィルタ回路に関する。
【０００２】
【従来の技術】
所望の周波数特性を得るＩＣ内蔵のアクティブフィルタとして、電流出力の差動増幅器で構成される可変ＧＭアンプが用いられてきた。例えば、バイカッド型もしくはその変形型のアクティブフィルタ回路に上記可変ＧＭアンプを適用することによって各種のフィルタを構成することができる。
【０００３】
図１２は、従来のＧＭアンプを用いた信号除去フィルタ（ＴＲＡＰ）の構成を示す回路図である。可変ＧＭアンプ２１、２２が設けられている。ＧＭアンプ２１の出力端子とＧＭアンプ２２の非反転入力端子の接続点と接地点との間にコンデンサＣ３１が挿入されている。ＧＭアンプ２１の非反転入力端子とＧＭアンプ２２の出力端子の間にコンデンサＣ３２が挿入されている。ＧＭアンプ２２の出力端子は、バッファ２３を介してＧＭアンプ２１の反転入力端子及びこのフィルタ回路の選択度Ｑを制御するバッファ回路２４を介してＧＭアンプ２２の反転入力端子に接続されている。ＧＭアンプ２１，２２には所望の周波数特性を得るための制御信号が供給される。ＧＭアンプ２１の非反転入力端子にフィルタの入力信号Ｘが供給され、ＧＭアンプ２２の出力は、バッファ２３を介してフィルタの出力信号Ｙとなる。
【０００４】
上記構成において、入力信号Ｘに対する出力信号Ｙの伝達関数は次式で表わされる（ただし、ｓはｊω、ｇｍ１，２は各ＧＭアンプ２１，２２のコンダクタンス、Ｃ３１，Ｃ３２は各コンデンサＣ３１，Ｃ３２の静電容量）。
【０００５】
【数１】
【０００６】
（１−１）式より明らかに可変ＧＭアンプそれぞれのトランスコンダクタンスｇｍ１，ｇｍ２を制御することにより、所望の周波数特性を得ることができる。ここでは説明を簡素化するためフィルタのＱを固定としている。
【０００７】
図１３は、上記図１２の可変ＧＭアンプに一般に用いられる具体的な回路構成を示す回路図である。差動対トランジスタＱ１，Ｑ２のそれぞれのベースは非反転入力、反転入力となる。ベースが電圧源ＶＢに繋がるトランジスタＱ３，Ｑ４は電圧電流変換部であり、各コレクタは電源Ｖｃｃに接続され、各エミッタがトランジスタＱ１，Ｑ２それぞれのコレクタに接続されている。トランジスタＱ１，Ｑ２の各エミッタは電流変換係数を決める抵抗Ｒを介して接続されると共に、定電流Ｉ１の各定電流源を介して接地されている。
【０００８】
出力制御系のトランジスタＱ５，Ｑ６の各ベースはそれぞれトランジスタＱ２，Ｑ１の各エミッタに接続されている。トランジスタＱ５，Ｑ６の両エミッタは定電流Ｉ２の電流源を介して接地されている。トランジスタＱ５，Ｑ６のコレクタは差動電流出力となる。
【０００９】
上記構成の回路は基本的なギルバート回路であり、入力Ｖｉ から出力電流Ｉｏ（＝Ｉ５−Ｉ６）までの伝達関数は次式で表わせる（Ｉ１ ，Ｉ２ は図中Ｉ１，Ｉ２の電流値）。
【数２】
【００１０】
（２−１）式から明らかなように、図１３の回路のｇｍは次式で表わせる。
【数３】
【００１１】
（３−１）式から明らかに、ｇｍは電流Ｉ１ ，Ｉ２ の比により制御される。
【００１２】
上記の説明からＩ１を固定電流とし、Ｉ２を可変電流として図１２の構成の制御信号を図１３のＩ２に置き換えれば、フィルタの周波数特性が可変となる。
【００１３】
ところで、上記従来の可変ＧＭアンプはバイポーラトランジスタのダイオード特性を活かして、入力信号を圧縮、伸張して信号を伝送していく構成をとっている。このため、次のような問題があげられる。
【００１４】
まず、ノイズ性能の問題を考える。図１３の場合、トランジスタＱ１，Ｑ２ならびにＱ３，Ｑ４で構成される差動回路により入力信号が圧縮され、トランジスタＱ５，Ｑ６により伸張される。
【００１５】
ここで、上記回路の支配的なノイズはトランジスタＱ３，Ｑ４ならびにＱ５，Ｑ６のショット・ノイズである。そのため、圧縮された入力信号に対して発生したショット・ノイズが付加され、結果としてノイズ性能を悪化させる。さらに、各トランジスタのベース内部抵抗（ｒｂｂ’）の熱雑音も無視できない程度のノイズを発生する。
【００１６】
上記ノイズ性能を改善する方法として、一般に以下の２点がある。
（１）電流Ｉ１，Ｉ２を増やし、入力変換ノイズを減少させる。すなわち、入出力のダイナミックレンジを増やし、等価的にＳ／Ｎを改善する。
（２）トランジスタのベース面積を増やし、ｒｂｂ’を減少させノイズ性能を改善する。
【００１７】
上記２点の改善策により、ノイズ性能はある程度の改善は見込まれる。しかし、このような改善策を実施すれば、必然的に電流消費の増加を招く。また、電流を増加させることにより、使用するトランジスタはある程度の大きさが必要となる。また、ｒｂｂ’を小さくするためにはより大きなトランジスタを用いなければならなくなる。よって、素子面積の増大を招く。
【００１８】
上述のように一般に、フィルタ回路は、使用する用途により要求される周波数特性を満足すること以外にノイズ性能も重視される。さらに近年のＩＣの多機能化、高性能化に伴い、フィルタ回路は、低消費電力や高集積率が非常に強く要求されている。
【００１９】
従来の可変ＧＭアンプを用いた場合には、ノイズ性能向上を含めたフィルタ性能を向上させることと、消費電力の低減ならびに集積率の向上を両立させることは困難である。
【００２０】
【発明が解決しようとする課題】
一方、差動増幅器をＭＯＳトランジスタ回路で構成することを考える。ＭＯＳトランジスタを使用することにより、低消費電力及び高集積率が期待できる。
図１４は、ＭＯＳトランジスタで構成された差動増幅器を示す回路図である。ゲートに差動入力が供給されるＮチャネルＭＯＳトランジスタＭ４１，Ｍ４２のソースは共通に定電流源Ｉｏを介して接地されている。ＰチャネルＭＯＳトランジスタＭ４３，Ｍ４４のソースは共通に電源に接続され、それぞれのドレインは上記各トランジスタＭ４１，Ｍ４２のドレインに接続されている。ＭＯＳトランジスタＭ４３，Ｍ４４は、その各ゲートが共通にトランジスタＭ４３のドレインに接続され、カレントミラー回路を構成している。トランジスタＭ４２，Ｍ４４のドレイン接続点から電流出力Ｉｏｕｔを得る。
【００２１】
上記構成の回路はＭＯＳトランジスタの特性により、図１４の各所の電流ｉ１１、ｉ１２、電圧Ｖ１ 、Ｖ２ 、Ｖｍ 、任意のコンダクタンスｇを用いると、
ｉ１１＝ｇ（Ｖ１ −Ｖｍ −Ｖｔｈ）２ 、ｉ１２＝ｇ（Ｖ２ −Ｖｍ −Ｖｔｈ）２ 、
ｉ１１＋ｉ１２＝Ｉｏ（定電流）で与えられるから、
ΔＶ＝Ｖ１ −Ｖ２ ，ｉｏｕｔ ＝ｉ１１−ｉ１２として、出力電流は次式で表わされる。
【００２２】
【数４】
【００２３】
（４−１）式から分かるように、出力電流ｉｏｕｔ は、入力ΔＶに対してリニアではなく２次歪みが生じる。従って、ＭＯＳトランジスタ回路による差動増幅器を含んだフィルタを構成しても、歪みが生じ易く、何らかの対策が必要である。
【００２４】
本発明は上記事情を考慮してなされたものであり、その課題は、従来の差動増幅器構成より回路規模が縮小でき、ＭＯＳトランジスタ回路に有効で、歪みの少ない、かつノイズ性能に対し有利なアクティブフィルタ回路を提供することにある。
【００２５】
【課題を解決するための手段】
本発明のアクティブフィルタ回路の第１の態様は、一つの入力端子と一つの出力端子を備え、かつコンダクタンスを制御するための端子を少なくとも一つ設けたＭＯＳトランジスタ回路構成の第１の電流アンプと、一方電極が前記第１の電流アンプの入力端子に接続される第１のコンデンサと、一つの入力端子と一つの出力端子を備え、かつコンダクタンスを制御するための端子を少なくとも一つ設け、前記入力端子が前記第１の電流アンプの出力端子に接続され、前記出力端子が前記第１の電流アンプの入力端子に接続されるＭＯＳトランジスタ回路構成の第２の電流アンプと、一方電極が前記第１の電流アンプの出力端子と前記第２の電流アンプの入力端子との接続点に接続される第２のコンデンサとを具備し、前記第１の電流アンプは、電流インバータ回路で構成され、前記電流インバータ回路は、ソース接地でゲートが共通の２つのＭＯＳトランジスタと、この２つのＭＯＳトランジスタそれぞれのドレイン電流を供給するカレントミラー回路構成の電流源と、前記２つのＭＯＳトランジスタの一方のドレイン電流路に直列に接続された前記コンダクタンスを制御するためのＭＯＳトランジスタとを設け、前記２つのＭＯＳトランジスタの一方のドレイン及び共通のゲートに入力電流を供給し、前記２つのＭＯＳトランジスタの他方のドレインから出力電流を得ることを特徴とする。
本発明のアクティブフィルタ回路の第２の態様は、一つの入力端子と一つの出力端子を備え、かつコンダクタンスを制御するための端子を少なくとも一つ設けたＭＯＳトランジスタ回路構成の第１の電流アンプと、一方電極が前記第１の電流アンプの入力端子に接続される第１のコンデンサと、一つの入力端子と一つの出力端子を備え、かつコンダクタンスを制御するための端子を少なくとも一つ設け、前記入力端子が前記第１の電流アンプの出力端子に接続され、前記出力端子が前記第１の電流アンプの入力端子に接続されるＭＯＳトランジスタ回路構成の第２の電流アンプと、一方電極が前記第１の電流アンプの出力端子と前記第２の電流アンプの入力端子との接続点に接続される第２のコンデンサとを具備し、前記第１のコンデンサの他方電極に入力信号が供給され、前記第１の電流アンプの出力信号と前記入力信号とが足し合わされる、１つ以上のＭＯＳトランジスタによって構成される加算回路を具備したことを特徴とする。
【００２６】
本発明によれば、ＭＯＳトランジスタ回路構成の電流アンプは、一つの入力端子と一つの出力端子を備え、圧縮・伸張を繰り返す差動増幅器構成を使わない。少ない素子数で、ＭＯＳトランジスタの性質から得られるインピーダンスを利用して信号伝送することから、ノイズに対しても有利である。
【００２７】
【発明の実施の形態】
図１は、本発明の第１の実施形態に係るアクティブフィルタの構成を示す回路図である。電流アンプＧＭ１は、ＭＯＳトランジスタ回路からなるシングル構成の反転アンプであり、一つの入力端子１ａと一つの出力端子２ａを備え、かつコンダクタンスを制御するための制御信号ａが与えられる端子３ａが設けられている。電流アンプＧＭ１の入力端子１ａにはコンデンサＣ１の一方電極が接続されている。
【００２８】
また、電流アンプＧＭ２は、ＭＯＳトランジスタ回路からなるシングル構成の同相アンプであり、一つの入力端子１ｂと一つの出力端子２ｂを備え、かつコンダクタンスを制御するための制御信号ｂが与えられる端子３ｂが設けられている。電流アンプＧＭ２の入力端子１ｂは電流アンプＧＭ１の出力端子２ａに接続されている。電流アンプＧＭ２の出力端子２ｂは電流アンプＧＭ１の入力端子１ａに接続されている。上記電流アンプＧＭ２の入力端子１ｂと電流アンプＧＭ１の出力端子２ａの接続点にはコンデンサＣ２の一方電極が接続されている。
【００２９】
電流アンプＧＭ１の入力端子１ａと接地間には抵抗Ｒが挿入されている。フィルタの入力信号Ｘは、コンデンサＣ１の他方電極に供給されると共に加算回路４に供給される。加算回路４は、１つ以上のＭＯＳトランジスタによって構成され、電流アンプＧＭ１の出力端子２ａからの出力信号と入力信号Ｘとが足し合わされる機能を有する。
【００３０】
上記電流アンプＧＭ２の出力端子２ｂからはフィルタの出力信号Ｙ１が得られる。上記電流アンプＧＭ１の出力端子２ａからはフィルタの出力信号Ｙ２が得られる。上記加算回路４の加算出力としてフィルタの出力信号Ｙ３が得られる。
【００３１】
上記図１の構成において、フィルタの入力信号Ｘからそれぞれの出力信号Ｙ１，Ｙ２及びＹ３への伝達関数を次式に示す（ただし、ｓはｊω、ｇｍ１，２は各電流アンプＧＭ１，２のコンダクタンス、Ｒは抵抗Ｒの抵抗、Ｃ１ Ｃ２ は各コンデンサＣ１，Ｃ２の静電容量）。
【００３２】
【数５】
【００３３】
上記において、（５−１）式はハイパス・フィルタ（ＨＰＦ）を、（５−２）式はバンドパス・フィルタ（ＢＰＦ）を表わす。また、（５−３）式は条件によってトラップ・フィルタ（ＴＲＡＰ：信号除去フィルタ）やオールパス・フィルタ（ＡＰＦ）となる。
【００３４】
上記図１の構成によれば、それぞれの制御信号ａ，ｂにより、アンプＧＭ１，２それぞれのコンダクタンスｇｍ１、ｇｍ２を変化させることにより、上記それぞれの式で表わされた伝達関数を変化させ、所望の周波数特性を得ることができる。
【００３５】
上記図１のフィルタ回路は従来の差動増幅器を用いた構成も考えられるが、素子数が多くなり、回路規模の増大は避けられない。すなわち、本来が差動入力であることから非反転入力もしくは反転入力をある基準電圧に固定して実質的にシングルに動作させる必要がある。この場合には別途基準電圧源が必要で、回路規模の増大は必須である。また、この基準電圧源のノイズがフィルタのノイズ性能に影響するため、設計には注意を要する。
【００３６】
上記不利益な点は、本発明によるＭＯＳトランジスタを利用した電流アンプＧＭ１，ＧＭ２を含む構成により解消する。以下、詳細に説明する。
【００３７】
図２は、図１の電流アンプＧＭ１の具体的構成例を示す回路図であり、電流インバータ回路を構成している。ソース接地の２つのＮチャネルＭＯＳトランジスタＭ２，Ｍ３はゲートが共通になっている。カレントミラー回路Ｃ−ＭＩＲは理想電流源であり、電源ＶＤＤに接続されＭＯＳトランジスタＭ２，Ｍ３それぞれのドレイン電流を供給する。ＭＯＳトランジスタＭ２のドレイン電流路にＭＯＳトランジスタＭ１が直列に接続されている。ＭＯＳトランジスタＭ１のゲートにはコンダクタンスを制御するための制御信号ＶＣ（ゲート制御電圧ＶＣ）が供給される。ＭＯＳトランジスタＭ２のドレイン及び共通のゲートに入力電流Ｉｉを供給し、ＭＯＳトランジスタＭ３のドレインから出力電流Ｉｏを得るようになっている。
【００３８】
上記構成において、入力電流Ｉｉは、トランジスタＭ２，Ｍ３で構成されるＮＭＯＳカレントミラー回路と理想電流源Ｃ−ＭＩＲとによって反転されて出力電流Ｉｏとなる。この回路の入力インピーダンスはＭＯＳトランジスタＭ２，Ｍ３で決まる。以下、式を用いて説明する。
【００３９】
【数６】
【００４０】
ここでｋは、ＭＯＳトランジスタのＷ／Ｌに比例した定数であり、Ｖｇｓ１ ，Ｖｇｓ２ は、ＭＯＳトランジスタＭ１，Ｍ２のゲート・ソース間電圧であり、Ｖｔ はＭＯＳトランジスタのスレッショルド電圧であり、ＶＣはＭＯＳトランジスタＭ１のゲート制御電圧である。
【００４１】
（６−１），（６−２），（６−３）式から、Ｉｉは次式となる。
【数７】
【００４２】
よって、（６−４）、（７−１）式からＩｉは以下のようになる。
【数８】
【００４３】
さらに（８−１）式からＶｇｓ２ は次式となる。
【数９】
【００４４】
よって、図２の回路の入力インピーダンスＺｉは以下の式で表わせる。
【数１０】
【００４５】
上記（１０−１）式から、明らかに図２の電流インバータ回路の入力インピーダンスは、制御電圧ＶＣにより制御されることが分かる。従って、図１の抵抗Ｒを図２の電流インバータ回路の入力インピーダンスに置き換えることができる。さらに、図２の電流出力Ｉｏは、トランジスタＭ３のドレインとカレントミラー回路Ｃ−ＭＩＲの出力ノードを接続したものであるので、高インピーダンスとなって電流アンプ（ＧＭ１）の出力となり得る。
【００４６】
すなわち、図２の電流インバータ回路を理想シンボルで置き換えると図３の概念図となる。これにより、明らかに図１の抵抗Ｒと電流アンプＧＭ１を構成し、抵抗Ｒは制御電圧ＶＣ（制御信号ａに相当する）により可変となり、その役割を果たす。
【００４７】
図４は、図１の電流アンプＧＭ２の具体的構成を示す回路図であり、電圧電流変換回路を構成している。上記図２と同様の素子を用いているので同一の符号を付す。すなわち、図２とは回路結線が異なり、ＭＯＳトランジスタＭ３は、そのゲートがＭＯＳトランジスタＭ２のドレインに接続されている。トランジスタＭ２のゲートには入力電圧Ｖｉが供給される。つまり、トランジスタＭ３は、トランジスタＭ２のゲート入力信号を反転した信号をゲート入力とする形態となっている。出力電流Ｉｏは、ＭＯＳトランジスタＭ２，Ｍ３のドレイン電流Ｉ１，Ｉ３の差を得る。
【００４８】
上記回路のコンダクタンスを式を用いて説明する。まず、電流Ｉ２，Ｉ３は次のように表わせる。式における表記は前記図２で説明したものに準ずる。なお、Ｖｇｓ３ は、ＭＯＳトランジスタＭ３のゲート・ソース間電圧である。
【００４９】
【数１１】
【００５０】
さらに、Ｖｇｓ３ は以下のように表わせる。
【数１２】
【００５１】
上記（１１−１），（１１−２），（１２−１）式より、Ｉ３は次式で表わせる。
【００５２】
【数１３】
よって、出力電流Ｉｏは次式で表わせる。
【数１４】
【００５３】
（１４−１）式から図４の電圧電流変換回路のコンダクタンスｇｍは、以下の式となる。
【数１５】
【００５４】
（１５−１）式から、図４の電圧電流変換回路のコンダクタンスは制御電圧ＶＣにより制御可能であることが分かる。制御電圧ＶＣは、ＧＭ２の制御信号ｂに相当する。
【００５５】
図５は、上記図２、図４に示した２つの回路構成を図１のＧＭ１，ＧＭ２に適用したアクティブフィルタの具体的回路図である。図２のＭＯＳトランジスタＭ１〜Ｍ３はＭ１Ａ〜Ｍ３Ａで示し、図４のＭＯＳトランジスタＭ１〜Ｍ３はＭ１Ｂ〜Ｍ３Ｂで示してある。制御電圧ＶＣに相当する制御信号ａ，ｂがそれぞれトラジスタＭ１Ａ，Ｍ１Ｂのゲートに供給される。ＧＭ１の入力端子１ａ、出力端子２ａ、制御信号端子３ａに相当するノードが示されている。ＧＭ２の入力端子１ｂ、出力端子２ｂ、制御信号端子３ｂに相当するノードが示されている。また、図３を参照して説明したように、抵抗Ｒに相当する部分も示した。
【００５６】
さらに、電源ＶＤＤ−接地電位間に直列に接続されたＮチャネルＭＯＳトランジスタＭ１Ｃ，Ｍ２Ｃにより加算回路４を構成している。入力信号Ｘは、トランジスタＭ２ＣとＭ１Ｃとで構成するソースフォロワを介して出力信号Ｙ３を得る。また、トランジスタＭ１Ｂのソースから出力される出力信号Ｙ２をトランジスタＭ１Ｃのゲートで受け電圧電流変換する。
【００５７】
すなわち、上記電圧電流変換された出力信号Ｙ２はトランジスタＭ２Ｃのソースを負荷として電圧変換され、出力信号Ｙ３を得る。このときの出力信号Ｙ２からＹ３への利得Ｙ３ｇはトランジスタＭ２ＣとＭ１ＣのＷ／Ｌ比で決まる。これを次式で表わす。
【００５８】
【数１６】
【００５９】
よって、出力信号Ｙ３には入力信号Ｘと（１６−１）式で表わせる信号を足したものが得られる。このように加算回路４は、非常に簡単な２個のトランジスタ（Ｍ１Ｃ，Ｍ２Ｃ）で構成することができる。これにより、素子規模の縮小に寄与する。
【００６０】
上記実施形態によれば、差動増幅器構成を用いないＭＯＳトランジスタによる回路で構成され、従来のバイポーラ技術で構成される電流アンプに比べて略半分の素子数でフィルタが構成できる。
【００６１】
また、従来技術のように信号の圧縮・伸張を繰り返すのではなく、上記（８−１）式や（１３−１）式で明らかなように、ＭＯＳトランジスタの性質から得られるインピーダンスを利用し、信号伝送する。この結果、ノイズ性能に関しても有利な構成といえる。さらに、素子数半減の効果によってもノイズ性能を改善している。
【００６２】
次に、本発明の具体的な応用例として、図５の構成のフィルタに関し、出力信号Ｙ３をトラップ・フィルタ（ＴＲＡＰ）として用いる場合について説明する。
【００６３】
はじめに再度伝達関数を考察する。出力信号Ｙ３をトラップとして用いる場合、上記（５−２）式の分子を操作すればよい。すなわち、以下の関係式を成立させればよい。
【００６４】
【数１７】
【００６５】
ここで、素子の相対誤差を考慮し、（１７−１）式におけるコンデンサＣ１とＣ２を同じ容量値とする。この時、Ｒとｇｍ１の関係は次のようになる。
【数１８】
【００６６】
図６は、以上の関係を考慮して設計したＴＶ映像信号の輝度信号処理に用いられる色信号除去フィルタ（Ｃ−ＴＲＡＰ）のシミュレーション結果を示す特性曲線図である。
【００６７】
図７は、図１２で示す従来技術でのフィルタ（ＴＲＡＰ）と本発明のフィルタ（ＴＲＡＰ）のノイズ周波数特性を示す特性曲線図である。ここで、トラップ周波数はＰＡＬ方式の色信号周波数、４．４３ＭＨｚとしている。
【００６８】
上記特性曲線で示す結果からも明らかなように、本発明におけるフィルタの方がノイズ性能に関して良いことが分かる。帯域内ノイズ性能は、従来に比べて略１０ｄＢ改善される。
【００６９】
一方、本発明はＭＯＳトランジスタの性質を利用したインピーダンス（コンダクタンス）可変フィルタであることから、消費電流を小さくすることができる。よって、従来に比べて、消費電力を低減することが可能である。実際における上記４．４３ＭＨｚのＣ−ＴＲＡＰの場合、従来では略７００μＡの消費電流であったのに対し、本発明の構成では１／７の略１００μＡとなる。
【００７０】
このような実施形態によれば、従来、困難であった素子規模とノイズ性能の両弊害を同時に改善する技術が提供できる。すなわち、差動増幅器構成を使わないＭＯＳトランジスタを用いた可変電流アンプを応用することによって、回路規模の縮小化と低消費電力を実現できるばかりか、ノイズ性能を改善することも可能なフィルタ回路を実現できる。
【００７１】
図８は、本発明の第２の実施形態に係るアクティブフィルタの構成を示す回路図である。電流アンプＧＭ１Ａの出力端子、電流アンプＧＭ２Ｂの入力端子及び電流アンプＧＭ４Ｄの出力端子がノードＮ１で接続されている。電流アンプＧＭ２Ｂの出力端子、電流アンプＧＭ３Ｃの入／出力端子及び電流アンプＧＭ４Ｄの入力端子がノードＮ２で接続されている。上記ノードＮ１にコンデンサＣ１０の一端が接続され、コンデンサＣ１０の他端には入力信号Ｖｂ が供給される。上記ノードＮ２にコンデンサＣ２０の一端が接続され、コンデンサＣ２０の他端には入力信号Ｖｈ が供給される。また、ＧＭ１Ａの入力端子には入力信号Ｖｌ が供給されＧＭ２Ｂの出力端子（ノードＮ２）はこのフィルタの出力端子Ｖｏｕｔに接続されている。
【００７２】
上記各電流アンプは、ＭＯＳトランジスタ回路構成で差動増幅器を使わない一つの入力端子と一つの出力端子を備えている。かつここでは図示しないがコンダクタンスを制御するための端子を有する。ここではＧＭ１ＡとＧＭ２Ｂは同相アンプ、ＧＭ３ＣとＧＭ４Ｄは反転アンプとなっている。
【００７３】
上記構成は多目的フィルタ構成となっており、入力信号Ｖｌ はＬＰＦ（ローパスフィルタ）出力を出力端子Ｖｏｕｔより得ることができ、入力信号Ｖｂ はＢＰＦ（バンドパスフィルタ）出力を出力端子Ｖｏｕｔより得ることができ、入力信号Ｖｈ はＨＰＦ（ハイパスフィルタ）出力を出力端子Ｖｏｕｔより得ることができる（例えば、ＢＰＦやＨＰＦのみの構成ではＧＭ１Ａは省略される）。また、ＧＭ４Ｄは同相アンプにしてＧＭ２Ｂを反転アンプにしてもよい。ＧＭ３Ｃは反転アンプでなければならない。ＧＭ１Ａの極性はどちらでもよい。
【００７４】
電流アンプＧＭ１Ａの出力端子電圧Ｖｎ１、及びフィルタ出力Ｖｏｕｔは次式で表わせる（ただし、ｓはｊω、ｇｍ１〜４は各電流アンプＧＭ１Ａ，２Ｂ，３Ｃ，４Ｄのコンダクタンス、Ｃ１ ，Ｃ２ は各コンデンサＣ１０，Ｃ２０の静電容量）。
【００７５】
【数１９】
【００７６】
（１９−１）及び（１９−２）式より、Ｖｏｕｔは以下のようになる。
【数２０】
【００７７】
ここで、ｇｍ１＝ｇｍ２＝ｇｍ４，ｇｍ３＝ｍ・ｇｍ１，Ｃ１ ＝Ｃ２ に設定し、ω０ ＝ｇｍ１／Ｃ１ とすると、次式になる。
【数２１】
【００７８】
これにより、シングルの電流アンプ（ＧＭ１Ａ，２Ｂ，３Ｃ，４Ｄ）と容量（Ｃ１，Ｃ２）の構成で、入力信号Ｖｌ ，Ｖｂ ，Ｖｈ のそれぞれに対してＬＰＦ，ＢＰＦ，ＨＰＦの２次のフィルタ特性が実現できる。
【００７９】
図９は、図８の電流アンプ（ＧＭ１Ａ，２Ｂ）に用いる同相アンプの具体的構成例を示す回路図である。ソース接地のＮチャネルＭＯＳトランジスタＭ１１のゲートは入力端子ＩＮに入力電圧Ｖ１が加わり、そのドレイン電流ｉ１ は、カスコード接続されたＮチャネルＭＯＳトランジスタＭ１３を介しさらに電源ＶＤＤにドレインが接続されるＰチャネルＭＯＳトランジスタＭ１４，Ｍ１５でなるカレントミラー回路で折り返されて出力される。また、トランジスタＭ１１，Ｍ１３は反転回路を構成し、その出力Ｖ２はソース接地のＮチャネルＭＯＳトランジスタＭ１２のゲートに入力される。このトランジスタのドレイン電流ｉ２ は−ｉ２ として出力される（ｉｏｕｔ ＝ｉ１ −ｉ２ ）。
【００８０】
トランジスタＭ１１とＭ１３を同じサイズにしておけば、理想的には、Ｖ２＝Ｖｂ２−Ｖ１である。ここで、Ｖ１のバイアス電圧をＶｂ、交流分をυ１ として、トランジスタＭ１３のゲートに入力される制御電圧Ｖｂ２を２Ｖｂに設定すると、Ｖ１＝Ｖｂ＋υ１ 、Ｖ２＝Ｖｂ−υ１ となり、出力電流ｉｏｕｔ ＝ｉ１ −ｉ２ は次のようになる。ＭＯＳトランジスタの特性により、ｉ１ ＝ｇ（Ｖ１−Ｖｔｈ）２ 、ｉ２ ＝ｇ（Ｖ２−Ｖｔｈ）２ （ただし、ｇは任意のコンダクタンス、ＶｔｈはＭＯＳトランジスタのしきい値電圧）である。よってｉｏｕｔ は、
これは出力電流ｉｏｕｔ が入力υ１ とリニアであり、歪みがないことを示している。
【００８１】
図１０は、図８の電流アンプ（ＧＭ３Ｃ，４Ｄ）に用いる反転アンプの具体的構成例を示す回路図である。図９と同様なソース接地のトランジスタＭ２１，Ｍ２２及びカレントミラー回路構成のトランジスタＭ１４，Ｍ１５にさらに、反転回路を構成するＮチャネルＭＯＳトランジスタＭ２３，Ｍ２４を設ける。トランジスタＭ２３のゲートには制御電圧Ｖｂ２が与えられる。トランジスタＭ２４のゲートは入力端子ＩＮであり、かつトランジスタＭ２２のゲートに接続されている。Ｍ２３，Ｍ２４の接続点の出力はトランジスタＭ２１のゲートに与えられる。すなわち、図９の構成に対して、ｉ１ とｉ２ が入れ替わった形になっており、出力電流ｉｏｕｔ′＝ｉ２ −ｉ１ ＝−ｉｏｕｔになる。
【００８２】
なお、図８、図９の電流アンプのゲインは、ゲート幅にほぼ比例して上記した係数ｇが変わるので、これにより設定できる。また、以上の構成の他、同相、反転の電流アンプは、どちらかにインバータを付加して得てもかまわない。
【００８３】
図１１は、上記図９、図１０に示した２つの回路構成を図８の電流アンプＧＭ１Ａ，ＧＭ２Ｂ，ＧＭ３Ｃ，ＧＭ４Ｄに適用したアクティブフィルタの具体的な回路図である。図９の同相アンプを用いるＧＭ１Ａ，ＧＭ２Ｂそれぞれの回路は、図９で説明したＭＯＳトランジスタの符号の末尾にそれぞれＡ，Ｂを付加した表記とし区別した。図１０の反転アンプを用いるＧＭ３Ｃ，ＧＭ４Ｄそれぞれの回路は、図１０で説明したＭＯＳトランジスタの符号の末尾にそれぞれＣ，Ｄを付加した表記とし区別した。
【００８４】
図１１の回路では、電流アンプＧＭ１ＡとＧＭ４Ｄが同じコンデンサＣ１０の接続を有する関係上カレントミラー回路を共有しており、トランジスタＭ１４ＡＤ，Ｍ１５ＡＤと表記した。また、電流アンプＧＭ２ＢとＧＭ３Ｃが同じコンデンサＣ２０の接続を有する関係上カレントミラー回路を共有しており、トランジスタＭ１４ＢＣ，Ｍ１５ＢＣと表記した。また、ＧＭ３ＣとＧＭ４Ｄに関し、図１０における反転回路Ｍ２３，Ｍ２４を共有しているためＭ２３ＣＤ，Ｍ２４ＣＤと表記した。
【００８５】
また、電源ＶＤＤ−接地電位間に電流源ＩｂとＮチャネルＭＯＳトランジスタＭ３１，Ｍ３２のダイオード接続構成が直列に設けられ、バイアス回路を構成している。すなわち、電流源Ｉｂの出力とＭ３１，Ｍ３２のダイオード接続構成との接続点より各電流アンプのコンダクタンス制御用の電圧Ｖｂ２が出力される。
【００８６】
この回路の特徴の一つとして、次のような性質を持つ。
反転回路を構成するトランジスタＭ１１ＡとＭ１３Ａ、トランジスタＭ１１ＢとＭ１３Ｂ、トランジスタＭ２３ＣＤとＭ２４ＣＤのゲインが−１からずれたときに、出力はそれぞれトランジスタＭ１２Ａ、Ｍ１２Ｂ、Ｍ２１Ｄ及びＭ２１Ｃのゲートに印加される。すると、トランジスタＭ２１Ｄ、Ｍ２１Ｃのドレイン電流は各カレントミラーで折り返され、それぞれトランジスタＭ１２Ａ，１２Ｂのドレイン電流と減算されるために、このような電流のずれ分（ＤＣずれ）が打ち消される。この結果、直流的なずれ（ＤＣずれ）が小さい。ただし、フィルタの選択度Ｑを１と異ならせる設定にする場合、トランジスタＭ２１Ｃのサイズが異なってきて打ち消す量が少なくなる。これを考慮しても、直流的にはバランスのよい回路といえる。
【００８７】
このような実施形態によれば、ＭＯＳトランジスタにて、歪みが少なく、素子数の増加を抑えた２次のアクティブフィルタが実現できる。すなわち、差動増幅器構成を使わないＭＯＳトランジスタを用いた可変電流アンプを応用することによって、従来困難であった素子規模とノイズ性能の両弊害を同時に改善することができる。
【００８８】
【発明の効果】
以上説明したようにこの発明によれば、差動増幅器構成を使わないＭＯＳトランジスタを用いた可変電流アンプを構成し、回路規模の縮小化と低消費電力及びノイズ性能に対して有利な高性能のアクティブフィルタ回路を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るアクティブフィルタの構成を示す回路図。
【図２】図１中の電流アンプ（反転アンプ）の具体的構成例を示す回路図。
【図３】図１中の一部の回路構成の概念図。
【図４】図１中の電流アンプ（同相アンプ）の具体的構成例を示す回路図。
【図５】上記図２、図４に示した２つの回路構成を図１に適用した具体的な回路図。
【図６】この発明の回路を適用して構成された色信号除去フィルタ（Ｃ−ＴＲＡＰ）のシミュレーション結果を示す特性曲線図。
【図７】従来技術でのフィルタと本発明のフィルタのノイズ周波数特性を示す特性曲線図。
【図８】本発明の第２の実施形態に係るアクティブフィルタの構成を示す回路図。
【図９】図８中の電流アンプ（同相アンプ）の具体的構成例を示す回路図。
【図１０】図８中の電流アンプ（反転アンプ）の具体的構成例を示す回路図。
【図１１】上記図９、図１０に示した２つの回路構成を図８に適用した具体的な回路図。
【図１２】従来の電流出力の差動増幅器で構成されるＧＭアンプを用いた信号除去フィルタ（ＴＲＡＰ）の構成を示す回路図。
【図１３】図１２の可変ＧＭアンプに一般に用いられる具体的な回路構成を示す回路図。
【図１４】ＭＯＳトランジスタで構成された差動増幅器を示す回路図。
【符号の説明】
ＧＭ１、ＧＭ２…シングルのＧＭアンプ
Ｃ１，Ｃ２…コンデンサ
４…加算回路
Ｘ…入力信号
Ｙ１，Ｙ２，Ｙ３…出力信号
【発明の属する技術分野】
本発明は、アナログ信号処理に広く用いられるアクティブフィルタ回路に係り、特にＭＯＳトランジスタＩＣ回路に適用されるアクティブフィルタ回路に関する。
【０００２】
【従来の技術】
所望の周波数特性を得るＩＣ内蔵のアクティブフィルタとして、電流出力の差動増幅器で構成される可変ＧＭアンプが用いられてきた。例えば、バイカッド型もしくはその変形型のアクティブフィルタ回路に上記可変ＧＭアンプを適用することによって各種のフィルタを構成することができる。
【０００３】
図１２は、従来のＧＭアンプを用いた信号除去フィルタ（ＴＲＡＰ）の構成を示す回路図である。可変ＧＭアンプ２１、２２が設けられている。ＧＭアンプ２１の出力端子とＧＭアンプ２２の非反転入力端子の接続点と接地点との間にコンデンサＣ３１が挿入されている。ＧＭアンプ２１の非反転入力端子とＧＭアンプ２２の出力端子の間にコンデンサＣ３２が挿入されている。ＧＭアンプ２２の出力端子は、バッファ２３を介してＧＭアンプ２１の反転入力端子及びこのフィルタ回路の選択度Ｑを制御するバッファ回路２４を介してＧＭアンプ２２の反転入力端子に接続されている。ＧＭアンプ２１，２２には所望の周波数特性を得るための制御信号が供給される。ＧＭアンプ２１の非反転入力端子にフィルタの入力信号Ｘが供給され、ＧＭアンプ２２の出力は、バッファ２３を介してフィルタの出力信号Ｙとなる。
【０００４】
上記構成において、入力信号Ｘに対する出力信号Ｙの伝達関数は次式で表わされる（ただし、ｓはｊω、ｇｍ１，２は各ＧＭアンプ２１，２２のコンダクタンス、Ｃ３１，Ｃ３２は各コンデンサＣ３１，Ｃ３２の静電容量）。
【０００５】
【数１】
（１−１）式より明らかに可変ＧＭアンプそれぞれのトランスコンダクタンスｇｍ１，ｇｍ２を制御することにより、所望の周波数特性を得ることができる。ここでは説明を簡素化するためフィルタのＱを固定としている。
【０００７】
図１３は、上記図１２の可変ＧＭアンプに一般に用いられる具体的な回路構成を示す回路図である。差動対トランジスタＱ１，Ｑ２のそれぞれのベースは非反転入力、反転入力となる。ベースが電圧源ＶＢに繋がるトランジスタＱ３，Ｑ４は電圧電流変換部であり、各コレクタは電源Ｖｃｃに接続され、各エミッタがトランジスタＱ１，Ｑ２それぞれのコレクタに接続されている。トランジスタＱ１，Ｑ２の各エミッタは電流変換係数を決める抵抗Ｒを介して接続されると共に、定電流Ｉ１の各定電流源を介して接地されている。
【０００８】
出力制御系のトランジスタＱ５，Ｑ６の各ベースはそれぞれトランジスタＱ２，Ｑ１の各エミッタに接続されている。トランジスタＱ５，Ｑ６の両エミッタは定電流Ｉ２の電流源を介して接地されている。トランジスタＱ５，Ｑ６のコレクタは差動電流出力となる。
【０００９】
上記構成の回路は基本的なギルバート回路であり、入力Ｖｉ から出力電流Ｉｏ（＝Ｉ５−Ｉ６）までの伝達関数は次式で表わせる（Ｉ１ ，Ｉ２ は図中Ｉ１，Ｉ２の電流値）。
【数２】
（２−１）式から明らかなように、図１３の回路のｇｍは次式で表わせる。
【数３】
（３−１）式から明らかに、ｇｍは電流Ｉ１ ，Ｉ２ の比により制御される。
【００１２】
上記の説明からＩ１を固定電流とし、Ｉ２を可変電流として図１２の構成の制御信号を図１３のＩ２に置き換えれば、フィルタの周波数特性が可変となる。
【００１３】
ところで、上記従来の可変ＧＭアンプはバイポーラトランジスタのダイオード特性を活かして、入力信号を圧縮、伸張して信号を伝送していく構成をとっている。このため、次のような問題があげられる。
【００１４】
まず、ノイズ性能の問題を考える。図１３の場合、トランジスタＱ１，Ｑ２ならびにＱ３，Ｑ４で構成される差動回路により入力信号が圧縮され、トランジスタＱ５，Ｑ６により伸張される。
【００１５】
ここで、上記回路の支配的なノイズはトランジスタＱ３，Ｑ４ならびにＱ５，Ｑ６のショット・ノイズである。そのため、圧縮された入力信号に対して発生したショット・ノイズが付加され、結果としてノイズ性能を悪化させる。さらに、各トランジスタのベース内部抵抗（ｒｂｂ’）の熱雑音も無視できない程度のノイズを発生する。
【００１６】
上記ノイズ性能を改善する方法として、一般に以下の２点がある。
（１）電流Ｉ１，Ｉ２を増やし、入力変換ノイズを減少させる。すなわち、入出力のダイナミックレンジを増やし、等価的にＳ／Ｎを改善する。
（２）トランジスタのベース面積を増やし、ｒｂｂ’を減少させノイズ性能を改善する。
【００１７】
上記２点の改善策により、ノイズ性能はある程度の改善は見込まれる。しかし、このような改善策を実施すれば、必然的に電流消費の増加を招く。また、電流を増加させることにより、使用するトランジスタはある程度の大きさが必要となる。また、ｒｂｂ’を小さくするためにはより大きなトランジスタを用いなければならなくなる。よって、素子面積の増大を招く。
【００１８】
上述のように一般に、フィルタ回路は、使用する用途により要求される周波数特性を満足すること以外にノイズ性能も重視される。さらに近年のＩＣの多機能化、高性能化に伴い、フィルタ回路は、低消費電力や高集積率が非常に強く要求されている。
【００１９】
従来の可変ＧＭアンプを用いた場合には、ノイズ性能向上を含めたフィルタ性能を向上させることと、消費電力の低減ならびに集積率の向上を両立させることは困難である。
【００２０】
【発明が解決しようとする課題】
一方、差動増幅器をＭＯＳトランジスタ回路で構成することを考える。ＭＯＳトランジスタを使用することにより、低消費電力及び高集積率が期待できる。
図１４は、ＭＯＳトランジスタで構成された差動増幅器を示す回路図である。ゲートに差動入力が供給されるＮチャネルＭＯＳトランジスタＭ４１，Ｍ４２のソースは共通に定電流源Ｉｏを介して接地されている。ＰチャネルＭＯＳトランジスタＭ４３，Ｍ４４のソースは共通に電源に接続され、それぞれのドレインは上記各トランジスタＭ４１，Ｍ４２のドレインに接続されている。ＭＯＳトランジスタＭ４３，Ｍ４４は、その各ゲートが共通にトランジスタＭ４３のドレインに接続され、カレントミラー回路を構成している。トランジスタＭ４２，Ｍ４４のドレイン接続点から電流出力Ｉｏｕｔを得る。
【００２１】
上記構成の回路はＭＯＳトランジスタの特性により、図１４の各所の電流ｉ１１、ｉ１２、電圧Ｖ１ 、Ｖ２ 、Ｖｍ 、任意のコンダクタンスｇを用いると、
ｉ１１＝ｇ（Ｖ１ −Ｖｍ −Ｖｔｈ）２ 、ｉ１２＝ｇ（Ｖ２ −Ｖｍ −Ｖｔｈ）２ 、
ｉ１１＋ｉ１２＝Ｉｏ（定電流）で与えられるから、
ΔＶ＝Ｖ１ −Ｖ２ ，ｉｏｕｔ ＝ｉ１１−ｉ１２として、出力電流は次式で表わされる。
【００２２】
【数４】
（４−１）式から分かるように、出力電流ｉｏｕｔ は、入力ΔＶに対してリニアではなく２次歪みが生じる。従って、ＭＯＳトランジスタ回路による差動増幅器を含んだフィルタを構成しても、歪みが生じ易く、何らかの対策が必要である。
【００２４】
本発明は上記事情を考慮してなされたものであり、その課題は、従来の差動増幅器構成より回路規模が縮小でき、ＭＯＳトランジスタ回路に有効で、歪みの少ない、かつノイズ性能に対し有利なアクティブフィルタ回路を提供することにある。
【００２５】
【課題を解決するための手段】
本発明のアクティブフィルタ回路の第１の態様は、一つの入力端子と一つの出力端子を備え、かつコンダクタンスを制御するための端子を少なくとも一つ設けたＭＯＳトランジスタ回路構成の第１の電流アンプと、一方電極が前記第１の電流アンプの入力端子に接続される第１のコンデンサと、一つの入力端子と一つの出力端子を備え、かつコンダクタンスを制御するための端子を少なくとも一つ設け、前記入力端子が前記第１の電流アンプの出力端子に接続され、前記出力端子が前記第１の電流アンプの入力端子に接続されるＭＯＳトランジスタ回路構成の第２の電流アンプと、一方電極が前記第１の電流アンプの出力端子と前記第２の電流アンプの入力端子との接続点に接続される第２のコンデンサとを具備し、前記第１の電流アンプは、電流インバータ回路で構成され、前記電流インバータ回路は、ソース接地でゲートが共通の２つのＭＯＳトランジスタと、この２つのＭＯＳトランジスタそれぞれのドレイン電流を供給するカレントミラー回路構成の電流源と、前記２つのＭＯＳトランジスタの一方のドレイン電流路に直列に接続された前記コンダクタンスを制御するためのＭＯＳトランジスタとを設け、前記２つのＭＯＳトランジスタの一方のドレイン及び共通のゲートに入力電流を供給し、前記２つのＭＯＳトランジスタの他方のドレインから出力電流を得ることを特徴とする。
本発明のアクティブフィルタ回路の第２の態様は、一つの入力端子と一つの出力端子を備え、かつコンダクタンスを制御するための端子を少なくとも一つ設けたＭＯＳトランジスタ回路構成の第１の電流アンプと、一方電極が前記第１の電流アンプの入力端子に接続される第１のコンデンサと、一つの入力端子と一つの出力端子を備え、かつコンダクタンスを制御するための端子を少なくとも一つ設け、前記入力端子が前記第１の電流アンプの出力端子に接続され、前記出力端子が前記第１の電流アンプの入力端子に接続されるＭＯＳトランジスタ回路構成の第２の電流アンプと、一方電極が前記第１の電流アンプの出力端子と前記第２の電流アンプの入力端子との接続点に接続される第２のコンデンサとを具備し、前記第１のコンデンサの他方電極に入力信号が供給され、前記第１の電流アンプの出力信号と前記入力信号とが足し合わされる、１つ以上のＭＯＳトランジスタによって構成される加算回路を具備したことを特徴とする。
【００２６】
本発明によれば、ＭＯＳトランジスタ回路構成の電流アンプは、一つの入力端子と一つの出力端子を備え、圧縮・伸張を繰り返す差動増幅器構成を使わない。少ない素子数で、ＭＯＳトランジスタの性質から得られるインピーダンスを利用して信号伝送することから、ノイズに対しても有利である。
【００２７】
【発明の実施の形態】
図１は、本発明の第１の実施形態に係るアクティブフィルタの構成を示す回路図である。電流アンプＧＭ１は、ＭＯＳトランジスタ回路からなるシングル構成の反転アンプであり、一つの入力端子１ａと一つの出力端子２ａを備え、かつコンダクタンスを制御するための制御信号ａが与えられる端子３ａが設けられている。電流アンプＧＭ１の入力端子１ａにはコンデンサＣ１の一方電極が接続されている。
【００２８】
また、電流アンプＧＭ２は、ＭＯＳトランジスタ回路からなるシングル構成の同相アンプであり、一つの入力端子１ｂと一つの出力端子２ｂを備え、かつコンダクタンスを制御するための制御信号ｂが与えられる端子３ｂが設けられている。電流アンプＧＭ２の入力端子１ｂは電流アンプＧＭ１の出力端子２ａに接続されている。電流アンプＧＭ２の出力端子２ｂは電流アンプＧＭ１の入力端子１ａに接続されている。上記電流アンプＧＭ２の入力端子１ｂと電流アンプＧＭ１の出力端子２ａの接続点にはコンデンサＣ２の一方電極が接続されている。
【００２９】
電流アンプＧＭ１の入力端子１ａと接地間には抵抗Ｒが挿入されている。フィルタの入力信号Ｘは、コンデンサＣ１の他方電極に供給されると共に加算回路４に供給される。加算回路４は、１つ以上のＭＯＳトランジスタによって構成され、電流アンプＧＭ１の出力端子２ａからの出力信号と入力信号Ｘとが足し合わされる機能を有する。
【００３０】
上記電流アンプＧＭ２の出力端子２ｂからはフィルタの出力信号Ｙ１が得られる。上記電流アンプＧＭ１の出力端子２ａからはフィルタの出力信号Ｙ２が得られる。上記加算回路４の加算出力としてフィルタの出力信号Ｙ３が得られる。
【００３１】
上記図１の構成において、フィルタの入力信号Ｘからそれぞれの出力信号Ｙ１，Ｙ２及びＹ３への伝達関数を次式に示す（ただし、ｓはｊω、ｇｍ１，２は各電流アンプＧＭ１，２のコンダクタンス、Ｒは抵抗Ｒの抵抗、Ｃ１ Ｃ２ は各コンデンサＣ１，Ｃ２の静電容量）。
【００３２】
【数５】
上記において、（５−１）式はハイパス・フィルタ（ＨＰＦ）を、（５−２）式はバンドパス・フィルタ（ＢＰＦ）を表わす。また、（５−３）式は条件によってトラップ・フィルタ（ＴＲＡＰ：信号除去フィルタ）やオールパス・フィルタ（ＡＰＦ）となる。
【００３４】
上記図１の構成によれば、それぞれの制御信号ａ，ｂにより、アンプＧＭ１，２それぞれのコンダクタンスｇｍ１、ｇｍ２を変化させることにより、上記それぞれの式で表わされた伝達関数を変化させ、所望の周波数特性を得ることができる。
【００３５】
上記図１のフィルタ回路は従来の差動増幅器を用いた構成も考えられるが、素子数が多くなり、回路規模の増大は避けられない。すなわち、本来が差動入力であることから非反転入力もしくは反転入力をある基準電圧に固定して実質的にシングルに動作させる必要がある。この場合には別途基準電圧源が必要で、回路規模の増大は必須である。また、この基準電圧源のノイズがフィルタのノイズ性能に影響するため、設計には注意を要する。
【００３６】
上記不利益な点は、本発明によるＭＯＳトランジスタを利用した電流アンプＧＭ１，ＧＭ２を含む構成により解消する。以下、詳細に説明する。
【００３７】
図２は、図１の電流アンプＧＭ１の具体的構成例を示す回路図であり、電流インバータ回路を構成している。ソース接地の２つのＮチャネルＭＯＳトランジスタＭ２，Ｍ３はゲートが共通になっている。カレントミラー回路Ｃ−ＭＩＲは理想電流源であり、電源ＶＤＤに接続されＭＯＳトランジスタＭ２，Ｍ３それぞれのドレイン電流を供給する。ＭＯＳトランジスタＭ２のドレイン電流路にＭＯＳトランジスタＭ１が直列に接続されている。ＭＯＳトランジスタＭ１のゲートにはコンダクタンスを制御するための制御信号ＶＣ（ゲート制御電圧ＶＣ）が供給される。ＭＯＳトランジスタＭ２のドレイン及び共通のゲートに入力電流Ｉｉを供給し、ＭＯＳトランジスタＭ３のドレインから出力電流Ｉｏを得るようになっている。
【００３８】
上記構成において、入力電流Ｉｉは、トランジスタＭ２，Ｍ３で構成されるＮＭＯＳカレントミラー回路と理想電流源Ｃ−ＭＩＲとによって反転されて出力電流Ｉｏとなる。この回路の入力インピーダンスはＭＯＳトランジスタＭ２，Ｍ３で決まる。以下、式を用いて説明する。
【００３９】
【数６】
ここでｋは、ＭＯＳトランジスタのＷ／Ｌに比例した定数であり、Ｖｇｓ１ ，Ｖｇｓ２ は、ＭＯＳトランジスタＭ１，Ｍ２のゲート・ソース間電圧であり、Ｖｔ はＭＯＳトランジスタのスレッショルド電圧であり、ＶＣはＭＯＳトランジスタＭ１のゲート制御電圧である。
【００４１】
（６−１），（６−２），（６−３）式から、Ｉｉは次式となる。
【数７】
よって、（６−４）、（７−１）式からＩｉは以下のようになる。
【数８】
さらに（８−１）式からＶｇｓ２ は次式となる。
【数９】
よって、図２の回路の入力インピーダンスＺｉは以下の式で表わせる。
【数１０】
上記（１０−１）式から、明らかに図２の電流インバータ回路の入力インピーダンスは、制御電圧ＶＣにより制御されることが分かる。従って、図１の抵抗Ｒを図２の電流インバータ回路の入力インピーダンスに置き換えることができる。さらに、図２の電流出力Ｉｏは、トランジスタＭ３のドレインとカレントミラー回路Ｃ−ＭＩＲの出力ノードを接続したものであるので、高インピーダンスとなって電流アンプ（ＧＭ１）の出力となり得る。
【００４６】
すなわち、図２の電流インバータ回路を理想シンボルで置き換えると図３の概念図となる。これにより、明らかに図１の抵抗Ｒと電流アンプＧＭ１を構成し、抵抗Ｒは制御電圧ＶＣ（制御信号ａに相当する）により可変となり、その役割を果たす。
【００４７】
図４は、図１の電流アンプＧＭ２の具体的構成を示す回路図であり、電圧電流変換回路を構成している。上記図２と同様の素子を用いているので同一の符号を付す。すなわち、図２とは回路結線が異なり、ＭＯＳトランジスタＭ３は、そのゲートがＭＯＳトランジスタＭ２のドレインに接続されている。トランジスタＭ２のゲートには入力電圧Ｖｉが供給される。つまり、トランジスタＭ３は、トランジスタＭ２のゲート入力信号を反転した信号をゲート入力とする形態となっている。出力電流Ｉｏは、ＭＯＳトランジスタＭ２，Ｍ３のドレイン電流Ｉ１，Ｉ３の差を得る。
【００４８】
上記回路のコンダクタンスを式を用いて説明する。まず、電流Ｉ２，Ｉ３は次のように表わせる。式における表記は前記図２で説明したものに準ずる。なお、Ｖｇｓ３ は、ＭＯＳトランジスタＭ３のゲート・ソース間電圧である。
【００４９】
【数１１】
さらに、Ｖｇｓ３ は以下のように表わせる。
【数１２】
上記（１１−１），（１１−２），（１２−１）式より、Ｉ３は次式で表わせる。
【００５２】
【数１３】
【数１４】
（１４−１）式から図４の電圧電流変換回路のコンダクタンスｇｍは、以下の式となる。
【数１５】
（１５−１）式から、図４の電圧電流変換回路のコンダクタンスは制御電圧ＶＣにより制御可能であることが分かる。制御電圧ＶＣは、ＧＭ２の制御信号ｂに相当する。
【００５５】
図５は、上記図２、図４に示した２つの回路構成を図１のＧＭ１，ＧＭ２に適用したアクティブフィルタの具体的回路図である。図２のＭＯＳトランジスタＭ１〜Ｍ３はＭ１Ａ〜Ｍ３Ａで示し、図４のＭＯＳトランジスタＭ１〜Ｍ３はＭ１Ｂ〜Ｍ３Ｂで示してある。制御電圧ＶＣに相当する制御信号ａ，ｂがそれぞれトラジスタＭ１Ａ，Ｍ１Ｂのゲートに供給される。ＧＭ１の入力端子１ａ、出力端子２ａ、制御信号端子３ａに相当するノードが示されている。ＧＭ２の入力端子１ｂ、出力端子２ｂ、制御信号端子３ｂに相当するノードが示されている。また、図３を参照して説明したように、抵抗Ｒに相当する部分も示した。
【００５６】
さらに、電源ＶＤＤ−接地電位間に直列に接続されたＮチャネルＭＯＳトランジスタＭ１Ｃ，Ｍ２Ｃにより加算回路４を構成している。入力信号Ｘは、トランジスタＭ２ＣとＭ１Ｃとで構成するソースフォロワを介して出力信号Ｙ３を得る。また、トランジスタＭ１Ｂのソースから出力される出力信号Ｙ２をトランジスタＭ１Ｃのゲートで受け電圧電流変換する。
【００５７】
すなわち、上記電圧電流変換された出力信号Ｙ２はトランジスタＭ２Ｃのソースを負荷として電圧変換され、出力信号Ｙ３を得る。このときの出力信号Ｙ２からＹ３への利得Ｙ３ｇはトランジスタＭ２ＣとＭ１ＣのＷ／Ｌ比で決まる。これを次式で表わす。
【００５８】
【数１６】
よって、出力信号Ｙ３には入力信号Ｘと（１６−１）式で表わせる信号を足したものが得られる。このように加算回路４は、非常に簡単な２個のトランジスタ（Ｍ１Ｃ，Ｍ２Ｃ）で構成することができる。これにより、素子規模の縮小に寄与する。
【００６０】
上記実施形態によれば、差動増幅器構成を用いないＭＯＳトランジスタによる回路で構成され、従来のバイポーラ技術で構成される電流アンプに比べて略半分の素子数でフィルタが構成できる。
【００６１】
また、従来技術のように信号の圧縮・伸張を繰り返すのではなく、上記（８−１）式や（１３−１）式で明らかなように、ＭＯＳトランジスタの性質から得られるインピーダンスを利用し、信号伝送する。この結果、ノイズ性能に関しても有利な構成といえる。さらに、素子数半減の効果によってもノイズ性能を改善している。
【００６２】
次に、本発明の具体的な応用例として、図５の構成のフィルタに関し、出力信号Ｙ３をトラップ・フィルタ（ＴＲＡＰ）として用いる場合について説明する。
【００６３】
はじめに再度伝達関数を考察する。出力信号Ｙ３をトラップとして用いる場合、上記（５−２）式の分子を操作すればよい。すなわち、以下の関係式を成立させればよい。
【００６４】
【数１７】
ここで、素子の相対誤差を考慮し、（１７−１）式におけるコンデンサＣ１とＣ２を同じ容量値とする。この時、Ｒとｇｍ１の関係は次のようになる。
【数１８】
図６は、以上の関係を考慮して設計したＴＶ映像信号の輝度信号処理に用いられる色信号除去フィルタ（Ｃ−ＴＲＡＰ）のシミュレーション結果を示す特性曲線図である。
【００６７】
図７は、図１２で示す従来技術でのフィルタ（ＴＲＡＰ）と本発明のフィルタ（ＴＲＡＰ）のノイズ周波数特性を示す特性曲線図である。ここで、トラップ周波数はＰＡＬ方式の色信号周波数、４．４３ＭＨｚとしている。
【００６８】
上記特性曲線で示す結果からも明らかなように、本発明におけるフィルタの方がノイズ性能に関して良いことが分かる。帯域内ノイズ性能は、従来に比べて略１０ｄＢ改善される。
【００６９】
一方、本発明はＭＯＳトランジスタの性質を利用したインピーダンス（コンダクタンス）可変フィルタであることから、消費電流を小さくすることができる。よって、従来に比べて、消費電力を低減することが可能である。実際における上記４．４３ＭＨｚのＣ−ＴＲＡＰの場合、従来では略７００μＡの消費電流であったのに対し、本発明の構成では１／７の略１００μＡとなる。
【００７０】
このような実施形態によれば、従来、困難であった素子規模とノイズ性能の両弊害を同時に改善する技術が提供できる。すなわち、差動増幅器構成を使わないＭＯＳトランジスタを用いた可変電流アンプを応用することによって、回路規模の縮小化と低消費電力を実現できるばかりか、ノイズ性能を改善することも可能なフィルタ回路を実現できる。
【００７１】
図８は、本発明の第２の実施形態に係るアクティブフィルタの構成を示す回路図である。電流アンプＧＭ１Ａの出力端子、電流アンプＧＭ２Ｂの入力端子及び電流アンプＧＭ４Ｄの出力端子がノードＮ１で接続されている。電流アンプＧＭ２Ｂの出力端子、電流アンプＧＭ３Ｃの入／出力端子及び電流アンプＧＭ４Ｄの入力端子がノードＮ２で接続されている。上記ノードＮ１にコンデンサＣ１０の一端が接続され、コンデンサＣ１０の他端には入力信号Ｖｂ が供給される。上記ノードＮ２にコンデンサＣ２０の一端が接続され、コンデンサＣ２０の他端には入力信号Ｖｈ が供給される。また、ＧＭ１Ａの入力端子には入力信号Ｖｌ が供給されＧＭ２Ｂの出力端子（ノードＮ２）はこのフィルタの出力端子Ｖｏｕｔに接続されている。
【００７２】
上記各電流アンプは、ＭＯＳトランジスタ回路構成で差動増幅器を使わない一つの入力端子と一つの出力端子を備えている。かつここでは図示しないがコンダクタンスを制御するための端子を有する。ここではＧＭ１ＡとＧＭ２Ｂは同相アンプ、ＧＭ３ＣとＧＭ４Ｄは反転アンプとなっている。
【００７３】
上記構成は多目的フィルタ構成となっており、入力信号Ｖｌ はＬＰＦ（ローパスフィルタ）出力を出力端子Ｖｏｕｔより得ることができ、入力信号Ｖｂ はＢＰＦ（バンドパスフィルタ）出力を出力端子Ｖｏｕｔより得ることができ、入力信号Ｖｈ はＨＰＦ（ハイパスフィルタ）出力を出力端子Ｖｏｕｔより得ることができる（例えば、ＢＰＦやＨＰＦのみの構成ではＧＭ１Ａは省略される）。また、ＧＭ４Ｄは同相アンプにしてＧＭ２Ｂを反転アンプにしてもよい。ＧＭ３Ｃは反転アンプでなければならない。ＧＭ１Ａの極性はどちらでもよい。
【００７４】
電流アンプＧＭ１Ａの出力端子電圧Ｖｎ１、及びフィルタ出力Ｖｏｕｔは次式で表わせる（ただし、ｓはｊω、ｇｍ１〜４は各電流アンプＧＭ１Ａ，２Ｂ，３Ｃ，４Ｄのコンダクタンス、Ｃ１ ，Ｃ２ は各コンデンサＣ１０，Ｃ２０の静電容量）。
【００７５】
【数１９】
（１９−１）及び（１９−２）式より、Ｖｏｕｔは以下のようになる。
【数２０】
ここで、ｇｍ１＝ｇｍ２＝ｇｍ４，ｇｍ３＝ｍ・ｇｍ１，Ｃ１ ＝Ｃ２ に設定し、ω０ ＝ｇｍ１／Ｃ１ とすると、次式になる。
【数２１】
これにより、シングルの電流アンプ（ＧＭ１Ａ，２Ｂ，３Ｃ，４Ｄ）と容量（Ｃ１，Ｃ２）の構成で、入力信号Ｖｌ ，Ｖｂ ，Ｖｈ のそれぞれに対してＬＰＦ，ＢＰＦ，ＨＰＦの２次のフィルタ特性が実現できる。
【００７９】
図９は、図８の電流アンプ（ＧＭ１Ａ，２Ｂ）に用いる同相アンプの具体的構成例を示す回路図である。ソース接地のＮチャネルＭＯＳトランジスタＭ１１のゲートは入力端子ＩＮに入力電圧Ｖ１が加わり、そのドレイン電流ｉ１ は、カスコード接続されたＮチャネルＭＯＳトランジスタＭ１３を介しさらに電源ＶＤＤにドレインが接続されるＰチャネルＭＯＳトランジスタＭ１４，Ｍ１５でなるカレントミラー回路で折り返されて出力される。また、トランジスタＭ１１，Ｍ１３は反転回路を構成し、その出力Ｖ２はソース接地のＮチャネルＭＯＳトランジスタＭ１２のゲートに入力される。このトランジスタのドレイン電流ｉ２ は−ｉ２ として出力される（ｉｏｕｔ ＝ｉ１ −ｉ２ ）。
【００８０】
トランジスタＭ１１とＭ１３を同じサイズにしておけば、理想的には、Ｖ２＝Ｖｂ２−Ｖ１である。ここで、Ｖ１のバイアス電圧をＶｂ、交流分をυ１ として、トランジスタＭ１３のゲートに入力される制御電圧Ｖｂ２を２Ｖｂに設定すると、Ｖ１＝Ｖｂ＋υ１ 、Ｖ２＝Ｖｂ−υ１ となり、出力電流ｉｏｕｔ ＝ｉ１ −ｉ２ は次のようになる。ＭＯＳトランジスタの特性により、ｉ１ ＝ｇ（Ｖ１−Ｖｔｈ）２ 、ｉ２ ＝ｇ（Ｖ２−Ｖｔｈ）２ （ただし、ｇは任意のコンダクタンス、ＶｔｈはＭＯＳトランジスタのしきい値電圧）である。よってｉｏｕｔ は、
【００８１】
図１０は、図８の電流アンプ（ＧＭ３Ｃ，４Ｄ）に用いる反転アンプの具体的構成例を示す回路図である。図９と同様なソース接地のトランジスタＭ２１，Ｍ２２及びカレントミラー回路構成のトランジスタＭ１４，Ｍ１５にさらに、反転回路を構成するＮチャネルＭＯＳトランジスタＭ２３，Ｍ２４を設ける。トランジスタＭ２３のゲートには制御電圧Ｖｂ２が与えられる。トランジスタＭ２４のゲートは入力端子ＩＮであり、かつトランジスタＭ２２のゲートに接続されている。Ｍ２３，Ｍ２４の接続点の出力はトランジスタＭ２１のゲートに与えられる。すなわち、図９の構成に対して、ｉ１ とｉ２ が入れ替わった形になっており、出力電流ｉｏｕｔ′＝ｉ２ −ｉ１ ＝−ｉｏｕｔになる。
【００８２】
なお、図８、図９の電流アンプのゲインは、ゲート幅にほぼ比例して上記した係数ｇが変わるので、これにより設定できる。また、以上の構成の他、同相、反転の電流アンプは、どちらかにインバータを付加して得てもかまわない。
【００８３】
図１１は、上記図９、図１０に示した２つの回路構成を図８の電流アンプＧＭ１Ａ，ＧＭ２Ｂ，ＧＭ３Ｃ，ＧＭ４Ｄに適用したアクティブフィルタの具体的な回路図である。図９の同相アンプを用いるＧＭ１Ａ，ＧＭ２Ｂそれぞれの回路は、図９で説明したＭＯＳトランジスタの符号の末尾にそれぞれＡ，Ｂを付加した表記とし区別した。図１０の反転アンプを用いるＧＭ３Ｃ，ＧＭ４Ｄそれぞれの回路は、図１０で説明したＭＯＳトランジスタの符号の末尾にそれぞれＣ，Ｄを付加した表記とし区別した。
【００８４】
図１１の回路では、電流アンプＧＭ１ＡとＧＭ４Ｄが同じコンデンサＣ１０の接続を有する関係上カレントミラー回路を共有しており、トランジスタＭ１４ＡＤ，Ｍ１５ＡＤと表記した。また、電流アンプＧＭ２ＢとＧＭ３Ｃが同じコンデンサＣ２０の接続を有する関係上カレントミラー回路を共有しており、トランジスタＭ１４ＢＣ，Ｍ１５ＢＣと表記した。また、ＧＭ３ＣとＧＭ４Ｄに関し、図１０における反転回路Ｍ２３，Ｍ２４を共有しているためＭ２３ＣＤ，Ｍ２４ＣＤと表記した。
【００８５】
また、電源ＶＤＤ−接地電位間に電流源ＩｂとＮチャネルＭＯＳトランジスタＭ３１，Ｍ３２のダイオード接続構成が直列に設けられ、バイアス回路を構成している。すなわち、電流源Ｉｂの出力とＭ３１，Ｍ３２のダイオード接続構成との接続点より各電流アンプのコンダクタンス制御用の電圧Ｖｂ２が出力される。
【００８６】
この回路の特徴の一つとして、次のような性質を持つ。
反転回路を構成するトランジスタＭ１１ＡとＭ１３Ａ、トランジスタＭ１１ＢとＭ１３Ｂ、トランジスタＭ２３ＣＤとＭ２４ＣＤのゲインが−１からずれたときに、出力はそれぞれトランジスタＭ１２Ａ、Ｍ１２Ｂ、Ｍ２１Ｄ及びＭ２１Ｃのゲートに印加される。すると、トランジスタＭ２１Ｄ、Ｍ２１Ｃのドレイン電流は各カレントミラーで折り返され、それぞれトランジスタＭ１２Ａ，１２Ｂのドレイン電流と減算されるために、このような電流のずれ分（ＤＣずれ）が打ち消される。この結果、直流的なずれ（ＤＣずれ）が小さい。ただし、フィルタの選択度Ｑを１と異ならせる設定にする場合、トランジスタＭ２１Ｃのサイズが異なってきて打ち消す量が少なくなる。これを考慮しても、直流的にはバランスのよい回路といえる。
【００８７】
このような実施形態によれば、ＭＯＳトランジスタにて、歪みが少なく、素子数の増加を抑えた２次のアクティブフィルタが実現できる。すなわち、差動増幅器構成を使わないＭＯＳトランジスタを用いた可変電流アンプを応用することによって、従来困難であった素子規模とノイズ性能の両弊害を同時に改善することができる。
【００８８】
【発明の効果】
以上説明したようにこの発明によれば、差動増幅器構成を使わないＭＯＳトランジスタを用いた可変電流アンプを構成し、回路規模の縮小化と低消費電力及びノイズ性能に対して有利な高性能のアクティブフィルタ回路を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るアクティブフィルタの構成を示す回路図。
【図２】図１中の電流アンプ（反転アンプ）の具体的構成例を示す回路図。
【図３】図１中の一部の回路構成の概念図。
【図４】図１中の電流アンプ（同相アンプ）の具体的構成例を示す回路図。
【図５】上記図２、図４に示した２つの回路構成を図１に適用した具体的な回路図。
【図６】この発明の回路を適用して構成された色信号除去フィルタ（Ｃ−ＴＲＡＰ）のシミュレーション結果を示す特性曲線図。
【図７】従来技術でのフィルタと本発明のフィルタのノイズ周波数特性を示す特性曲線図。
【図８】本発明の第２の実施形態に係るアクティブフィルタの構成を示す回路図。
【図９】図８中の電流アンプ（同相アンプ）の具体的構成例を示す回路図。
【図１０】図８中の電流アンプ（反転アンプ）の具体的構成例を示す回路図。
【図１１】上記図９、図１０に示した２つの回路構成を図８に適用した具体的な回路図。
【図１２】従来の電流出力の差動増幅器で構成されるＧＭアンプを用いた信号除去フィルタ（ＴＲＡＰ）の構成を示す回路図。
【図１３】図１２の可変ＧＭアンプに一般に用いられる具体的な回路構成を示す回路図。
【図１４】ＭＯＳトランジスタで構成された差動増幅器を示す回路図。
【符号の説明】
ＧＭ１、ＧＭ２…シングルのＧＭアンプ
Ｃ１，Ｃ２…コンデンサ
４…加算回路
Ｘ…入力信号
Ｙ１，Ｙ２，Ｙ３…出力信号
Claims (8)
- 一つの入力端子と一つの出力端子を備え、かつコンダクタンスを制御するための端子を少なくとも一つ設けたＭＯＳトランジスタ回路構成の第１の電流アンプと、
一方電極が前記第１の電流アンプの入力端子に接続される第１のコンデンサと、
一つの入力端子と一つの出力端子を備え、かつコンダクタンスを制御するための端子を少なくとも一つ設け、前記入力端子が前記第１の電流アンプの出力端子に接続され、前記出力端子が前記第１の電流アンプの入力端子に接続されるＭＯＳトランジスタ回路構成の第２の電流アンプと、
一方電極が前記第１の電流アンプの出力端子と前記第２の電流アンプの入力端子との接続点に接続される第２のコンデンサとを具備し、
前記第１の電流アンプは、電流インバータ回路で構成され、前記電流インバータ回路は、ソース接地でゲートが共通の２つのＭＯＳトランジスタと、この２つのＭＯＳトランジスタそれぞれのドレイン電流を供給するカレントミラー回路構成の電流源と、前記２つのＭＯＳトランジスタの一方のドレイン電流路に直列に接続された前記コンダクタンスを制御するためのＭＯＳトランジスタとを設け、前記２つのＭＯＳトランジスタの一方のドレイン及び共通のゲートに入力電流を供給し、前記２つのＭＯＳトランジスタの他方のドレインから出力電流を得ることを特徴とするアクティブフィルタ回路。 - 前記第１の電流アンプには前記入力端子と接地の間に１つ以上のＭＯＳトランジスタによって構成される抵抗回路が含まれていることを特徴とする請求項１記載のアクティブフィルタ回路。
- 一つの入力端子と一つの出力端子を備え、かつコンダクタンスを制御するための端子を少なくとも一つ設けたＭＯＳトランジスタ回路構成の第１の電流アンプと、
一方電極が前記第１の電流アンプの入力端子に接続される第１のコンデンサと、
一つの入力端子と一つの出力端子を備え、かつコンダクタンスを制御するための端子を少なくとも一つ設け、前記入力端子が前記第１の電流アンプの出力端子に接続され、前記出力端子が前記第１の電流アンプの入力端子に接続されるＭＯＳトランジスタ回路構成の第２の電流アンプと、
一方電極が前記第１の電流アンプの出力端子と前記第２の電流アンプの入力端子との接続点に接続される第２のコンデンサとを具備し、
前記第１のコンデンサの他方電極に入力信号が供給され、前記第１の電流アンプの出力信号と前記入力信号とが足し合わされる、１つ以上のＭＯＳトランジスタによって構成される加算回路を具備したことを特徴とするアクティブフィルタ回路。 - 一つの入力端子と一つの出力端子を備え、かつコンダクタンスを制御するための端子を少なくとも一つ設け、前記入力端子と出力端子が前記第２の電流アンプの出力端子に接続されるＭＯＳトランジスタ回路構成の第３の電流アンプをさらに具備したことを特徴とする請求項１記載のアクティブフィルタ回路。
- 一つの入力端子と一つの出力端子を備え、かつコンダクタンスを制御するための端子を少なくとも一つ設け、前記入力端子が前記第１の電流アンプの出力端子に接続され、前記出力端子が前記第２の電流アンプの入力端子に接続されるＭＯＳトランジスタ回路構成の第４の電流アンプをさらに具備したことを特徴とする請求項１記載のアクティブフィルタ回路。
- 前記ＭＯＳトランジスタ回路構成は、ソース接地の第１のＭＯＳトランジスタと、第１のＭＯＳトランジスタのゲート入力信号を反転した信号をゲート入力とするソース接地の第２のＭＯＳトランジスタとを有し、これら第１、第２のＭＯＳトランジスタにおけるドレイン電流の差を出力するようにした回路を含むことを特徴とする請求項１に記載のアクティブフィルタ回路。
- 前記ＭＯＳトランジスタ回路構成は、ソース接地の第１のＭＯＳトランジスタと、第１のＭＯＳトランジスタのゲート入力信号を反転した信号をゲート入力とするソース接地の第２のＭＯＳトランジスタとを有し、これら第１、第２のＭＯＳトランジスタのドレイン電流の差を出力するようにした回路を含むと共に、前記第１、第２のＭＯＳトランジスタの電流源としてカレントミラー回路が設けられ、このカレントミラー回路は前記第１、第２のコンデンサのいずれかに共通に接続される前記第１から第４いずれかの電流アンプに対し共有されることを特徴とする請求項５記載のアクティブフィルタ回路。
- 前記第１から第４の電流アンプにおけるそれぞれの前記第２のＭＯＳトランジスタのうち、その一部を前記カレントミラー回路で折り返して共通に接続される前記コンデンサに流れる電流のＤＣずれを打ち消すようにしたことを特徴とする請求項７記載のアクティブフィルタ回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06458399A JP3579286B2 (ja) | 1999-03-11 | 1999-03-11 | アクティブフィルタ回路 |
| TW089102908A TW541784B (en) | 1999-03-11 | 2000-02-19 | Active filter circuit |
| US09/516,362 US6194959B1 (en) | 1999-03-11 | 2000-03-01 | Active filter circuit |
| KR10-2000-0012085A KR100372123B1 (ko) | 1999-03-11 | 2000-03-10 | 액티브 필터 회로 |
| CNB001038729A CN1156972C (zh) | 1999-03-11 | 2000-03-10 | 有源滤波器电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06458399A JP3579286B2 (ja) | 1999-03-11 | 1999-03-11 | アクティブフィルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000261289A JP2000261289A (ja) | 2000-09-22 |
| JP3579286B2 true JP3579286B2 (ja) | 2004-10-20 |
Family
ID=13262422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06458399A Expired - Fee Related JP3579286B2 (ja) | 1999-03-11 | 1999-03-11 | アクティブフィルタ回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6194959B1 (ja) |
| JP (1) | JP3579286B2 (ja) |
| KR (1) | KR100372123B1 (ja) |
| CN (1) | CN1156972C (ja) |
| TW (1) | TW541784B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6320459B2 (en) * | 1997-11-24 | 2001-11-20 | Mccullough Rob | Notch filter implemented using analog sampling |
| JP4129108B2 (ja) * | 2000-02-25 | 2008-08-06 | 三菱電機株式会社 | マイクロフォン用フィルタおよびマイクロフォン装置 |
| US6812780B2 (en) * | 2002-01-16 | 2004-11-02 | Oki Electric Industry Co., Ltd. | Filter circuit and detection circuit having filter circuit |
| US6614300B2 (en) * | 2001-08-27 | 2003-09-02 | Nokia Corporation | Dual current mirror power amplifier bias control |
| GB0122227D0 (en) * | 2001-09-13 | 2001-11-07 | Koninl Philips Electronics Nv | Active tunable filter circuit |
| US7061310B2 (en) | 2003-09-04 | 2006-06-13 | Kabushiki Kaisha Toshiba | All-pass filter circuit |
| KR100819119B1 (ko) | 2006-01-09 | 2008-04-04 | 삼성전자주식회사 | 초광대역 응용을 위한 필터의 ｃｍｏｓ 증폭기 및 그 방법 |
| ITVA20060029A1 (it) * | 2006-05-30 | 2007-11-30 | St Microelectronics Srl | Amplificatore analogico a transconduttanza |
| US7622991B2 (en) * | 2007-08-22 | 2009-11-24 | Don Roy Sauer | Transconductance signal capacity format |
| US8154901B1 (en) | 2008-04-14 | 2012-04-10 | Netlist, Inc. | Circuit providing load isolation and noise reduction |
| US8001434B1 (en) | 2008-04-14 | 2011-08-16 | Netlist, Inc. | Memory board with self-testing capability |
| US8166084B2 (en) * | 2009-03-27 | 2012-04-24 | Intersil Americas Inc. | Calibration of adjustable filters |
| CN101877576B (zh) * | 2009-04-30 | 2012-10-03 | 华为技术有限公司 | 一种滤波电路以及具有该滤波电路的通信设备 |
| RU2536672C1 (ru) * | 2013-06-18 | 2014-12-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Составной транзистор с малой выходной емкостью |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4038111A1 (de) * | 1990-11-29 | 1992-06-04 | Thomson Brandt Gmbh | Universalfilter |
| JP2723417B2 (ja) * | 1992-03-24 | 1998-03-09 | 株式会社東芝 | アクティブフィルタ回路 |
| JPH07212187A (ja) * | 1994-01-20 | 1995-08-11 | Hitachi Ltd | アクチブフィルタ |
| JP3113147B2 (ja) * | 1994-05-26 | 2000-11-27 | ローム株式会社 | フィルタ装置 |
| JPH09130207A (ja) * | 1995-10-31 | 1997-05-16 | Sony Corp | トラップ回路、信号トラップ方法、帯域フィルタ、帯域フィルタリング方法、演算装置、および演算方法 |
| JP3181829B2 (ja) * | 1996-03-13 | 2001-07-03 | 松下電器産業株式会社 | アクティブフィルタ回路 |
| US5912583A (en) * | 1997-01-02 | 1999-06-15 | Texas Instruments Incorporated | Continuous time filter with programmable bandwidth and tuning loop |
| JP3350414B2 (ja) * | 1997-09-26 | 2002-11-25 | シャープ株式会社 | フィルタ回路 |
| JPH11261372A (ja) * | 1998-03-06 | 1999-09-24 | Sony Corp | アクティブフィルタ回路 |
-
1999
- 1999-03-11 JP JP06458399A patent/JP3579286B2/ja not_active Expired - Fee Related
-
2000
- 2000-02-19 TW TW089102908A patent/TW541784B/zh not_active IP Right Cessation
- 2000-03-01 US US09/516,362 patent/US6194959B1/en not_active Expired - Fee Related
- 2000-03-10 KR KR10-2000-0012085A patent/KR100372123B1/ko not_active IP Right Cessation
- 2000-03-10 CN CNB001038729A patent/CN1156972C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010006778A (ko) | 2001-01-26 |
| CN1267134A (zh) | 2000-09-20 |
| CN1156972C (zh) | 2004-07-07 |
| JP2000261289A (ja) | 2000-09-22 |
| KR100372123B1 (ko) | 2003-02-14 |
| US6194959B1 (en) | 2001-02-27 |
| TW541784B (en) | 2003-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3579286B2 (ja) | アクティブフィルタ回路 | |
| EP0851578B1 (en) | Filter circuit | |
| JP2007181032A (ja) | トランスコンダクタ、積分器及びフィルタ回路 | |
| JP2022530324A (ja) | ノイズ除去を備えた広帯域の低ノイズ増幅器 | |
| JP3384207B2 (ja) | 差動増幅回路 | |
| JP3534375B2 (ja) | 差動回路を含む電子回路 | |
| JP3425426B2 (ja) | トランスコンダクタおよびフィルタ回路 | |
| JP2004222015A (ja) | 増幅回路 | |
| JP2004222238A (ja) | 可変時定数回路及びこれを用いたフィルタ回路 | |
| RU2404452C2 (ru) | Токовый умножитель, основанный на корневой вольт-амперной характеристике моп транзистора | |
| JPH06232655A (ja) | シングルエンド−差動変換器 | |
| KR100618354B1 (ko) | 교차 연결된 트랜지스터를 이용하는 초광대역 필터 | |
| JPH10322143A (ja) | Ａｃ結合回路 | |
| JP3442613B2 (ja) | 可変利得増幅器 | |
| JP3874649B2 (ja) | 平衡回路 | |
| JP4574813B2 (ja) | 増幅回路 | |
| JP2809994B2 (ja) | 完全に差動的な非演算増幅器に基づく正帰還形のバイポーラ接合形トランジスタバイクワッドフィルタ | |
| JP3175713B2 (ja) | 演算増幅回路 | |
| JP2004007362A (ja) | 平衡型増幅器及びこれを用いたフィルタ並びに電圧電流変換回路 | |
| JP3113420B2 (ja) | Ｇｍ−Ｃフィルタ | |
| KR100213240B1 (ko) | 이중 입력 연산 상호 콘덕턴스 증폭기를 이용한 필터 | |
| JP2001339275A (ja) | フィルタ回路とこれを用いた検波回路 | |
| JPH10126214A (ja) | フィルタ回路 | |
| JP2001251164A (ja) | アクティブインダクタンス回路及び２端子素子型アクティブインダクタンス回路並びに対称４端子型アクティブインダクタンス回路 | |
| Silva-Martínez | Effect of the transistor mismatches on the performance of fully-differential OTAs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040412 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040713 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040715 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |