JP3425426B2 - トランスコンダクタおよびフィルタ回路 - Google Patents

トランスコンダクタおよびフィルタ回路

Info

Publication number
JP3425426B2
JP3425426B2 JP2001019311A JP2001019311A JP3425426B2 JP 3425426 B2 JP3425426 B2 JP 3425426B2 JP 2001019311 A JP2001019311 A JP 2001019311A JP 2001019311 A JP2001019311 A JP 2001019311A JP 3425426 B2 JP3425426 B2 JP 3425426B2
Authority
JP
Japan
Prior art keywords
transconductor
input
transconductance
transconductors
polarity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001019311A
Other languages
English (en)
Other versions
JP2001292051A (ja
Inventor
隆史 森江
志郎 道正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2001019311A priority Critical patent/JP3425426B2/ja
Publication of JP2001292051A publication Critical patent/JP2001292051A/ja
Application granted granted Critical
Publication of JP3425426B2 publication Critical patent/JP3425426B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Networks Using Active Elements (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、トランスコンダク
タおよびキャパシタを有するフィルタ回路に関し、より
詳細にはそのフィルタ回路に使用されるトランスコンダ
クタに関する。
【０００２】
【従来の技術】トランスコンダクタは、トランスコンダ
クタンスを比例定数として入力電圧に比例した出力電流
を供給することができる。そのため、トランスコンダク
タは、フィルタ回路、増幅器、変流器、較正器等に利用
され得る。
【０００３】ＤＶＤ等のディスクシステムにおいて、多
種のメディアや多倍速再生に対応するため、ディスクの
信号処理に用いるフィルタ回路は、低速信号から高速信
号までの広い信号速度範囲を処理する必要がある。高速
信号は低速信号の１００倍を超える。従って、カットオ
フ周波数Ｆcの最大値が、カットオフ周波数Ｆcの最小値
の１００倍以上である必要がある。このような高速フィ
ルタ回路に使用されるトランスコンダクタの一例を図１
１に示す。図１１は、トランスコンダクタ（ＧＭ回路）
とキャパシタ（Ｃ）によって構成される、従来のＧＭ−
Ｃフィルタ回路の一例である。このＧＭ−Ｃフィルタ回
路は、トランスコンダクタ（ＧＭ回路）９０１、および
スイッチ９０３を介して複数のキャパシタ９０２が並列
に接続されている。ＧＭ−Ｃフィルタ回路のフィルタ特
性である、カットオフ周波数（Ｆ c）は、ｇｍ（トラン
スコンダクタのトランスコンダクタンス）とＣ（キャパ
シタンス）との比によって（１）式で表される。
【０００４】Ｆc＝ｇｍ／Ｃ ……（１） 従って、フィルタ特性を向上させるためには、カットオ
フ周波数Ｆｃの可変域を大きくする必要がある。このた
めには、（１）式より、トランスコンダクタンスｇｍの
可変域を大きくするか、またはキャパシタンスＣの可変
域を大きくすることが必要である。
【０００５】
【発明が解決しようとする課題】従来の技術では、トラ
ンスコンダクタ９０１のトランスコンダクタンスのｇｍ
の可変域を大きくすることは非常に難しい。特に、ＣＭ
ＯＳトランジスタから構成されるトランスコンダクタの
トランスコンダクタンスの可変域を大きくすることは、
バイポーラトランジスタから構成されるトランスコンダ
クタの可変域を大きくするよりも難しい。その可変域の
最大値は、通常可変域の最小値の１０倍程度にしかなら
ない。このため、図１１に示すフィルタ回路をＣＭＯＳ
トランジスタによって実現する場合、トランスコンダク
タ９０１に接続される複数のキャパシタ９０２をスイッ
チ９０３により選択し、全体のキャパシタンスＣを変更
することにより、カットオフ周波数を変更する。つま
り、トランスコンダクタ９０１のトランスコンダクタン
スｇｍを可変にするだけではなく、キャパシタンスＣま
でも可変にすることによって、カットオフ周波数の可変
域を増大させている。
【０００６】しかしながら、例えば、カットオフ周波数
の可変域の最大値が、可変域の最小値の１００倍程度を
必要とする一方で、トランスコンダクタ９０１のトラン
スコンダクタンスｇｍの可変域の最大値が、可変域の最
小値の１０倍程度しかない場合を考える。この場合、ス
イッチ９０３によって選択されたキャパシタ９０２全体
のキャパシタンスＣが、可変域の最小値の１０倍の最大
値を有する必要がある。キャパシタ９０２の全キャパシ
タンスＣの最小値は、ノイズ、回路性能の安定性、各キ
ャパシタのキャパシタンスのバラツキ等により制限され
る。このためキャパシタンスＣをあまり小さくすること
ができない。スイッチを選択することによって、可変域
の最大値が可変域の最小値の１０倍の可変域を有するキ
ャパシタ９０２を実現するには、非常に大きなキャパシ
タンスが必要となる。そのため回路面積が増大する。ま
た、キャパシタ９０２に直列接続するスイッチ９０３の
オン抵抗によりフィルタ回路の群遅延が劣化するという
問題もある。
【０００７】トランスコンダクタンスの最大値が、可変
域の最小値の１００倍以上となるようなトランスコンダ
クタが提供されれば、望ましい。このような大きな可変
域を有するトランスコンダクタが実現されれば、より高
速なフィルタ回路、変流器等を実現することができる。
【０００８】従って、本発明の目的は、大きな可変域を
有したトランスコンダクタを提供することである。
【０００９】また本発明の別の目的は、大きな可変域を
有したトランスコンダクタを用いることにより、大面積
のキャパシタによる素子面積を増大させることなく、カ
ットオフ周波数、Ｑ値等のフィルタ特性を可変にするこ
とができるフィルタ回路を提供することである。
【００１０】
【課題を解決するための手段】本発明によるトランスコ
ンダクタは、トランスコンダクタンスｇｍを有し、入力
電圧Ｖinに対してｇｍ×Ｖinの出力電流Ｉoutを出力す
るトランスコンダクタであって、該トランスコンダクタ
は、並列接続された複数の下位トランスコンダクタを備
え、該複数の下位トランスコンダクタには少なくとも１
つの制御信号が入力され、該複数の下位トランスコンダ
クタは、該少なくとも１つの制御信号により、該複数の
下位トランスコンダクタの少なくとも１つが負のトラン
スコンダクタンスを有し得るように制御され、該少なく
とも１つの下位トランスコンダクタが、差動入出力トラ
ンスコンダクタと複数のスイッチ手段を含み、該複数の
スイッチ手段は、該差動入出力トランスコンダクタの第
１の入力端子および第２の入力端子にそれぞれ接続さ
れ、該少なくとも１つの制御信号に応答して該複数のス
イッチ手段を切り替えることにより、該差動入出力トラ
ンスコンダクタのトランスコンダクタンスの符号の切り
替え、それにより該トランスコンダクタの該トランスコ
ンダクタンスｇｍが可変となり、それにより上記目的が
達成される。
【００１１】本発明によるフィルタ回路は、上記に記載
のトランスコンダクタと、該トランスコンダクタに接続
されるキャパシタとを備え、それにより上記目的を達成
する。
【００１２】本発明によるフィルタ回路は、複数の前記
フィルタ回路を梯子型または縦続型に接続してもよい。
本発明によるトランスコンダクタは、トランスコンダク
タンスｇｍを有し、入力電圧Ｖ in に対してｇｍ×Ｖ in の
出力電流Ｉ out を出力するトランスコンダクタであっ
て、該トランスコンダクタは、並列接続された複数の下
位トランスコンダクタを備え、該複数の下位トランスコ
ンダクタには少なくとも１つの制御信号が入力され、該
複数の下位トランスコンダクタは、該少なくとも１つの
制御信号により、該複数の下位トランスコンダクタの少
なくとも１つが負のトランスコンダクタンスを有し得る
ように制御され、該複数の下位トランスコンダクタが、
第１の極性のトランスコンダクタンスを有する１以上の
第１の下位トランスコンダクタおよび第２の極性のトラ
ンスコンダクタンスを有する１以上の第２の下位トラン
スコンダクタを含み、該１以上の第１および第２の下位
トランスコンダクタの各々が、該少なくとも１つの制御
信号によって選択的に動作および非動作し、該１以上の
第１および第２の下位トランスコンダクタの各々が、差
動入出力トランスコンダクタであり、それにより該トラ
ンスコンダクタの該トランスコンダクタンスｇｍが可変
となり、それにより上記目的が達成される。
【００１３】前記差動入出力トランスコンダクタは、第
１の極性の入力端子、第２の極性の入力端子、第１の極
性の出力端子、および第２の極性の出力端子を有し、該
第１の極性の入力端子に入力される第１の入力電圧と該
第２の極性の入力端子に入力される第２の入力電圧との
差が、前記入力電圧に相当し、該第１の極性の出力端子
から出力される第１の出力電流と該第２の極性の出力端
子から出力される第２の出力電流との差が、前記出力電
流に相当してもよい。
【００１４】前記トランスコンダクタが、第１の極性の
電源に接続されたソース、バイアス端子に接続されたゲ
ート、および前記第１の極性の出力端子に接続されたド
レインを有する第１の極性の第１のトランジスタと、該
第１の電源に接続されたソース、該バイアス端子に接続
されたゲート、および前記第２の極性の出力端子に接続
されたドレインを有する第１の極性の第２のトランジス
タと、少なくとも１つの単位トランスコンダクタを有す
る第１および第２の下位トランスコンダクタ部であっ
て、該第１および第２の下位トランスコンダクタ部は該
第１の極性の出力端子にそれぞれ接続される、第１およ
び第２の下位トランスコンダクタ部と、該少なくとも１
つの単位トランスコンダクタを有する第３および第４の
下位トランスコンダクタ部であって、該第３および第４
の下位トランスコンダクタ部は該第２の極性の出力端子
に接続される、第３および第４の下位トランスコンダク
タ部とを備え、該第１および第３の下位トランスコンダ
クタ部は、それぞれ前記第１の入力電圧が入力される前
記第１の入力端子に接続され、該第２および第４の下位
トランスコンダクタ部は、それぞれ前記第２の入力電圧
が入力される前記第２の入力端子に接続され、それによ
り該第１および第４の下位トランスコンダクタ部からな
る下位トランスコンダクタは第１の極性のトランスコン
ダクタンスを有し、該第２および第３の下位トランスコ
ンダクタ部からなる下位トランスコンダクタは第２の極
性のトランスコンダクタンスを有し、該第１および第４
の下位トランスコンダクタ部、ならびに該第２および第
３の下位トランスコンダクタ部に入力される前記少なく
とも１つの制御信号によって、該第１および第４の下位
トランスコンダクタ部からなる下位トランスコンダクタ
の該第１の極性のトランスコンダクタンス、および該第
２および第３の下位トランスコンダクタ部からなる下位
トランスコンダクタの該第２の極性のトランスコンダク
タンスが制御されてもよい。
【００１５】前記第１および第４の下位トランスコンダ
クタ部に入力される前記制御信号と前記第２および第３
の下位トランスコンダクタ部に入力される前記制御信号
とが異なっていてもよい。
【００１６】前記単位トランスコンダクタは、前記第１
および第２の入力電圧のいずれか一方が入力されるゲー
ト、および第２の極性の電源に接続されたソースを有す
る第２の極性の第３のトランジスタと、前記制御信号が
入力されるゲート、該第３のトランジスタのドレインに
接続されたソース、および前記第１および第２の極性の
出力端子のいずれか一方に接続されたドレインを有する
第２の極性の第４のトランジスタとを有していてもよ
い。
【００１７】前記第１〜第４の各下位トランスコンダク
タ部が、それぞれ単位トランスコンダクタ対によって構
成されてもよい。
【００１８】前記下位トランスコンダクタ部が、前記第
１および第２の入力電圧のいずれか一方が入力されるゲ
ート、および第２の極性の電源に接続されるソースを有
する第２の極性の第３のトランジスタと、該第３のトラ
ンジスタのドレインに接続されるソース、前記制御信号
が入力されるゲート、および前記第１および第２の極性
の出力端子のいずれか一方に接続されるドレインとを有
する第２の極性の第４のトランジスタと、該第１および
第２の入力電圧のいずれか一方が入力されるゲート、お
よび該第２の極性の電源に接続されるソースを有する第
２の極性の第５のトランジスタと、該第５のトランジス
タのドレインに接続されるソース、該制御信号が入力さ
れるゲート、および該第４のトランジスタのドレインが
接続された該出力端子に接続されるドレインとを有する
第２の極性の第６のトランジスタとを有していてもよ
い。
【００１９】前記第４のトランジスタに入力される前記
制御信号と前記第６のトランジスタに入力される前記制
御信号とが異なっていてもよい。
【００２０】本発明によるフィルタ回路は、上記に記載
のトランスコンダクタと、該トランスコンダクタに接続
されるキャパシタとを備えて、上記目的を達成する。
【００２１】本発明によるフィルタ回路は、複数の前記
フィルタ回路を梯子型または縦続型に接続してもよい。
【００２２】本発明によるフィルタ回路は、複数のトラ
ンスコンダクタであって、該複数のトランスコンダクタ
の各々が、入力電圧に比例した出力電流を出力し、該入
力電圧を入力する入力端子、および該出力電流を出力す
る出力端子を有する、複数のトランスコンダクタと、複
数のキャパシタと、複数の第１のスイッチ手段と、複数
の第２のスイッチ手段とを備え、該複数のキャパシタの
それぞれは、該複数のトランスコンダクタのうち少なく
とも１つのトランスコンダクタの出力端子に接続されて
おり、該複数の第１のスイッチ手段のそれぞれは、該複
数のトランスコンダクタの１つのトランスコンダクタの
入力端子に接続されており、該複数の第２のスイッチ手
段のそれぞれは、該複数のトランスコンダクタの１つの
トランスコンダクタの出力端子に接続されており、該複
数のトランスコンダクタ各々へ入力される複数の第１の
制御信号のうちの１つと、該複数の第１のスイッチ手段
と該複数の第２のスイッチ手段とのそれぞれに入力され
る第２の制御信号により、該複数のトランスコンダクタ
のうち選択されるべきトランスコンダクタを制御可能に
し、それにより上記目的を達成する。
【００２３】前記複数のトランスコンダクタおよび前記
複数のキャパシタは、梯子型または縦続型に接続されて
もよい。
【００２４】本発明によるフィルタ回路は、該トランス
コンダクタのトランスコンダクタンスを測定する測定手
段をさらに備え、前記複数のトランスコンダクタのうち
選択されるべき該トランスコンダクタが前記第１の制御
信号により動作可能となることに応答して、該選択され
たトランスコンダクタの入力端子に接続された第１のス
イッチ手段および出力端子に接続された第２のスイッチ
手段とを前記第２の制御信号によりオンにして、これに
より該測定手段が、該トランスコンダクタのトランスコ
ンダクタンスを測定してもよい。
【００２５】前記第１の制御信号が、前記測定したトラ
ンスコンダクタのトランスコンダクタンスに基づいて、
該測定したトランスコンダクタのトランスコンダクタン
スを微調整してもよい。
【００２６】本発明によるフィルタ回路は、前記複数の
トランスコンダクタの各々が、並列接続された複数の下
位トランスコンダクタを有し、該複数の下位トランスコ
ンダクタには制御信号が入力され、該複数の下位トラン
スコンダクタは、該制御信号により、該複数の下位トラ
ンスコンダクタの少なくとも１つが負のトランスコンダ
クタンスを有し得るように制御され、それにより該トラ
ンスコンダクタの該トランスコンダクタンスが可変とな
ってもよい。
【００２７】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面に基づいて詳細に説明する。
【００２８】（実施の形態１）図１Ａは、本発明による
トランスコンダクタを用いたフィルタ回路１の構成を示
す。フィルタ回路１は、トランスコンダクタ５とキャパ
シタ７とが接続されたＧＭ−Ｃフィルタ回路である。Ｇ
Ｍ−Ｃフィルタ回路１は、トランスコンダクタ５の出力
端子３にキャパシタ７の入力端子８を接続した基本回路
によって、様々な伝達関数を実現することができる。ト
ランスコンダクタ５は、複数（ｎ個）の下位トランスコ
ンダクタ６を並列接続して構成されている。各下位トラ
ンスコンダクタ６のトランスコンダクタンスは、それぞ
れ、ｇｍ１、ｇｍ２、・・・ｇｍｎで表されている。ま
た複数の下位トランスコンダクタ６のうち少なくとも１
つの下位トランスコンダクタは、負のトランスコンダク
タンスを有し得る。
【００２９】なお、図１Ａにはトランスコンダクタ５と
キャパシタ７との接続関係は示していない。トランスコ
ンダクタ５とキャパシタ７とは、上述のようにトランス
コンダクタ５の出力端子３にキャパシタ７の入力端子８
が接続される限り任意の接続様態で接続され得る。例え
ば、トランスコンダクタ５とキャパシタ７とは、図１Ｂ
に示されるように接続され得る。あるいは、フィルタ回
路１は、トランスコンダクタ５とキャパシタ７との組
（基本回路１００１）をそれぞれ複数含んでいてもよ
い。この場合、フィルタ回路１の内部での基本回路１０
０１のそれぞれは、梯子型または縦続型などの任意の接
続様態で接続され得る。図１Ｂにおいて、参照番号９
は、トランスコンダクタ５の入力端子であり、参照番号
１０は、接地あるいは定電位端子である。トランスコン
ダクタ５の入力端子９は、フィルタ回路１の入力端子２
に接続されている。
【００３０】制御端子４からの制御信号によって、１ま
たは複数の下位トランスコンダクタ６が選択される。ト
ランスコンダクタ５のトランスコンダクタンスは、選択
された下位トランスコンダクタ６によって規定される。
トランスコンダクタ５は、トランスコンダクタ５のトラ
ンスコンダクタンスを比例定数として、入力端子２から
入力される入力電圧Ｖinに比例した電流Ｉoutを出力端
子３から出力する。複数の下位トランスコンダクタ６を
有するトランスコンダクタ５とキャパシタ７とを含むＧ
Ｍ−Ｃフィルタ回路を基本回路として、目的に合わせ
て、複数の基本回路を梯子型、縦続型等の接続をして構
成してもよい。図を簡単にするため、１つの制御信号の
みを示すが、複数あってもよい。
【００３１】次に、上述した構成を有するフィルタ回路
１の動作を説明する。フィルタ回路１は、入力電圧Ｖin
に比例する出力電流Ｉoutを出力する。通常、（２）式
で表される出力電流が出力される。ここで、ｇｍは、ト
ランスコンダクタ５全体のトランスコンダクタンスであ
る。
【００３２】Ｉout＝ｇｍ×Ｖin ・・・・・・（２） 図１Ａに示すように、ｎ個の下位トランスコンダクタ６
を有するトランスコンダクタ５の場合、入力電圧Ｖinに
対する出力電流Ｉoutの関係は、次の（３）式によって
表される。
【００３３】 Ｉout＝(±ｇｍ１±ｇｍ２±ｇｍ３・・・±ｇｍｎ)×Ｖin ・・・・・・（３） ただし、ｇｍ１〜ｇｍｎは、各下位トランスコンダクタ
６のそれぞれのトランスコンダクタンスである。各下位
トランスコンダクタ６のトランスコンダクタンスｇｍ１
〜ｇｍｎの可変域は、下位コンダクタンス６の回路構成
にもよるが、あまり大きくとることは望めない。例えば
下位トランスコンダクタｇｍ１〜ｇｍｎの可変域の最大
値が、下位トランスコンダクタｇｍ１〜ｇｍｎの可変域
の最小値の１０倍以上とすることは困難である。
【００３４】しかしながら、トランスコンダクタ５を並
列に接続された複数の下位トランスコンダクタ６を有す
るように設け、選択的に下位トランスコンダクタ６のト
ランスコンダクタンスを加算あるいは減算することによ
り、トランスコンダクタ５のトランスコンダクタンスｇ
ｍを、幅広く可変にすることができる。高いカットオフ
周波数Ｆcが必要な場合は、全ての下位トランスコンダ
クタ６のトランスコンダクタンスを加算すれば良い。逆
に、低いカットオフ周波数Ｆcを実現する場合は、いず
れかの下位トランスコンダクタ６のトランスコンダクタ
ンスを減算すればよく、理論的にはトランスコンダクタ
５のトランスコンダクタンスｇｍをゼロとすることもで
きる。これにより、トランスコダクタ５のトランスコン
ダクタンスｇｍの最小値はゼロ、最大値は(ｇｍ１＋gｍ
２＋…ｇｍｎ)となる。従って、可変域の最大値が可変
域の最小値の１０倍をはるかに上回る大きな可変域を有
するトランスコンダクタが実現できる。
【００３５】上記のように本発明によるトランスコンダ
クタは、並列接続された複数の下位トランスコンダクタ
を有している。複数の下位トランスコンダクタのうち少
なくとも１つが、制御信号により負のトランスコンダク
タンスを有し得るように制御される。これにより、トラ
ンスコンダクタのトランスコンダクタンスを広範囲に可
変とできる。
【００３６】また、トランスコンダクタ５のトランスコ
ンダクタンスｇｍは、カットオフ周波数Ｆcだけでな
く、Ｑ値等のフィルタ回路の他の重要なパラメータに影
響を与える。従って、トランスコンダクタ５のトランス
コンダクタンスｇｍの可変域を広くすることにより、様
々なフィルタ特性を大きく変更することができる。
【００３７】図２は、トランスコンダクタ５に設けられ
る下位トランスコンダクタ６が２つの場合を示す。２つ
の下位トランスコンダクタ６の各トランスコンダクタン
スｇｍ１、ｇｍ２を用いれば、トランスコンダクタ５の
トランスコンダクタンスｇｍの可変域を大きくすること
ができる。この場合、トランスコンダクタ５に対する入
力電圧と出力電流の関係は、次の（４）式で表される。
【００３８】 Ｉout＝(ｇｍ１±ｇｍ２）×Ｖin ・・・・・・（４） 各下位トランスコンダクタ６のトランスコンダクタンス
の最大値をｇｍmaxとし、また、各下位トランスコンダ
クタンスの可変域の最大値が可変域の最小値の１０倍と
すると、次の（５）式が成立する。
【００３９】 ｇｍmax／１０≦ｇｍ１≦ｇｍmax ｇｍmax／１０≦ｇｍ２≦ｇｍmax ・・・・・・（５） 但し、下位トランスコンダクタのトランスコンダクタン
スｇｍ１およびｇｍ２の最大値が異なっていてもよい。
【００４０】従って、２つの下位トランスコンダクタ６
によるトランスコンダクタンスの可変域は、次の（６）
式によって表される。
【００４１】 ０≦ｇｍ１±ｇｍ２≦２ｇｍmax ・・・・・・（６） このように、２つの下位トランスコンダクタ６によっ
て、トランスコンダクタ５のトランスコンダクタンスｇ
ｍの範囲を広く設定することができる。
【００４２】なお、各下位トランスコンダクタ６のトラ
ンスコンダクタンスｇｍ１、ｇｍ２を制御端子４からの
制御信号により減算することによって、トランスコンダ
クタ５のトランスコンダクタンスｇｍが小さな値となる
ようにする場合には、各下位トランスコンダクタ６のト
ランスコンダクタンスｇｍ１、ｇｍ２を可能な限り、必
要最小値とすることが好ましい。
【００４３】その理由は、以下の通りである。トランス
コンダクタ５を回路として実現する際には、下位トラン
スコンダクタ６のトランスコンダクタンスｇｍ１、ｇｍ
２のバラツキを考慮する必要がある。例えば、各下位ト
ランスコンダクタ６のトランスコンダクタンスが１％バ
ラツキを有するとすると、それらを加算することにより
得られるトランスコンダクタ５のトランスコンダクタン
スｇｍは、バラツキが減る傾向を有するために、全体と
して１％程度のバラツキを有するのみである。しかし、
それらを減算することにより小さなトランスコンダクタ
ンスｇｍを実現する場合には、バラツキが１０倍、或い
は数十倍にもなり得る。これを防ぐために、下位トラン
スコンダクタ６のトランスコンダクタンスｇｍ１、ｇｍ
２を必要最小値とすることである。これにより、それら
を減算することによって得られるトランスコンダクタ５
の小さなトランスコンダクタンスｇｍのバラツキが増大
することを抑えることができる。なお、このバラツキを
抑えるためのトランスコンダクタンスｇｍの微調整方式
については、実施の形態５で説明する。
【００４４】図３は、フィルタ回路１におけるトランス
コンダクタ５に設けられた１つの下位トランスコンダク
タ６の具体的構成を示す回路図である。下位トランスコ
ンダクタ６は、差動入出力トランスコンダクタ１０を有
している。差動入出力トランスコンダクタ１０のプラス
入力端子Ｖin＋には、２つのスイッチ１１および１２が
接続されている。同様に、差動入出力トランスコンダク
タ１０のマイナス入力端子Ｖin−には、２つのスイッチ
１３および１４が接続されている。スイッチ１１および
１３は、下位トランスコンダクタ６のプラス入力端子Ｖ
in＋にそれぞれ接続されている。スイッチ１２および１
４は、下位トランスコンダクタ６のマイナス入力端子Ｖ
in−にそれぞれ接続されている。各スイッチ１１〜１４
は、制御端子４から与えられる制御信号によって、それ
ぞれ制御される。スイッチ１１〜１４としては、制御信
号によって動作が制御可能であれば、どのようなスイッ
チ手段であってもよい。またプラスの入力端子Ｖin＋に
入力される入力電圧とマイナスの入力端子Ｖin−に入力
される電圧との差が、入力端子２から入力される入力電
圧Ｖinとなる。
【００４５】上述した構成を有する下位トランスコンダ
クタ６が、それぞれ並列に接続されることによって、ト
ランスコンダクタ５が構成される。
【００４６】各下位トランスコンダクタ６は、スイッチ
１１〜１４の切替えにより、差動入出力トランスコンダ
クタ１０への入力電圧を反転させる。従って、差動入出
力トランスコンダクタ１０におけるトランスコンダクタ
ンスの符号を切り替えることが可能である。差動入出力
トランスコンダクタンス１０としては、どのような回路
構成であってもよい。
【００４７】このように、スイッチ１１〜１４を導入す
ることにより、下位トランスコンダクタ６を有効に活用
することが可能であり、回路点数や回路面積の削減が可
能である。
【００４８】なお、ＣＭＯＳトランジスタから下位トラ
ンスコンダクタ６を構成する場合には、通常、その入力
端子は、ＣＭＯＳトランジスタのゲートとされ、ゲート
容量のみで信号を受ける。このため、ＣＭＯＳトランジ
スタの入力端子から下位トランスコンダクタ６に流れ込
む電流は微少であり、プラス入力端子Ｖin＋に接続され
るスイッチ１１および１３のオン抵抗による特性劣化を
抑制することが可能である。
【００４９】下位トランスコンダクタ６は、スイッチ１
１〜１４によって、それぞれのトランスコンダクタンス
の符号を反転することができるために、下位トランスコ
ンダクタ数を増加させることなく、トランスコンダクタ
５のトランスコンダクタンスを変更することができる。
従ってトランスコンダクタ５を構成する回路の数、回路
の面積の削減が可能である。
【００５０】また、下位トランスコンダクタ６のトラン
スコンダクタンスの符号の切替えによる、トランスコン
ダクタ５におけるトランスコンダクタンスの連続的な変
更は容易でない場合もあり得る。各下位トランスコンダ
クタ６のトランスコンダクタンスは、通常、可変域の最
小値の数倍〜１０倍程度にわたって連続的に変化するよ
うになっている。従って、各下位トランスコンダクタ６
のトランスコンダクタンスが連続的に変化する範囲にお
いては、トランスコンダクタ５のトランスコンダクタン
スｇｍを連続的に変化することができる。
【００５１】ＤＶＤ等のディスク処理システムにおい
て、広範囲のトランスコンダクタンスｇｍの変化が必要
となるのは、記録メディアの変更、或いは倍速モードの
変更時である。このような場合、離散的に時間を置いて
トランスコンダクタンスｇｍを変更できれば良いため、
本発明のフィルタ回路を適用しても全く支障はない。
【００５２】さらに、下位トランスコンダクタ６のトラ
ンスコンダクタンスを減算することにより、負のトラン
スコンダクタンスを作成することも可能となる。これに
より、フィルタ回路１の出力の符号を変換したり、或い
はフィルタ特性の大幅な変更も可能となる。
【００５３】このように、本実施の形態１によるトラン
スコンダクタ５およびキャパシタ７を有するフィルタ回
路１によれば、トランスコンダクタ５が、並列接続され
た複数の下位トランスコンダクタ６を有することによっ
て実現される。これら下位トランスコンダクタ６のトラ
ンスコンダクタンスを加算および減算することによっ
て、全体のトランスコンダクタ５のトランスコンダクタ
ンスが可変となる。しかも、下位トランスコンダクタ６
のトランスコンダクタンスの加算および減算の機能が制
御端子４からの制御信号により選択されるために、カッ
トオフ周波数、Ｑ値等のフィルタ特性を広範囲にわたっ
て変更することができる。また、大面積のキャパシタを
用いる必要がないため、素子面積を増大させることがな
い。
【００５４】（実施の形態２）以下、本発明の実施の形
態２について、図４から図７を参照して説明する。
【００５５】図４に下位トランスコンダクタ６として複
数の正の下位トランスコンダクタ（＋ｇｍ１）および複
数の負の下位トランスコンダクタ（−ｇｍ２）を並列に
接続したトランスコンダクタ５を示す。制御端子４から
の制御信号によって、各下位トランスコンダクタ６の動
作および非動作（すなわち、ＯＮおよびＯＦＦ）が選択
され得る。従って各下位トランスコンダクタ６のトラン
スコンダクタンスが選択され得る。
【００５６】このようなトランスコンダクタ５の構成に
より、負の下位トランスコンダクタ６を非動作状態にす
れば、トランスコンダクタ５のトランスコンダクタンス
ｇｍの加算が実現でき、負の下位トランスコンダクタ６
を動作状態にすれば、トランスコンダクタ５のトランス
コンダクタンスｇｍの減算が実現される。
【００５７】なお、負の下位トランスコンダクタ６のト
ランスコンダクタンス（図４では−ｇｍ２で示される）
は、差動入出力の下位トランスコンダクタ６において、
入力電圧を正の下位トランスコダクタ６の場合と逆に接
続するだけで簡単に実現することができる。
【００５８】図４に示す構成では、図３に示す構成とは
以下の点で異なる。制御信号の信号パスに誤差要因とな
り得るスイッチを設けることなく、下位トランスコンダ
クタ６のトランスコンダクタンスの加算または減算の選
択が可能である。従って、より理想的なフィルタ特性が
得られる。非常に高速動作するフィルタ回路、高精度フ
ィルタ回路等として好適に使用することができる。
【００５９】この場合のトランスコンダクタ５のより具
体的な回路構成について、図５に基づいて説明する。
【００６０】図５に示すトランスコンダクタ５は、第１
および第２のＰ−ＭＯＳトランジスタ２１および２２を
有する。第１および第２のＰ−ＭＯＳトランジスタ２１
および２２のソースが第１の電源３１（本明細書中で第
１の極性の電源ともいう）にそれぞれ接続され、それら
のゲートが第１のバイアス端子３２にそれぞれ接続され
ている。このバイアス端子は、一般的には、コモンフィ
ードバック回路（図示せず）に接続される。これによ
り、差動出力端子の同相電圧を制御することができる。
【００６１】第１のＰ−ＭＯＳトランジスタ２１のドレ
インは、負の出力端子２９に接続されるとともに、一対
の下位トランスコンダクタ部２３および２４に接続され
ている。第２のＰ−ＭＯＳトランジスタ２２のドレイン
は、正の出力端子３０に接続されるとともに、一対の下
位トランスコンダクタ部２５および２６に接続されてい
る。各下位トランスコンダクタ部２３〜２６には、単位
トランスコンダクタ５０対がそれぞれ設けられている。
下位トランスコンダクタ部に、ただ１つの単位トランス
コンダクタ５０を設けてもよい。
【００６２】図６は、単位トランスコンダクタ５０のシ
ンボル図を示している。図６に示された単位トランスコ
ンダクタ５０は、入力端子４２に入力された入力電圧に
比例する出力電流が出力端子４０より出力される。単位
トランスコンダクタ５０の制御端子４１（図６におい
て、簡単のために１本で示しているが、回路構成によっ
ては複数本であってもよい）からの制御信号は、単位ト
ランスコンダクタ５０のトランスコンダクタンスｇｍ
unitの制御、或いは、後述するように、単位トランスコ
ンダクタ５０を非動作状態にする制御を行う。
【００６３】単位トランスコンダクタ５０の具体的な回
路例を図７に示す。単位トランスコンダクタ５０は、第
１のＮ−ＭＯＳトランジスタ５１及び第２のＮ−ＭＯＳ
トランジスタ５２がノード５３によって直列接続され
る。第２のトランジスタ５２のドレインが出力端子４０
と接続する。入力端子４２は第１のトランジスタ５１の
ゲートに接続される。この第１のトランジスタ５１によ
って入力電圧Ｖinに比例する電流Ｉoutが生成される。
生成された電流Ｉoutが第２のトランジスタ５２のドレ
インに接続された出力端子４０から出力される。第２の
トランジスタ５２のゲートには、制御端子４１が接続さ
れている。第１のトランジスタ５１のソースは接地（本
明細書中で第２の極性の電源ともいう）している。
【００６４】なお、制御端子４１および入力端子４２
は、図中において簡単のため、それぞれ１本ずつしか示
していないが、単位トランスコンダクタ５０の回路構成
に併せて、それぞれ複数本あってもよい。
【００６５】このような構成により、単位トランスコン
ダクタ５０のトランスコンダクタンスｇｍunitは、第１
のトランジスタ５１のトランスコンダクタンスに等しく
なっている。第１のトランジスタ５１は非飽和動作をし
ている。そのゲート・ソース間電圧Ｖin、ドレイン・ソ
ース間電圧Ｖds、及びドレイン電流Ｉoutの関係は下記
の（７）式で与えられる。
【００６６】 Ｉout＝β(Ｖin−Ｖth−Ｖds／２)×Ｖds・・・・・・（７） β:第２のトランジスタ５２のトランスコンダクタンス
パラメータ Ｖth：第２のトランジスタ５２の閾値電圧 従って、単位トランスコンダクタ５０のトランスコンダ
クタンスｇｍunitは下記（８）式で与えれる。
【００６７】 ｇｍunit＝∂Ｉout／∂Ｖin＝β×Ｖds ・・・・・・（８） 単位トランスコンダクタのトランスコンダクタンスｇｍ
unitはドレイン・ソース間電圧Ｖds、つまり、ノード５
３における電圧によって制御可能である。
【００６８】また、更に、制御端子４１に入力される制
御電圧をグランドレベルとした場合、第２のトランジス
タ５２はカットオフの状態となる。その結果、単位トラ
ンスコダクタ５０は、出力電流が常にゼロ、つまり非動
作の状態となる。従って、制御端子４１に入力される制
御電圧により、単位トランスコンダクタ５０のトランス
コンダクタンスｇｍunitが制御され、単位トランスコン
ダクタ５０の動作及び非動作をも制御している。
【００６９】第２のトランジスタ５２もまた、第１のト
ランジスタ５１のトランスコンダクタンスを制御する。
制御端子４１に入力される制御電圧よりも、第２のトラ
ンジスタ５２の閾値電圧Ｖth程度だけ下がった電圧が、
ノード５３の電圧となる。このような構成により、制御
端子４１に入力される制御電圧に基づいて、第１のトラ
ンジスタ５１のトランスコンダクタンスを制御すること
が可能となる。
【００７０】図５に示すように、各下位トランスコンダ
クタ部２３〜２６には、このような構成の単位トランス
コンダクタ５０が各一対ずつ設けられている。下位トラ
ンスコンダクタ部２３及び２４の各単位トランスコンダ
クタ５０の出力端子４０は、負の出力端子２９にそれぞ
れ接続されている。下位トランスコンダクタ部２５及び
２６の各単位トランスコンダクタ５０の出力端子４０
は、正の出力端子３０にそれぞれ接続されている。各下
位トランスコンダクタ部を流れる電流の向きは、各下位
トランスコンダクタ部へ引き込む側が正となる。従っ
て、下位トランスコンダクタ部２３および２６からなる
下位トランスコンダクタは、正のトランスコンダクタン
スを有する。
【００７１】下位トランスコンダクタ部２３および２５
の各単位トランスコンダクタ５０の入力端子４２は、正
の入力端子２７にそれぞれ接続される。各々の入力端子
４２は、正の入力端子２７から正の入力電圧Ｖin＋が入
力される。
【００７２】下位トランスコンダクタ部２４および２６
における各単位トランスコンダクタ５０の入力端子４２
は、負の入力端子２８にそれぞれ接続される。各々の入
力端子４２は、負の入力端子２８から負の入力電圧Ｖin
−が入力される。
【００７３】下位トランスコンダクタ部２３および２４
の出力端子４０は、負の出力端子２９に接続される。下
位トランスコンダクタ部２５および２６の出力端子４０
は、正の出力端子３０に接続される。
【００７４】従って、下位トランスコンダクタ部２３お
よび２６からなる下位トランスコンダクタは、正のトラ
ンスコンダクタンスを有する。一方、下位トランスコン
ダクタ部２４および２５からなる下位トランスコンダク
タは、負のトランスコンダクタンスを有する。
【００７５】このような構成によって、トランスコンダ
クタ５のトランスコンダクタンスｇｍは、（９）式で示
される。 Ｉout＝（ｇｍｐ１＋ｇｍｐ２＋・・・−ｇｍｍ１−ｇｍｍ２・・・）×Ｖin……（９ ） このように、下位トランスコンダクタ部２３および２６
からなる下位トランスコンダクタ、および下位トランス
コンダクタ部２４および２５からなる下位トランスコン
ダクタの各々のトランスコンダクタンスの加算及び減算
が実現され、トランスコンダクタ５のトランスコンダク
タンスが得られることが分かる。
【００７６】（９）式において、ｇｍｐ１＋ｇｍｐ２
は、下位トランスコンダクタ部２３および２６からなる
下位トランスコンダクタのトランスコンダクタンスであ
る。−ｇｍｍ１−ｇｍｍ２は、下位トランスコンダクタ
部２４および２５からなる下位トランスコンダクタのト
ランスコンダクタである。図５に示すように、差動入出
力回路の常に従って、下位トランスコンダクタ部２３お
よび２６からなるトランスコンダクタのトランスコンダ
クタンス、および下位トランスコンダクタ部２４および
２５からなるトランスコンダクタのトランスコンダクタ
ンスは、それぞれ同じ値のトランスコンダクタンスｇｍ
を持つように設計される。上述したように各単位トラン
スコンダクタ５０は、制御端子４１に入力される制御電
圧Ｖｂ１およびＶｂ２によってそれぞれの単位トランス
コンダクタ５０のトランスコンダクタンスｇｍunitを変
更することができる。
【００７７】図７に示す単位トランスコンダクタ５０の
場合には、トランスコンダクタンスｇｍunitの可変域
は、可変域の最大値が可変域の最小値の１０倍程度であ
る。また、前述のように、制御電圧を変化させることに
よって、単位トランスコンダクタ５０を非動作状態にす
れば、単位トランスコンダクタ５０のトランスコンダク
タンスｇｍunitをゼロと等価にすることも可能である。
これらのことから、上記（９）式に従って、トランスコ
ンダクタ５は、負のトランスコンダクタンスｇｍから正
のトランスコンダクタンスｇｍまで、非常に広範囲のト
ランスコンダクタンスｇｍを実現することができる。
【００７８】全ての単位トランスコンダクタ５０のトラ
ンスコンダクタンスｇｍunitが、正の場合には、トラン
スコンダクタ５のトランスコンダクタンスｇｍは、各単
位トランスコンダクタ５０のトランスコンダクタンスｇ
ｍunitの単純な総和となる。この場合、その可変域は、
単位トランスコンダクタ５０のトランスコンダクタンス
ｇｍunitの可変域（例えば、可変域の最大値が可変域の
最小値の１０倍程度）と等しくなる。しかし本発明で
は、負のトランスコンダクタンスと正のトランスコンダ
クタンスとを加算することにより、大幅にトランスコン
ダクタンスｇｍの可変範囲が拡大し、適用できるアプリ
ケーションの種類が増加する。
【００７９】ＧＭ−Ｃフィルタにおいては、トランスコ
ンダクタのトランスコンダクタンスｇｍは、フィルタ回
路のカットオフ周波数Ｆc、Ｑ値等、重要なパラメータ
を制御する。トランスコンダクタンスｇｍの可変範囲が
広くなると、フィルタ特性を大きく変更することができ
る。光磁気ディスクシステム等は、複数の記録メディア
に対応するため、あるいは、アクセス速度を変化させる
ために、可変域の最大値が可変域の最小値の１０倍を遥
かに超えるカットオフ周波数Ｆcの可変域が必要であ
る。このような場合には、本実施の形態２のフィルタ回
路が好適に使用される。
【００８０】なお、前述した各フィルタ回路においてト
ランジスタのＰチャネル及びＮチャネルを逆にし、電源
及びグランドを逆にした回路構成でもよい。
【００８１】このように、本実施の形態２によるフィル
タ回路によれば、信号パスにスイッチが設けられていな
いために、より理想的なフィルタ特性が得られる。
【００８２】（実施の形態３）以下、本発明の実施の形
態３について、図８を参照して説明する。
【００８３】図８は、図７に示す単位トランスコンダク
タ５０を並列接続した単位トランスコンダクタ８００を
示す。これにより単位トランスコンダクタ８００の高速
動作が維持され、入力電圧と出力電流との間の線形性が
向上する。並列接続された単位トランスコンダクタ８４
および８５におけるトランジスタ８１および８３のゲー
トは、制御端子４１に一括して接続されている。このよ
うな構成の単位トランスコンダクタ８００のトランスコ
ンダクタンスは、単位トランスコンダクタ８４および８
５におけるトランジスタ８０および８２のトランスコン
ダクタンスの和になる。トランジスタ８０および８２の
ソースは接地している。
【００８４】次に動作について説明する。
【００８５】図７に示すように一対のトランジスタ５１
および５２によって構成された単位トランスコンダクタ
５０では、トランスコンダクタンスｇｍunitは、ノード
５３の電圧によって制御される。ここで、ノード５３の
電圧は、（１０）式によって表される。
【００８６】 (ノード５３の電圧)=Ｖｂ−Ｖgs2 ・・・・・・（１０） Ｖb:制御端子４１の電圧 Ｖgs2:トランジスタ５２のゲート・ソース間電圧 ここで、Ｖgs2は、トランジスタ５２の閾値電圧にほぼ
等しくなっているが、そのドレイン電流、即ち、トラン
スコンダクタの出力電流によってＶgs2が変化する。こ
れにより、ノード５３の電圧が変動し、その結果、入力
電圧に対して出力電流が歪み、単位トランスコンダクタ
からなる下位トランスコンダクタのトランスコンダクタ
ンスの線形性が損なわれるおそれがある。
【００８７】これに対して、図８に示すようにトランジ
スタ８０および８１を有する単位トランスコンダクタ８
４、およびトランジスタ８２および８３を有する単位ト
ランスコンダクタ８５によって構成された単位トランス
コンダクタ８００では、トランジスタ８１および８３は
異なるサイズのトランジスタである。従ってトランジス
タ８１および８３のゲート・ソース電圧Ｖgsの値が変更
される。これによりトランジスタ８０および８２のトラ
ンスコンダクタンスの歪み曲線は、互いに異なり得る。
従って、トランジスタ８１および８３のサイズを適切に
選択することにより、トランジスタ８０および８２のト
ランスコンダクタンスの歪みを相殺することができ、よ
り線形性の高い下位トランスコンダクタのトランスコン
ダクタンスを実現することができる。
【００８８】図８に示す単位トランスコンダクタ８００
は、図７に示す単位トランスコンダクタ５０が有する特
徴をすべて備えている。このような単位トランスコンダ
クタ８００を用いて、図５のトランスコンダクタ５、更
には、図１Ａに示したフィルタ回路１を構成することが
可能である。
【００８９】図８に示す単位トランスコンダクタ８００
では、単位トランスコンダクタ８４および８５を並列接
続することにより構成される。単位トランスコンダクタ
８００を構成する回路の高速性を阻害することなく、入
力電圧と出力電流との間の線形性のみを高めることがで
きる。
【００９０】このように、本実施の形態３による単位ト
ランスコンダクタ８００を使用したフィルタ回路では、
単位トランスコンダクタ８４および８５を並列接続して
単位トランスコンダクタ８００とする。しかも、トラン
ジスタ８１および８３はそれぞれ異なるサイズである。
これによりトランジスタ８０および８２のトランスコン
ダクタンスの歪み曲線が互いに異なり得る。すなわち単
位トランスコンダクタ８４および８５のトランスコンダ
クタンスの歪み曲線が互いに異なり得る。トランジスタ
８１および８３のサイズを適切に選択することにより、
互いの歪みを相殺し、より線形性の高い下位トランスコ
ンダクタのトランスコンダクタンスを実現することが可
能である。
【００９１】（実施の形態４）以下、本発明の実施の形
態４について、図９を参照して説明する。
【００９２】図９は、単位トランスコンダクタ９００の
さらに他の例を示す。図９に示す構成は、図８に示す構
成と以下の点で異なる以外はすべて同じである；トラン
ジスタ９１および９３に入力される制御電圧がそれぞれ
異なる。このような構成の単位トランスコンダクタ９０
０も、図８に示す単位トランスコンダクタ８００と同様
に、回路動作の高速性を阻害することなく、入力電圧と
出力電流との間の線形性を高めることができるという特
徴を有している。
【００９３】図９に示す単位トランスコンダクタ９００
では、制御端子４１に接続されたトランジスタ９１およ
び９３のサイズはそれぞれ異なる。さらにトランジスタ
９１および９３へ入力される制御電圧（すなわちゲート
電圧）がそれぞれ異なる。これによりトランジスタ９０
および９２のトランスコンダクタンスの歪みが異なる。
それらの歪みを相殺するように制御端子４１に入力され
る制御電圧を変化させることができる。従って単位トラ
ンスコンダクタ９００においても、入力電圧と出力電流
との間の線形性を高めることができる。
【００９４】また、図９による単位トランスコンダクタ
９００では、制御端子４１から入力される制御電圧を変
更することによって、トランジスタ９０および９１のパ
スと、トランジスタ９２および９３のパスをそれぞれ独
立に動作或いは非動作の状態にすることができる。これ
により、全体としてより小さなトランスコンダクタンス
ｇｍを容易に実現することができ、単位トランスコンダ
クタ９００のトランスコンダクタンスの可変域を拡大す
ることができる。
【００９５】図９による単位トランスコンダクタ９００
は、図７に示す単位トランスコンダクタ５０が有する特
徴をすべて備えている。従って、このような単位トラン
スコンダクタ９００を用いて、図５のトランスコンダク
タ５、更には、図１Ａに示したフィルタ回路１を構成す
ることが可能である。
【００９６】本実施の形態４の単位トランスコンダクタ
９００によって構成されるフィルタ回路によれば、実施
の形態３によるフィルタ回路のように、単位トランスコ
ンダクタとしてサイズの異なる２つのトランジスタを用
いるだけではなく、２つのトランジスタへ入力される２
つの制御電圧（すなわちゲート電圧）を変化させる。従
って２つのトランジスタのトランスコンダクタンスの歪
みの程度を変更し、それらの歪みを相殺するように制御
電圧を変化させることで入力電圧と出力電流との間の線
形性を高めることができる。
【００９７】(実施の形態５)以下、本発明の実施の形態
５について、図１０を参照して説明する。
【００９８】本実施の形態５のフィルタ回路１０００
は、トランスコンダクタ５とキャパシタ７とを有する複
数のＧＭ−Ｃフィルタ回路から構成されるフィルタ回路
である。簡単のため、図１０では２つのＧＭ−Ｃフィル
タ回路を縦続に接続した構成を示すが、フィルタ回路
は、複数のＧＭ−Ｃフィルタ回路を目的に合わせて、梯
子型、縦続型等の接続をして構成してもよい。このフィ
ルタ回路１０００は、各トランスコンダクタ５のトラン
スコンダクタンスｇｍを計測することが可能である。こ
のフィルタ回路１０００は、内部に使用されているキャ
パシタ７のキャパシタンスＣと各トランスコンダクタ５
のトランスコンダクタンスｇｍによって、フィルタ回路
１０００の特性が決定する。所望の特性を高精度で実現
するためには、各トランスコンダクタ５のトランスコン
ダクタンスｇｍおよびキャパシタ７のキャパシタンスＣ
を精度よく実現する必要がある。しかし、各トランスコ
ンダクタ５のトランスコンダクタンスｇｍがバラツキを
有するため、フィルタ回路１０００が、所望の特性を得
られない場合がある。従って、高精度フィルタを実現す
るためには、各トランスコンダクタ５のトランスコンダ
クタンスｇｍのバラツキを最小に抑える必要がある。
【００９９】このために、図１０に示すフィルタ回路１
０００は、各トランスコンダクタ５のトランスコンダク
タンスｇｍを測定し、そのバラツキを補正するようにト
ランスコンダクタンスｇｍを微調整する構成になってい
る。
【０１００】特に、実施の形態１から実施の形態４で説
明した下位トランスコンダクタ６のトランスコンダクタ
ンスの減算によってトランスコンダクタ５のトランスコ
ンダクタンスｇｍを実現している場合には、上述したよ
うにトランスコンダクタンスｇｍのバラツキが大きくな
る。それゆえトランスコンダクタンスｇｍの計測手段、
及び後述のトランスコンダクタンスｇｍの微調整が非常
に重要となる。言い換えれば、本発明の実施の形態１か
ら実施の形態４で説明したトランスコンダクタを図１０
に示すフィルタ回路１０００と組み合わせれば、高精度
で広範囲の可変特性を持つフィルタ回路が、高速動作を
維持しつつ実現可能となる。
【０１０１】また、高速なＣＭＯＳトランジスタフィル
タ回路を実現するためには、トランスコンダクタの動作
速度を向上させる必要がある。従って、一般にゲート長
の短いＭＯＳトランジスタを用いる必要がある。しかし
ながら、その副作用としてトランスコンダクタンスのバ
ラツキが大きくなり、フィルタ精度が低下するという問
題がある。本実施の形態のフィルタ回路１０００では、
このような高速フィルタを実現する際にもトランスコン
ダクタンスのバラツキの低減および高速動作を両立させ
ることができるというメリットがある。
【０１０２】図１０のフィルタ回路１０００は、各トラ
ンスコンダクタ５の入力端子および出力端子が、各スイ
ッチ１０１を介して、一対の外部端子１０２及び１０３
にそれぞれ接続されている。複数のスイッチ１０１のう
ち、トランスコンダクタ５の入力端子に接続されるスイ
ッチ１０１（第１のスイッチ）は、後述する測定手段１
０４の外部端子１０２に接続され、トランスコンダクタ
５の出力端子に接続されるスイッチ１０１（第２のスイ
ッチ）は、測定手段１０４の外部端子１０３に接続され
る。また、トランスコンダクタ５の入力端子に接続され
るスイッチ１０１（第１のスイッチ）およびトランスコ
ンダクタ５の出力端子に接続されるスイッチ１０１（第
２のスイッチ）には、第２の制御端子１０５からの第２
の制御信号が入力される（この場合は、バス構成の制御
端子となる）。入力電圧が各入力端子に入力され、各出
力端子から出力電流が出力される。各トランスコンダク
タ５の動作及び非動作が制御端子４から入力される第１
の制御信号（この場合は、バス構成の制御端子となる）
によって制御される。
【０１０３】このような構成のフィルタ回路１０００で
は、第２の制御信号は、通常のフィルタ動作時には、ス
イッチ１０１が全てオフになり、特定のトランスコンダ
クタ５のトランスコンダクタンスを測定する場合には、
スイッチ１０１がその特定のトランスコンダクタを非動
作にするように、スイッチ１０１に入力される。スイッ
チ１０１に入力される第２の制御信号は、各スイッチ１
０１のオンまたはオフを制御する。簡単のため１つの制
御信号のみを図１０に示すが、スイッチ１０１の制御が
可能であれば、複数の制御信号であってもよい。またス
イッチ１０１としては、制御信号によって動作が制御可
能であれば、どのようなスイッチ手段であってもよい。
【０１０４】いずれかのトランスコンダクタ５のトラン
スコンダクタンスｇｍを測定する場合には、まず、対象
となるトランスコンダクタ５（選択されるトランスコン
ダクタ）以外のトランスコンダクタ５を制御端子４から
の制御信号により非動作にする。なお、必ずしも対象と
なるトランスコンダクタ５以外の全てのトランスコンダ
クタを非動作する必要はない。対象となるトランスコン
ダクタ５に対する入力端子、および出力端子が直接接続
するトランスコンダクタ５のみを非動作とすれば良い。
【０１０５】次に、対象となるトランスコンダクタ５の
入力端子および出力端子に接続されたスイッチ１０１を
オンにする。これにより外部端子１０２および１０３
と、対象となるトランスコンダクタンスの入力端子およ
び出力端子とが接続する。次いで測定手段１０４を用い
て、そのトランスコンダクタ５の入力端子に所定の電圧
を入力し、出力される出力電流を計測する。入力電圧と
測定された出力電流の比に基づいて、対象となるトラン
スコンダクタ５のトランスコンダクタンスｇｍが求ま
る。このように、各トランスコダクタ５の実際のトラン
スコンダクタンスｇｍを計測することができる。計測さ
れたトランスコンダクタンスｇｍに基づいて各トランス
コンダクタ５のトランスコンダクタンスｇｍを調整すれ
ば、各トランスコンダクタ５のトランスコンダクタンス
ｇｍのバラツキが大きくなっていてもそのバラツキを削
減することができ、所望のフィルタ特性を実現すること
ができる。
【０１０６】このように、本実施の形態のフィルタ回路
１０００では、選択されたトランスコンダクタ５のトラ
ンスコンダクタンスｇｍを測定する際に、選択されたト
ランスコンダクタ５対する入力、および出力が直接関係
するトランスコンダクタを非動作にする必要がある。図
５に示すトランスコンダクタ５は、各下位トランスコン
ダクタ２３〜２６がこの要請を満たすものであり、本実
施の形態のフィルタ回路１に適用することができる。ま
た、他の回路構成のトランスコンダクタであっても、非
動作状態にすることができれば、本実施の形態のフィル
タ回路１０００の有効性は何ら損なわれるものではな
い。ただし、トランスコンダクタを非動作にするために
信号パスにスイッチを設けた場合、フィルタの特性が低
下し、高速、及び高精度フィルタを実現する上で問題が
生じる。この意味で、図４〜図９に示すトランスコダク
タは、信号パスにスイッチを設けることなく制御端子に
よってトランスコンダクタを非動作状態にできるため、
より本実施の形態のフィルタ回路に適しているといえ
る。
【０１０７】実施の形態２、３、および４で上述したよ
うに、各トランスコンダクタ５のトランスコンダクタン
スｇｍの微調整の方法は、各下位トランスコンダクタ６
のトランスコンダクタンスの制御電圧（電流）を微調整
することによって実現可能である。例えば、図５に示す
トランスコンダクタの場合には、下位トランスコンダク
タ部２３〜２６の制御端子４１の制御電圧を微調整すれ
ばよい。また、図７に示すトランスコンダクタでは、制
御端子４１の制御電圧を微調整することによって、トラ
ンスコンダクタンスを微調整することができる。
【０１０８】なお、スイッチについては、フィルタ特性
への影響をできるだけ少なくするために寄生容量の小さ
いスイッチを用いることが好ましい。
【０１０９】なお、本実施の形態５によるフィルタ回路
１０００においては、各トランスコンダクタ５の入力端
子および出力端子をスイッチ１０１を介して外部端子１
０２および１０３に、それぞれ接続しているが、内部の
トランスコンダクタンスが個別に測定できる限り、複数
の端子に分けて接続してもよいし、複数のスイッチを介
して外部端子１０２および１０３へ接続してもよい。
【０１１０】また、本実施の形態５によるフィルタ回路
１０００では、各トランスコンダクタ５の入力端子と出
力端子それぞれにスイッチ１０１が接続されているが、
通常、あるトランスコンダクタの出力端子には別のトラ
ンスコンダクタと接続されている。従って、配線を共用
する方が、面積効率やフィルタ特性に与える影響を極力
少なくするという意味で好ましい。
【０１１１】このように、本実施の形態５によるフィル
タ回路１０００によれば、高精度フィルタを実現するた
めに、トランスコンダクタ５のトランスコンダクタンス
ｇｍを測定し、そのバラツキを補正するようにトランス
コンダクタンスｇｍを微調整する。これにより素子特性
のバラツキを最小に抑える。従って、高速フィルタを実
現する際にもトランスコンダクタンスのバラツキの低減
と高速動作とを両立させることができる。
【０１１２】
【発明の効果】上記のように本発明によるトランスコン
ダクタは、並列接続された複数の下位トランスコンダク
タを有している。複数の下位トランスコンダクタの少な
くとも１つが、制御信号により負のトランスコンダクタ
ンスを有し得るように制御される。これにより、トラン
スコンダクタのトランスコンダクタンスを広範囲に可変
とできる。
【０１１３】また、本発明によるトランスコンダクタ
が、並列接続された複数の下位の差動入出力のトランス
コンダクタにより構成される。差動入出力トランスコン
ダクタに接続されたスイッチによって各下位トランスコ
ンダクタ群の差動入力の向きを入れ替える。該各下位ト
ランスコンダクタンスの正負の符号を選択できる。スイ
ッチを導入することによって、負のトランスコンダクタ
を容易に実現することができる。また、スイッチを導入
することにより、下位トランスコンダクタを有効に活用
することができ、回路点数や回路面積の削減が実現でき
る。
【０１１４】さらに、本発明によるトランスコンダクタ
は、正のトランスコンダクタンスを有する１つ以上のト
ランスコンダクタ、および負のトランスコンダクタンス
を有する１つ以上のトランスコンダクタを有し、制御信
号により正のトランスコンダクタと負のトランスコンダ
クタの動作および非動作が選択できる。従って、信号パ
スにスイッチを導入することないため、高速動作を損な
わない。
【０１１５】さらに、本発明によるトランスコンダクタ
をキャパシタと接続して構成されるフィルタ回路は、カ
ットオフ周波数やＱ値等のフィルタ特性を広範囲に可変
にすることができ、より理想的なフィルタ特性を得るこ
とができる。
【０１１６】また、本発明によるフィルタ回路は、各ト
ランスコンダクタのトランスコンダクタンスを測定する
ことがでる。その測定結果を利用してトランスコンダク
タンスのバラツキを極力少なくするように各トランスコ
ンダクタのトランスコンダクタンスを補正する。従っ
て、トランスコンダクタンスのバラツキの大きいトラン
スコンダクタを用いたフィルタ回路においても、精度良
く、高速フィルタ、トランスコンダクタンスの引き算を
利用したフィルタ等を実現することができる。
【図面の簡単な説明】
【図１Ａ】本発明によるトランスコンダクタをキャパシ
タと接続して構成されるＧＭ−Ｃフィルタ回路の実施の
形態の一例を示す構成図
【図１Ｂ】図１Ａに示す本発明によるトランスコンダク
タとキャパシタとの接続の一例を示す図
【図２】本発明による２つの下位トランスコンダクタか
らなるトランスコンダクタを示す図
【図３】本発明による差動入出力の下位トランスコンダ
クタの回路図
【図４】本発明による複数の下位トランスコンダクタか
らなるトランスコンダクタを示す図
【図５】図４に示されるトランスコンダクタを詳細に示
す回路図
【図６】図５に示されるトランスコンダクタにおける単
位トランスコンダクタのシンボル図
【図７】図６に示される単位トランスコンダクタの例示
的な回路図
【図８】単位トランスコンダクタの他の例を示す回路図
【図９】単位トランスコンダクタの他の例を示す回路図
【図１０】本発明のフィルタ回路の実施の形態の他の例
を示す構成図
【図１１】従来のフィルタ回路の構成図
【符号の説明】
１ フィルタ回路 ２ フィルタ回路の入力端子 ３ トランスコンダクタの出力端子 ４ 制御端子 ５ トランスコダクタ ６ 下位トランスコンダクタ ７ キャパシタ ８ キャパシタの入力端子 ９ トランスコンダクタの入力端子
フロントページの続き (56)参考文献 特開 平５−114836（ＪＰ，Ａ) 特開2000−40941（ＪＰ，Ａ) 特開 平８−204504（ＪＰ，Ａ) 特開 平９−331234（ＪＰ，Ａ) 米国特許5528179（ＵＳ，Ａ) 米国特許5325317（ＵＳ，Ａ) 中国特許公開第1236221号明細書, 1999年11月24日 Ｖｅｎｕ Ｇｏｐｉｎａｔｈａｎ，ｅ ｔ．ａｌ，Ｄｅｓｉｇｎ Ｃｏｎｓｉｄ ｅｒａｔｉｏｎｓ ａｎｄ Ｉｍｐｌｅ ｍｅｎｔａｔｉｏｎ ｏｆ ａ Ｐｒｏ ｇｒａｍｍａｂｌｅ Ｈｉｇｈ−Ｆｒｅ ｑｕｅｎｃｙ Ｃｏｎｔｉｎｕｏｕｓ− Ｔｉｍｅ Ｆｉｌｔｅｒ ａｎｄ，ＩＥ ＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉ ｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ, 1999年12月，Ｖｏｌ．34，Ｎｏ．12, ｐ．1698−1707 (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 11/04 H03G 3/02 H03G 3/10

Claims (18)

    (57)【特許請求の範囲】
  1. 【請求項１】 トランスコンダクタンスｇｍを有し、入
    力電圧Ｖinに対してｇｍ×Ｖinの出力電流Ｉoutを出力
    するトランスコンダクタであって、 該トランスコンダクタは、並列接続された複数の下位ト
    ランスコンダクタを備え、 該複数の下位トランスコンダクタには少なくとも１つの
    制御信号が入力され、該複数の下位トランスコンダクタ
    は、該少なくとも１つの制御信号により、該複数の下位
    トランスコンダクタの少なくとも１つが負のトランスコ
    ンダクタンスを有し得るように制御され、該少なくとも１つの下位トランスコンダクタが、差動入
    出力トランスコンダクタと複数のスイッチ手段を含み、
    該複数のスイッチ手段は、該差動入出力トランスコンダ
    クタの第１の入力端子および第２の入力端子にそれぞれ
    接続され、該少なくとも１つの制御信号に応答して該複
    数のスイッチ手段を切り替えることにより、該差動入出
    力トランスコンダクタのトランスコンダクタンスの符号
    の切り替え、 それにより該トランスコンダクタの該トラ
    ンスコンダクタンスｇｍが可変となる、トランスコンダ
    クタ。
  2. 【請求項２】 請求項１に記載のトランスコンダクタ
    と、 該トランスコンダクタに接続されるキャパシタと、を備
    えるフィルタ回路。
  3. 【請求項３】 複数の前記フィルタ回路を梯子型または
    縦続型に接続する、請求項２に記載のフィルタ回路。
  4. 【請求項４】 トランスコンダクタンスｇｍを有し、入
    力電圧Ｖ in に対してｇｍ×Ｖ in の出力電流Ｉ out を出力
    するトランスコンダクタであって、 該トランスコンダクタは、並列接続された複数の下位ト
    ランスコンダクタを備え、 該複数の下位トランスコンダクタには少なくとも１つの
    制御信号が入力され、該複数の下位トランスコンダクタ
    は、該少なくとも１つの制御信号により、該複数の下位
    トランスコンダクタの少なくとも１つが負のトランスコ
    ンダクタンスを有し得るように制御され、 該複数の下位トランスコンダクタが、第１の極性のトラ
    ンスコンダクタンスを有する１以上の第１の下位トラン
    スコンダクタおよび第２の極性のトランスコンダクタン
    スを有する１以上の第２の下位トランスコンダクタを含
    み、 該１以上の第１および第２の下位トランスコンダクタの
    各々が、該少なくとも１つの制御信号によって選択的に
    動作および非動作し、 該１以上の第１および第２の下位トランスコンダクタの
    各々が、差動入出力トランスコンダクタであり、 それにより該トランスコンダクタの該トランスコンダク
    タンスｇｍが可変となる、トランスコンダクタ。
  5. 【請求項５】 前記差動入出力トランスコンダクタは、
    第１の極性の入力端子、第２の極性の入力端子、第１の
    極性の出力端子、および第２の極性の出力端子を有し、
    該第１の極性の入力端子に入力される第１の入力電圧と
    該第２の極性の入力端子に入力される第２の入力電圧と
    の差が、前記入力電圧に相当し、該第１の極性の出力端
    子から出力される第１の出力電流と該第２の極性の出力
    端子から出力される第２の出力電流との差が、前記出力
    電流に相当する、請求項４に記載のトランスコンダク
    タ。
  6. 【請求項６】 前記トランスコンダクタが、 第１の極性の電源に接続されたソース、バイアス端子に
    接続されたゲート、および前記第１の極性の出力端子に
    接続されたドレインを有する第１の極性の第１のトラン
    ジスタと、 該第１の電源に接続されたソース、該バイアス端子に接
    続されたゲート、および前記第２の極性の出力端子に接
    続されたドレインを有する第１の極性の第２のトランジ
    スタと、 少なくとも１つの単位トランスコンダクタを有する第１
    および第２の下位トランスコンダクタ部であって、該第
    １および第２の下位トランスコンダクタ部は該第１の極
    性の出力端子にそれぞれ接続される、第１および第２の
    下位トランスコンダクタ部と、 該少なくとも１つの単位トランスコンダクタを有する第
    ３および第４の下位トランスコンダクタ部であって、該
    第３および第４の下位トランスコンダクタ部は該第２の
    極性の出力端子に接続される、第３および第４の下位ト
    ランスコンダクタ部と、を備え、 該第１および第３の下位トランスコンダクタ部は、それ
    ぞれ前記第１の入力電圧が入力される前記第１の入力端
    子に接続され、該第２および第４の下位トランスコンダ
    クタ部は、それぞれ前記第２の入力電圧が入力される前
    記第２の入力端子に接続され、それにより該第１および
    第４の下位トランスコンダクタ部からなる下位トランス
    コンダクタは第１の極性のトランスコンダクタンスを有
    し、該第２および第３の下位トランスコンダクタ部から
    なる下位トランスコンダクタは第２の極性のトランスコ
    ンダクタンスを有し、 該第１および第４の下位トランスコンダクタ部、ならび
    に該第２および第３の下位トランスコンダクタ部に入力
    される前記少なくとも１つの制御信号によって、該第１
    および第４の下位トランスコンダクタ部からなる下位ト
    ランスコンダクタの該第１の極性のトランスコンダクタ
    ンス、および該第２および第３の下位トランスコンダク
    タ部からなる下位トランスコンダクタの該第２の極性の
    トランスコンダクタンスが制御される、請求項５に記載
    のトランスコンダクタ。
  7. 【請求項７】 前記第１および第４の下位トランスコン
    ダクタ部に入力される前記制御信号と前記第２および第
    ３の下位トランスコンダクタ部に入力される前記制御信
    号とが異なる、請求項６に記載のトランスコンダクタ。
  8. 【請求項８】 前記単位トランスコンダクタは、前記第
    １および第２の入力電圧のいずれか一方が入力されるゲ
    ート、および第２の極性の電源に接続されたソースを有
    する第２の極性の第３のトランジスタと、 前記制御信号が入力されるゲート、該第３のトランジス
    タのドレインに接続されたソース、および前記第１およ
    び第２の極性の出力端子のいずれか一方に接続されたド
    レインを有する第２の極性の第４のトランジスタと、を
    有する、請求項６に記載のトランスコンダクタ。
  9. 【請求項９】 前記第１〜第４の各下位トランスコンダ
    クタ部が、それぞれ単位トランスコンダクタ対によって
    構成される、請求項８に記載のトランスコンダクタ。
  10. 【請求項１０】 前記下位トランスコンダクタ部が、 前記第１および第２の入力電圧のいずれか一方が入力さ
    れるゲート、および第２の極性の電源に接続されるソー
    スを有する第２の極性の第３のトランジスタと、 該第３のトランジスタのドレインに接続されるソース、
    前記制御信号が入力されるゲート、および前記第１およ
    び第２の極性の出力端子のいずれか一方に接続されるド
    レインとを有する第２の極性の第４のトランジスタと、 該第１および第２の入力電圧のいずれか一方が入力され
    るゲート、および該第２の極性の電源に接続されるソー
    スを有する第２の極性の第５のトランジスタと、 該第５のトランジスタのドレインに接続されるソース、
    該制御信号が入力されるゲート、および該第４のトラン
    ジスタのドレインが接続された該出力端子に接続される
    ドレインとを有する第２の極性の第６のトランジスタ
    と、を有する、請求項６に記載のトランスコンダクタ。
  11. 【請求項１１】 前記第４のトランジスタに入力される
    前記制御信号と前記第６のトランジスタに入力される前
    記制御信号とが異なる、請求項１０に記載のトランスコ
    ンダクタ。
  12. 【請求項１２】 請求項４に記載のトランスコンダクタ
    と、 該トランスコンダクタに接続されるキャパシタと、を備
    えるフィルタ回路。
  13. 【請求項１３】 複数の前記フィルタ回路を梯子型また
    は縦続型に接続する、請求項１２に記載のフィルタ回
    路。
  14. 【請求項１４】 複数のトランスコンダクタであって、
    該複数のトランスコンダクタの各々が、入力電圧に比例
    した出力電流を出力し、該入力電圧を入力する入力端
    子、および該出力電流を出力する出力端子を有する、複
    数のトランスコンダクタと、 複数のキャパシタと、 複数の第１のスイッチ手段と、 複数の第２のスイッチ手段と、を備え、 該複数のキャパシタのそれぞれは、該複数のトランスコ
    ンダクタのうち少なくとも１つのトランスコンダクタの
    出力端子に接続されており、 該複数の第１のスイッチ手段のそれぞれは、該複数のト
    ランスコンダクタの１つのトランスコンダクタの入力端
    子に接続されており、 該複数の第２のスイッチ手段のそれぞれは、該複数のト
    ランスコンダクタの１つのトランスコンダクタの出力端
    子に接続されており、 該複数のトランスコンダクタ各々へ入力される複数の第
    １の制御信号のうちの１つと、該複数の第１のスイッチ
    手段と該複数の第２のスイッチ手段とのそれぞれに入力
    される第２の制御信号により、該複数のトランスコンダ
    クタのうち選択されるべきトランスコンダクタを制御可
    能にすることを特徴とするフィルタ回路。
  15. 【請求項１５】 前記複数のトランスコンダクタおよび
    前記複数のキャパシタは、梯子型または縦続型に接続さ
    れる、請求項１４に記載のフィルタ回路。
  16. 【請求項１６】 該トランスコンダクタのトランスコン
    ダクタンスを測定する測定手段をさらに備え、 前記複数のトランスコンダクタのうち選択されるべき該
    トランスコンダクタが前記第１の制御信号により動作可
    能となることに応答して、該選択されたトランスコンダ
    クタの入力端子に接続された第１のスイッチ手段および
    出力端子に接続された第２のスイッチ手段とを前記第２
    の制御信号によりオンにして、これにより該測定手段
    が、該トランスコンダクタのトランスコンダクタンスを
    測定する、請求項１５に記載のフィルタ回路。
  17. 【請求項１７】 前記第１の制御信号が、前記測定した
    トランスコンダクタのトランスコンダクタンスに基づい
    て、該測定したトランスコンダクタのトランスコンダク
    タンスを微調整する、請求項１６に記載のフィルタ回
    路。
  18. 【請求項１８】 前記複数のトランスコンダクタの各々
    が、並列接続された複数の下位トランスコンダクタを有
    し、 該複数の下位トランスコンダクタには制御信号が入力さ
    れ、該複数の下位トランスコンダクタは、該制御信号に
    より、該複数の下位トランスコンダクタの少なくとも１
    つが負のトランスコンダクタンスを有し得るように制御
    され、それにより該トランスコンダクタの該トランスコ
    ンダクタンスが可変となる、請求項１４に記載のフィル
    タ回路。
JP2001019311A 2000-01-31 2001-01-26 トランスコンダクタおよびフィルタ回路 Expired - Fee Related JP3425426B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001019311A JP3425426B2 (ja) 2000-01-31 2001-01-26 トランスコンダクタおよびフィルタ回路

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000023413 2000-01-31
JP2000-23413 2000-01-31
JP2001019311A JP3425426B2 (ja) 2000-01-31 2001-01-26 トランスコンダクタおよびフィルタ回路

Publications (2)

Publication Number Publication Date
JP2001292051A JP2001292051A (ja) 2001-10-19
JP3425426B2 true JP3425426B2 (ja) 2003-07-14

Family

ID=26584593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001019311A Expired - Fee Related JP3425426B2 (ja) 2000-01-31 2001-01-26 トランスコンダクタおよびフィルタ回路

Country Status (1)

Country Link
JP (1) JP3425426B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4597341B2 (ja) * 2000-09-28 2010-12-15 旭化成エレクトロニクス株式会社 ｇｍ−Ｃフィルタ
US6657487B2 (en) * 2001-02-05 2003-12-02 Em(Us) Design, Inc Photodetector preamplifier circuit having a rotating input stage
JPWO2003084059A1 (ja) * 2002-03-28 2005-08-04 ザインエレクトロニクス株式会社 半導体集積回路
JP2006295381A (ja) * 2005-04-07 2006-10-26 Sharp Corp 電圧−電流変換回路、ミキサ回路および携帯機器
JP4193066B2 (ja) * 2005-04-28 2008-12-10 日本電気株式会社 無線用フィルタ回路およびノイズ低減方法
JP4217247B2 (ja) 2005-07-07 2009-01-28 パナソニック株式会社 可変トランスコンダクタンス回路
JP2007221402A (ja) * 2006-02-16 2007-08-30 Fujitsu Ltd 可変利得増幅器及びその半導体集積装置
WO2007105282A1 (ja) * 2006-03-10 2007-09-20 Fujitsu Limited ゲイン可変増幅器
JP4246222B2 (ja) 2006-07-18 2009-04-02 シャープ株式会社 キャリア検出回路、それを備えた赤外線信号処理回路、ならびにキャリア検出回路の制御方法
JP4283301B2 (ja) 2006-11-15 2009-06-24 シャープ株式会社 バンドパスフィルタ回路、バンドエリミネートフィルタ回路、並びに赤外線信号処理回路
JP2008283555A (ja) * 2007-05-11 2008-11-20 Matsushita Electric Ind Co Ltd 可変トランスコンダクタ、可変ゲインアンプ、及びフィルタ回路
US8229043B2 (en) * 2008-03-21 2012-07-24 Qualcomm Incorporated Stepped gain mixer
JP5264401B2 (ja) * 2008-10-10 2013-08-14 キヤノン株式会社 Ｐｌｌ回路
US9407240B2 (en) * 2012-09-05 2016-08-02 Spero Devices, Inc. Bi-quad calibration
WO2018134918A1 (ja) * 2017-01-18 2018-07-26 三菱電機株式会社 可変利得増幅器およびベクトル合成型移相器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Ｖｅｎｕ Ｇｏｐｉｎａｔｈａｎ，ｅｔ．ａｌ，Ｄｅｓｉｇｎ Ｃｏｎｓｉｄｅｒａｔｉｏｎｓ ａｎｄ Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｏｆ ａ Ｐｒｏｇｒａｍｍａｂｌｅ Ｈｉｇｈ−Ｆｒｅｑｕｅｎｃｙ Ｃｏｎｔｉｎｕｏｕｓ−Ｔｉｍｅ Ｆｉｌｔｅｒ ａｎｄ，ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ，１９９９年１２月，Ｖｏｌ．３４，Ｎｏ．１２，ｐ．１６９８−１７０７
中国特許公開第１２３６２２１号明細書，１９９９年１１月２４日

Also Published As

Publication number Publication date
JP2001292051A (ja) 2001-10-19

Similar Documents

Publication Publication Date Title
JP3425426B2 (ja) トランスコンダクタおよびフィルタ回路
JP3318725B2 (ja) アナログフィルタ回路
EP1715579B1 (en) Analogue multiplier
JPWO2007043122A1 (ja) 可変利得増幅器及びその制御方法
JP2008514036A (ja) プログラム可能な低雑音増幅器および方法
JP2002280877A (ja) トランスコンダクタ及びそれを用いたフィルタ回路
US6472932B2 (en) Transconductor and filter circuit
JPH077340A (ja) 全差動増幅器
JP3534375B2 (ja) 差動回路を含む電子回路
JP3579286B2 (ja) アクティブフィルタ回路
EP0969594B1 (en) A common-mode feedback circuit and method
US6538513B2 (en) Common mode output current control circuit and method
US6034568A (en) Broadband dc amplifier technique with very low offset voltage
KR20120138708A (ko) 반도체 집적 회로
KR100891221B1 (ko) 가변이득 증폭기 및 필터회로
JP4907395B2 (ja) 可変利得増幅回路
US7002405B2 (en) Linear low noise transconductance cell
JP4572481B2 (ja) トランスコンダクタ回路
Ryan et al. A novel pole-zero compensation scheme using unbalanced differential pairs
JP4574813B2 (ja) 増幅回路
CN110601670A (zh) 一种麦克风可编程增益放大器集成电路
JP4721928B2 (ja) 可変トランスコンダクタ
JP3859572B2 (ja) 可変ゲインアンプおよびフィルタ回路
JP7567909B2 (ja) 増幅回路、差動増幅回路、受信回路及び半導体集積回路
JP2019087971A (ja) 増幅回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030421

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090502

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100502

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120502

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees