JP3425426B2 - トランスコンダクタおよびフィルタ回路 - Google Patents

トランスコンダクタおよびフィルタ回路

Info

Publication number
JP3425426B2
JP3425426B2 JP2001019311A JP2001019311A JP3425426B2 JP 3425426 B2 JP3425426 B2 JP 3425426B2 JP 2001019311 A JP2001019311 A JP 2001019311A JP 2001019311 A JP2001019311 A JP 2001019311A JP 3425426 B2 JP3425426 B2 JP 3425426B2
Authority
JP
Japan
Prior art keywords
transconductor
input
transconductance
transconductors
polarity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001019311A
Other languages
English (en)
Other versions
JP2001292051A (ja
Inventor
隆史 森江
志郎 道正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2001019311A priority Critical patent/JP3425426B2/ja
Publication of JP2001292051A publication Critical patent/JP2001292051A/ja
Application granted granted Critical
Publication of JP3425426B2 publication Critical patent/JP3425426B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Networks Using Active Elements (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、トランスコンダク
タおよびキャパシタを有するフィルタ回路に関し、より
詳細にはそのフィルタ回路に使用されるトランスコンダ
クタに関する。
【0002】
【従来の技術】トランスコンダクタは、トランスコンダ
クタンスを比例定数として入力電圧に比例した出力電流
を供給することができる。そのため、トランスコンダク
タは、フィルタ回路、増幅器、変流器、較正器等に利用
され得る。
【0003】DVD等のディスクシステムにおいて、多
種のメディアや多倍速再生に対応するため、ディスクの
信号処理に用いるフィルタ回路は、低速信号から高速信
号までの広い信号速度範囲を処理する必要がある。高速
信号は低速信号の100倍を超える。従って、カットオ
フ周波数Fcの最大値が、カットオフ周波数Fcの最小値
の100倍以上である必要がある。このような高速フィ
ルタ回路に使用されるトランスコンダクタの一例を図1
1に示す。図11は、トランスコンダクタ(GM回路)
とキャパシタ(C)によって構成される、従来のGM−
Cフィルタ回路の一例である。このGM−Cフィルタ回
路は、トランスコンダクタ(GM回路)901、および
スイッチ903を介して複数のキャパシタ902が並列
に接続されている。GM−Cフィルタ回路のフィルタ特
性である、カットオフ周波数(F c)は、gm(トラン
スコンダクタのトランスコンダクタンス)とC(キャパ
シタンス)との比によって(1)式で表される。
【0004】Fc=gm/C ……(1) 従って、フィルタ特性を向上させるためには、カットオ
フ周波数Fcの可変域を大きくする必要がある。このた
めには、(1)式より、トランスコンダクタンスgmの
可変域を大きくするか、またはキャパシタンスCの可変
域を大きくすることが必要である。
【0005】
【発明が解決しようとする課題】従来の技術では、トラ
ンスコンダクタ901のトランスコンダクタンスのgm
の可変域を大きくすることは非常に難しい。特に、CM
OSトランジスタから構成されるトランスコンダクタの
トランスコンダクタンスの可変域を大きくすることは、
バイポーラトランジスタから構成されるトランスコンダ
クタの可変域を大きくするよりも難しい。その可変域の
最大値は、通常可変域の最小値の10倍程度にしかなら
ない。このため、図11に示すフィルタ回路をCMOS
トランジスタによって実現する場合、トランスコンダク
タ901に接続される複数のキャパシタ902をスイッ
チ903により選択し、全体のキャパシタンスCを変更
することにより、カットオフ周波数を変更する。つま
り、トランスコンダクタ901のトランスコンダクタン
スgmを可変にするだけではなく、キャパシタンスCま
でも可変にすることによって、カットオフ周波数の可変
域を増大させている。
【0006】しかしながら、例えば、カットオフ周波数
の可変域の最大値が、可変域の最小値の100倍程度を
必要とする一方で、トランスコンダクタ901のトラン
スコンダクタンスgmの可変域の最大値が、可変域の最
小値の10倍程度しかない場合を考える。この場合、ス
イッチ903によって選択されたキャパシタ902全体
のキャパシタンスCが、可変域の最小値の10倍の最大
値を有する必要がある。キャパシタ902の全キャパシ
タンスCの最小値は、ノイズ、回路性能の安定性、各キ
ャパシタのキャパシタンスのバラツキ等により制限され
る。このためキャパシタンスCをあまり小さくすること
ができない。スイッチを選択することによって、可変域
の最大値が可変域の最小値の10倍の可変域を有するキ
ャパシタ902を実現するには、非常に大きなキャパシ
タンスが必要となる。そのため回路面積が増大する。ま
た、キャパシタ902に直列接続するスイッチ903の
オン抵抗によりフィルタ回路の群遅延が劣化するという
問題もある。
【0007】トランスコンダクタンスの最大値が、可変
域の最小値の100倍以上となるようなトランスコンダ
クタが提供されれば、望ましい。このような大きな可変
域を有するトランスコンダクタが実現されれば、より高
速なフィルタ回路、変流器等を実現することができる。
【0008】従って、本発明の目的は、大きな可変域を
有したトランスコンダクタを提供することである。
【0009】また本発明の別の目的は、大きな可変域を
有したトランスコンダクタを用いることにより、大面積
のキャパシタによる素子面積を増大させることなく、カ
ットオフ周波数、Q値等のフィルタ特性を可変にするこ
とができるフィルタ回路を提供することである。
【0010】
【課題を解決するための手段】本発明によるトランスコ
ンダクタは、トランスコンダクタンスgmを有し、入力
電圧Vinに対してgm×Vinの出力電流Ioutを出力す
るトランスコンダクタであって、該トランスコンダクタ
は、並列接続された複数の下位トランスコンダクタを備
え、該複数の下位トランスコンダクタには少なくとも1
つの制御信号が入力され、該複数の下位トランスコンダ
クタは、該少なくとも1つの制御信号により、該複数の
下位トランスコンダクタの少なくとも1つが負のトラン
スコンダクタンスを有し得るように制御され、該少なく
とも1つの下位トランスコンダクタが、差動入出力トラ
ンスコンダクタと複数のスイッチ手段を含み、該複数の
スイッチ手段は、該差動入出力トランスコンダクタの第
1の入力端子および第2の入力端子にそれぞれ接続さ
れ、該少なくとも1つの制御信号に応答して該複数のス
イッチ手段を切り替えることにより、該差動入出力トラ
ンスコンダクタのトランスコンダクタンスの符号の切り
替え、それにより該トランスコンダクタの該トランスコ
ンダクタンスgmが可変となり、それにより上記目的が
達成される。
【0011】本発明によるフィルタ回路は、上記に記載
のトランスコンダクタと、該トランスコンダクタに接続
されるキャパシタとを備え、それにより上記目的を達成
する。
【0012】本発明によるフィルタ回路は、複数の前記
フィルタ回路を梯子型または縦続型に接続してもよい。
本発明によるトランスコンダクタは、トランスコンダク
タンスgmを有し、入力電圧V in に対してgm×V in
出力電流I out を出力するトランスコンダクタであっ
て、該トランスコンダクタは、並列接続された複数の下
位トランスコンダクタを備え、該複数の下位トランスコ
ンダクタには少なくとも1つの制御信号が入力され、該
複数の下位トランスコンダクタは、該少なくとも1つの
制御信号により、該複数の下位トランスコンダクタの少
なくとも1つが負のトランスコンダクタンスを有し得る
ように制御され、該複数の下位トランスコンダクタが、
第1の極性のトランスコンダクタンスを有する1以上の
第1の下位トランスコンダクタおよび第2の極性のトラ
ンスコンダクタンスを有する1以上の第2の下位トラン
スコンダクタを含み、該1以上の第1および第2の下位
トランスコンダクタの各々が、該少なくとも1つの制御
信号によって選択的に動作および非動作し、該1以上の
第1および第2の下位トランスコンダクタの各々が、差
動入出力トランスコンダクタであり、それにより該トラ
ンスコンダクタの該トランスコンダクタンスgmが可変
となり、それにより上記目的が達成される。
【0013】前記差動入出力トランスコンダクタは、第
1の極性の入力端子、第2の極性の入力端子、第1の極
性の出力端子、および第2の極性の出力端子を有し、該
第1の極性の入力端子に入力される第1の入力電圧と該
第2の極性の入力端子に入力される第2の入力電圧との
差が、前記入力電圧に相当し、該第1の極性の出力端子
から出力される第1の出力電流と該第2の極性の出力端
子から出力される第2の出力電流との差が、前記出力電
流に相当してもよい。
【0014】前記トランスコンダクタが、第1の極性の
電源に接続されたソース、バイアス端子に接続されたゲ
ート、および前記第1の極性の出力端子に接続されたド
レインを有する第1の極性の第1のトランジスタと、該
第1の電源に接続されたソース、該バイアス端子に接続
されたゲート、および前記第2の極性の出力端子に接続
されたドレインを有する第1の極性の第2のトランジス
タと、少なくとも1つの単位トランスコンダクタを有す
る第1および第2の下位トランスコンダクタ部であっ
て、該第1および第2の下位トランスコンダクタ部は該
第1の極性の出力端子にそれぞれ接続される、第1およ
び第2の下位トランスコンダクタ部と、該少なくとも1
つの単位トランスコンダクタを有する第3および第4の
下位トランスコンダクタ部であって、該第3および第4
の下位トランスコンダクタ部は該第2の極性の出力端子
に接続される、第3および第4の下位トランスコンダク
タ部とを備え、該第1および第3の下位トランスコンダ
クタ部は、それぞれ前記第1の入力電圧が入力される前
記第1の入力端子に接続され、該第2および第4の下位
トランスコンダクタ部は、それぞれ前記第2の入力電圧
が入力される前記第2の入力端子に接続され、それによ
り該第1および第4の下位トランスコンダクタ部からな
る下位トランスコンダクタは第1の極性のトランスコン
ダクタンスを有し、該第2および第3の下位トランスコ
ンダクタ部からなる下位トランスコンダクタは第2の極
性のトランスコンダクタンスを有し、該第1および第4
の下位トランスコンダクタ部、ならびに該第2および第
3の下位トランスコンダクタ部に入力される前記少なく
とも1つの制御信号によって、該第1および第4の下位
トランスコンダクタ部からなる下位トランスコンダクタ
の該第1の極性のトランスコンダクタンス、および該第
2および第3の下位トランスコンダクタ部からなる下位
トランスコンダクタの該第2の極性のトランスコンダク
タンスが制御されてもよい。
【0015】前記第1および第4の下位トランスコンダ
クタ部に入力される前記制御信号と前記第2および第3
の下位トランスコンダクタ部に入力される前記制御信号
とが異なっていてもよい。
【0016】前記単位トランスコンダクタは、前記第1
および第2の入力電圧のいずれか一方が入力されるゲー
ト、および第2の極性の電源に接続されたソースを有す
る第2の極性の第3のトランジスタと、前記制御信号が
入力されるゲート、該第3のトランジスタのドレインに
接続されたソース、および前記第1および第2の極性の
出力端子のいずれか一方に接続されたドレインを有する
第2の極性の第4のトランジスタとを有していてもよ
い。
【0017】前記第1〜第4の各下位トランスコンダク
タ部が、それぞれ単位トランスコンダクタ対によって構
成されてもよい。
【0018】前記下位トランスコンダクタ部が、前記第
1および第2の入力電圧のいずれか一方が入力されるゲ
ート、および第2の極性の電源に接続されるソースを有
する第2の極性の第3のトランジスタと、該第3のトラ
ンジスタのドレインに接続されるソース、前記制御信号
が入力されるゲート、および前記第1および第2の極性
の出力端子のいずれか一方に接続されるドレインとを有
する第2の極性の第4のトランジスタと、該第1および
第2の入力電圧のいずれか一方が入力されるゲート、お
よび該第2の極性の電源に接続されるソースを有する第
2の極性の第5のトランジスタと、該第5のトランジス
タのドレインに接続されるソース、該制御信号が入力さ
れるゲート、および該第4のトランジスタのドレインが
接続された該出力端子に接続されるドレインとを有する
第2の極性の第6のトランジスタとを有していてもよ
い。
【0019】前記第4のトランジスタに入力される前記
制御信号と前記第6のトランジスタに入力される前記制
御信号とが異なっていてもよい。
【0020】本発明によるフィルタ回路は、上記に記載
のトランスコンダクタと、該トランスコンダクタに接続
されるキャパシタとを備えて、上記目的を達成する。
【0021】本発明によるフィルタ回路は、複数の前記
フィルタ回路を梯子型または縦続型に接続してもよい。
【0022】本発明によるフィルタ回路は、複数のトラ
ンスコンダクタであって、該複数のトランスコンダクタ
の各々が、入力電圧に比例した出力電流を出力し、該入
力電圧を入力する入力端子、および該出力電流を出力す
る出力端子を有する、複数のトランスコンダクタと、複
数のキャパシタと、複数の第1のスイッチ手段と、複数
の第2のスイッチ手段とを備え、該複数のキャパシタの
それぞれは、該複数のトランスコンダクタのうち少なく
とも1つのトランスコンダクタの出力端子に接続されて
おり、該複数の第1のスイッチ手段のそれぞれは、該複
数のトランスコンダクタの1つのトランスコンダクタの
入力端子に接続されており、該複数の第2のスイッチ手
段のそれぞれは、該複数のトランスコンダクタの1つの
トランスコンダクタの出力端子に接続されており、該複
数のトランスコンダクタ各々へ入力される複数の第1の
制御信号のうちの1つと、該複数の第1のスイッチ手段
と該複数の第2のスイッチ手段とのそれぞれに入力され
る第2の制御信号により、該複数のトランスコンダクタ
のうち選択されるべきトランスコンダクタを制御可能に
し、それにより上記目的を達成する。
【0023】前記複数のトランスコンダクタおよび前記
複数のキャパシタは、梯子型または縦続型に接続されて
もよい。
【0024】本発明によるフィルタ回路は、該トランス
コンダクタのトランスコンダクタンスを測定する測定手
段をさらに備え、前記複数のトランスコンダクタのうち
選択されるべき該トランスコンダクタが前記第1の制御
信号により動作可能となることに応答して、該選択され
たトランスコンダクタの入力端子に接続された第1のス
イッチ手段および出力端子に接続された第2のスイッチ
手段とを前記第2の制御信号によりオンにして、これに
より該測定手段が、該トランスコンダクタのトランスコ
ンダクタンスを測定してもよい。
【0025】前記第1の制御信号が、前記測定したトラ
ンスコンダクタのトランスコンダクタンスに基づいて、
該測定したトランスコンダクタのトランスコンダクタン
スを微調整してもよい。
【0026】本発明によるフィルタ回路は、前記複数の
トランスコンダクタの各々が、並列接続された複数の下
位トランスコンダクタを有し、該複数の下位トランスコ
ンダクタには制御信号が入力され、該複数の下位トラン
スコンダクタは、該制御信号により、該複数の下位トラ
ンスコンダクタの少なくとも1つが負のトランスコンダ
クタンスを有し得るように制御され、それにより該トラ
ンスコンダクタの該トランスコンダクタンスが可変とな
ってもよい。
【0027】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面に基づいて詳細に説明する。
【0028】(実施の形態1)図1Aは、本発明による
トランスコンダクタを用いたフィルタ回路1の構成を示
す。フィルタ回路1は、トランスコンダクタ5とキャパ
シタ7とが接続されたGM−Cフィルタ回路である。G
M−Cフィルタ回路1は、トランスコンダクタ5の出力
端子3にキャパシタ7の入力端子8を接続した基本回路
によって、様々な伝達関数を実現することができる。ト
ランスコンダクタ5は、複数(n個)の下位トランスコ
ンダクタ6を並列接続して構成されている。各下位トラ
ンスコンダクタ6のトランスコンダクタンスは、それぞ
れ、gm1、gm2、・・・gmnで表されている。ま
た複数の下位トランスコンダクタ6のうち少なくとも1
つの下位トランスコンダクタは、負のトランスコンダク
タンスを有し得る。
【0029】なお、図1Aにはトランスコンダクタ5と
キャパシタ7との接続関係は示していない。トランスコ
ンダクタ5とキャパシタ7とは、上述のようにトランス
コンダクタ5の出力端子3にキャパシタ7の入力端子8
が接続される限り任意の接続様態で接続され得る。例え
ば、トランスコンダクタ5とキャパシタ7とは、図1B
に示されるように接続され得る。あるいは、フィルタ回
路1は、トランスコンダクタ5とキャパシタ7との組
(基本回路1001)をそれぞれ複数含んでいてもよ
い。この場合、フィルタ回路1の内部での基本回路10
01のそれぞれは、梯子型または縦続型などの任意の接
続様態で接続され得る。図1Bにおいて、参照番号9
は、トランスコンダクタ5の入力端子であり、参照番号
10は、接地あるいは定電位端子である。トランスコン
ダクタ5の入力端子9は、フィルタ回路1の入力端子2
に接続されている。
【0030】制御端子4からの制御信号によって、1ま
たは複数の下位トランスコンダクタ6が選択される。ト
ランスコンダクタ5のトランスコンダクタンスは、選択
された下位トランスコンダクタ6によって規定される。
トランスコンダクタ5は、トランスコンダクタ5のトラ
ンスコンダクタンスを比例定数として、入力端子2から
入力される入力電圧Vinに比例した電流Ioutを出力端
子3から出力する。複数の下位トランスコンダクタ6を
有するトランスコンダクタ5とキャパシタ7とを含むG
M−Cフィルタ回路を基本回路として、目的に合わせ
て、複数の基本回路を梯子型、縦続型等の接続をして構
成してもよい。図を簡単にするため、1つの制御信号の
みを示すが、複数あってもよい。
【0031】次に、上述した構成を有するフィルタ回路
1の動作を説明する。フィルタ回路1は、入力電圧Vin
に比例する出力電流Ioutを出力する。通常、(2)式
で表される出力電流が出力される。ここで、gmは、ト
ランスコンダクタ5全体のトランスコンダクタンスであ
る。
【0032】Iout=gm×Vin ・・・・・・(2) 図1Aに示すように、n個の下位トランスコンダクタ6
を有するトランスコンダクタ5の場合、入力電圧Vin
対する出力電流Ioutの関係は、次の(3)式によって
表される。
【0033】 Iout=(±gm1±gm2±gm3・・・±gmn)×Vin ・・・・・・(3) ただし、gm1〜gmnは、各下位トランスコンダクタ
6のそれぞれのトランスコンダクタンスである。各下位
トランスコンダクタ6のトランスコンダクタンスgm1
〜gmnの可変域は、下位コンダクタンス6の回路構成
にもよるが、あまり大きくとることは望めない。例えば
下位トランスコンダクタgm1〜gmnの可変域の最大
値が、下位トランスコンダクタgm1〜gmnの可変域
の最小値の10倍以上とすることは困難である。
【0034】しかしながら、トランスコンダクタ5を並
列に接続された複数の下位トランスコンダクタ6を有す
るように設け、選択的に下位トランスコンダクタ6のト
ランスコンダクタンスを加算あるいは減算することによ
り、トランスコンダクタ5のトランスコンダクタンスg
mを、幅広く可変にすることができる。高いカットオフ
周波数Fcが必要な場合は、全ての下位トランスコンダ
クタ6のトランスコンダクタンスを加算すれば良い。逆
に、低いカットオフ周波数Fcを実現する場合は、いず
れかの下位トランスコンダクタ6のトランスコンダクタ
ンスを減算すればよく、理論的にはトランスコンダクタ
5のトランスコンダクタンスgmをゼロとすることもで
きる。これにより、トランスコダクタ5のトランスコン
ダクタンスgmの最小値はゼロ、最大値は(gm1+gm
2+…gmn)となる。従って、可変域の最大値が可変
域の最小値の10倍をはるかに上回る大きな可変域を有
するトランスコンダクタが実現できる。
【0035】上記のように本発明によるトランスコンダ
クタは、並列接続された複数の下位トランスコンダクタ
を有している。複数の下位トランスコンダクタのうち少
なくとも1つが、制御信号により負のトランスコンダク
タンスを有し得るように制御される。これにより、トラ
ンスコンダクタのトランスコンダクタンスを広範囲に可
変とできる。
【0036】また、トランスコンダクタ5のトランスコ
ンダクタンスgmは、カットオフ周波数Fcだけでな
く、Q値等のフィルタ回路の他の重要なパラメータに影
響を与える。従って、トランスコンダクタ5のトランス
コンダクタンスgmの可変域を広くすることにより、様
々なフィルタ特性を大きく変更することができる。
【0037】図2は、トランスコンダクタ5に設けられ
る下位トランスコンダクタ6が2つの場合を示す。2つ
の下位トランスコンダクタ6の各トランスコンダクタン
スgm1、gm2を用いれば、トランスコンダクタ5の
トランスコンダクタンスgmの可変域を大きくすること
ができる。この場合、トランスコンダクタ5に対する入
力電圧と出力電流の関係は、次の(4)式で表される。
【0038】 Iout=(gm1±gm2)×Vin ・・・・・・(4) 各下位トランスコンダクタ6のトランスコンダクタンス
の最大値をgmmaxとし、また、各下位トランスコンダ
クタンスの可変域の最大値が可変域の最小値の10倍と
すると、次の(5)式が成立する。
【0039】 gmmax/10≦gm1≦gmmax gmmax/10≦gm2≦gmmax ・・・・・・(5) 但し、下位トランスコンダクタのトランスコンダクタン
スgm1およびgm2の最大値が異なっていてもよい。
【0040】従って、2つの下位トランスコンダクタ6
によるトランスコンダクタンスの可変域は、次の(6)
式によって表される。
【0041】 0≦gm1±gm2≦2gmmax ・・・・・・(6) このように、2つの下位トランスコンダクタ6によっ
て、トランスコンダクタ5のトランスコンダクタンスg
mの範囲を広く設定することができる。
【0042】なお、各下位トランスコンダクタ6のトラ
ンスコンダクタンスgm1、gm2を制御端子4からの
制御信号により減算することによって、トランスコンダ
クタ5のトランスコンダクタンスgmが小さな値となる
ようにする場合には、各下位トランスコンダクタ6のト
ランスコンダクタンスgm1、gm2を可能な限り、必
要最小値とすることが好ましい。
【0043】その理由は、以下の通りである。トランス
コンダクタ5を回路として実現する際には、下位トラン
スコンダクタ6のトランスコンダクタンスgm1、gm
2のバラツキを考慮する必要がある。例えば、各下位ト
ランスコンダクタ6のトランスコンダクタンスが1%バ
ラツキを有するとすると、それらを加算することにより
得られるトランスコンダクタ5のトランスコンダクタン
スgmは、バラツキが減る傾向を有するために、全体と
して1%程度のバラツキを有するのみである。しかし、
それらを減算することにより小さなトランスコンダクタ
ンスgmを実現する場合には、バラツキが10倍、或い
は数十倍にもなり得る。これを防ぐために、下位トラン
スコンダクタ6のトランスコンダクタンスgm1、gm
2を必要最小値とすることである。これにより、それら
を減算することによって得られるトランスコンダクタ5
の小さなトランスコンダクタンスgmのバラツキが増大
することを抑えることができる。なお、このバラツキを
抑えるためのトランスコンダクタンスgmの微調整方式
については、実施の形態5で説明する。
【0044】図3は、フィルタ回路1におけるトランス
コンダクタ5に設けられた1つの下位トランスコンダク
タ6の具体的構成を示す回路図である。下位トランスコ
ンダクタ6は、差動入出力トランスコンダクタ10を有
している。差動入出力トランスコンダクタ10のプラス
入力端子Vin+には、2つのスイッチ11および12が
接続されている。同様に、差動入出力トランスコンダク
タ10のマイナス入力端子Vin−には、2つのスイッチ
13および14が接続されている。スイッチ11および
13は、下位トランスコンダクタ6のプラス入力端子V
in+にそれぞれ接続されている。スイッチ12および1
4は、下位トランスコンダクタ6のマイナス入力端子V
in−にそれぞれ接続されている。各スイッチ11〜14
は、制御端子4から与えられる制御信号によって、それ
ぞれ制御される。スイッチ11〜14としては、制御信
号によって動作が制御可能であれば、どのようなスイッ
チ手段であってもよい。またプラスの入力端子Vin+に
入力される入力電圧とマイナスの入力端子Vin−に入力
される電圧との差が、入力端子2から入力される入力電
圧Vinとなる。
【0045】上述した構成を有する下位トランスコンダ
クタ6が、それぞれ並列に接続されることによって、ト
ランスコンダクタ5が構成される。
【0046】各下位トランスコンダクタ6は、スイッチ
11〜14の切替えにより、差動入出力トランスコンダ
クタ10への入力電圧を反転させる。従って、差動入出
力トランスコンダクタ10におけるトランスコンダクタ
ンスの符号を切り替えることが可能である。差動入出力
トランスコンダクタンス10としては、どのような回路
構成であってもよい。
【0047】このように、スイッチ11〜14を導入す
ることにより、下位トランスコンダクタ6を有効に活用
することが可能であり、回路点数や回路面積の削減が可
能である。
【0048】なお、CMOSトランジスタから下位トラ
ンスコンダクタ6を構成する場合には、通常、その入力
端子は、CMOSトランジスタのゲートとされ、ゲート
容量のみで信号を受ける。このため、CMOSトランジ
スタの入力端子から下位トランスコンダクタ6に流れ込
む電流は微少であり、プラス入力端子Vin+に接続され
るスイッチ11および13のオン抵抗による特性劣化を
抑制することが可能である。
【0049】下位トランスコンダクタ6は、スイッチ1
1〜14によって、それぞれのトランスコンダクタンス
の符号を反転することができるために、下位トランスコ
ンダクタ数を増加させることなく、トランスコンダクタ
5のトランスコンダクタンスを変更することができる。
従ってトランスコンダクタ5を構成する回路の数、回路
の面積の削減が可能である。
【0050】また、下位トランスコンダクタ6のトラン
スコンダクタンスの符号の切替えによる、トランスコン
ダクタ5におけるトランスコンダクタンスの連続的な変
更は容易でない場合もあり得る。各下位トランスコンダ
クタ6のトランスコンダクタンスは、通常、可変域の最
小値の数倍〜10倍程度にわたって連続的に変化するよ
うになっている。従って、各下位トランスコンダクタ6
のトランスコンダクタンスが連続的に変化する範囲にお
いては、トランスコンダクタ5のトランスコンダクタン
スgmを連続的に変化することができる。
【0051】DVD等のディスク処理システムにおい
て、広範囲のトランスコンダクタンスgmの変化が必要
となるのは、記録メディアの変更、或いは倍速モードの
変更時である。このような場合、離散的に時間を置いて
トランスコンダクタンスgmを変更できれば良いため、
本発明のフィルタ回路を適用しても全く支障はない。
【0052】さらに、下位トランスコンダクタ6のトラ
ンスコンダクタンスを減算することにより、負のトラン
スコンダクタンスを作成することも可能となる。これに
より、フィルタ回路1の出力の符号を変換したり、或い
はフィルタ特性の大幅な変更も可能となる。
【0053】このように、本実施の形態1によるトラン
スコンダクタ5およびキャパシタ7を有するフィルタ回
路1によれば、トランスコンダクタ5が、並列接続され
た複数の下位トランスコンダクタ6を有することによっ
て実現される。これら下位トランスコンダクタ6のトラ
ンスコンダクタンスを加算および減算することによっ
て、全体のトランスコンダクタ5のトランスコンダクタ
ンスが可変となる。しかも、下位トランスコンダクタ6
のトランスコンダクタンスの加算および減算の機能が制
御端子4からの制御信号により選択されるために、カッ
トオフ周波数、Q値等のフィルタ特性を広範囲にわたっ
て変更することができる。また、大面積のキャパシタを
用いる必要がないため、素子面積を増大させることがな
い。
【0054】(実施の形態2)以下、本発明の実施の形
態2について、図4から図7を参照して説明する。
【0055】図4に下位トランスコンダクタ6として複
数の正の下位トランスコンダクタ(+gm1)および複
数の負の下位トランスコンダクタ(−gm2)を並列に
接続したトランスコンダクタ5を示す。制御端子4から
の制御信号によって、各下位トランスコンダクタ6の動
作および非動作(すなわち、ONおよびOFF)が選択
され得る。従って各下位トランスコンダクタ6のトラン
スコンダクタンスが選択され得る。
【0056】このようなトランスコンダクタ5の構成に
より、負の下位トランスコンダクタ6を非動作状態にす
れば、トランスコンダクタ5のトランスコンダクタンス
gmの加算が実現でき、負の下位トランスコンダクタ6
を動作状態にすれば、トランスコンダクタ5のトランス
コンダクタンスgmの減算が実現される。
【0057】なお、負の下位トランスコンダクタ6のト
ランスコンダクタンス(図4では−gm2で示される)
は、差動入出力の下位トランスコンダクタ6において、
入力電圧を正の下位トランスコダクタ6の場合と逆に接
続するだけで簡単に実現することができる。
【0058】図4に示す構成では、図3に示す構成とは
以下の点で異なる。制御信号の信号パスに誤差要因とな
り得るスイッチを設けることなく、下位トランスコンダ
クタ6のトランスコンダクタンスの加算または減算の選
択が可能である。従って、より理想的なフィルタ特性が
得られる。非常に高速動作するフィルタ回路、高精度フ
ィルタ回路等として好適に使用することができる。
【0059】この場合のトランスコンダクタ5のより具
体的な回路構成について、図5に基づいて説明する。
【0060】図5に示すトランスコンダクタ5は、第1
および第2のP−MOSトランジスタ21および22を
有する。第1および第2のP−MOSトランジスタ21
および22のソースが第1の電源31(本明細書中で第
1の極性の電源ともいう)にそれぞれ接続され、それら
のゲートが第1のバイアス端子32にそれぞれ接続され
ている。このバイアス端子は、一般的には、コモンフィ
ードバック回路(図示せず)に接続される。これによ
り、差動出力端子の同相電圧を制御することができる。
【0061】第1のP−MOSトランジスタ21のドレ
インは、負の出力端子29に接続されるとともに、一対
の下位トランスコンダクタ部23および24に接続され
ている。第2のP−MOSトランジスタ22のドレイン
は、正の出力端子30に接続されるとともに、一対の下
位トランスコンダクタ部25および26に接続されてい
る。各下位トランスコンダクタ部23〜26には、単位
トランスコンダクタ50対がそれぞれ設けられている。
下位トランスコンダクタ部に、ただ1つの単位トランス
コンダクタ50を設けてもよい。
【0062】図6は、単位トランスコンダクタ50のシ
ンボル図を示している。図6に示された単位トランスコ
ンダクタ50は、入力端子42に入力された入力電圧に
比例する出力電流が出力端子40より出力される。単位
トランスコンダクタ50の制御端子41(図6におい
て、簡単のために1本で示しているが、回路構成によっ
ては複数本であってもよい)からの制御信号は、単位ト
ランスコンダクタ50のトランスコンダクタンスgm
unitの制御、或いは、後述するように、単位トランスコ
ンダクタ50を非動作状態にする制御を行う。
【0063】単位トランスコンダクタ50の具体的な回
路例を図7に示す。単位トランスコンダクタ50は、第
1のN−MOSトランジスタ51及び第2のN−MOS
トランジスタ52がノード53によって直列接続され
る。第2のトランジスタ52のドレインが出力端子40
と接続する。入力端子42は第1のトランジスタ51の
ゲートに接続される。この第1のトランジスタ51によ
って入力電圧Vinに比例する電流Ioutが生成される。
生成された電流Ioutが第2のトランジスタ52のドレ
インに接続された出力端子40から出力される。第2の
トランジスタ52のゲートには、制御端子41が接続さ
れている。第1のトランジスタ51のソースは接地(本
明細書中で第2の極性の電源ともいう)している。
【0064】なお、制御端子41および入力端子42
は、図中において簡単のため、それぞれ1本ずつしか示
していないが、単位トランスコンダクタ50の回路構成
に併せて、それぞれ複数本あってもよい。
【0065】このような構成により、単位トランスコン
ダクタ50のトランスコンダクタンスgmunitは、第1
のトランジスタ51のトランスコンダクタンスに等しく
なっている。第1のトランジスタ51は非飽和動作をし
ている。そのゲート・ソース間電圧Vin、ドレイン・ソ
ース間電圧Vds、及びドレイン電流Ioutの関係は下記
の(7)式で与えられる。
【0066】 Iout=β(Vin−Vth−Vds/2)×Vds・・・・・・(7) β:第2のトランジスタ52のトランスコンダクタンス
パラメータ Vth:第2のトランジスタ52の閾値電圧 従って、単位トランスコンダクタ50のトランスコンダ
クタンスgmunitは下記(8)式で与えれる。
【0067】 gmunit=∂Iout/∂Vin=β×Vds ・・・・・・(8) 単位トランスコンダクタのトランスコンダクタンスgm
unitはドレイン・ソース間電圧Vds、つまり、ノード5
3における電圧によって制御可能である。
【0068】また、更に、制御端子41に入力される制
御電圧をグランドレベルとした場合、第2のトランジス
タ52はカットオフの状態となる。その結果、単位トラ
ンスコダクタ50は、出力電流が常にゼロ、つまり非動
作の状態となる。従って、制御端子41に入力される制
御電圧により、単位トランスコンダクタ50のトランス
コンダクタンスgmunitが制御され、単位トランスコン
ダクタ50の動作及び非動作をも制御している。
【0069】第2のトランジスタ52もまた、第1のト
ランジスタ51のトランスコンダクタンスを制御する。
制御端子41に入力される制御電圧よりも、第2のトラ
ンジスタ52の閾値電圧Vth程度だけ下がった電圧が、
ノード53の電圧となる。このような構成により、制御
端子41に入力される制御電圧に基づいて、第1のトラ
ンジスタ51のトランスコンダクタンスを制御すること
が可能となる。
【0070】図5に示すように、各下位トランスコンダ
クタ部23〜26には、このような構成の単位トランス
コンダクタ50が各一対ずつ設けられている。下位トラ
ンスコンダクタ部23及び24の各単位トランスコンダ
クタ50の出力端子40は、負の出力端子29にそれぞ
れ接続されている。下位トランスコンダクタ部25及び
26の各単位トランスコンダクタ50の出力端子40
は、正の出力端子30にそれぞれ接続されている。各下
位トランスコンダクタ部を流れる電流の向きは、各下位
トランスコンダクタ部へ引き込む側が正となる。従っ
て、下位トランスコンダクタ部23および26からなる
下位トランスコンダクタは、正のトランスコンダクタン
スを有する。
【0071】下位トランスコンダクタ部23および25
の各単位トランスコンダクタ50の入力端子42は、正
の入力端子27にそれぞれ接続される。各々の入力端子
42は、正の入力端子27から正の入力電圧Vin+が入
力される。
【0072】下位トランスコンダクタ部24および26
における各単位トランスコンダクタ50の入力端子42
は、負の入力端子28にそれぞれ接続される。各々の入
力端子42は、負の入力端子28から負の入力電圧Vin
−が入力される。
【0073】下位トランスコンダクタ部23および24
の出力端子40は、負の出力端子29に接続される。下
位トランスコンダクタ部25および26の出力端子40
は、正の出力端子30に接続される。
【0074】従って、下位トランスコンダクタ部23お
よび26からなる下位トランスコンダクタは、正のトラ
ンスコンダクタンスを有する。一方、下位トランスコン
ダクタ部24および25からなる下位トランスコンダク
タは、負のトランスコンダクタンスを有する。
【0075】このような構成によって、トランスコンダ
クタ5のトランスコンダクタンスgmは、(9)式で示
される。 Iout=(gmp1+gmp2+・・・−gmm1−gmm2・・・)×Vin……(9 ) このように、下位トランスコンダクタ部23および26
からなる下位トランスコンダクタ、および下位トランス
コンダクタ部24および25からなる下位トランスコン
ダクタの各々のトランスコンダクタンスの加算及び減算
が実現され、トランスコンダクタ5のトランスコンダク
タンスが得られることが分かる。
【0076】(9)式において、gmp1+gmp2
は、下位トランスコンダクタ部23および26からなる
下位トランスコンダクタのトランスコンダクタンスであ
る。−gmm1−gmm2は、下位トランスコンダクタ
部24および25からなる下位トランスコンダクタのト
ランスコンダクタである。図5に示すように、差動入出
力回路の常に従って、下位トランスコンダクタ部23お
よび26からなるトランスコンダクタのトランスコンダ
クタンス、および下位トランスコンダクタ部24および
25からなるトランスコンダクタのトランスコンダクタ
ンスは、それぞれ同じ値のトランスコンダクタンスgm
を持つように設計される。上述したように各単位トラン
スコンダクタ50は、制御端子41に入力される制御電
圧Vb1およびVb2によってそれぞれの単位トランス
コンダクタ50のトランスコンダクタンスgmunitを変
更することができる。
【0077】図7に示す単位トランスコンダクタ50の
場合には、トランスコンダクタンスgmunitの可変域
は、可変域の最大値が可変域の最小値の10倍程度であ
る。また、前述のように、制御電圧を変化させることに
よって、単位トランスコンダクタ50を非動作状態にす
れば、単位トランスコンダクタ50のトランスコンダク
タンスgmunitをゼロと等価にすることも可能である。
これらのことから、上記(9)式に従って、トランスコ
ンダクタ5は、負のトランスコンダクタンスgmから正
のトランスコンダクタンスgmまで、非常に広範囲のト
ランスコンダクタンスgmを実現することができる。
【0078】全ての単位トランスコンダクタ50のトラ
ンスコンダクタンスgmunitが、正の場合には、トラン
スコンダクタ5のトランスコンダクタンスgmは、各単
位トランスコンダクタ50のトランスコンダクタンスg
unitの単純な総和となる。この場合、その可変域は、
単位トランスコンダクタ50のトランスコンダクタンス
gmunitの可変域(例えば、可変域の最大値が可変域の
最小値の10倍程度)と等しくなる。しかし本発明で
は、負のトランスコンダクタンスと正のトランスコンダ
クタンスとを加算することにより、大幅にトランスコン
ダクタンスgmの可変範囲が拡大し、適用できるアプリ
ケーションの種類が増加する。
【0079】GM−Cフィルタにおいては、トランスコ
ンダクタのトランスコンダクタンスgmは、フィルタ回
路のカットオフ周波数Fc、Q値等、重要なパラメータ
を制御する。トランスコンダクタンスgmの可変範囲が
広くなると、フィルタ特性を大きく変更することができ
る。光磁気ディスクシステム等は、複数の記録メディア
に対応するため、あるいは、アクセス速度を変化させる
ために、可変域の最大値が可変域の最小値の10倍を遥
かに超えるカットオフ周波数Fcの可変域が必要であ
る。このような場合には、本実施の形態2のフィルタ回
路が好適に使用される。
【0080】なお、前述した各フィルタ回路においてト
ランジスタのPチャネル及びNチャネルを逆にし、電源
及びグランドを逆にした回路構成でもよい。
【0081】このように、本実施の形態2によるフィル
タ回路によれば、信号パスにスイッチが設けられていな
いために、より理想的なフィルタ特性が得られる。
【0082】(実施の形態3)以下、本発明の実施の形
態3について、図8を参照して説明する。
【0083】図8は、図7に示す単位トランスコンダク
タ50を並列接続した単位トランスコンダクタ800を
示す。これにより単位トランスコンダクタ800の高速
動作が維持され、入力電圧と出力電流との間の線形性が
向上する。並列接続された単位トランスコンダクタ84
および85におけるトランジスタ81および83のゲー
トは、制御端子41に一括して接続されている。このよ
うな構成の単位トランスコンダクタ800のトランスコ
ンダクタンスは、単位トランスコンダクタ84および8
5におけるトランジスタ80および82のトランスコン
ダクタンスの和になる。トランジスタ80および82の
ソースは接地している。
【0084】次に動作について説明する。
【0085】図7に示すように一対のトランジスタ51
および52によって構成された単位トランスコンダクタ
50では、トランスコンダクタンスgmunitは、ノード
53の電圧によって制御される。ここで、ノード53の
電圧は、(10)式によって表される。
【0086】 (ノード53の電圧)=Vb−Vgs2 ・・・・・・(10) Vb:制御端子41の電圧 Vgs2:トランジスタ52のゲート・ソース間電圧 ここで、Vgs2は、トランジスタ52の閾値電圧にほぼ
等しくなっているが、そのドレイン電流、即ち、トラン
スコンダクタの出力電流によってVgs2が変化する。こ
れにより、ノード53の電圧が変動し、その結果、入力
電圧に対して出力電流が歪み、単位トランスコンダクタ
からなる下位トランスコンダクタのトランスコンダクタ
ンスの線形性が損なわれるおそれがある。
【0087】これに対して、図8に示すようにトランジ
スタ80および81を有する単位トランスコンダクタ8
4、およびトランジスタ82および83を有する単位ト
ランスコンダクタ85によって構成された単位トランス
コンダクタ800では、トランジスタ81および83は
異なるサイズのトランジスタである。従ってトランジス
タ81および83のゲート・ソース電圧Vgsの値が変更
される。これによりトランジスタ80および82のトラ
ンスコンダクタンスの歪み曲線は、互いに異なり得る。
従って、トランジスタ81および83のサイズを適切に
選択することにより、トランジスタ80および82のト
ランスコンダクタンスの歪みを相殺することができ、よ
り線形性の高い下位トランスコンダクタのトランスコン
ダクタンスを実現することができる。
【0088】図8に示す単位トランスコンダクタ800
は、図7に示す単位トランスコンダクタ50が有する特
徴をすべて備えている。このような単位トランスコンダ
クタ800を用いて、図5のトランスコンダクタ5、更
には、図1Aに示したフィルタ回路1を構成することが
可能である。
【0089】図8に示す単位トランスコンダクタ800
では、単位トランスコンダクタ84および85を並列接
続することにより構成される。単位トランスコンダクタ
800を構成する回路の高速性を阻害することなく、入
力電圧と出力電流との間の線形性のみを高めることがで
きる。
【0090】このように、本実施の形態3による単位ト
ランスコンダクタ800を使用したフィルタ回路では、
単位トランスコンダクタ84および85を並列接続して
単位トランスコンダクタ800とする。しかも、トラン
ジスタ81および83はそれぞれ異なるサイズである。
これによりトランジスタ80および82のトランスコン
ダクタンスの歪み曲線が互いに異なり得る。すなわち単
位トランスコンダクタ84および85のトランスコンダ
クタンスの歪み曲線が互いに異なり得る。トランジスタ
81および83のサイズを適切に選択することにより、
互いの歪みを相殺し、より線形性の高い下位トランスコ
ンダクタのトランスコンダクタンスを実現することが可
能である。
【0091】(実施の形態4)以下、本発明の実施の形
態4について、図9を参照して説明する。
【0092】図9は、単位トランスコンダクタ900の
さらに他の例を示す。図9に示す構成は、図8に示す構
成と以下の点で異なる以外はすべて同じである;トラン
ジスタ91および93に入力される制御電圧がそれぞれ
異なる。このような構成の単位トランスコンダクタ90
0も、図8に示す単位トランスコンダクタ800と同様
に、回路動作の高速性を阻害することなく、入力電圧と
出力電流との間の線形性を高めることができるという特
徴を有している。
【0093】図9に示す単位トランスコンダクタ900
では、制御端子41に接続されたトランジスタ91およ
び93のサイズはそれぞれ異なる。さらにトランジスタ
91および93へ入力される制御電圧(すなわちゲート
電圧)がそれぞれ異なる。これによりトランジスタ90
および92のトランスコンダクタンスの歪みが異なる。
それらの歪みを相殺するように制御端子41に入力され
る制御電圧を変化させることができる。従って単位トラ
ンスコンダクタ900においても、入力電圧と出力電流
との間の線形性を高めることができる。
【0094】また、図9による単位トランスコンダクタ
900では、制御端子41から入力される制御電圧を変
更することによって、トランジスタ90および91のパ
スと、トランジスタ92および93のパスをそれぞれ独
立に動作或いは非動作の状態にすることができる。これ
により、全体としてより小さなトランスコンダクタンス
gmを容易に実現することができ、単位トランスコンダ
クタ900のトランスコンダクタンスの可変域を拡大す
ることができる。
【0095】図9による単位トランスコンダクタ900
は、図7に示す単位トランスコンダクタ50が有する特
徴をすべて備えている。従って、このような単位トラン
スコンダクタ900を用いて、図5のトランスコンダク
タ5、更には、図1Aに示したフィルタ回路1を構成す
ることが可能である。
【0096】本実施の形態4の単位トランスコンダクタ
900によって構成されるフィルタ回路によれば、実施
の形態3によるフィルタ回路のように、単位トランスコ
ンダクタとしてサイズの異なる2つのトランジスタを用
いるだけではなく、2つのトランジスタへ入力される2
つの制御電圧(すなわちゲート電圧)を変化させる。従
って2つのトランジスタのトランスコンダクタンスの歪
みの程度を変更し、それらの歪みを相殺するように制御
電圧を変化させることで入力電圧と出力電流との間の線
形性を高めることができる。
【0097】(実施の形態5)以下、本発明の実施の形態
5について、図10を参照して説明する。
【0098】本実施の形態5のフィルタ回路1000
は、トランスコンダクタ5とキャパシタ7とを有する複
数のGM−Cフィルタ回路から構成されるフィルタ回路
である。簡単のため、図10では2つのGM−Cフィル
タ回路を縦続に接続した構成を示すが、フィルタ回路
は、複数のGM−Cフィルタ回路を目的に合わせて、梯
子型、縦続型等の接続をして構成してもよい。このフィ
ルタ回路1000は、各トランスコンダクタ5のトラン
スコンダクタンスgmを計測することが可能である。こ
のフィルタ回路1000は、内部に使用されているキャ
パシタ7のキャパシタンスCと各トランスコンダクタ5
のトランスコンダクタンスgmによって、フィルタ回路
1000の特性が決定する。所望の特性を高精度で実現
するためには、各トランスコンダクタ5のトランスコン
ダクタンスgmおよびキャパシタ7のキャパシタンスC
を精度よく実現する必要がある。しかし、各トランスコ
ンダクタ5のトランスコンダクタンスgmがバラツキを
有するため、フィルタ回路1000が、所望の特性を得
られない場合がある。従って、高精度フィルタを実現す
るためには、各トランスコンダクタ5のトランスコンダ
クタンスgmのバラツキを最小に抑える必要がある。
【0099】このために、図10に示すフィルタ回路1
000は、各トランスコンダクタ5のトランスコンダク
タンスgmを測定し、そのバラツキを補正するようにト
ランスコンダクタンスgmを微調整する構成になってい
る。
【0100】特に、実施の形態1から実施の形態4で説
明した下位トランスコンダクタ6のトランスコンダクタ
ンスの減算によってトランスコンダクタ5のトランスコ
ンダクタンスgmを実現している場合には、上述したよ
うにトランスコンダクタンスgmのバラツキが大きくな
る。それゆえトランスコンダクタンスgmの計測手段、
及び後述のトランスコンダクタンスgmの微調整が非常
に重要となる。言い換えれば、本発明の実施の形態1か
ら実施の形態4で説明したトランスコンダクタを図10
に示すフィルタ回路1000と組み合わせれば、高精度
で広範囲の可変特性を持つフィルタ回路が、高速動作を
維持しつつ実現可能となる。
【0101】また、高速なCMOSトランジスタフィル
タ回路を実現するためには、トランスコンダクタの動作
速度を向上させる必要がある。従って、一般にゲート長
の短いMOSトランジスタを用いる必要がある。しかし
ながら、その副作用としてトランスコンダクタンスのバ
ラツキが大きくなり、フィルタ精度が低下するという問
題がある。本実施の形態のフィルタ回路1000では、
このような高速フィルタを実現する際にもトランスコン
ダクタンスのバラツキの低減および高速動作を両立させ
ることができるというメリットがある。
【0102】図10のフィルタ回路1000は、各トラ
ンスコンダクタ5の入力端子および出力端子が、各スイ
ッチ101を介して、一対の外部端子102及び103
にそれぞれ接続されている。複数のスイッチ101のう
ち、トランスコンダクタ5の入力端子に接続されるスイ
ッチ101(第1のスイッチ)は、後述する測定手段1
04の外部端子102に接続され、トランスコンダクタ
5の出力端子に接続されるスイッチ101(第2のスイ
ッチ)は、測定手段104の外部端子103に接続され
る。また、トランスコンダクタ5の入力端子に接続され
るスイッチ101(第1のスイッチ)およびトランスコ
ンダクタ5の出力端子に接続されるスイッチ101(第
2のスイッチ)には、第2の制御端子105からの第2
の制御信号が入力される(この場合は、バス構成の制御
端子となる)。入力電圧が各入力端子に入力され、各出
力端子から出力電流が出力される。各トランスコンダク
タ5の動作及び非動作が制御端子4から入力される第1
の制御信号(この場合は、バス構成の制御端子となる)
によって制御される。
【0103】このような構成のフィルタ回路1000で
は、第2の制御信号は、通常のフィルタ動作時には、ス
イッチ101が全てオフになり、特定のトランスコンダ
クタ5のトランスコンダクタンスを測定する場合には、
スイッチ101がその特定のトランスコンダクタを非動
作にするように、スイッチ101に入力される。スイッ
チ101に入力される第2の制御信号は、各スイッチ1
01のオンまたはオフを制御する。簡単のため1つの制
御信号のみを図10に示すが、スイッチ101の制御が
可能であれば、複数の制御信号であってもよい。またス
イッチ101としては、制御信号によって動作が制御可
能であれば、どのようなスイッチ手段であってもよい。
【0104】いずれかのトランスコンダクタ5のトラン
スコンダクタンスgmを測定する場合には、まず、対象
となるトランスコンダクタ5(選択されるトランスコン
ダクタ)以外のトランスコンダクタ5を制御端子4から
の制御信号により非動作にする。なお、必ずしも対象と
なるトランスコンダクタ5以外の全てのトランスコンダ
クタを非動作する必要はない。対象となるトランスコン
ダクタ5に対する入力端子、および出力端子が直接接続
するトランスコンダクタ5のみを非動作とすれば良い。
【0105】次に、対象となるトランスコンダクタ5の
入力端子および出力端子に接続されたスイッチ101を
オンにする。これにより外部端子102および103
と、対象となるトランスコンダクタンスの入力端子およ
び出力端子とが接続する。次いで測定手段104を用い
て、そのトランスコンダクタ5の入力端子に所定の電圧
を入力し、出力される出力電流を計測する。入力電圧と
測定された出力電流の比に基づいて、対象となるトラン
スコンダクタ5のトランスコンダクタンスgmが求ま
る。このように、各トランスコダクタ5の実際のトラン
スコンダクタンスgmを計測することができる。計測さ
れたトランスコンダクタンスgmに基づいて各トランス
コンダクタ5のトランスコンダクタンスgmを調整すれ
ば、各トランスコンダクタ5のトランスコンダクタンス
gmのバラツキが大きくなっていてもそのバラツキを削
減することができ、所望のフィルタ特性を実現すること
ができる。
【0106】このように、本実施の形態のフィルタ回路
1000では、選択されたトランスコンダクタ5のトラ
ンスコンダクタンスgmを測定する際に、選択されたト
ランスコンダクタ5対する入力、および出力が直接関係
するトランスコンダクタを非動作にする必要がある。図
5に示すトランスコンダクタ5は、各下位トランスコン
ダクタ23〜26がこの要請を満たすものであり、本実
施の形態のフィルタ回路1に適用することができる。ま
た、他の回路構成のトランスコンダクタであっても、非
動作状態にすることができれば、本実施の形態のフィル
タ回路1000の有効性は何ら損なわれるものではな
い。ただし、トランスコンダクタを非動作にするために
信号パスにスイッチを設けた場合、フィルタの特性が低
下し、高速、及び高精度フィルタを実現する上で問題が
生じる。この意味で、図4〜図9に示すトランスコダク
タは、信号パスにスイッチを設けることなく制御端子に
よってトランスコンダクタを非動作状態にできるため、
より本実施の形態のフィルタ回路に適しているといえ
る。
【0107】実施の形態2、3、および4で上述したよ
うに、各トランスコンダクタ5のトランスコンダクタン
スgmの微調整の方法は、各下位トランスコンダクタ6
のトランスコンダクタンスの制御電圧(電流)を微調整
することによって実現可能である。例えば、図5に示す
トランスコンダクタの場合には、下位トランスコンダク
タ部23〜26の制御端子41の制御電圧を微調整すれ
ばよい。また、図7に示すトランスコンダクタでは、制
御端子41の制御電圧を微調整することによって、トラ
ンスコンダクタンスを微調整することができる。
【0108】なお、スイッチについては、フィルタ特性
への影響をできるだけ少なくするために寄生容量の小さ
いスイッチを用いることが好ましい。
【0109】なお、本実施の形態5によるフィルタ回路
1000においては、各トランスコンダクタ5の入力端
子および出力端子をスイッチ101を介して外部端子1
02および103に、それぞれ接続しているが、内部の
トランスコンダクタンスが個別に測定できる限り、複数
の端子に分けて接続してもよいし、複数のスイッチを介
して外部端子102および103へ接続してもよい。
【0110】また、本実施の形態5によるフィルタ回路
1000では、各トランスコンダクタ5の入力端子と出
力端子それぞれにスイッチ101が接続されているが、
通常、あるトランスコンダクタの出力端子には別のトラ
ンスコンダクタと接続されている。従って、配線を共用
する方が、面積効率やフィルタ特性に与える影響を極力
少なくするという意味で好ましい。
【0111】このように、本実施の形態5によるフィル
タ回路1000によれば、高精度フィルタを実現するた
めに、トランスコンダクタ5のトランスコンダクタンス
gmを測定し、そのバラツキを補正するようにトランス
コンダクタンスgmを微調整する。これにより素子特性
のバラツキを最小に抑える。従って、高速フィルタを実
現する際にもトランスコンダクタンスのバラツキの低減
と高速動作とを両立させることができる。
【0112】
【発明の効果】上記のように本発明によるトランスコン
ダクタは、並列接続された複数の下位トランスコンダク
タを有している。複数の下位トランスコンダクタの少な
くとも1つが、制御信号により負のトランスコンダクタ
ンスを有し得るように制御される。これにより、トラン
スコンダクタのトランスコンダクタンスを広範囲に可変
とできる。
【0113】また、本発明によるトランスコンダクタ
が、並列接続された複数の下位の差動入出力のトランス
コンダクタにより構成される。差動入出力トランスコン
ダクタに接続されたスイッチによって各下位トランスコ
ンダクタ群の差動入力の向きを入れ替える。該各下位ト
ランスコンダクタンスの正負の符号を選択できる。スイ
ッチを導入することによって、負のトランスコンダクタ
を容易に実現することができる。また、スイッチを導入
することにより、下位トランスコンダクタを有効に活用
することができ、回路点数や回路面積の削減が実現でき
る。
【0114】さらに、本発明によるトランスコンダクタ
は、正のトランスコンダクタンスを有する1つ以上のト
ランスコンダクタ、および負のトランスコンダクタンス
を有する1つ以上のトランスコンダクタを有し、制御信
号により正のトランスコンダクタと負のトランスコンダ
クタの動作および非動作が選択できる。従って、信号パ
スにスイッチを導入することないため、高速動作を損な
わない。
【0115】さらに、本発明によるトランスコンダクタ
をキャパシタと接続して構成されるフィルタ回路は、カ
ットオフ周波数やQ値等のフィルタ特性を広範囲に可変
にすることができ、より理想的なフィルタ特性を得るこ
とができる。
【0116】また、本発明によるフィルタ回路は、各ト
ランスコンダクタのトランスコンダクタンスを測定する
ことがでる。その測定結果を利用してトランスコンダク
タンスのバラツキを極力少なくするように各トランスコ
ンダクタのトランスコンダクタンスを補正する。従っ
て、トランスコンダクタンスのバラツキの大きいトラン
スコンダクタを用いたフィルタ回路においても、精度良
く、高速フィルタ、トランスコンダクタンスの引き算を
利用したフィルタ等を実現することができる。
【図面の簡単な説明】
【図1A】本発明によるトランスコンダクタをキャパシ
タと接続して構成されるGM−Cフィルタ回路の実施の
形態の一例を示す構成図
【図1B】図1Aに示す本発明によるトランスコンダク
タとキャパシタとの接続の一例を示す図
【図2】本発明による2つの下位トランスコンダクタか
らなるトランスコンダクタを示す図
【図3】本発明による差動入出力の下位トランスコンダ
クタの回路図
【図4】本発明による複数の下位トランスコンダクタか
らなるトランスコンダクタを示す図
【図5】図4に示されるトランスコンダクタを詳細に示
す回路図
【図6】図5に示されるトランスコンダクタにおける単
位トランスコンダクタのシンボル図
【図7】図6に示される単位トランスコンダクタの例示
的な回路図
【図8】単位トランスコンダクタの他の例を示す回路図
【図9】単位トランスコンダクタの他の例を示す回路図
【図10】本発明のフィルタ回路の実施の形態の他の例
を示す構成図
【図11】従来のフィルタ回路の構成図
【符号の説明】
1 フィルタ回路 2 フィルタ回路の入力端子 3 トランスコンダクタの出力端子 4 制御端子 5 トランスコダクタ 6 下位トランスコンダクタ 7 キャパシタ 8 キャパシタの入力端子 9 トランスコンダクタの入力端子
フロントページの続き (56)参考文献 特開 平5−114836(JP,A) 特開2000−40941(JP,A) 特開 平8−204504(JP,A) 特開 平9−331234(JP,A) 米国特許5528179(US,A) 米国特許5325317(US,A) 中国特許公開第1236221号明細書, 1999年11月24日 Venu Gopinathan,e t.al,Design Consid erations and Imple mentation of a Pro grammable High−Fre quency Continuous− Time Filter and,IE EE Journal of Soli d−State Circuits, 1999年12月,Vol.34,No.12, p.1698−1707 (58)調査した分野(Int.Cl.7,DB名) H03H 11/04 H03G 3/02 H03G 3/10

Claims (18)

    (57)【特許請求の範囲】
  1. 【請求項1】 トランスコンダクタンスgmを有し、入
    力電圧Vinに対してgm×Vinの出力電流Ioutを出力
    するトランスコンダクタであって、 該トランスコンダクタは、並列接続された複数の下位ト
    ランスコンダクタを備え、 該複数の下位トランスコンダクタには少なくとも1つの
    制御信号が入力され、該複数の下位トランスコンダクタ
    は、該少なくとも1つの制御信号により、該複数の下位
    トランスコンダクタの少なくとも1つが負のトランスコ
    ンダクタンスを有し得るように制御され、該少なくとも1つの下位トランスコンダクタが、差動入
    出力トランスコンダクタと複数のスイッチ手段を含み、
    該複数のスイッチ手段は、該差動入出力トランスコンダ
    クタの第1の入力端子および第2の入力端子にそれぞれ
    接続され、該少なくとも1つの制御信号に応答して該複
    数のスイッチ手段を切り替えることにより、該差動入出
    力トランスコンダクタのトランスコンダクタンスの符号
    の切り替え、 それにより該トランスコンダクタの該トラ
    ンスコンダクタンスgmが可変となる、トランスコンダ
    クタ。
  2. 【請求項2】 請求項1に記載のトランスコンダクタ
    と、 該トランスコンダクタに接続されるキャパシタと、を備
    えるフィルタ回路。
  3. 【請求項3】 複数の前記フィルタ回路を梯子型または
    縦続型に接続する、請求項に記載のフィルタ回路。
  4. 【請求項4】 トランスコンダクタンスgmを有し、入
    力電圧V in に対してgm×V in の出力電流I out を出力
    するトランスコンダクタであって、 該トランスコンダクタは、並列接続された複数の下位ト
    ランスコンダクタを備え、 該複数の下位トランスコンダクタには少なくとも1つの
    制御信号が入力され、該複数の下位トランスコンダクタ
    は、該少なくとも1つの制御信号により、該複数の下位
    トランスコンダクタの少なくとも1つが負のトランスコ
    ンダクタンスを有し得るように制御され、 該複数の下位トランスコンダクタが、第1の極性のトラ
    ンスコンダクタンスを有する1以上の第1の下位トラン
    スコンダクタおよび第2の極性のトランスコンダクタン
    スを有する1以上の第2の下位トランスコンダクタを含
    み、 該1以上の第1および第2の下位トランスコンダクタの
    各々が、該少なくとも1つの制御信号によって選択的に
    動作および非動作し、 該1以上の第1および第2の下位トランスコンダクタの
    各々が、差動入出力トランスコンダクタであり、 それにより該トランスコンダクタの該トランスコンダク
    タンスgmが可変となる、トランスコンダクタ。
  5. 【請求項5】 前記差動入出力トランスコンダクタは、
    第1の極性の入力端子、第2の極性の入力端子、第1の
    極性の出力端子、および第2の極性の出力端子を有し、
    該第1の極性の入力端子に入力される第1の入力電圧と
    該第2の極性の入力端子に入力される第2の入力電圧と
    の差が、前記入力電圧に相当し、該第1の極性の出力端
    子から出力される第1の出力電流と該第2の極性の出力
    端子から出力される第2の出力電流との差が、前記出力
    電流に相当する、請求項4に記載のトランスコンダク
    タ。
  6. 【請求項6】 前記トランスコンダクタが、 第1の極性の電源に接続されたソース、バイアス端子に
    接続されたゲート、および前記第1の極性の出力端子に
    接続されたドレインを有する第1の極性の第1のトラン
    ジスタと、 該第1の電源に接続されたソース、該バイアス端子に接
    続されたゲート、および前記第2の極性の出力端子に接
    続されたドレインを有する第1の極性の第2のトランジ
    スタと、 少なくとも1つの単位トランスコンダクタを有する第1
    および第2の下位トランスコンダクタ部であって、該第
    1および第2の下位トランスコンダクタ部は該第1の極
    性の出力端子にそれぞれ接続される、第1および第2の
    下位トランスコンダクタ部と、 該少なくとも1つの単位トランスコンダクタを有する第
    3および第4の下位トランスコンダクタ部であって、該
    第3および第4の下位トランスコンダクタ部は該第2の
    極性の出力端子に接続される、第3および第4の下位ト
    ランスコンダクタ部と、を備え、 該第1および第3の下位トランスコンダクタ部は、それ
    ぞれ前記第1の入力電圧が入力される前記第1の入力端
    子に接続され、該第2および第4の下位トランスコンダ
    クタ部は、それぞれ前記第2の入力電圧が入力される前
    記第2の入力端子に接続され、それにより該第1および
    第4の下位トランスコンダクタ部からなる下位トランス
    コンダクタは第1の極性のトランスコンダクタンスを有
    し、該第2および第3の下位トランスコンダクタ部から
    なる下位トランスコンダクタは第2の極性のトランスコ
    ンダクタンスを有し、 該第1および第4の下位トランスコンダクタ部、ならび
    に該第2および第3の下位トランスコンダクタ部に入力
    される前記少なくとも1つの制御信号によって、該第1
    および第4の下位トランスコンダクタ部からなる下位ト
    ランスコンダクタの該第1の極性のトランスコンダクタ
    ンス、および該第2および第3の下位トランスコンダク
    タ部からなる下位トランスコンダクタの該第2の極性の
    トランスコンダクタンスが制御される、請求項5に記載
    のトランスコンダクタ。
  7. 【請求項7】 前記第1および第4の下位トランスコン
    ダクタ部に入力される前記制御信号と前記第2および第
    3の下位トランスコンダクタ部に入力される前記制御信
    号とが異なる、請求項6に記載のトランスコンダクタ。
  8. 【請求項8】 前記単位トランスコンダクタは、前記第
    1および第2の入力電圧のいずれか一方が入力されるゲ
    ート、および第2の極性の電源に接続されたソースを有
    する第2の極性の第3のトランジスタと、 前記制御信号が入力されるゲート、該第3のトランジス
    タのドレインに接続されたソース、および前記第1およ
    び第2の極性の出力端子のいずれか一方に接続されたド
    レインを有する第2の極性の第4のトランジスタと、を
    有する、請求項6に記載のトランスコンダクタ。
  9. 【請求項9】 前記第1〜第4の各下位トランスコンダ
    クタ部が、それぞれ単位トランスコンダクタ対によって
    構成される、請求項8に記載のトランスコンダクタ。
  10. 【請求項10】 前記下位トランスコンダクタ部が、 前記第1および第2の入力電圧のいずれか一方が入力さ
    れるゲート、および第2の極性の電源に接続されるソー
    スを有する第2の極性の第3のトランジスタと、 該第3のトランジスタのドレインに接続されるソース、
    前記制御信号が入力されるゲート、および前記第1およ
    び第2の極性の出力端子のいずれか一方に接続されるド
    レインとを有する第2の極性の第4のトランジスタと、 該第1および第2の入力電圧のいずれか一方が入力され
    るゲート、および該第2の極性の電源に接続されるソー
    スを有する第2の極性の第5のトランジスタと、 該第5のトランジスタのドレインに接続されるソース、
    該制御信号が入力されるゲート、および該第4のトラン
    ジスタのドレインが接続された該出力端子に接続される
    ドレインとを有する第2の極性の第6のトランジスタ
    と、を有する、請求項6に記載のトランスコンダクタ。
  11. 【請求項11】 前記第4のトランジスタに入力される
    前記制御信号と前記第6のトランジスタに入力される前
    記制御信号とが異なる、請求項10に記載のトランスコ
    ンダクタ。
  12. 【請求項12】 請求項に記載のトランスコンダクタ
    と、 該トランスコンダクタに接続されるキャパシタと、を備
    えるフィルタ回路。
  13. 【請求項13】 複数の前記フィルタ回路を梯子型また
    は縦続型に接続する、請求項12に記載のフィルタ回
    路。
  14. 【請求項14】 複数のトランスコンダクタであって、
    該複数のトランスコンダクタの各々が、入力電圧に比例
    した出力電流を出力し、該入力電圧を入力する入力端
    子、および該出力電流を出力する出力端子を有する、複
    数のトランスコンダクタと、 複数のキャパシタと、 複数の第1のスイッチ手段と、 複数の第2のスイッチ手段と、を備え、 該複数のキャパシタのそれぞれは、該複数のトランスコ
    ンダクタのうち少なくとも1つのトランスコンダクタの
    出力端子に接続されており、 該複数の第1のスイッチ手段のそれぞれは、該複数のト
    ランスコンダクタの1つのトランスコンダクタの入力端
    子に接続されており、 該複数の第2のスイッチ手段のそれぞれは、該複数のト
    ランスコンダクタの1つのトランスコンダクタの出力端
    子に接続されており、 該複数のトランスコンダクタ各々へ入力される複数の第
    1の制御信号のうちの1つと、該複数の第1のスイッチ
    手段と該複数の第2のスイッチ手段とのそれぞれに入力
    される第2の制御信号により、該複数のトランスコンダ
    クタのうち選択されるべきトランスコンダクタを制御可
    能にすることを特徴とするフィルタ回路。
  15. 【請求項15】 前記複数のトランスコンダクタおよび
    前記複数のキャパシタは、梯子型または縦続型に接続さ
    れる、請求項14に記載のフィルタ回路。
  16. 【請求項16】 該トランスコンダクタのトランスコン
    ダクタンスを測定する測定手段をさらに備え、 前記複数のトランスコンダクタのうち選択されるべき該
    トランスコンダクタが前記第1の制御信号により動作可
    能となることに応答して、該選択されたトランスコンダ
    クタの入力端子に接続された第1のスイッチ手段および
    出力端子に接続された第2のスイッチ手段とを前記第2
    の制御信号によりオンにして、これにより該測定手段
    が、該トランスコンダクタのトランスコンダクタンスを
    測定する、請求項15に記載のフィルタ回路。
  17. 【請求項17】 前記第1の制御信号が、前記測定した
    トランスコンダクタのトランスコンダクタンスに基づい
    て、該測定したトランスコンダクタのトランスコンダク
    タンスを微調整する、請求項16に記載のフィルタ回
    路。
  18. 【請求項18】 前記複数のトランスコンダクタの各々
    が、並列接続された複数の下位トランスコンダクタを有
    し、 該複数の下位トランスコンダクタには制御信号が入力さ
    れ、該複数の下位トランスコンダクタは、該制御信号に
    より、該複数の下位トランスコンダクタの少なくとも1
    つが負のトランスコンダクタンスを有し得るように制御
    され、それにより該トランスコンダクタの該トランスコ
    ンダクタンスが可変となる、請求項14に記載のフィル
    タ回路。
JP2001019311A 2000-01-31 2001-01-26 トランスコンダクタおよびフィルタ回路 Expired - Fee Related JP3425426B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001019311A JP3425426B2 (ja) 2000-01-31 2001-01-26 トランスコンダクタおよびフィルタ回路

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000023413 2000-01-31
JP2000-23413 2000-01-31
JP2001019311A JP3425426B2 (ja) 2000-01-31 2001-01-26 トランスコンダクタおよびフィルタ回路

Publications (2)

Publication Number Publication Date
JP2001292051A JP2001292051A (ja) 2001-10-19
JP3425426B2 true JP3425426B2 (ja) 2003-07-14

Family

ID=26584593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001019311A Expired - Fee Related JP3425426B2 (ja) 2000-01-31 2001-01-26 トランスコンダクタおよびフィルタ回路

Country Status (1)

Country Link
JP (1) JP3425426B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4597341B2 (ja) * 2000-09-28 2010-12-15 旭化成エレクトロニクス株式会社 gm−Cフィルタ
US6657487B2 (en) * 2001-02-05 2003-12-02 Em(Us) Design, Inc Photodetector preamplifier circuit having a rotating input stage
JPWO2003084059A1 (ja) * 2002-03-28 2005-08-04 ザインエレクトロニクス株式会社 半導体集積回路
JP2006295381A (ja) * 2005-04-07 2006-10-26 Sharp Corp 電圧−電流変換回路、ミキサ回路および携帯機器
JP4193066B2 (ja) * 2005-04-28 2008-12-10 日本電気株式会社 無線用フィルタ回路およびノイズ低減方法
JP4217247B2 (ja) 2005-07-07 2009-01-28 パナソニック株式会社 可変トランスコンダクタンス回路
JP2007221402A (ja) * 2006-02-16 2007-08-30 Fujitsu Ltd 可変利得増幅器及びその半導体集積装置
WO2007105282A1 (ja) * 2006-03-10 2007-09-20 Fujitsu Limited ゲイン可変増幅器
JP4246222B2 (ja) 2006-07-18 2009-04-02 シャープ株式会社 キャリア検出回路、それを備えた赤外線信号処理回路、ならびにキャリア検出回路の制御方法
JP4283301B2 (ja) 2006-11-15 2009-06-24 シャープ株式会社 バンドパスフィルタ回路、バンドエリミネートフィルタ回路、並びに赤外線信号処理回路
JP2008283555A (ja) * 2007-05-11 2008-11-20 Matsushita Electric Ind Co Ltd 可変トランスコンダクタ、可変ゲインアンプ、及びフィルタ回路
US8229043B2 (en) * 2008-03-21 2012-07-24 Qualcomm Incorporated Stepped gain mixer
JP5264401B2 (ja) * 2008-10-10 2013-08-14 キヤノン株式会社 Pll回路
US9407240B2 (en) * 2012-09-05 2016-08-02 Spero Devices, Inc. Bi-quad calibration
WO2018134918A1 (ja) * 2017-01-18 2018-07-26 三菱電機株式会社 可変利得増幅器およびベクトル合成型移相器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Venu Gopinathan,et.al,Design Considerations and Implementation of a Programmable High−Frequency Continuous−Time Filter and,IEEE Journal of Solid−State Circuits,1999年12月,Vol.34,No.12,p.1698−1707
中国特許公開第1236221号明細書,1999年11月24日

Also Published As

Publication number Publication date
JP2001292051A (ja) 2001-10-19

Similar Documents

Publication Publication Date Title
JP3425426B2 (ja) トランスコンダクタおよびフィルタ回路
JP3318725B2 (ja) アナログフィルタ回路
EP1715579B1 (en) Analogue multiplier
JPWO2007043122A1 (ja) 可変利得増幅器及びその制御方法
JP2008514036A (ja) プログラム可能な低雑音増幅器および方法
JP2002280877A (ja) トランスコンダクタ及びそれを用いたフィルタ回路
US6472932B2 (en) Transconductor and filter circuit
JPH077340A (ja) 全差動増幅器
JP3534375B2 (ja) 差動回路を含む電子回路
JP3579286B2 (ja) アクティブフィルタ回路
EP0969594B1 (en) A common-mode feedback circuit and method
US6538513B2 (en) Common mode output current control circuit and method
US6034568A (en) Broadband dc amplifier technique with very low offset voltage
KR20120138708A (ko) 반도체 집적 회로
KR100891221B1 (ko) 가변이득 증폭기 및 필터회로
JP4907395B2 (ja) 可変利得増幅回路
US7002405B2 (en) Linear low noise transconductance cell
JP4572481B2 (ja) トランスコンダクタ回路
Ryan et al. A novel pole-zero compensation scheme using unbalanced differential pairs
JP4574813B2 (ja) 増幅回路
CN110601670A (zh) 一种麦克风可编程增益放大器集成电路
JP4721928B2 (ja) 可変トランスコンダクタ
JP3859572B2 (ja) 可変ゲインアンプおよびフィルタ回路
JP7567909B2 (ja) 増幅回路、差動増幅回路、受信回路及び半導体集積回路
JP2019087971A (ja) 増幅回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030421

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090502

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100502

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120502

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees