JPWO2003084059A1 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JPWO2003084059A1 JPWO2003084059A1 JP2003581348A JP2003581348A JPWO2003084059A1 JP WO2003084059 A1 JPWO2003084059 A1 JP WO2003084059A1 JP 2003581348 A JP2003581348 A JP 2003581348A JP 2003581348 A JP2003581348 A JP 2003581348A JP WO2003084059 A1 JPWO2003084059 A1 JP WO2003084059A1
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- semiconductor integrated
- amplifier
- amplifier circuit
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G5/00—Tone control or bandwidth control in amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
- H03F2203/7209—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched from a first band to a second band
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
- H03F2203/7236—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers by (a ) switch(es)
Abstract
画像用ADCの前段に挿入される増幅回路を含む半導体集積回路において、抵抗やコンデンサのような受動素子を追加することなく増幅回路の周波数帯域又は増幅率を可変とし、さらに、周波数帯域を狭くする際に増幅回路の消費電力を低減する。この半導体集積回路は、入出力が並列に接続された複数の増幅回路(A1〜AN)と、制御信号に従って、複数の増幅回路(A1〜AN)の内の選択された増幅回路を活性化する選択回路(SW1〜SWN)とを含む。
Description
技術分野
本発明は、一般に、アナログ増幅回路を含む半導体集積回路に関し、特に、アナログ画像信号をディジタル画像信号に変換する画像用ADC(Analog to Digital Converter:アナログ/ディジタル変換回路)の前段に置かれる画像用増幅回路を含む半導体集積回路に関する。
背景技術
一般に、アナログ画像信号をディジタル画像信号に変換する画像用ADCの前段には、増幅率が可変な増幅回路を挿入し、アナログ画像信号のレベルをADCにとって最適なレベルとなるように調整することが行われている。
また、アナログ信号をディジタル信号に変換する際に、サンプリング周波数の半分よりも高い周波数を有するアナログ信号がADCに入力されると、折り返し雑音を生じさせてしまう。従って、アナログ信号から不要な高周波成分を取り除くために、ADCの前段にLPF(ローパスフィルタ)を挿入する必要がある。しかしながら、アナログ画像信号としては、NTSCテレビジョン信号のような周波数帯域の狭い信号から、UXGA(解像度:1600本×1200本)やQXGA(解像度:2048本×1536本)といった広帯域の信号まで幅広く存在する。そのような周波数帯域の異なるアナログ画像信号に対応するためには、LPFのカットオフ周波数を可変にしなければならない。
以上のことから、画像用ADCの前段には、増幅率が可変な増幅回路と、カットオフ周波数が可変なLPFとを挿入することが行われている。あるいは、周波数帯域及び増幅率が可変な増幅回路が用いられる。
まず、カットオフ周波数が可変なLPFとして動作する従来の増幅回路の例について説明する。
図4A及び4Bは、CMOSトランジスタを用いた1段構成の差動増幅回路を示す回路図である。この差動増幅回路は、図4Aに示すように、Pチャネルトランジスタの差動ペアを用いて構成されている。図4Bは、これをシンボル化して表したものである。ここで、差動ペアを構成するPチャネルトランジスタの相互コンダクタンスgm0は、定数Kpを用いて、次式により表される。
この差動増幅回路を用いて周波数帯域が可変な増幅回路を実現するためには、図5に示すように、直列抵抗R又は負荷容量CLを可変にするか、又は、図4Aに示すバイアス電流IBを可変にすることが考えられる。
しかしながら、直列抵抗R又は負荷容量CLを可変にする場合には、半導体集積回路において比較的大きな面積を占める受動素子を追加する必要があり、チップ面積が増大してしまうという問題がある。また、周波数帯域を狭くするために直列抵抗Rや負荷容量CLの値を増加させても、増幅回路において消費される電流を減少させることはできない。
一方、バイアス電流IBを可変にする場合には、周波数帯域を狭くするためにバイアス電流IBを減少させて相互コンダクタンスgm0を小さくすると、増幅回路において消費される電流を減少させることができる。しかしながら、バイアス電流IBを可変にすると、個々のトランジスタに定常的に流れる電流値が変化するため、増幅回路が最適に動作する電圧範囲が大きく変化してしまう。
次に、周波数帯域及び増幅率が可変な従来の増幅回路の例について説明する。
図6A及び6Bは、CMOSトランジスタを用いた2段構成の増幅回路を示す回路図である。図6Aに示すように、この増幅回路は、第1段目が差動増幅回路になっており、第2段目がソース接地増幅回路になっている。図6Bは、これをシンボル化して表したものである。この増幅回路の周波数帯域は、位相補償用の容量CCを用いて、gm0/CCにより表される。
図7は、図6A及び6Bに示す2段増幅回路を用いて、カットオフ周波数及び増幅率が可変な増幅回路を構成した例を示している。図7に示すように、抵抗R11及びR12を負帰還回路として追加することにより、任意の増幅率を得ることができる。また、直列抵抗R及び負荷容量CLにより、CR型のLPFを構成している。直列抵抗R又は負荷容量CLを可変にしてLPFのカットオフ周波数を可変にすることにより、増幅回路の周波数帯域を変更することができる。あるいは、バイアス電流IBを可変にすること等により、増幅回路の周波数帯域を変更しても良い。
しかしながら、図7に示す増幅回路においても、直列抵抗Rや負荷容量CLを可変にする場合には受動素子を追加する必要があり、チップ面積が増大してしまう。また、周波数帯域を狭くするために直列抵抗Rや負荷容量CLの値を増加させても、増幅回路において消費される電流を減少させることはできない。
一方、周波数帯域を狭くするためにバイアス電流IBを減少させて相互コンダクタンスgm0を小さくすると、増幅回路において消費される電流を減少させることができる。しかしながら、バイアス電流IBを可変にすると、個々のトランジスタに定常的に流れる電流値が変化するため、増幅回路が最適に動作する電圧範囲が大きく変化してしまう。
発明の開示
そこで、上記の点に鑑み、本発明は、画像用ADCの前段に挿入される増幅回路を含む半導体集積回路において、抵抗やコンデンサのような受動素子を追加することなく増幅回路の周波数帯域又は増幅率を可変とし、さらに、周波数帯域を狭くする際に増幅回路の消費電力を低減することを目的とする。
以上の課題を解決するため、本発明の第1の実施形態に係る半導体集積回路は、入出力が並列に接続された複数の増幅回路と、制御信号に従って、複数の増幅回路の内の選択された増幅回路を活性化する選択回路とを具備する。
また、本発明の第2の実施形態に係る半導体集積回路は、入出力が並列に接続された複数の第1の増幅回路と、複数の第1の増幅回路の出力信号を増幅する第2の増幅回路と、制御信号に従って、複数の第1の増幅回路の内の選択された増幅回路を活性化する選択回路とを具備する。
本発明によれば、複数の差動増幅回路を並列に配置し、それぞれの差動増幅回路に供給されるバイアスを選択回路により切り換えるので、抵抗やコンデンサのような受動素子を追加することなく、増幅回路の周波数帯域又は増幅率を可変とすることができる。また、周波数帯域を狭くする際に、増幅回路において消費される電力を低減することができる。
発明を実施するための最良の形態
まず、本発明の第1の実施形態について説明する。
図1は、本発明の第1の実施形態に係る半導体集積回路の構成を示す回路図である。この半導体集積回路に含まれている増幅回路は、周波数帯域が可変となっている。
図1に示すように、この半導体集積回路は、可変帯域増幅回路1と、負荷容量CL2と、制御回路2と、画像用ADC3とを含んでいる。可変帯域増幅回路1は、並列に接続された複数(N個とする)の差動増幅回路A1、A2、・・・、ANと、これらの差動増幅回路A1、A2、・・・、ANにそれぞれ接続された複数のスイッチSW1、SW2、・・・、SWNと、負荷容量CL1と、バイアス電位VBを発生するバイアス電圧源とを有している。バイアス電圧源は、差動増幅回路A1、A2、・・・、ANの内の選択されたものにバイアス電位VBを供給する。ここで、負荷容量CL1は、主に差動増幅回路A1、A2、・・・、ANの出力容量の合計であり、負荷容量CL2は、可変帯域増幅回路1の出力に接続される回路の入力容量や配線容量の合計である。
スイッチSW1、SW2、・・・、SWNは、制御回路2から供給される制御信号C1、C2、・・・、CNに従って、バイアス電圧源が発生するバイアス電位VBと接地電位との内の一方をそれぞれの差動増幅回路に接続する。これにより、差動増幅回路A1、A2、・・・、ANの内の選択されたものが活性化される。活性化された差動増幅回路から出力される電流は加算され、可変帯域増幅回路1の出力に出力電圧が発生する。この出力電圧は、画像用ADC3に入力される。
可変帯域増幅回路1において、N個の差動増幅回路A1、A2、・・・、ANの内の動作している差動増幅回路の数をi個とすると、相互コンダクタンスgmは、次式によって表される。
gm=gm0(i/N)
ここで、gm0は、全ての差動増幅回路が動作している場合における差動増幅回路全体の相互コンダクタンスを表している。
このように、可変帯域増幅回路1の相互コンダクタンスgmが変化すると、相互コンダクタンスgmと負荷容量CL1+CL2とによって決定される周波数帯域が変化することになる。その周波数帯域は、gm/(CL1+CL2)に比例する。一方、増幅率は、各々の差動増幅回路に負帰還が掛けられているため、ほぼ一定である。
ここで、バイアス電位VBは、差動増幅回路A1、A2、・・・、ANの各トランジスタに適したバイアス電流を流すように設定されているので、スイッチSW1、SW2、・・・、SWNによってバイアス電流をオン又はオフに切り替えても、動作している差動増幅回路は、常に適切なバイアス電流によって動作する。また、動作している差動増幅回路は、動作していない差動増幅回路による影響を受けることはない。さらに、個々の差動増幅回路A1、A2、・・・、ANにおいて消費される電流は、その周波数帯域に比例するので、差動増幅回路の周波数帯域を狭くする場合には消費電流が低減される。また、周波数帯域を可変にするために抵抗やコンデンサといった半導体集積回路上で大きな面積を占める受動素子を追加しなくても良いため、チップ面積を小さくできる。
次に、本発明の第2に実施形態について説明する。図2は、本発明の第2の実施形態に係る半導体集積回路の構成を示す回路図である。本実施形態に係る半導体集積回路に含まれている増幅回路は、周波数帯域及び増幅率が可変となっている。
図2に示すように、この半導体集積回路は、可変増幅率可変帯域増幅回路4と、制御回路2と、画像用ADC3とを含んでいる。可変増幅率可変帯域増幅回路4は、並列に接続された複数(N個とする)の差動増幅回路A1、A2、・・・、ANと、これらの差動増幅回路A1、A2、・・・、ANにそれぞれ接続された複数のスイッチSW1、SW2、・・・、SWNと、差動増幅回路A1、A2、・・・、ANの出力信号を増幅するソース接地増幅回路B1とを有している。
また、可変増幅率可変帯域増幅回路4は、負帰還回路を形成する可変抵抗R1及びR2と、バイアス電位VBを発生するバイアス電圧源とを有している。可変抵抗は、例えば、図3に示すように、複数の抵抗RA、RB、RCと複数のスイッチSWB、SWC等によって構成することができる。即ち、並列に接続される抵抗の数をスイッチによって切り換えることにより、全体の抵抗値が変更される。再び図2を参照すると、バイアス電圧源は、差動増幅回路A1、A2、・・・、ANの内の選択されたものにバイアス電位VBを供給すると共に、ソース接地増幅回路B1にバイアス電位VBを供給する。
第1の実施形態におけるのと同様に、スイッチSW1、SW2、・・・、SWNは、制御回路2から供給される制御信号C1、C2、・・・、CNに従って、バイアス電圧源が発生するバイアス電位VBと接地電位との内の一方をそれぞれの差動増幅回路に接続する。これにより、差動増幅回路A1、A2、・・・、ANの内の選択されたものが活性化される。活性化された差動増幅回路から出力される電流は加算され、出力電圧が発生する。この出力電圧は、ソース接地増幅回路B1に入力される。
可変増幅率可変帯域増幅回路4において、N個の差動増幅回路A1、A2、・・・、ANの内の動作している差動増幅回路の数をi個とすると、相互コンダクタンスgmは、次式によって与えられる。
gm=gm0(i/N)・gm1
ここで、gm0は、全ての差動増幅回路が動作している場合における差動増幅回路全体の相互コンダクタンスを表し、gm1は、ソース接地増幅回路の相互コンダクタンスを表している。
このように、可変増幅率可変帯域増幅回路4の相互コンダクタンスgmが変化すると、相互コンダクタンスgmと位相補償用コンデンサの容量CCとによって決定される周波数帯域が変化することになる。一方、増幅率は、負帰還回路の可変抵抗R1及びR2の値によって決定される。これらの値は、制御回路2によって制御される。
図2に示すように、出力負荷として可変抵抗R1及びR2のように電流を流す素子が接続されている場合には、出力段のソース接地増幅回路B1には、帯域設定によらず常に一定のバイアス電位VBを与えて、出力段のバイアス条件が変動しないようにする。ここで、出力段の相互コンダクタンスgm1は、周波数帯域とゲインとの積(ゲイン・バンド幅積)にほとんど影響を与えない。一方、第1の実施形態におけるように、出力の負荷が容量性の負荷のみの場合には、ソース接地増幅回路B1を省略し、差動増幅回路A1、A2、・・・、ANの出力を容量性の負荷に接続できる。
以上述べた様に、本発明によれば、抵抗やコンデンサのような受動素子を追加することなく、増幅回路の周波数帯域又は増幅率を可変とすることができる。これより、チップ面積の増加を抑制し、半導体集積回路を高集積化することが可能となる。また、周波数帯域を狭くする際に、増幅回路において消費される電力を低減することができる。
産業上の利用可能性
本発明は、画像データ及び音声データを伝送する画像機器やコンピュータ等において利用することが可能である。
【図面の簡単な説明】
本発明の利点及び特徴は、以下の詳細な説明と図面とを関連させて考察すれば明らかになる。これらの図面において、同じ参照番号は同じ構成要素を指している。
図1は、本発明の第1の実施形態に係る半導体集積回路の構成を示す回路図である。
図2は、本発明の第2の実施形態に係る半導体集積回路の構成を示す回路図である。
図3は、図2に示す可変抵抗の構成例を示す回路図である。
図4A及び4Bは、CMOSトランジスタを用いた1段構成の差動増幅回路を示す回路図である。
図5は、周波数帯域が可変な従来の増幅回路を示す回路図である。
図6A及び6Bは、CMOSトランジスタを用いた2段構成の増幅回路を示す回路図である。
図7は、周波数帯域及び増幅率が可変な従来の増幅回路を示す回路図である。
本発明は、一般に、アナログ増幅回路を含む半導体集積回路に関し、特に、アナログ画像信号をディジタル画像信号に変換する画像用ADC(Analog to Digital Converter:アナログ/ディジタル変換回路)の前段に置かれる画像用増幅回路を含む半導体集積回路に関する。
背景技術
一般に、アナログ画像信号をディジタル画像信号に変換する画像用ADCの前段には、増幅率が可変な増幅回路を挿入し、アナログ画像信号のレベルをADCにとって最適なレベルとなるように調整することが行われている。
また、アナログ信号をディジタル信号に変換する際に、サンプリング周波数の半分よりも高い周波数を有するアナログ信号がADCに入力されると、折り返し雑音を生じさせてしまう。従って、アナログ信号から不要な高周波成分を取り除くために、ADCの前段にLPF(ローパスフィルタ)を挿入する必要がある。しかしながら、アナログ画像信号としては、NTSCテレビジョン信号のような周波数帯域の狭い信号から、UXGA(解像度:1600本×1200本)やQXGA(解像度:2048本×1536本)といった広帯域の信号まで幅広く存在する。そのような周波数帯域の異なるアナログ画像信号に対応するためには、LPFのカットオフ周波数を可変にしなければならない。
以上のことから、画像用ADCの前段には、増幅率が可変な増幅回路と、カットオフ周波数が可変なLPFとを挿入することが行われている。あるいは、周波数帯域及び増幅率が可変な増幅回路が用いられる。
まず、カットオフ周波数が可変なLPFとして動作する従来の増幅回路の例について説明する。
図4A及び4Bは、CMOSトランジスタを用いた1段構成の差動増幅回路を示す回路図である。この差動増幅回路は、図4Aに示すように、Pチャネルトランジスタの差動ペアを用いて構成されている。図4Bは、これをシンボル化して表したものである。ここで、差動ペアを構成するPチャネルトランジスタの相互コンダクタンスgm0は、定数Kpを用いて、次式により表される。
この差動増幅回路を用いて周波数帯域が可変な増幅回路を実現するためには、図5に示すように、直列抵抗R又は負荷容量CLを可変にするか、又は、図4Aに示すバイアス電流IBを可変にすることが考えられる。
しかしながら、直列抵抗R又は負荷容量CLを可変にする場合には、半導体集積回路において比較的大きな面積を占める受動素子を追加する必要があり、チップ面積が増大してしまうという問題がある。また、周波数帯域を狭くするために直列抵抗Rや負荷容量CLの値を増加させても、増幅回路において消費される電流を減少させることはできない。
一方、バイアス電流IBを可変にする場合には、周波数帯域を狭くするためにバイアス電流IBを減少させて相互コンダクタンスgm0を小さくすると、増幅回路において消費される電流を減少させることができる。しかしながら、バイアス電流IBを可変にすると、個々のトランジスタに定常的に流れる電流値が変化するため、増幅回路が最適に動作する電圧範囲が大きく変化してしまう。
次に、周波数帯域及び増幅率が可変な従来の増幅回路の例について説明する。
図6A及び6Bは、CMOSトランジスタを用いた2段構成の増幅回路を示す回路図である。図6Aに示すように、この増幅回路は、第1段目が差動増幅回路になっており、第2段目がソース接地増幅回路になっている。図6Bは、これをシンボル化して表したものである。この増幅回路の周波数帯域は、位相補償用の容量CCを用いて、gm0/CCにより表される。
図7は、図6A及び6Bに示す2段増幅回路を用いて、カットオフ周波数及び増幅率が可変な増幅回路を構成した例を示している。図7に示すように、抵抗R11及びR12を負帰還回路として追加することにより、任意の増幅率を得ることができる。また、直列抵抗R及び負荷容量CLにより、CR型のLPFを構成している。直列抵抗R又は負荷容量CLを可変にしてLPFのカットオフ周波数を可変にすることにより、増幅回路の周波数帯域を変更することができる。あるいは、バイアス電流IBを可変にすること等により、増幅回路の周波数帯域を変更しても良い。
しかしながら、図7に示す増幅回路においても、直列抵抗Rや負荷容量CLを可変にする場合には受動素子を追加する必要があり、チップ面積が増大してしまう。また、周波数帯域を狭くするために直列抵抗Rや負荷容量CLの値を増加させても、増幅回路において消費される電流を減少させることはできない。
一方、周波数帯域を狭くするためにバイアス電流IBを減少させて相互コンダクタンスgm0を小さくすると、増幅回路において消費される電流を減少させることができる。しかしながら、バイアス電流IBを可変にすると、個々のトランジスタに定常的に流れる電流値が変化するため、増幅回路が最適に動作する電圧範囲が大きく変化してしまう。
発明の開示
そこで、上記の点に鑑み、本発明は、画像用ADCの前段に挿入される増幅回路を含む半導体集積回路において、抵抗やコンデンサのような受動素子を追加することなく増幅回路の周波数帯域又は増幅率を可変とし、さらに、周波数帯域を狭くする際に増幅回路の消費電力を低減することを目的とする。
以上の課題を解決するため、本発明の第1の実施形態に係る半導体集積回路は、入出力が並列に接続された複数の増幅回路と、制御信号に従って、複数の増幅回路の内の選択された増幅回路を活性化する選択回路とを具備する。
また、本発明の第2の実施形態に係る半導体集積回路は、入出力が並列に接続された複数の第1の増幅回路と、複数の第1の増幅回路の出力信号を増幅する第2の増幅回路と、制御信号に従って、複数の第1の増幅回路の内の選択された増幅回路を活性化する選択回路とを具備する。
本発明によれば、複数の差動増幅回路を並列に配置し、それぞれの差動増幅回路に供給されるバイアスを選択回路により切り換えるので、抵抗やコンデンサのような受動素子を追加することなく、増幅回路の周波数帯域又は増幅率を可変とすることができる。また、周波数帯域を狭くする際に、増幅回路において消費される電力を低減することができる。
発明を実施するための最良の形態
まず、本発明の第1の実施形態について説明する。
図1は、本発明の第1の実施形態に係る半導体集積回路の構成を示す回路図である。この半導体集積回路に含まれている増幅回路は、周波数帯域が可変となっている。
図1に示すように、この半導体集積回路は、可変帯域増幅回路1と、負荷容量CL2と、制御回路2と、画像用ADC3とを含んでいる。可変帯域増幅回路1は、並列に接続された複数(N個とする)の差動増幅回路A1、A2、・・・、ANと、これらの差動増幅回路A1、A2、・・・、ANにそれぞれ接続された複数のスイッチSW1、SW2、・・・、SWNと、負荷容量CL1と、バイアス電位VBを発生するバイアス電圧源とを有している。バイアス電圧源は、差動増幅回路A1、A2、・・・、ANの内の選択されたものにバイアス電位VBを供給する。ここで、負荷容量CL1は、主に差動増幅回路A1、A2、・・・、ANの出力容量の合計であり、負荷容量CL2は、可変帯域増幅回路1の出力に接続される回路の入力容量や配線容量の合計である。
スイッチSW1、SW2、・・・、SWNは、制御回路2から供給される制御信号C1、C2、・・・、CNに従って、バイアス電圧源が発生するバイアス電位VBと接地電位との内の一方をそれぞれの差動増幅回路に接続する。これにより、差動増幅回路A1、A2、・・・、ANの内の選択されたものが活性化される。活性化された差動増幅回路から出力される電流は加算され、可変帯域増幅回路1の出力に出力電圧が発生する。この出力電圧は、画像用ADC3に入力される。
可変帯域増幅回路1において、N個の差動増幅回路A1、A2、・・・、ANの内の動作している差動増幅回路の数をi個とすると、相互コンダクタンスgmは、次式によって表される。
gm=gm0(i/N)
ここで、gm0は、全ての差動増幅回路が動作している場合における差動増幅回路全体の相互コンダクタンスを表している。
このように、可変帯域増幅回路1の相互コンダクタンスgmが変化すると、相互コンダクタンスgmと負荷容量CL1+CL2とによって決定される周波数帯域が変化することになる。その周波数帯域は、gm/(CL1+CL2)に比例する。一方、増幅率は、各々の差動増幅回路に負帰還が掛けられているため、ほぼ一定である。
ここで、バイアス電位VBは、差動増幅回路A1、A2、・・・、ANの各トランジスタに適したバイアス電流を流すように設定されているので、スイッチSW1、SW2、・・・、SWNによってバイアス電流をオン又はオフに切り替えても、動作している差動増幅回路は、常に適切なバイアス電流によって動作する。また、動作している差動増幅回路は、動作していない差動増幅回路による影響を受けることはない。さらに、個々の差動増幅回路A1、A2、・・・、ANにおいて消費される電流は、その周波数帯域に比例するので、差動増幅回路の周波数帯域を狭くする場合には消費電流が低減される。また、周波数帯域を可変にするために抵抗やコンデンサといった半導体集積回路上で大きな面積を占める受動素子を追加しなくても良いため、チップ面積を小さくできる。
次に、本発明の第2に実施形態について説明する。図2は、本発明の第2の実施形態に係る半導体集積回路の構成を示す回路図である。本実施形態に係る半導体集積回路に含まれている増幅回路は、周波数帯域及び増幅率が可変となっている。
図2に示すように、この半導体集積回路は、可変増幅率可変帯域増幅回路4と、制御回路2と、画像用ADC3とを含んでいる。可変増幅率可変帯域増幅回路4は、並列に接続された複数(N個とする)の差動増幅回路A1、A2、・・・、ANと、これらの差動増幅回路A1、A2、・・・、ANにそれぞれ接続された複数のスイッチSW1、SW2、・・・、SWNと、差動増幅回路A1、A2、・・・、ANの出力信号を増幅するソース接地増幅回路B1とを有している。
また、可変増幅率可変帯域増幅回路4は、負帰還回路を形成する可変抵抗R1及びR2と、バイアス電位VBを発生するバイアス電圧源とを有している。可変抵抗は、例えば、図3に示すように、複数の抵抗RA、RB、RCと複数のスイッチSWB、SWC等によって構成することができる。即ち、並列に接続される抵抗の数をスイッチによって切り換えることにより、全体の抵抗値が変更される。再び図2を参照すると、バイアス電圧源は、差動増幅回路A1、A2、・・・、ANの内の選択されたものにバイアス電位VBを供給すると共に、ソース接地増幅回路B1にバイアス電位VBを供給する。
第1の実施形態におけるのと同様に、スイッチSW1、SW2、・・・、SWNは、制御回路2から供給される制御信号C1、C2、・・・、CNに従って、バイアス電圧源が発生するバイアス電位VBと接地電位との内の一方をそれぞれの差動増幅回路に接続する。これにより、差動増幅回路A1、A2、・・・、ANの内の選択されたものが活性化される。活性化された差動増幅回路から出力される電流は加算され、出力電圧が発生する。この出力電圧は、ソース接地増幅回路B1に入力される。
可変増幅率可変帯域増幅回路4において、N個の差動増幅回路A1、A2、・・・、ANの内の動作している差動増幅回路の数をi個とすると、相互コンダクタンスgmは、次式によって与えられる。
gm=gm0(i/N)・gm1
ここで、gm0は、全ての差動増幅回路が動作している場合における差動増幅回路全体の相互コンダクタンスを表し、gm1は、ソース接地増幅回路の相互コンダクタンスを表している。
このように、可変増幅率可変帯域増幅回路4の相互コンダクタンスgmが変化すると、相互コンダクタンスgmと位相補償用コンデンサの容量CCとによって決定される周波数帯域が変化することになる。一方、増幅率は、負帰還回路の可変抵抗R1及びR2の値によって決定される。これらの値は、制御回路2によって制御される。
図2に示すように、出力負荷として可変抵抗R1及びR2のように電流を流す素子が接続されている場合には、出力段のソース接地増幅回路B1には、帯域設定によらず常に一定のバイアス電位VBを与えて、出力段のバイアス条件が変動しないようにする。ここで、出力段の相互コンダクタンスgm1は、周波数帯域とゲインとの積(ゲイン・バンド幅積)にほとんど影響を与えない。一方、第1の実施形態におけるように、出力の負荷が容量性の負荷のみの場合には、ソース接地増幅回路B1を省略し、差動増幅回路A1、A2、・・・、ANの出力を容量性の負荷に接続できる。
以上述べた様に、本発明によれば、抵抗やコンデンサのような受動素子を追加することなく、増幅回路の周波数帯域又は増幅率を可変とすることができる。これより、チップ面積の増加を抑制し、半導体集積回路を高集積化することが可能となる。また、周波数帯域を狭くする際に、増幅回路において消費される電力を低減することができる。
産業上の利用可能性
本発明は、画像データ及び音声データを伝送する画像機器やコンピュータ等において利用することが可能である。
【図面の簡単な説明】
本発明の利点及び特徴は、以下の詳細な説明と図面とを関連させて考察すれば明らかになる。これらの図面において、同じ参照番号は同じ構成要素を指している。
図1は、本発明の第1の実施形態に係る半導体集積回路の構成を示す回路図である。
図2は、本発明の第2の実施形態に係る半導体集積回路の構成を示す回路図である。
図3は、図2に示す可変抵抗の構成例を示す回路図である。
図4A及び4Bは、CMOSトランジスタを用いた1段構成の差動増幅回路を示す回路図である。
図5は、周波数帯域が可変な従来の増幅回路を示す回路図である。
図6A及び6Bは、CMOSトランジスタを用いた2段構成の増幅回路を示す回路図である。
図7は、周波数帯域及び増幅率が可変な従来の増幅回路を示す回路図である。
Claims (11)
- 入出力が並列に接続された複数の増幅回路(A1〜AN)と、
制御信号に従って、前記複数の増幅回路(A1〜AN)の内の選択された増幅回路を活性化する選択回路(SW1〜SWN)と、
を具備する半導体集積回路。 - 前記複数の増幅回路(A1〜AN)の各々が、負帰還の掛けられた差動増幅器である、請求項1記載の半導体集積回路。
- 前記選択回路(SW1〜SWN)を制御する制御回路(2)をさらに具備する請求項1記載の半導体集積回路。
- 前記複数の増幅回路の出力信号が供給されるアナログ/ディジタル変換回路(3)をさらに具備する請求項1記載の半導体集積回路。
- 入出力が並列に接続された複数の第1の増幅回路(A1〜AN)と、
前記複数の第1の増幅回路(A1〜AN)の出力信号を増幅する第2の増幅回路(B1)と、
制御信号に従って、前記複数の第1の増幅回路(A1〜AN)の内の選択された増幅回路を活性化する選択回路(SW1〜SWN)と、
を具備する半導体集積回路。 - 前記第2の増幅回路(B1)が、反転増幅回路である、請求項5記載の半導体集積回路。
- 前記複数の第1の増幅回路(A1〜AN)の出力と前記第2の増幅回路(B1)の出力との間に接続された容量(CC)をさらに具備する請求項5記載の半導体集積回路。
- 前記第2の増幅回路(B1)の出力から前記複数の第1の増幅回路(A1〜AN)に負帰還を掛ける負帰還回路(R1、R2)をさらに具備する請求項5記載の半導体集積回路。
- 前記選択回路(SW1〜SWN)を制御する制御回路(2)をさらに具備する請求項5記載の半導体集積回路。
- 前記制御回路(2)が、前記負帰還回路(R1、R2)における帰還量を制御する、請求項9記載の半導体集積回路。
- 前記第2の増幅回路(B1)の出力信号が供給されるアナログ/ディジタル変換回路(3)をさらに具備する請求項5記載の半導体集積回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002091483 | 2002-03-28 | ||
JP2002091483 | 2002-03-28 | ||
PCT/JP2003/003343 WO2003084059A1 (fr) | 2002-03-28 | 2003-03-19 | Circuit integre a semi-conducteur |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2003084059A1 true JPWO2003084059A1 (ja) | 2005-08-04 |
Family
ID=28671682
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003581348A Withdrawn JPWO2003084059A1 (ja) | 2002-03-28 | 2003-03-19 | 半導体集積回路 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPWO2003084059A1 (ja) |
WO (1) | WO2003084059A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017022122A1 (ja) * | 2015-08-06 | 2017-02-09 | 三菱電機株式会社 | 受信機 |
WO2018134918A1 (ja) * | 2017-01-18 | 2018-07-26 | 三菱電機株式会社 | 可変利得増幅器およびベクトル合成型移相器 |
JP7282242B1 (ja) * | 2022-08-19 | 2023-05-26 | 株式会社フジクラ | 差動型rfスイッチ機能付き増幅器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5693408A (en) * | 1979-12-27 | 1981-07-29 | Nec Corp | Variable gain amplifier |
JPS6025238U (ja) * | 1983-07-28 | 1985-02-20 | ヤマハ株式会社 | 電圧制御型フィルタ |
JPH11177357A (ja) * | 1997-12-10 | 1999-07-02 | Fujitsu Ltd | 利得可変増幅回路 |
JP2001007668A (ja) * | 1999-06-23 | 2001-01-12 | Toko Inc | 可変利得増幅回路 |
JP3425426B2 (ja) * | 2000-01-31 | 2003-07-14 | 松下電器産業株式会社 | トランスコンダクタおよびフィルタ回路 |
-
2003
- 2003-03-19 WO PCT/JP2003/003343 patent/WO2003084059A1/ja active Application Filing
- 2003-03-19 JP JP2003581348A patent/JPWO2003084059A1/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
WO2003084059A1 (fr) | 2003-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1715579B1 (en) | Analogue multiplier | |
US6707336B2 (en) | Operational amplifier with chopped input transistor pair | |
KR100946815B1 (ko) | 프로그램 가능한 저잡음 증폭기 및 방법 | |
US7119608B2 (en) | Forward-amplifying filter circuit | |
JPH11261764A (ja) | 可変ゲイン増幅装置 | |
US20110260901A1 (en) | Variable Gain Amplifier | |
US7719349B2 (en) | Filter circuit for wireless applications and noise reduction method | |
JPH10173445A (ja) | 増幅器 | |
US6963238B2 (en) | Level shift circuit | |
JPWO2003084059A1 (ja) | 半導体集積回路 | |
JP4869868B2 (ja) | 増幅装置 | |
JP3171247B2 (ja) | 多機能演算回路 | |
JP3951726B2 (ja) | ゲインコントロール回路及び電子ボリューム回路 | |
US5760728A (en) | Input stage for an analog-to-digital converter and method of operation thereof | |
JP2004336129A (ja) | 可変インピーダンス回路を用いた可変利得増幅回路 | |
US7327193B2 (en) | Method for setting an amplifier, and corresponding amplifier circuit | |
JP2006340046A (ja) | 可変利得回路及びそれを用いた応用装置 | |
JP3232856B2 (ja) | アナログフィルタ | |
JP2011049947A (ja) | D級増幅回路 | |
JP4386651B2 (ja) | 映像信号処理回路 | |
JP2005123759A (ja) | デジタル/アナログ変換器用出力可変回路 | |
JP2004007706A (ja) | 可変電流分割回路 | |
JP2007336476A (ja) | 増幅器およびこれを用いた増幅回路 | |
JP2006325005A (ja) | 半導体集積回路 | |
JP2006166306A (ja) | 増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051028 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051031 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060606 |