JP2001007668A - 可変利得増幅回路 - Google Patents
可変利得増幅回路Info
- Publication number
- JP2001007668A JP2001007668A JP11177247A JP17724799A JP2001007668A JP 2001007668 A JP2001007668 A JP 2001007668A JP 11177247 A JP11177247 A JP 11177247A JP 17724799 A JP17724799 A JP 17724799A JP 2001007668 A JP2001007668 A JP 2001007668A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- gain
- differential amplifier
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【課題】 回路の複雑化を防止しながら、利得設定を高
精度で行うことのできる可変利得増幅回路を提供する。 【解決手段】 トランジスタＱ２、Ｑ３のエミッタを共
通接続し、エミッタの共通接続点とアースとの間にトラ
ンジスタＱ４を接続して差動増幅器Ａ１を構成する。ト
ランジスタＱ３のベースには利得設定用の抵抗Ｒ１、Ｒ
２を接続しておく。同様にして、トランジスタＱ６、Ｑ
７およびＱ８を相互に接続して差動増幅器Ａ２を構成
し、トランジスタＱ７のベースに利得設定用の抵抗Ｒ
３、Ｒ４を接続する。トランジスタＱ２、Ｑ６のベース
は入力端子１に並列に接続し、トランジスタＱ３、Ｑ７
のコレクタは出力端子２に並列に接続する。定電流回路
を構成するトランジスタＱ４、Ｑ８のベースは利得切替
回路３に接続し、外部制御端子４より入力される信号に
応じて一方を動作状態、他方を停止状態とする。
精度で行うことのできる可変利得増幅回路を提供する。 【解決手段】 トランジスタＱ２、Ｑ３のエミッタを共
通接続し、エミッタの共通接続点とアースとの間にトラ
ンジスタＱ４を接続して差動増幅器Ａ１を構成する。ト
ランジスタＱ３のベースには利得設定用の抵抗Ｒ１、Ｒ
２を接続しておく。同様にして、トランジスタＱ６、Ｑ
７およびＱ８を相互に接続して差動増幅器Ａ２を構成
し、トランジスタＱ７のベースに利得設定用の抵抗Ｒ
３、Ｒ４を接続する。トランジスタＱ２、Ｑ６のベース
は入力端子１に並列に接続し、トランジスタＱ３、Ｑ７
のコレクタは出力端子２に並列に接続する。定電流回路
を構成するトランジスタＱ４、Ｑ８のベースは利得切替
回路３に接続し、外部制御端子４より入力される信号に
応じて一方を動作状態、他方を停止状態とする。
Description
【０００１】
【発明の属する技術分野】本発明はビデオ信号のゲイン
調整回路を構成する可変利得増幅回路に関する。
調整回路を構成する可変利得増幅回路に関する。
【０００２】
【従来の技術】機能回路、装置の集合体の電子機器で
は、その内部で様々な信号が発生する。この電子機器内
における信号の処理に当たっては、次段の機能回路ある
いは装置に適合するように信号レベルの変換や信号の振
幅増幅などが頻繁に行われる。信号の振幅増幅に使用さ
れる信号増幅回路としては、図３に示すように、増幅器
Ａ３と２つの抵抗Ｒ１５とＲ１６の回路によって構成さ
れることが多い。ここで、増幅器Ａ３の内部構成として
は様々な回路形態のものが存在するが、その増幅利得は
抵抗Ｒ１５と抵抗Ｒ１６の抵抗比によって決定される。
は、その内部で様々な信号が発生する。この電子機器内
における信号の処理に当たっては、次段の機能回路ある
いは装置に適合するように信号レベルの変換や信号の振
幅増幅などが頻繁に行われる。信号の振幅増幅に使用さ
れる信号増幅回路としては、図３に示すように、増幅器
Ａ３と２つの抵抗Ｒ１５とＲ１６の回路によって構成さ
れることが多い。ここで、増幅器Ａ３の内部構成として
は様々な回路形態のものが存在するが、その増幅利得は
抵抗Ｒ１５と抵抗Ｒ１６の抵抗比によって決定される。
【０００３】ところで図３に示すような信号増幅回路
は、多くの場合、モノリシック技術によって単一の半導
体基板上に複数の電子素子を形成したＩＣなどにより、
他の機能回路などと共に提供される。この場合、抵抗Ｒ
１５、Ｒ１６は、その抵抗比がＩＣの製造に使用される
マスクによって決定され、製品が完成した後は抵抗Ｒ１
５、Ｒ１６の抵抗比を外部から調整することができな
い。このため、図３に示す信号増幅回路は、それを包含
する機能回路や装置の小型化、コストの低減を図ること
ができる反面、信号の増幅利得は固定された状態とな
る。
は、多くの場合、モノリシック技術によって単一の半導
体基板上に複数の電子素子を形成したＩＣなどにより、
他の機能回路などと共に提供される。この場合、抵抗Ｒ
１５、Ｒ１６は、その抵抗比がＩＣの製造に使用される
マスクによって決定され、製品が完成した後は抵抗Ｒ１
５、Ｒ１６の抵抗比を外部から調整することができな
い。このため、図３に示す信号増幅回路は、それを包含
する機能回路や装置の小型化、コストの低減を図ること
ができる反面、信号の増幅利得は固定された状態とな
る。
【０００４】しかし、その回路や装置の機能上、信号増
幅回路の利得を変化させたい場合も存在する。このよう
な場合には、例えば、増幅回路の伝達コンダクタンスを
変化させ、これにより利得を変化させるようにしたｇｍ
アンプ（Ａｇｍ）が使用されていた。このｇｍアンプＡ
ｇｍは、図４に示すように、外部制御端子４から供給さ
れる信号に応じて、増幅回路のパラメーターである伝達
コンダクタンス（ｇｍ）を変化させ、これにより入力信
号に対する出力信号の増幅利得を変化させるものであ
る。
幅回路の利得を変化させたい場合も存在する。このよう
な場合には、例えば、増幅回路の伝達コンダクタンスを
変化させ、これにより利得を変化させるようにしたｇｍ
アンプ（Ａｇｍ）が使用されていた。このｇｍアンプＡ
ｇｍは、図４に示すように、外部制御端子４から供給さ
れる信号に応じて、増幅回路のパラメーターである伝達
コンダクタンス（ｇｍ）を変化させ、これにより入力信
号に対する出力信号の増幅利得を変化させるものであ
る。
【０００５】
【発明が解決しようとする課題】例えば、撮像装置など
の電子機器では、画像の色調を調整するなどの理由で、
ビデオ信号を増幅する際に、その増幅利得を変化させる
ことが要求されることがある。このビデオ信号の増幅に
前出のｇｍアンプを使用すると、ｇｍアンプ自体の回路
構成が複雑であるのに加え、利得を所定の大きさに設定
するための回路がさらに必要となることから、回路全体
の構成が複雑になる。また、ｇｍアンプは、相互コンダ
クタンスを調整する上でアンプを構成する回路素子の特
性の影響を受けやすく、利得の設定値がばらつき易いと
いった問題があった。そこで本発明は、回路の複雑化を
防止しながら、利得設定を高精度で行うことのできる可
変利得増幅回路を提供することを目的とする。
の電子機器では、画像の色調を調整するなどの理由で、
ビデオ信号を増幅する際に、その増幅利得を変化させる
ことが要求されることがある。このビデオ信号の増幅に
前出のｇｍアンプを使用すると、ｇｍアンプ自体の回路
構成が複雑であるのに加え、利得を所定の大きさに設定
するための回路がさらに必要となることから、回路全体
の構成が複雑になる。また、ｇｍアンプは、相互コンダ
クタンスを調整する上でアンプを構成する回路素子の特
性の影響を受けやすく、利得の設定値がばらつき易いと
いった問題があった。そこで本発明は、回路の複雑化を
防止しながら、利得設定を高精度で行うことのできる可
変利得増幅回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
の本発明による可変利得増幅回路は、第１と第２のトラ
ンジスタと、第２のトランジスタの制御端子に接続され
た利得設定のための第１と第２の抵抗素子と、第１と第
２のトランジスタの共通接続された主電流路に接続され
た定電流回路とを有し、その利得が各々異なるように設
定され、かつ、各入力端子および出力端子が並列に接続
された複数の差動増幅回路と、複数の差動増幅回路の中
の一つを選択的に動作状態とし、他の差動増幅回路を停
止状態とする利得切替回路とを具備することを特徴とす
る。
の本発明による可変利得増幅回路は、第１と第２のトラ
ンジスタと、第２のトランジスタの制御端子に接続され
た利得設定のための第１と第２の抵抗素子と、第１と第
２のトランジスタの共通接続された主電流路に接続され
た定電流回路とを有し、その利得が各々異なるように設
定され、かつ、各入力端子および出力端子が並列に接続
された複数の差動増幅回路と、複数の差動増幅回路の中
の一つを選択的に動作状態とし、他の差動増幅回路を停
止状態とする利得切替回路とを具備することを特徴とす
る。
【０００７】
【発明の実施の形態】同じ接合型である第１と第２のト
ランジスタの主電流路の一端を共通接続し、その主電流
路の共通接続点と回路の基準電位点との間に定電流回路
を接続して差動増幅器を構成する。この差動増幅器と第
２のトランジスタの制御端子に接続した利得設定用の第
１と第２の抵抗により、第１の差動増幅回路を構成す
る。同様にして、第３と第４のトランジスタと定電流回
路を相互に接続して差動増幅器を構成し、第４のトラン
ジスタの制御端子に接続した利得設定用の第３と第４の
抵抗とともに第２の差動増幅回路を構成する。第１と第
３のトランジスタの制御端子は回路の入力端子に並列に
接続し、第２と第４のトランジスタの主電流路の他端は
回路の出力端子に並列に接続する。
ランジスタの主電流路の一端を共通接続し、その主電流
路の共通接続点と回路の基準電位点との間に定電流回路
を接続して差動増幅器を構成する。この差動増幅器と第
２のトランジスタの制御端子に接続した利得設定用の第
１と第２の抵抗により、第１の差動増幅回路を構成す
る。同様にして、第３と第４のトランジスタと定電流回
路を相互に接続して差動増幅器を構成し、第４のトラン
ジスタの制御端子に接続した利得設定用の第３と第４の
抵抗とともに第２の差動増幅回路を構成する。第１と第
３のトランジスタの制御端子は回路の入力端子に並列に
接続し、第２と第４のトランジスタの主電流路の他端は
回路の出力端子に並列に接続する。
【０００８】各定電流回路を２つのトランジスタによる
カレントミラー型の定電流回路とし、２つのトランジス
タのベース同士の共通接続点を利得切替回路に接続す
る。利得切替回路は、外部制御端子より入力される信号
に応じて２つの定電流回路のうち一方を動作状態、他方
を停止状態とするように内部回路を構成する。誤差増幅
回路のみでは所望の増幅利得が得られない場合には、第
２と第４のトランジスタの主電流路の他端と回路の出力
端子との間に信号増幅器を接続するようにし、さらに多
くの利得の変化段階が必要な場合には、第１と第２の差
動増幅回路の他に利得の異なる差動増幅回路を必要な変
化段階数だけ増設する。
カレントミラー型の定電流回路とし、２つのトランジス
タのベース同士の共通接続点を利得切替回路に接続す
る。利得切替回路は、外部制御端子より入力される信号
に応じて２つの定電流回路のうち一方を動作状態、他方
を停止状態とするように内部回路を構成する。誤差増幅
回路のみでは所望の増幅利得が得られない場合には、第
２と第４のトランジスタの主電流路の他端と回路の出力
端子との間に信号増幅器を接続するようにし、さらに多
くの利得の変化段階が必要な場合には、第１と第２の差
動増幅回路の他に利得の異なる差動増幅回路を必要な変
化段階数だけ増設する。
【０００９】
【実施例】利得設定を高精度で行うことのできる本発明
による可変利得増幅回路の原理図を図１に示した。図１
において、Ａ０は信号増幅器、Ａ１、Ａ２はそれぞれ差
動式の増幅器を示している。ここで、各非反転側入力端
子（＋）は共に可変利得増幅回路の信号入力端子１に接
続し、増幅器Ａ１、Ａ２の各出力端子は共に信号増幅器
Ａ０の入力端子に接続する。信号増幅器Ａ０の出力端子
は可変利得増幅回路の信号入力端子２に接続する。増幅
器Ａ１の反転側入力端子（−）と回路の基準電位点、す
なわちアースとの間に抵抗Ｒ１を接続し、増幅器Ａ１の
反転側入力端子（−）と信号入力端子２との間に抵抗Ｒ
２を接続する。同様に、増幅器Ａ２の反転側入力端子
（−）とアースとの間に抵抗Ｒ３を接続し、増幅器Ａ２
の反転側入力端子（−）と信号入力端子２との間に抵抗
Ｒ４を接続する。そして、外部制御端子４およびそれに
接続された利得切替回路３を設け、利得切替回路３の信
号出力端子を増幅器Ａ１およびＡ２に接続した回路構成
とする。
による可変利得増幅回路の原理図を図１に示した。図１
において、Ａ０は信号増幅器、Ａ１、Ａ２はそれぞれ差
動式の増幅器を示している。ここで、各非反転側入力端
子（＋）は共に可変利得増幅回路の信号入力端子１に接
続し、増幅器Ａ１、Ａ２の各出力端子は共に信号増幅器
Ａ０の入力端子に接続する。信号増幅器Ａ０の出力端子
は可変利得増幅回路の信号入力端子２に接続する。増幅
器Ａ１の反転側入力端子（−）と回路の基準電位点、す
なわちアースとの間に抵抗Ｒ１を接続し、増幅器Ａ１の
反転側入力端子（−）と信号入力端子２との間に抵抗Ｒ
２を接続する。同様に、増幅器Ａ２の反転側入力端子
（−）とアースとの間に抵抗Ｒ３を接続し、増幅器Ａ２
の反転側入力端子（−）と信号入力端子２との間に抵抗
Ｒ４を接続する。そして、外部制御端子４およびそれに
接続された利得切替回路３を設け、利得切替回路３の信
号出力端子を増幅器Ａ１およびＡ２に接続した回路構成
とする。
【００１０】ここで、抵抗Ｒ１とＲ２の抵抗比と抵抗Ｒ
３とＲ４の抵抗比を異ならせ、増幅器Ａ１における信号
の増幅利得と増幅器Ａ２における信号の増幅利得を違え
ておく。そして利得切替回路３の内部回路を、外部制御
端子４より供給される信号に応じて、増幅器Ａ１とＡ２
のうち一方を選択的に動作状態とし、他方を停止状態と
するように構成しておく。すると、信号入力端子１より
入力された信号は、利得切替回路３によって選択された
増幅器Ａ１あるいはＡ２の一方と、信号増幅器Ａ０によ
って増幅されることになり、回路全体の増幅利得は増幅
器Ａ１とＡ２の動作状態、停止状態を切替えることによ
って変化させることが出来るようになる。
３とＲ４の抵抗比を異ならせ、増幅器Ａ１における信号
の増幅利得と増幅器Ａ２における信号の増幅利得を違え
ておく。そして利得切替回路３の内部回路を、外部制御
端子４より供給される信号に応じて、増幅器Ａ１とＡ２
のうち一方を選択的に動作状態とし、他方を停止状態と
するように構成しておく。すると、信号入力端子１より
入力された信号は、利得切替回路３によって選択された
増幅器Ａ１あるいはＡ２の一方と、信号増幅器Ａ０によ
って増幅されることになり、回路全体の増幅利得は増幅
器Ａ１とＡ２の動作状態、停止状態を切替えることによ
って変化させることが出来るようになる。
【００１１】以上のような構成とする図１の可変利得増
幅回路は、モノリシック技術によって構成することが容
易であり、その場合には抵抗Ｒ１とＲ２、抵抗Ｒ３とＲ
４の抵抗比が高い精度で設定できるようになる。また、
増幅器Ａ１、Ａ２を差動式とすることによって、構成素
子の温度特性などが及ぼす増幅利得に対する悪影響を、
極力、小さくすることができる。これにより高精度かつ
段階的に、増幅回路の利得を変化させることが出来るよ
うになる。
幅回路は、モノリシック技術によって構成することが容
易であり、その場合には抵抗Ｒ１とＲ２、抵抗Ｒ３とＲ
４の抵抗比が高い精度で設定できるようになる。また、
増幅器Ａ１、Ａ２を差動式とすることによって、構成素
子の温度特性などが及ぼす増幅利得に対する悪影響を、
極力、小さくすることができる。これにより高精度かつ
段階的に、増幅回路の利得を変化させることが出来るよ
うになる。
【００１２】このような特徴を持つ本発明による可変利
得増幅回路は、具体的には図２に示すような回路構成に
て提供される。すなわち、ＮＰＮ型のトランジスタＱ１
のコレクタを電源線５に接続し、トランジスタＱ１のエ
ミッタを信号出力端子２に接続する。トランジスタＱ１
のエミッタとアースとの間にダイナミック負荷としての
電流源ｉ１を接続し、トランジスタＱ１のベースとアー
スとの間にコンデンサＣ１を接続する。このトランジス
タＱ１、電流源ｉ１およびコンデンサＣ１により信号増
幅器Ａ０を構成する。
得増幅回路は、具体的には図２に示すような回路構成に
て提供される。すなわち、ＮＰＮ型のトランジスタＱ１
のコレクタを電源線５に接続し、トランジスタＱ１のエ
ミッタを信号出力端子２に接続する。トランジスタＱ１
のエミッタとアースとの間にダイナミック負荷としての
電流源ｉ１を接続し、トランジスタＱ１のベースとアー
スとの間にコンデンサＣ１を接続する。このトランジス
タＱ１、電流源ｉ１およびコンデンサＣ１により信号増
幅器Ａ０を構成する。
【００１３】ＮＰＮ型のトランジスタＱ２とトランジス
タＱ３の互いのエミッタを共通接続し、その共通接続点
をＮＰＮ型のトランジスタＱ４の主電流路を介してアー
スに接続する。トランジスタＱ４のベースは、このトラ
ンジスタＱ４と共にカレントミラー定電流回路を形成す
るトランジスタＱ５のベースおよびコレクタに接続す
る。トランジスタＱ５のエミッタはアースに接続し、こ
のトランジスタＱ２〜Ｑ５によって差動増幅器Ａ１を構
成する。ＮＰＮ型のトランジスタＱ６とトランジスタＱ
７の互いのエミッタを共通接続し、その共通接続点をＮ
ＰＮ型のトランジスタＱ８の主電流路を介してアースに
接続する。トランジスタＱ８のベースは、このトランジ
スタＱ８と共にカレントミラー定電流回路を形成するト
ランジスタＱ９のベースおよびコレクタに接続する。ト
ランジスタＱ９のエミッタはアースに接続し、このトラ
ンジスタＱ６〜Ｑ９によって差動増幅器Ａ２を構成す
る。
タＱ３の互いのエミッタを共通接続し、その共通接続点
をＮＰＮ型のトランジスタＱ４の主電流路を介してアー
スに接続する。トランジスタＱ４のベースは、このトラ
ンジスタＱ４と共にカレントミラー定電流回路を形成す
るトランジスタＱ５のベースおよびコレクタに接続す
る。トランジスタＱ５のエミッタはアースに接続し、こ
のトランジスタＱ２〜Ｑ５によって差動増幅器Ａ１を構
成する。ＮＰＮ型のトランジスタＱ６とトランジスタＱ
７の互いのエミッタを共通接続し、その共通接続点をＮ
ＰＮ型のトランジスタＱ８の主電流路を介してアースに
接続する。トランジスタＱ８のベースは、このトランジ
スタＱ８と共にカレントミラー定電流回路を形成するト
ランジスタＱ９のベースおよびコレクタに接続する。ト
ランジスタＱ９のエミッタはアースに接続し、このトラ
ンジスタＱ６〜Ｑ９によって差動増幅器Ａ２を構成す
る。
【００１４】それぞれ差動増幅器Ａ１とＡ２の非反転側
入力端子となるトランジスタＱ２およびトランジスタＱ
６の各ベースは、共に入力端子１に接続する。差動増幅
器Ａ １の反転側入力端子となるトランジスタＱ３のベー
スは抵抗Ｒ１を介してアースに接続し、さらに抵抗Ｒ２
を介して出力端子２に接続する。同様に、差動増幅器Ａ
２の反転側入力端子となるトランジスタＱ７のベースは
抵抗Ｒ３を介してアースに接続し、さらに抵抗Ｒ４を介
して出力端子２にそれぞれ接続する。それぞれ差動増幅
器Ａ１とＡ２の出力端子となるトランジスタＱ３および
トランジスタＱ７の各コレクタは、共に信号増幅器Ａ０
の入力端子となるトランジスタＱ１のベースに接続す
る。
入力端子となるトランジスタＱ２およびトランジスタＱ
６の各ベースは、共に入力端子１に接続する。差動増幅
器Ａ １の反転側入力端子となるトランジスタＱ３のベー
スは抵抗Ｒ１を介してアースに接続し、さらに抵抗Ｒ２
を介して出力端子２に接続する。同様に、差動増幅器Ａ
２の反転側入力端子となるトランジスタＱ７のベースは
抵抗Ｒ３を介してアースに接続し、さらに抵抗Ｒ４を介
して出力端子２にそれぞれ接続する。それぞれ差動増幅
器Ａ１とＡ２の出力端子となるトランジスタＱ３および
トランジスタＱ７の各コレクタは、共に信号増幅器Ａ０
の入力端子となるトランジスタＱ１のベースに接続す
る。
【００１５】そして、これら２つの差動増幅器を駆動す
るために、先ず、差動増幅器Ａ１のトランジスタＱ２の
コレクタは電源線５に接続し、トランジスタＱ５のコレ
クタは抵抗Ｒ５を介してＰＮＰ型のトランジスタＱ１２
のコレクタに接続する。また差動増幅器Ａ２のトランジ
スタＱ６のコレクタは電源線５に接続し、トランジスタ
Ｑ９のコレクタは抵抗Ｒ６を介してＰＮＰ型のトランジ
スタＱ１４のコレクタに接続する。トランジスタＱ３の
コレクタ、トランジスタＱ７のコレクタおよびトランジ
スタ１のベースはＰＮＰ型のトランジスタＱ１３のコレ
クタに接続する。
るために、先ず、差動増幅器Ａ１のトランジスタＱ２の
コレクタは電源線５に接続し、トランジスタＱ５のコレ
クタは抵抗Ｒ５を介してＰＮＰ型のトランジスタＱ１２
のコレクタに接続する。また差動増幅器Ａ２のトランジ
スタＱ６のコレクタは電源線５に接続し、トランジスタ
Ｑ９のコレクタは抵抗Ｒ６を介してＰＮＰ型のトランジ
スタＱ１４のコレクタに接続する。トランジスタＱ３の
コレクタ、トランジスタＱ７のコレクタおよびトランジ
スタ１のベースはＰＮＰ型のトランジスタＱ１３のコレ
クタに接続する。
【００１６】トランジスタＱ１２、Ｑ１３およびＱ１４
の各エミッタは電源線５に接続し、各ベースはＰＮＰ型
のトランジスタＱ１０のベースに接続する。トランジス
タＱ１０のエミッタは電源線５に接続し、コレクタは電
流源ｉ２を介してアースに接続する。トランジスタＱ１
０のベース、コレクタ端子にＰＮＰ型のトランジスタＱ
１１のエミッタ、ベース端子をそれぞれ接続し、トラン
ジスタＱ１１のコレクタはアースに接続する。そして、
トランジスタＱ４とトランジスタＱ５のベース同士の共
通接続点とトランジスタＱ８とＱ９のベース同士の共通
接続点を、それぞれ利得切替回路３の所定の出力端子に
接続し、利得切替回路３の入力端子を外部制御端子４に
接続する。
の各エミッタは電源線５に接続し、各ベースはＰＮＰ型
のトランジスタＱ１０のベースに接続する。トランジス
タＱ１０のエミッタは電源線５に接続し、コレクタは電
流源ｉ２を介してアースに接続する。トランジスタＱ１
０のベース、コレクタ端子にＰＮＰ型のトランジスタＱ
１１のエミッタ、ベース端子をそれぞれ接続し、トラン
ジスタＱ１１のコレクタはアースに接続する。そして、
トランジスタＱ４とトランジスタＱ５のベース同士の共
通接続点とトランジスタＱ８とＱ９のベース同士の共通
接続点を、それぞれ利得切替回路３の所定の出力端子に
接続し、利得切替回路３の入力端子を外部制御端子４に
接続する。
【００１７】以上のような構成とした図２の回路におい
ては、電流源ｉ２によってトランジスタＱ１０の主電流
路にほぼ一定の大きさの電流が流れる。すると、このト
ランジスタＱ１０とカレントミラー回路を構成するトラ
ンジスタＱ１２、Ｑ１３およびＱ１４の主電流路にもほ
ぼ同じ大きさの電流が流れ、この各トランジスタＱ１
２、Ｑ１３およびＱ１４を流れる電流が、差動増幅器Ａ
１およびＡ２を構成する各トランジスタＱ３、Ｑ５、Ｑ
７およびＱ９のコレクタに供給される。
ては、電流源ｉ２によってトランジスタＱ１０の主電流
路にほぼ一定の大きさの電流が流れる。すると、このト
ランジスタＱ１０とカレントミラー回路を構成するトラ
ンジスタＱ１２、Ｑ１３およびＱ１４の主電流路にもほ
ぼ同じ大きさの電流が流れ、この各トランジスタＱ１
２、Ｑ１３およびＱ１４を流れる電流が、差動増幅器Ａ
１およびＡ２を構成する各トランジスタＱ３、Ｑ５、Ｑ
７およびＱ９のコレクタに供給される。
【００１８】ここで利得切替回路３は、外部制御端子４
を介して入力された信号に応じてトランジスタＱ５とト
ランジスタＱ９のいずれか一方のベース電流を引き込
み、その一方をオフ状態とする。例えば、トランジスタ
Ｑ９が利得切替回路３によりオフ状態になったと仮定す
ると、このトランジスタＱ９とカレントミラー回路を構
成するトランジスタＱ８もオフ状態となり、トランジス
タＱ６、Ｑ７の主電流路には電流が流れなくなる。する
と、差動増幅器Ａ２は動作停止状態となり、入力端子１
より入力された信号は、動作状態にある差動増幅器Ａ１
によって増幅され、その後、信号増幅回路Ａ０に送られ
る。逆に、トランジスタＱ５が利得切替回路３によりオ
フ状態となったのならば、入力端子１より入力された信
号は差動増幅器Ａ２によって増幅され、その後、信号増
幅回路Ａ０に送られることになる。
を介して入力された信号に応じてトランジスタＱ５とト
ランジスタＱ９のいずれか一方のベース電流を引き込
み、その一方をオフ状態とする。例えば、トランジスタ
Ｑ９が利得切替回路３によりオフ状態になったと仮定す
ると、このトランジスタＱ９とカレントミラー回路を構
成するトランジスタＱ８もオフ状態となり、トランジス
タＱ６、Ｑ７の主電流路には電流が流れなくなる。する
と、差動増幅器Ａ２は動作停止状態となり、入力端子１
より入力された信号は、動作状態にある差動増幅器Ａ１
によって増幅され、その後、信号増幅回路Ａ０に送られ
る。逆に、トランジスタＱ５が利得切替回路３によりオ
フ状態となったのならば、入力端子１より入力された信
号は差動増幅器Ａ２によって増幅され、その後、信号増
幅回路Ａ０に送られることになる。
【００１９】差動増幅器Ａ１と差動増幅器Ａ２の利得
は、それぞれ抵抗Ｒ１とＲ２の抵抗比と抵抗Ｒ３とＲ４
の抵抗比によって互いに異なった値に設定される。これ
により入力端子１を介して入力された信号は、選択的に
動作状態となる２つの差動増幅器（トランジスタＱ４と
Ｑ５による定電流回路を有する差動増幅器Ａ１あるいは
トランジスタＱ８とＱ９による定電流回路を有する差動
増幅器Ａ２）のどちらか一方と信号増幅器Ａ０によって
増幅される。その結果、図１の回路の場合と同様に、回
路全体の増幅利得は、差動増幅器Ａ１とＡ２の動作状
態、停止状態を切替えることによって変化させることが
出来るようになる。
は、それぞれ抵抗Ｒ１とＲ２の抵抗比と抵抗Ｒ３とＲ４
の抵抗比によって互いに異なった値に設定される。これ
により入力端子１を介して入力された信号は、選択的に
動作状態となる２つの差動増幅器（トランジスタＱ４と
Ｑ５による定電流回路を有する差動増幅器Ａ１あるいは
トランジスタＱ８とＱ９による定電流回路を有する差動
増幅器Ａ２）のどちらか一方と信号増幅器Ａ０によって
増幅される。その結果、図１の回路の場合と同様に、回
路全体の増幅利得は、差動増幅器Ａ１とＡ２の動作状
態、停止状態を切替えることによって変化させることが
出来るようになる。
【００２０】また図２の回路は、モノリシック技術によ
って構成することが容易な構成であり、このモノリシッ
ク技術により抵抗Ｒ１とＲ２、抵抗Ｒ３とＲ４の抵抗比
が高い精度で設定できる。さらに、２つの抵抗の抵抗比
により利得が高精度に設定されている複数の差動増幅器
を切替える機構となっているため、電流を制御すること
により利得を変化させるｇｍアンプと比べて回路素子の
特性変化の影響を受けにくく、回路構成も複雑にならな
い。これにより高精度かつ段階的に、増幅回路の利得を
変化させることが出来る。
って構成することが容易な構成であり、このモノリシッ
ク技術により抵抗Ｒ１とＲ２、抵抗Ｒ３とＲ４の抵抗比
が高い精度で設定できる。さらに、２つの抵抗の抵抗比
により利得が高精度に設定されている複数の差動増幅器
を切替える機構となっているため、電流を制御すること
により利得を変化させるｇｍアンプと比べて回路素子の
特性変化の影響を受けにくく、回路構成も複雑にならな
い。これにより高精度かつ段階的に、増幅回路の利得を
変化させることが出来る。
【００２１】本発明の実施例の説明では、差動増幅器を
２つだけ設けた場合を例示しているが、差動増幅器を３
つ以上並設し、利得切替回路によりその中の一つを選択
的に動作状態とし、他を動作停止状態とするようにして
も構わない。また、本発明の実施例では、並列接続状態
の２つの差動増幅器Ａ１、Ａ２の出力端子と出力端子２
との間に信号増幅器Ａ０を設けているが、差動増幅器の
みで所望の増幅利得が得られる場合には信号増幅器Ａ０
を省略しても構わない。
２つだけ設けた場合を例示しているが、差動増幅器を３
つ以上並設し、利得切替回路によりその中の一つを選択
的に動作状態とし、他を動作停止状態とするようにして
も構わない。また、本発明の実施例では、並列接続状態
の２つの差動増幅器Ａ１、Ａ２の出力端子と出力端子２
との間に信号増幅器Ａ０を設けているが、差動増幅器の
みで所望の増幅利得が得られる場合には信号増幅器Ａ０
を省略しても構わない。
【００２２】
【発明の効果】以上に説明したように本発明は、２つの
抵抗の抵抗比により利得が高精度に設定されている差動
増幅器を複数個並列に接続し、利得切替回路によってそ
の複数個の差動増幅器の中の一つを選択的に動作させ、
その他の差動増幅器は動作を停止させることを特徴とし
ている。このような本発明によれば、回路素子の特性変
化の影響を受けにくく、回路構成も複雑にならない、し
かも、高精度かつ段階的に利得を変化させることが可能
な可変利得増幅回路を提供することができる。
抵抗の抵抗比により利得が高精度に設定されている差動
増幅器を複数個並列に接続し、利得切替回路によってそ
の複数個の差動増幅器の中の一つを選択的に動作させ、
その他の差動増幅器は動作を停止させることを特徴とし
ている。このような本発明によれば、回路素子の特性変
化の影響を受けにくく、回路構成も複雑にならない、し
かも、高精度かつ段階的に利得を変化させることが可能
な可変利得増幅回路を提供することができる。
【図１】 本発明による可変利得増幅回路の原理を示す
回路図。
回路図。
【図２】 本発明による可変利得増幅回路の具体的な回
路図。
路図。
【図３】 一般的な増幅回路を示す図。
【図４】 従来の可変利得増幅回路としてのｇｍアンプ
を示す図。
を示す図。
１：入力端子 ２：出力端子 ３：利得切替回
路 ４：外部制御端子 Ａ０：信号増幅器（信
号増幅回路） Ａ１：差動増幅器 Ａ２：差動
増幅器 ｉ１：電流源 ｉ２：電流源 Ｑ
２：トランジスタ（第１のトランジスタ） Ｑ３：
トランジスタ（第２のトランジスタ） Ｑ４、Ｑ５：第１の定電流回路を構成するトランジスタ
Ｑ６：トランジスタ（第３のトランジスタ）
Ｑ７：トランジスタ（第４のトランジスタ） Ｑ８、Ｑ９：第２の定電流回路を構成するトランジスタ
Ｒ１：抵抗（第１の抵抗） Ｒ２：抵抗（第
２の抵抗） Ｒ３：抵抗（第３の抵抗） Ｒ
４：抵抗（第４の抵抗）
路 ４：外部制御端子 Ａ０：信号増幅器（信
号増幅回路） Ａ１：差動増幅器 Ａ２：差動
増幅器 ｉ１：電流源 ｉ２：電流源 Ｑ
２：トランジスタ（第１のトランジスタ） Ｑ３：
トランジスタ（第２のトランジスタ） Ｑ４、Ｑ５：第１の定電流回路を構成するトランジスタ
Ｑ６：トランジスタ（第３のトランジスタ）
Ｑ７：トランジスタ（第４のトランジスタ） Ｑ８、Ｑ９：第２の定電流回路を構成するトランジスタ
Ｒ１：抵抗（第１の抵抗） Ｒ２：抵抗（第
２の抵抗） Ｒ３：抵抗（第３の抵抗） Ｒ
４：抵抗（第４の抵抗）
Claims (5)
- 【請求項１】 第１と第２のトランジスタと、該第２の
トランジスタの制御端子に接続された利得設定のための
第１と第２の抵抗素子と、該第１と第２のトランジスタ
の共通接続された主電流路に接続された定電流回路とを
有し、その利得が各々異なるように設定され、かつ、各
入力端子および出力端子が並列に接続された複数の差動
増幅回路と、 該複数の差動増幅回路の中の一つを選択的に動作状態と
し、他の差動増幅回路を停止状態とする利得切替回路
と、 を具備することを特徴とする可変利得増幅回路。 - 【請求項２】 前記利得切替回路は、前記定電流回路を
制御することにより、前記複数の差動増幅回路の中の１
つを選択的に動作状態とし、他を停止状態とすることを
特徴とする、請求項１に記載した可変利得増幅回路。 - 【請求項３】 前記定電流回路が、制御端子が共通接続
された２つのトランジスタを有するカレントミラー型の
定電流回路よりなり、各制御端子の共通接続点が前記利
得切替回路に接続されていることを特徴とする、請求項
２に記載した可変利得増幅回路。 - 【請求項４】 前記複数の差動増幅回路の共通接続され
た出力端子に信号増幅回路を接続したことを特徴とす
る、請求項１から請求項３のいずれかに記載した可変利
得増幅回路。 - 【請求項５】 第１と第２のトランジスタと、該第２の
トランジスタの制御端子に接続された利得設定のための
第１と第２の抵抗素子と、該第１と第２のトランジスタ
の共通接続された主電流路に接続された第１の定電流回
路とを有した第１の差動増幅回路と、 第３と第４のトランジスタと、該第４のトランジスタの
制御端子に接続された利得設定のための第３と第４の抵
抗素子と、該第３と第４のトランジスタの共通接続され
た主電流路に接続された第２の定電流回路とを有し、そ
の利得が該第１の差動増幅回路とは異なる第２の差動増
幅回路と、 該第１と第２の定電流回路の動作を制御することによ
り、該第１と第２の差動増幅回路の一方を動作状態と
し、他方を停止状態とする利得切替回路と、 を具備することを特徴とする可変利得増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11177247A JP2001007668A (ja) | 1999-06-23 | 1999-06-23 | 可変利得増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11177247A JP2001007668A (ja) | 1999-06-23 | 1999-06-23 | 可変利得増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001007668A true JP2001007668A (ja) | 2001-01-12 |
Family
ID=16027739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11177247A Pending JP2001007668A (ja) | 1999-06-23 | 1999-06-23 | 可変利得増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001007668A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003084059A1 (fr) * | 2002-03-28 | 2003-10-09 | Thine Electronics, Inc. | Circuit integre a semi-conducteur |
| JP2009088582A (ja) * | 2007-09-27 | 2009-04-23 | Tdk Corp | 増幅回路及びこれを備える光ピックアップ |
-
1999
- 1999-06-23 JP JP11177247A patent/JP2001007668A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003084059A1 (fr) * | 2002-03-28 | 2003-10-09 | Thine Electronics, Inc. | Circuit integre a semi-conducteur |
| JP2009088582A (ja) * | 2007-09-27 | 2009-04-23 | Tdk Corp | 増幅回路及びこれを備える光ピックアップ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5148121A (en) | Amplifier circuit designed for use in a bipolar integrated circuit, for amplifying an input signal selected by a switch circuit | |
| EP1928087B1 (en) | Variable gain amplifier circuit | |
| JPH1131929A (ja) | 差動増幅器 | |
| US3689848A (en) | Voltage-to-current converter | |
| JP2001007668A (ja) | 可変利得増幅回路 | |
| JPH07312525A (ja) | 広帯域定インピーダンス増幅器 | |
| US4945314A (en) | Amplifier arrangement with saturation detection | |
| US5218323A (en) | Transistor direct-coupled amplifier | |
| JPS58115930A (ja) | 電子切換増幅回路 | |
| JPH0851324A (ja) | バッファアンプ | |
| JP3317240B2 (ja) | 利得制御増幅器 | |
| JP3441356B2 (ja) | 増幅回路 | |
| JP4516177B2 (ja) | 可変利得増幅回路 | |
| JP3267897B2 (ja) | 利得制御回路 | |
| JPS6226203B2 (ja) | ||
| KR960010057Y1 (ko) | 반전/비반전 증폭기 | |
| JPH0315844B2 (ja) | ||
| JPH1155054A (ja) | 利得可変増幅回路 | |
| JPH0219648B2 (ja) | ||
| JPH07105668B2 (ja) | 半導体集積回路 | |
| JP2002208854A (ja) | 半導体装置の出力回路 | |
| JPH04329707A (ja) | 利得切換増幅器 | |
| JPH06112744A (ja) | 利得制御増幅器 | |
| JPH08222971A (ja) | 演算増幅器 | |
| JPH09260969A (ja) | 信号増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040316 |