JP4597341B2 - gm−Cフィルタ - Google Patents
gm−Cフィルタ Download PDFInfo
- Publication number
- JP4597341B2 JP4597341B2 JP2000297274A JP2000297274A JP4597341B2 JP 4597341 B2 JP4597341 B2 JP 4597341B2 JP 2000297274 A JP2000297274 A JP 2000297274A JP 2000297274 A JP2000297274 A JP 2000297274A JP 4597341 B2 JP4597341 B2 JP 4597341B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transconductance
- capacitance
- filter
- transconductance amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の属する技術分野】
本発明は、トランスコンダクタンス増幅器と、複数のコンデンサとの組み合わせからなり、そのコンデンサを選択することにより広帯域にわたって周波数特性を変動させるgm−Cフィルタに関する。
【0002】
【従来の技術】
従来のgm−Cフィルタの一例としては、図8に示すようにものが知られている。このgm−Cフィルタは、図8に示すように、トランスコンダクタンス増幅器1と複数のコンデンサC0〜Cnからなる容量回路2とを有し本来のフィルタとして機能するスレーブフィルタ3の他に、トランスコンダクタンス増幅器1のトランスコンダクタンス値およびコンデンサC0〜Cnの容量値のばらつきをそれぞれ調整する自己調整回路4を含んでいる。
【0003】
容量回路2は、複数のコンデンサC0〜Cnを有し、このコンデンサC0〜Cnの各両端に2つのスイッチSW0〜SWnがそれぞれ直列に接続されて直列回路が形成され、この各直列回路がトランスコンダクタンス増幅器1の(−)出力端子と(+)出力端子との間に並列に接続されている。従って、コンデンサC0〜Cnのうち任意のコンデンサを選択する場合には、スイッチSW0〜SWnのうち対応するスイッチを閉状態にすることにより行う。
【0004】
自己調整回路4は、図8に示すように、基準電圧生成回路11と、2つの差動型のトランスコンダクタンス増幅器12、13と、セレクタ14と、容量回路15と、2つの差分回路16、17と、排他的論理和回路18と、積分器19と、gm値調整回路20と、容量値調整回路21とを備えている。ここで、トランスコンダクタンス増幅器12、13、セレクタ14、および容量回路15が、マスターフィルタ28を構成する。
【0005】
基準電圧生成回路11は、基準クロックを用いてトランスコンダクタンス増幅器12、13の(+)入力端子と(−)入力端子にそれぞれ供給する正負の基準電圧(基準信号)を生成するものである。
すなわち、スイッチ22とスイッチ23とを直列に接続し、その一端に正側基準電圧VREFPを印加するとともにその他端に負側基準電圧VREFNを印加し、スイッチ22とスイッチ23の共通接続部がトランスコンダクタンス増幅器12、13の(+)入力端子に接続されている。また、スイッチ24とスイッチ25とを直列に接続し、その一端に正側基準電圧VDDを印加するとともにその他端に負側基準電圧を印加し、スイッチ24とスイッチ25の共通接続部がトランスコンダクタンス増幅器12、13の(−)入力端子に接続されている。
【0006】
スイッチ23、24は、基準クロックをインバータ26で反転した信号によりその開閉が制御されるようになっており、例えばその信号が「H」レベルのときに閉状態となる。スイッチ22、25は、基準クロックをインバータ26で反転したのちさらにインバータ27で反転した信号によりその開閉が制御されるようになっており、例えばその信号が「H」レベルのときに閉状態となる。
【0007】
トランスコンダクタンス増幅器12、13は差動型で構成され、その各トランスコンダクタンス値gm1、gm2はその値が異なり、例えばgm1=2×gm2の関係にある。また、トランスコンダクタンス増幅器12のトランスコンダクタンス値gm1と、トランスコンダクタンス増幅器1のトランスコンダクタンス値gm3の関係は、gm1=gm3とする。
【0008】
セレクタ14は、4つのスイッチ31〜34を有し、スイッチ31、33を制御信号S5により閉状態にすることによりトランスコンダクタンス増幅器12の出力を取り出し、スイッチ32、34を制御信号S6により閉状態にすることによりトランスコンダクタンス増幅器13の出力を取り出すようになっている。
すなわち、スイッチ31、32は、その各一端がトランスコンダクタンス増幅器12、13の各(−)出力端子に接続され、その各他端が共通接続されてその共通接続部が容量回路15の一方の入力端子に接続されている。また、スイッチ33、34は、その各一端がトランスコンダクタンス増幅器12、13の(+)出力端子に接続され、その各他端が共通接続されてその共通接続部が容量回路15の他方の入力端子に接続されている。
【0009】
容量回路15は、スレーブフィルタ3の容量回路2と同一の構成からなる。すなわち、複数のコンデンサC0〜Cnを有し、このコンデンサC0〜Cnの各両端に2つのスイッチSW0〜SWnがそれぞれ直列に接続されて直列回路が形成され、この各直列回路がセレクタ14の出力端子間に並列に接続されている。
差分回路16は、トランスコンダクタンス増幅器12、13の(+)入力端子に入力される基準信号P1と、その(−)入力端子に入力される基準信号N1との差分(P1−N1)を求める回路である。差分回路17は、容量回路15から出力される出力信号P2、N2の差分(P2−N2)を求める回路である。
【0010】
排他的論理和回路18は、差分回路16の出力と差分回路17の出力との排他的な論理和演算を行い、その出力を積分器19に供給する回路である。積分器19は、図8に示すように、電圧電流変換回路35とコンデンサ36とから構成され、排他的論理和回路18の出力を積分するものである。
gm値調整回路20は、積分器19からの出力に基づき、トランスコンダクタンス増幅器1、12、13の各トランスコンダクタンス値をそれぞれ調整するgm調整信号Sgmを生成出力する回路である。容量値調整回路21は、積分器19からの出力に基づき、容量回路2、15のスイッチSW0〜SWnの各接点を開閉制御する制御信号Sc1〜Scnを生成出力する回路である。
【0011】
次に、このような構成からなる従来のgm−Cフィルタの動作例について、図8および図9を参照して説明する。
まず、セレクタ14のスイッチ31、33を閉状態にし、トランスコンダクタンス増幅器12の出力を選択する場合について説明する。
基準電圧生成回路11は、基準クロックに応じてスイッチ22〜24の切換え接点が切り換わり、正負の基準電圧(基準信号)を生成出力する。この結果、トランスコンダクタンス増幅器12の(+)入力端子の基準信号P1と、その(−)入力端子の基準信号N1とは、図9(A)(B)に示すようになる。その基準信号P1、N1は、トランスコンダクタンス増幅器12と容量回路15で処理されることにより、図9(C)(D)に示すように、その位相が90度遅れた信号P2、N2となる。
【0012】
トランスコンダクタンス増幅器12の入力基準信号P1、N1は、差分回路16に入力されてその差分(P1−N1)が求められ、その差分信号Xが排他的論理和回路18に出力される。また、容量回路15の出力信号P2、N2は、差分回路16に入力されてその差分(P1−N1)が求められ、その差分信号Yが排他的論理和回路18に出力される。排他的論理和回路18は、その差分信号X、Yの比較を行い、その比較結果に応じた出力電圧を積分器19に出力する。
【0013】
gm値調整回路20は、積分器19からの出力に基づき、トランスコンダクタンス増幅器1、12、13の各トランスコンダクタンス値をそれぞれ調整するgm調整信号Sgmを生成出力する。また、容量値調整回路21は、積分器19からの出力に基づき、容量回路2、15のスイッチSW0〜SWnの各接点を開閉制御する制御信号Sc1〜Scnを生成出力する。
【0014】
従って、容量値調整回路21は、差分回路16、17の出力信号X、Yの位相差が90度となるように、容量回路15のスイッチSW0〜SWnを開閉制御してその位相差の粗調整を行う。また、これと同時に、gm値調整回路20は、トランスコンダクタンス増幅器1、12、13の各トランスコンダクタンス値(電流値)をそれぞれ調整し、その位相差の微調整を行う。この結果、スレーブフィルタ3は、トランスコンダクタンス増幅器1のトランスコンダクタンス値と、容量回路2のコンデンサC0〜Cnの容量値とのばらつきが調整された周波数特性が得られるようになる。
【0015】
次に、セレクタ14のスイッチ32、34を閉状態にし、トランスコンダクタンス増幅器13の出力を選択する場合について説明する。
この場合には、トランスコンダクタンス増幅器13のトランスコンダクタンス値gm2が、トランスコンダクタンス増幅器1のトランスコンダクタンス値gm3よりも小さくなるが、基準電圧生成回路11を駆動する基準クロックの周波数を上記の場合と同一とすると、その基準クロックの周波数で差分回路16、17の出力信号X、Yの位相差が90度になるように、自己調整回路4が動作することになる。
【0016】
しかし、トランスコンダクタンス増幅器13において、トランスコンダクタンス値に寄与するトランジスタのgm2とgm1の比は1:2になっているため、容量回路15のコンデンサC0〜Cnの容量値やトランスコンダクタンス増幅器13のトランスコンダクタンス値を調整する必要がある。
ここで、簡単の為に、トランスコンダクタンス増幅器13のトランスコンダクタンス値の調整を無視すると、容量回路15のコンデンサC0〜Cnの容量値が上記の場合の1/2になったところで、自己調整回路4の制御ループはロックすることになる。
【0017】
このとき、スレーブフィルタ3は、トランスコンダクタンス増幅器1のトランスコンダクタンス値gm3は上記の場合と同じであり、容量回路2のコンデンサC0〜Cnの容量値が上記の場合の1/2に調整されるので、そのカットオフ周波数が上記の場合の2倍になる。
なお、このとき、トランスコンダクタンス増幅器13のトランスコンダクタンス値gm2は上記の場合の1/2となり、容量回路2のコンデンサC0〜Cnの容量値が上記の場合の1/2に調整されるので、マスターフィルタ28のカットオフ周波数は上記の場合と同一になる。
【0018】
従って、図8に示す従来のgm−Cフィルタによれば、セレクタ14によりトランスコンダクタンス増幅器12を選択すれば、スレーブフィルタ3のカットオフ周波数はfcとなり、トランスコンダクタンス増幅器13を選択すれば、そのカットオフ周波数は2fcとなる。
【0019】
【発明が解決しようとする課題】
ところで、上述の従来からのgm−Cフィルタでは、セレクタ14によりトランスコンダクタンス増幅器12、13を選択し、この選択により周波数帯域を2通りに切り換えることしかできないという不都合があった。
このような不都合を解消して周波数帯域を広帯域化するには、自己調整回路4のトランスコンダクタンス増幅器を増加する必要があるが、この場合には、トランスコンダクタンス値が小さなトランスコンダクタンス増幅器を増加する必要があるので、トランスコンダクタンス増幅器の寄生容量が増加し、その広帯域化を制限するという新たな不都合が発生する。
【0020】
そこで、本発明の目的は、上記の点に鑑み、自己調整回路のトランスコンダクタンス増幅器の出力の寄生容量を増加させることなく、周波数特性の広帯域化を実現するようにしたgm−Cフィルタを提供することにある。
【0021】
【課題を解決するための手段】
上記課題を解決し、本発明の目的を達成するために、請求項1および請求項2に記載の各発明は以下のように構成した。
すなわち、請求項1に記載の発明は、第1のトランスコンダクタンス増幅器と複数のコンデンサからなる第1の容量回路とを有し本来のフィルタとして機能するスレーブフィルタの他に、前記第1のトランスコンダクタンス増幅器のトランスコンダクタンスおよび前記コンデンサの容量のばらつきをそれぞれ調整する自己調整回路を含むgm−Cフィルタであって、前記自己調整回路は、所定の基準信号を共通に入力するとともにトランスコンダクタンス値がそれぞれ異なる少なくとも2つの第2のトランスコンダクタンス増幅器と、前記スレーブフィルタが要求する周波数特性に応じて、前記第2のトランスコンダクタンス増幅器の出力のうちの1つを選択し、またはその出力の間で所定の演算をする選択・演算回路と、この選択・演算回路の出力側に接続される複数のコンデンサからなる第2の容量回路と、前記基準信号と前記第2の容量回路の出力信号との位相差を比較し、その位相差が所定値になるように、前記両トランスコンダクタンス増幅器の各トランスコンダクタンスの調整、および前記両容量回路の各コンデンサの容量の調整を行う調整部と、を備えるようにしたことを特徴とするものである。
【0022】
請求項2に記載の発明は、請求項1に記載のgm−Cフィルタにおいて、前記第2のトランスコンダクタンス増幅器は差動型の増幅器からなり、前記選択・演算回路は、前記第2のトランスコンダクタンス増幅器の少なくとも2つの正負の出力対のうち一つを選択し、または少なくとも2つの正負の出力対の間で所定の演算をすることを特徴とするものである。
このような構成からなる本発明では、選択・演算回路が、スレーブフィルタが要求する周波数特性に応じて、第2のトランスコンダクタンス増幅器の出力のうちの1つを選択し、またはその出力の間で所定の演算を行う。このため、自己調整回路のトランスコンダクタンス増幅器の出力の寄生容量を増加させることなく、周波数特性の広帯域化を実現できる。
【0023】
【発明の実施の形態】
以下、本発明のgm−Cフィルタの実施形態の構成について、図1を参照しながら説明する。
この実施形態にかかるgm−Cフィルタは、図8に示す自己調整回路4を、図1に示すような自己調整回路4Aに置き換えものであり、自己調整回路4と自己調整回路4Aの差異は、セレクタ14を選択・演算回路40に置き換えるようにした点である。
【0024】
ここで、トランスコンダクタンス増幅器12、13、選択・演算回路40、および容量回路15が、マスターフィルタ28Aを形成する。また、差分回路16、17、排他的論理和回路18、積分器19、gm値調整回路20、および容量値調整回路21が調整部を形成する。
なお、この実施形態にかかるgm−Cフィルタは、その選択・演算回路40以外の構成は図8に示す従来のgm−Cフィルタと同一であるので、同一の構成要素には同一の符号を付してその説明は省略し、選択・演算回路40の構成について以下に詳述する。
【0025】
選択・演算回路40は、図1に示すように6つのスイッチ41〜46を有し、これらのスイッチ41〜46の切り換えにより、トランスコンダクタンス増幅器12、13の出力のうちの1つを選択したり、またはそれらの出力の間で所定の加減算処理を行う回路である。
具体的には、スイッチ41〜43は、その各一端がトランスコンダクタンス増幅器12、13の各(−)出力端子、およびトランスコンダクタンス増幅器13の(+)出力端子にそれぞれ接続され、その各他端が共通接続されてその共通接続部が容量回路15の一方の入力端子に接続されている。
【0026】
また、スイッチ44〜46は、その各一端がトランスコンダクタンス増幅器12、13の各(+)出力端子、およびトランスコンダクタンス増幅器13の(−)出力端子にそれぞれ接続され、その各他端が共通接続されてその共通接続部が容量回路15の他方の入力端子に接続されている。
スイッチ41〜46は、その開閉制御が後述の制御信号S1〜S3により制御されるようになっている。
【0027】
次に、選択・演算回路40のスイッチ41〜46を開閉制御する制御信号S1〜S3を生成する論理回路について、図2を参照して説明する。
この回路は、図2に示すように、入力信号Aがオアゲート51とアンドゲート52の一方の入力端子に供給されるようになっている。また、入力信号Bが制御信号S2になるとともに、その入力信号Bがインバータ53で反転されて、その反転出力がオアゲート51とアンドゲート52の他方の入力端子に供給されるようになっている。さらに、オアゲート51から制御信号S1が出力され、アンドゲート52から制御信号S3が出力されるようになっている。
【0028】
このような構成からなる回路は、モード1〜モード4に応じて図3に示すような動作を行うので、この動作について説明する。
例えば、モード1の場合には、入力信号A、Bが「L」レベルとなり、制御信号S1のみが「H」レベルとなる。この結果、図1のスイッチ41、44が閉じて、トランスコンダクタンス増幅器12の出力が取り出される。また、モード2の場合には、制御信号S2のみが「H」レベルとなり、スイッチ42、45が閉じて、トランスコンダクタンス増幅器13の出力が取り出される。
【0029】
モード3の場合には、制御信号S1、S3が同時に「H」レベルとなり、スイッチ41、43、44、46が閉じて、トランスコンダクタンス増幅器12、13の出力を減算した出力が取り出される。また、モード4の場合には、制御信号S1、S2が同時に「H」レベルとなり、スイッチ41、42、44、45が閉じて、トランスコンダクタンス増幅器12、13の出力を加算した出力が取り出される。
【0030】
次に、このような構成からなる実施形態にかかるgm−Cフィルタの動作例について、図面を参照して説明する。
ここで、トランスコンダクタンス増幅器12、13、1の各トランスコンダクタンス値をgm1、gm2、gm3とし、gm1〜gm3の比率を、gm1:gm2:gm3=1.333:1.000:1.333とする。また、以下では、自己調整回路4Aの制御ループのロック動作は、図8の自己調整回路4のそれと同じであるので、その説明は省略する。
【0031】
まず、図3に示すモード1の場合について説明する。この場合には、選択・演算回路40のスイッチ41、44が閉状態になり、トランスコンダクタンス増幅器12の出力電流Ioutは、次の(1)式のようになる。
Iout=gm1×Vin …(1)
ここで、(1)式中のVinは、トランスコンダクタンス増幅器12の(+)入力端子と(−)入力端子間の入力電圧である。
【0032】
このとき、マスターフィルタ28Aのカットオフ周波数fcm1は、次の(2)式により表され、その周波数特性は図4(A)に示すようになる。
fcm1=gm1/(2πC) …(2)
ここで、(2)式において、Cは容量値調整回路21により調整された容量回路15の容量値である。
【0033】
一方、スレーブフィルタ3では、トランスコンダクタンス増幅器1のgm3がトランスコンダクタンス増幅器12のgm1とその比率が同じであり、容量回路2の容量値は容量回路15の容量値と同じになる。従って、スレーブフィルタ3のカットオフ周波数fcs1は、(2)式と同様に表され、その周波数特性は図4(B)に示すようになり、マスターフィルタ28Aの場合と同様になる。
【0034】
次に、図3に示すモード2の場合について説明する。この場合には、選択・演算回路40のスイッチ42、45が閉状態になり、トランスコンダクタンス増幅器13の出力電流Ioutは、次の(3)式のようになる。
Iout=gm2×Vin …(3)
このとき、基準電圧生成回路11を駆動する基準クロックの周波数はモード1の場合と同様である。このため、モード1の場合に比べてgm2がgm1の(1.000/1.333)倍に減少するが、容量回路15の容量値も(1.000/1.333)倍に減少するので、マスターフィルタのカットオフ周波数fcm2は、次の(4)式により表される。
【0035】
fcm2=〔gm1×(1.000/1.333)〕/〔(2πC)×(1.000/1.333)〕=gm1/(2πC) …(4)
(4)式は(2)式と同じであるので、マスターフィルタ28Aの周波数特性は図5(A)に示すようになり、これは図4(A)の場合と同じになる。
一方、スレーブフィルタ3では、トランスコンダクタンス増幅器1のgm3は固定されたままであり、容量回路2の容量値が容量回路15の容量値と同じように、(1.000/1.333)倍に減少する。従って、スレーブフィルタ3のカットオフ周波数fcsは、(5)式により表わされる。
【0036】
fcs2=gm3/〔(2πC)×(1.000/1.333)〕=1.333×fcm2 …(5)
この(5)式により、スレーブフィルタ3の周波数特性は、図5(B)に示すようになる。
次に、図3に示すモード3の場合について説明する。この場合には、選択・演算回路40のスイッチ41、43、44、46が閉状態になり、選択・演算回路40の出力電流Ioutは、次の(6)式のようになる。
【0037】
Iout=(gm1−gm2)×Vin …(6)
このとき、基準電圧生成回路11を駆動する基準クロックの周波数はモード1の場合と同様である。このため、モード1の場合に比べて、マスターフィルタ28Aのトランスコンダクタンス値は、gm1−gm2=(1.333−1.000)=0.333になり、トランスコンダクタンス値が〔(1.333−1.000)/1.333〕)≒1/4倍に減少する。この結果、容量回路15の容量値も1/4倍に減少するので、マスターフィルタ28Aのカットオフ周波数fcm3は、次の(7)式により表される。
【0038】
fcm3=〔(gm1−gm2)×(1/4)〕/〔(2πC)×(1/4)〕=gm1/(2πC) …(7)
(7)式は(2)式と同じであるので、マスターフィルタの周波数特性は図6(A)に示すようになり、これは図4(A)の場合と同じになる。
一方、スレーブフィルタ3では、トランスコンダクタンス増幅器1のgm3は固定されたままであり、容量回路2の容量値が容量回路15の容量値と同じように、1/4倍に減少する。従って、スレーブフィルタ3のカットオフ周波数fcs3は、(8)式により表わされる。
【0039】
fcs3=gm3/〔(2πC)×(1/4〕=4×fcm3 …(8)
この(8)式により、スレーブフィルタ3の周波数特性は、図6(B)に示すようになる。
次に、図3に示すモード4の場合について説明する。この場合には、選択・演算回路40のスイッチ41、42、44、45が閉状態になり、選択・演算回路40の出力電流Ioutは、次の(9)式のようになる。
【0040】
Iout=(gm1+gm2)×Vin …(9)
このとき、基準電圧生成回路11を駆動する基準クロックの周波数はモード1の場合と同様である。このため、モード1の場合に比べて、マスターフィルタ3のトランスコンダクタンス値は、gm1+gm2=(1.333+1.000)=2.333になり、トランスコンダクタンス値が〔(1.333+1.000)/1.333〕)≒1.75倍に増加するする。この結果、容量回路15の容量値も1.75倍に増加するので、マスターフィルタのカットオフ周波数fcm4は、次の(10)式により表される。
【0041】
fcm4=(gm1×1.75)/(2πC×1.75)=gm1/(2πC) …(10)
(10)式は(2)式と同じであるので、マスターフィルタ28Aの周波数特性は図7(A)に示すようになり、これは図4(A)の場合と同じになる。
一方、スレーブフィルタ3では、トランスコンダクタンス増幅器1のgm3は固定されたままであり、容量回路2の容量値が容量回路15の容量値と同じように、1.75倍に増加する。従って、スレーブフィルタ3のカットオフ周波数fcs4は、次の(11)式により表わされる。
【0042】
fcs4=gm3/(2πC×1.75)=0.57×fcm4 …(11)
この(11)式により、スレーブフィルタ3の周波数特性は、図7(B)に示すようになり、図4(B)の場合に比べて低域側に移動させることができる。
以上説明したように、この実施形態にかかるgm−Cフィルタでは、選択・演算回路40を設け、この選択・演算回路40が、スレーブフィルタ3が要求する周波数特性に応じて、2つのトランスコンダクタンス増幅器12、13の出力のうちの1つを選択し、またはその出力の間で加減算処理行うようにした。
【0043】
実施形態にかかるgm−Cフィルタでは、選択・演算回路40で減算処理を行う場合には、トランスコンダクタンス増幅器12、13に新たにトランスコンダクタンス増幅器を追加することによる寄生容量の増加の増加と、これに伴う周波数特性の広帯域化の制限を解消でき、もって、トランスコンダクタンス増幅器の追加では実現できない範囲まで周波数特性を広げることができる。
【0044】
また、選択・演算回路40で加算処理を行う場合には、スレーブフィルタ3の周波数特性を低域側に移動させることができるという利点がある。
【0045】
【発明の効果】
以上述べたように、本発明によれば、自己調整回路のトランスコンダクタンス増幅器の出力の寄生容量を増加させることなく、周波数特性の広帯域化を実現できる。
【図面の簡単な説明】
【図1】本発明のgm−Cフィルタの実施形態の構成を示す回路図である。
【図2】選択・演算回路のスイッチの制御信号を生成する回路の構成を示す回路図である。
【図3】図2の回路の動作を示す図である。
【図4】モード1の場合のマスターフィルタとスレーブフィルタの周波数特性を示す図である。
【図5】モード2の場合のマスターフィルタとスレーブフィルタの周波数特性を示す図である。
【図6】モード3(減算処理)の場合のマスターフィルタとスレーブフィルタの周波数特性を示す図である。
【図7】モード4(加算処理)の場合のマスターフィルタとスレーブフィルタの周波数特性を示す図である。
【図8】従来のgm−Cフィルタの構成を示す回路図である。
【図9】図8の主要部の波形を示す波形図である。
【符号の説明】
C0〜Cn コンデンサ
SW0〜SWn スイッチ
1、12、13 トランスコンダクタンス増幅器
2、15 容量回路
3 スレーブフィルタ
4A 自己調整回路
11 基準電圧生成回路
16、17 差分回路
18 排他的論理和回路
19 積分器
20 gm値調整回路
21 容量値調整回路
28A マスターフィルタ
40 選択・演算回路
41〜46 スイッチ
Claims (2)
- 第1のトランスコンダクタンス増幅器と複数のコンデンサからなる第1の容量回路とを有し本来のフィルタとして機能するスレーブフィルタの他に、前記第1のトランスコンダクタンス増幅器のトランスコンダクタンスおよび前記コンデンサの容量のばらつきをそれぞれ調整する自己調整回路を含むgm−Cフィルタであって、
前記自己調整回路は、
所定の基準信号を共通に入力するとともにトランスコンダクタンス値がそれぞれ異なる少なくとも2つの第2のトランスコンダクタンス増幅器と、
前記スレーブフィルタが要求する周波数特性に応じて、前記第2のトランスコンダクタンス増幅器の出力のうちの1つを選択し、またはその出力の間で所定の演算をする選択・演算回路と、
この選択・演算回路の出力側に接続される複数のコンデンサからなる第2の容量回路と、
前記基準信号と前記第2の容量回路の出力信号との位相差を比較し、その位相差が所定値になるように、前記両トランスコンダクタンス増幅器の各トランスコンダクタンスの調整、および前記両容量回路の各コンデンサの容量の調整を行う調整部と、
を備えるようにしたことを特徴とするgm−Cフィルタ。 - 前記第2のトランスコンダクタンス増幅器は差動型の増幅器からなり、前記選択・演算回路は、前記第2のトランスコンダクタンス増幅器の少なくとも2つの正負の出力対のうち一つを選択し、または少なくとも2つの正負の出力対の間で所定の演算をすることを特徴とする請求項1に記載のgm−Cフィルタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000297274A JP4597341B2 (ja) | 2000-09-28 | 2000-09-28 | gm−Cフィルタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000297274A JP4597341B2 (ja) | 2000-09-28 | 2000-09-28 | gm−Cフィルタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002111445A JP2002111445A (ja) | 2002-04-12 |
JP4597341B2 true JP4597341B2 (ja) | 2010-12-15 |
Family
ID=18779410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000297274A Expired - Fee Related JP4597341B2 (ja) | 2000-09-28 | 2000-09-28 | gm−Cフィルタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4597341B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100468354B1 (ko) * | 2002-09-30 | 2005-01-27 | 인티그런트 테크놀로지즈(주) | 트랜스컨덕터 회로의 트랜스컨덕턴스 가변 회로 및 이를이용한 가변 대역 필터 회로 |
JP2007088699A (ja) * | 2005-09-21 | 2007-04-05 | Sanyo Electric Co Ltd | 電圧電流変換回路及びアナログフィルタ回路 |
WO2007063643A1 (ja) | 2005-11-29 | 2007-06-07 | Nec Corporation | 自動調整回路およびフィルタ回路 |
JP4730153B2 (ja) * | 2006-03-15 | 2011-07-20 | 株式会社デンソー | フィルタ回路 |
JP2008085454A (ja) * | 2006-09-26 | 2008-04-10 | Nec Electronics Corp | 半導体集積回路装置 |
CN101330276B (zh) * | 2008-08-04 | 2010-06-02 | 京信通信系统(中国)有限公司 | 一种数字预失真功率放大器及其实现方法 |
JP2011114622A (ja) * | 2009-11-27 | 2011-06-09 | Panasonic Corp | フィルタ自動調整回路及び方法並びに無線通信装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08204504A (ja) * | 1995-01-27 | 1996-08-09 | Asahi Kasei Micro Syst Kk | Gm−Cフィルタ |
JPH09320199A (ja) * | 1996-06-03 | 1997-12-12 | Hitachi Ltd | アナログフィルタおよびこれを用いた信号処理用半導体集積回路、記録再生装置、伝送送受信装置 |
JP2000502864A (ja) * | 1995-12-27 | 2000-03-07 | カルコム・インコーポレーテッド | 効率的な並列段電力増幅器 |
JP2001292051A (ja) * | 2000-01-31 | 2001-10-19 | Matsushita Electric Ind Co Ltd | トランスコンダクタおよびフィルタ回路 |
-
2000
- 2000-09-28 JP JP2000297274A patent/JP4597341B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08204504A (ja) * | 1995-01-27 | 1996-08-09 | Asahi Kasei Micro Syst Kk | Gm−Cフィルタ |
JP2000502864A (ja) * | 1995-12-27 | 2000-03-07 | カルコム・インコーポレーテッド | 効率的な並列段電力増幅器 |
JPH09320199A (ja) * | 1996-06-03 | 1997-12-12 | Hitachi Ltd | アナログフィルタおよびこれを用いた信号処理用半導体集積回路、記録再生装置、伝送送受信装置 |
JP2001292051A (ja) * | 2000-01-31 | 2001-10-19 | Matsushita Electric Ind Co Ltd | トランスコンダクタおよびフィルタ回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2002111445A (ja) | 2002-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Rasekh et al. | Design of low-power low-area tunable active RC filters | |
TWI448083B (zh) | 環振盪器中的延遲單元及相關方法 | |
US6060935A (en) | Continuous time capacitor-tuner integrator | |
US6111445A (en) | Phase interpolator with noise immunity | |
US5880634A (en) | Wide band-width operational amplifier | |
US7034606B2 (en) | VGA-CTF combination cell for 10 Gb/s serial data receivers | |
JP3361021B2 (ja) | フィルタ回路 | |
US7733169B2 (en) | Slew rate and settling time improvement circuitry and method for 3-stage amplifier | |
US5345190A (en) | Modular low voltage filter with common mode feedback | |
WO2002013377A2 (en) | A switched-capacitor, common-mode feedback circuit for a differential amplifier without tail current | |
US8487693B2 (en) | Self calibrated, broadband, tunable, active oscillator with unity gain cells for multi-standard and/or multiband channel selection | |
JPH04249411A (ja) | 高性能演算増幅器と増幅方法 | |
JP4597341B2 (ja) | gm−Cフィルタ | |
JP3115741B2 (ja) | 改良された線型性を持つ相互コンダクタンスセル | |
US5744385A (en) | Compensation technique for parasitic capacitance | |
JPH04264806A (ja) | 演算増幅器およびこれを安定化する方法 | |
JPH04330817A (ja) | 集積フィルタ回路 | |
JP4485016B2 (ja) | フィルタ回路 | |
JP4907395B2 (ja) | 可変利得増幅回路 | |
JPH1075135A (ja) | BiCMOSトランスコンダクタ差動段および2番目の通過帯域フィルタ | |
Leung et al. | 10-MHz 60-dB dynamic-range 6-dB variable gain amplifier | |
Bula et al. | Practical considerations for the design of fully differential OTAs with SC-CMFB | |
JP5456896B2 (ja) | スイッチング増幅器回路構成およびスイッチング増幅の方法 | |
Pennisi et al. | High-CMRR current amplifier architecture and its CMOS implementation | |
JPH10335958A (ja) | トランスコンダクタンス可変方法及びその回路、並びにそれを用いる可変帯域フィルター及び可変利得増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070402 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100723 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100921 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100922 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |