JP3361021B2 - フィルタ回路 - Google Patents
フィルタ回路Info
- Publication number
- JP3361021B2 JP3361021B2 JP33563696A JP33563696A JP3361021B2 JP 3361021 B2 JP3361021 B2 JP 3361021B2 JP 33563696 A JP33563696 A JP 33563696A JP 33563696 A JP33563696 A JP 33563696A JP 3361021 B2 JP3361021 B2 JP 3361021B2
- Authority
- JP
- Japan
- Prior art keywords
- differential
- transconductance
- circuit
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 38
- 230000005669 field effect Effects 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 8
- 230000000694 effects Effects 0.000 claims description 4
- 230000005684 electric field Effects 0.000 claims 2
- 241000282376 Panthera tigris Species 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
- H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/46—Filters
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、ＭＯＳ型半導体
集積回路においてアナログ信号処理を行う場合の基本と
なるフィルタ回路に関する。
集積回路においてアナログ信号処理を行う場合の基本と
なるフィルタ回路に関する。
【０００２】
【従来の技術】近年、デジタル機器の増大とデジタル信
号処理技術の進歩によって、デジタル信号処理に適した
ＣＭＯＳ集積回路が半導体市場の大部分を占めるように
なってきている。
号処理技術の進歩によって、デジタル信号処理に適した
ＣＭＯＳ集積回路が半導体市場の大部分を占めるように
なってきている。
【０００３】ところが、映像や音声信号は入出力がアナ
ログであるためアナログで処理する方が簡単であった
り、デジタルで処理するにしてもＡ／Ｄ、Ｄ／Ａ変換や
その前後のフィルタ処理およびクロック発生のための発
振器などにアナログ回路が必要である。アナログ回路に
はバイポーラが向いており、ＣＭＯＳはアナログスイッ
チやサンプルホールドなどの一部の回路を除いては不向
きとされてきた。
ログであるためアナログで処理する方が簡単であった
り、デジタルで処理するにしてもＡ／Ｄ、Ｄ／Ａ変換や
その前後のフィルタ処理およびクロック発生のための発
振器などにアナログ回路が必要である。アナログ回路に
はバイポーラが向いており、ＣＭＯＳはアナログスイッ
チやサンプルホールドなどの一部の回路を除いては不向
きとされてきた。
【０００４】しかし、バイポーラやＢｉＣＭＯＳのプロ
セスはややコスト高になる上、ＣＭＯＳでのデジタルア
ナログ混載による１チップ化という要求が強く、ＣＭＯ
Ｓでアナログ信号処理を行うための回路開発が盛んにな
ってきている。
セスはややコスト高になる上、ＣＭＯＳでのデジタルア
ナログ混載による１チップ化という要求が強く、ＣＭＯ
Ｓでアナログ信号処理を行うための回路開発が盛んにな
ってきている。
【０００５】アナログ信号処理で使用頻度が高く、トー
タル性能に大きな影響を及ぼす重要な機能として「アク
ティブフィルタ」がある。従来、ＣＭＯＳアナログでの
アクティブフィルタというと、スイッチトキャパシタフ
ィルタ（ＳＣＦ）やサンプルデータフィルタなどの離散
時間処理によるフィルタが中心であった。これらはクロ
ックにより正確に周波数特性が決まり、製造工程起因す
る素子ばらつきの影響をほとんど受けないため精度が高
いという長所持つ反面、 １．折り返しが存在するため前後に連続時間のフィルタ
が必要である。 ２．オペアンプやサンプルホールド（Ｓ／Ｈ）に扱う周
波数の何倍もの帯域が必要なため、ビデオ帯域以上の高
周波のフィルタには使えない。 ３．回路規模が大きく、経済的でない。 という欠点を持ち、高い周波数まで使える簡単で安いフ
ィルタは作れない。これは離散時間フィルタであるがゆ
えの問題であり解決が困難である。最近では、性能の良
い連続時間のＣＭＯＳフィルタを開発する試みが始まっ
てきた。
タル性能に大きな影響を及ぼす重要な機能として「アク
ティブフィルタ」がある。従来、ＣＭＯＳアナログでの
アクティブフィルタというと、スイッチトキャパシタフ
ィルタ（ＳＣＦ）やサンプルデータフィルタなどの離散
時間処理によるフィルタが中心であった。これらはクロ
ックにより正確に周波数特性が決まり、製造工程起因す
る素子ばらつきの影響をほとんど受けないため精度が高
いという長所持つ反面、 １．折り返しが存在するため前後に連続時間のフィルタ
が必要である。 ２．オペアンプやサンプルホールド（Ｓ／Ｈ）に扱う周
波数の何倍もの帯域が必要なため、ビデオ帯域以上の高
周波のフィルタには使えない。 ３．回路規模が大きく、経済的でない。 という欠点を持ち、高い周波数まで使える簡単で安いフ
ィルタは作れない。これは離散時間フィルタであるがゆ
えの問題であり解決が困難である。最近では、性能の良
い連続時間のＣＭＯＳフィルタを開発する試みが始まっ
てきた。
【０００６】連続時間のフィルタで最もポピュラーなも
のとしては、トランスコンダクタンス回路（Ｇｍ）回路
とコンデンサとで構成する積分回路を２個組み合せた
「バイカッド回路」という２次のフィルタを多段接続し
て所望のフィルタ特性を得る、という手法が用いられ
る。バイポーラでは抵抗やゲインセルを使ってトランス
コンダクタンス（電圧−電流変換特性）を線形化してい
る。しかし、ＣＭＯＳでは素子のｇｍ（トランスコンダ
クタンス）値が小さいため、同じ手法を使うと巨大なサ
イズの素子が多く必要となり、経済性が著しく悪い。そ
こで、ソースを直結した差動ペアトランジスタで電圧電
流変換してトランスコンダクタンス特性を得る。
のとしては、トランスコンダクタンス回路（Ｇｍ）回路
とコンデンサとで構成する積分回路を２個組み合せた
「バイカッド回路」という２次のフィルタを多段接続し
て所望のフィルタ特性を得る、という手法が用いられ
る。バイポーラでは抵抗やゲインセルを使ってトランス
コンダクタンス（電圧−電流変換特性）を線形化してい
る。しかし、ＣＭＯＳでは素子のｇｍ（トランスコンダ
クタンス）値が小さいため、同じ手法を使うと巨大なサ
イズの素子が多く必要となり、経済性が著しく悪い。そ
こで、ソースを直結した差動ペアトランジスタで電圧電
流変換してトランスコンダクタンス特性を得る。
【０００７】ところが、ＭＯＳトランジスタのソース電
圧対ドレイン電流の特性は２乗特性であり、コンデンサ
の電流対電圧の積分特性はリニアであり、積分出力をシ
ングルで取り出すと大きな２次ひずみが発生する。そこ
で、入力・出力ともに完全な差動信号で扱って２次ひず
み分をキャンセルする必要がある。このような全差動処
理では通常そのままでは出力のＤＣ電圧が定まらないの
で、ＤＣ（動作点）を定めるバイアス回路が別に必要に
なる。このため、一般的には、出力のＤＣ電圧を検出し
てトランスコンダクタンス回路回路の入力部のバイアス
に直流帰還をかける、という方法がとられる。これを直
流フィードバック（またはコモンモードフィードバック
など）と呼ぶこととする。
圧対ドレイン電流の特性は２乗特性であり、コンデンサ
の電流対電圧の積分特性はリニアであり、積分出力をシ
ングルで取り出すと大きな２次ひずみが発生する。そこ
で、入力・出力ともに完全な差動信号で扱って２次ひず
み分をキャンセルする必要がある。このような全差動処
理では通常そのままでは出力のＤＣ電圧が定まらないの
で、ＤＣ（動作点）を定めるバイアス回路が別に必要に
なる。このため、一般的には、出力のＤＣ電圧を検出し
てトランスコンダクタンス回路回路の入力部のバイアス
に直流帰還をかける、という方法がとられる。これを直
流フィードバック（またはコモンモードフィードバック
など）と呼ぶこととする。
【０００８】このような直流フィードバックを備えた全
差動型バイカッド回路の従来例を図６に示す。この回路
は２段の積分回路からなり、各段は出力端が共通の２つ
のトランスコンダクタンス回路回路と出力端に接続され
たコンデンサから成る。各段のトランスコンダクタンス
回路回路Ｇｍ１＋，Ｇｍ２＋は、シングル構成における
＋入力に相当し、下のトランスコンダクタンス回路Ｇｍ
１−，Ｇｍ２−は、シングル構成における−入力（フィ
ードバック入力）に相当する。
差動型バイカッド回路の従来例を図６に示す。この回路
は２段の積分回路からなり、各段は出力端が共通の２つ
のトランスコンダクタンス回路回路と出力端に接続され
たコンデンサから成る。各段のトランスコンダクタンス
回路回路Ｇｍ１＋，Ｇｍ２＋は、シングル構成における
＋入力に相当し、下のトランスコンダクタンス回路Ｇｍ
１−，Ｇｍ２−は、シングル構成における−入力（フィ
ードバック入力）に相当する。
【０００９】このように、２段の積分回路を縦続接続し
てＬＰＦなどを形成する。直流フィードバック１と２
は、各積分回路毎にその出力をモニタして各段の出力端
のバイアス電流を制御することにより、出力のＤＣ電圧
がある設定電圧になるようにしている。信号の入力位置
や出力信号の取り出し位置を変えることによって、ＬＰ
Ｆ以外にもＢＰＦやＨＰＦを作ることができる。
てＬＰＦなどを形成する。直流フィードバック１と２
は、各積分回路毎にその出力をモニタして各段の出力端
のバイアス電流を制御することにより、出力のＤＣ電圧
がある設定電圧になるようにしている。信号の入力位置
や出力信号の取り出し位置を変えることによって、ＬＰ
Ｆ以外にもＢＰＦやＨＰＦを作ることができる。
【００１０】図６のフィルタを構成する各段の積分回路
を、ＣＭＯＳプロセスで実現する具体的回路の一例を図
７に示す。トランスコンダクタンス特性を実現するトラ
ンスコンダクタンス回路は、ソース結合の差動ペアを用
いる。トランスコンダクタンス回路Ｇｍ１＋、Ｇｍ２＋
に相当する部分がＭ１とＭ２とＩ１で構成する差動回路
であり、トランスコンダクタンス回路Ｇｍ１−，Ｇｍ２
−に相当する部分がＭ３とＭ４とＩ２で構成する差動回
路である。これらの電流出力は、出力点で加算する。Ｇ
ＮＤに繋がる２つの電流源でバイアスすることにより出
力を差動で取り出している。この電流源はそれぞれ、差
動入力部のバイアス電流Ｉ１とＩ２に対し、正確に（Ｉ
１＋Ｉ２）／２の関係になってなければならない。この
関係がわずかでも狂うと、各段の出力端のＤＣインピー
ダンスが非常に高いため、上下の電流源のアンバランス
により出力のＤＣ電圧は大きく狂い、不安定で定まらな
くなる。
を、ＣＭＯＳプロセスで実現する具体的回路の一例を図
７に示す。トランスコンダクタンス特性を実現するトラ
ンスコンダクタンス回路は、ソース結合の差動ペアを用
いる。トランスコンダクタンス回路Ｇｍ１＋、Ｇｍ２＋
に相当する部分がＭ１とＭ２とＩ１で構成する差動回路
であり、トランスコンダクタンス回路Ｇｍ１−，Ｇｍ２
−に相当する部分がＭ３とＭ４とＩ２で構成する差動回
路である。これらの電流出力は、出力点で加算する。Ｇ
ＮＤに繋がる２つの電流源でバイアスすることにより出
力を差動で取り出している。この電流源はそれぞれ、差
動入力部のバイアス電流Ｉ１とＩ２に対し、正確に（Ｉ
１＋Ｉ２）／２の関係になってなければならない。この
関係がわずかでも狂うと、各段の出力端のＤＣインピー
ダンスが非常に高いため、上下の電流源のアンバランス
により出力のＤＣ電圧は大きく狂い、不安定で定まらな
くなる。
【００１１】「直流フィードバック」はこのための対策
回路であり、出力のＤＣ電位をある値に固定し、安定さ
せるためのものである。図７の出力端に一端がつながっ
た抵抗同士の他端をつなぎ、これと目標電圧Ｖｒｅｆを
オペアンプで比較する。出力信号が完全差動信号で２つ
の抵抗値が等しい場合、その中点には出力信号のＤＣ電
位が取り出せる。これとＶｒｅｆを比較し、高い場合は
電流源の電流が増えるように制御し、出力の同相電圧を
下げる。逆にＶｒｅｆより低い場合は電流源の電流が減
るように制御し、出力の同相電圧を上げる。
回路であり、出力のＤＣ電位をある値に固定し、安定さ
せるためのものである。図７の出力端に一端がつながっ
た抵抗同士の他端をつなぎ、これと目標電圧Ｖｒｅｆを
オペアンプで比較する。出力信号が完全差動信号で２つ
の抵抗値が等しい場合、その中点には出力信号のＤＣ電
位が取り出せる。これとＶｒｅｆを比較し、高い場合は
電流源の電流が増えるように制御し、出力の同相電圧を
下げる。逆にＶｒｅｆより低い場合は電流源の電流が減
るように制御し、出力の同相電圧を上げる。
【００１２】このようにして出力信号の同相電位がＶｒ
ｅｆと等しい電圧になるように制御する。この回路はフ
ィルタを構成する各段の差動出力のＤＣ電圧がそれぞれ
Ｖｒｅｆになるようにバイアスするものであるが、素子
数増加を招く。オペアンプ自身でもかなりの素子数が必
要なのに加えて、中点電圧を検出する抵抗の存在が高イ
ンピーダンスの積分出力端に影響しないように、図示し
たようなバッファを設けたりすることが必要なためであ
る。しかも、この直流フィードバック回路は各積分回路
毎に必要なため、フィルタ全体ではかなりの占有面積を
占めることになる。
ｅｆと等しい電圧になるように制御する。この回路はフ
ィルタを構成する各段の差動出力のＤＣ電圧がそれぞれ
Ｖｒｅｆになるようにバイアスするものであるが、素子
数増加を招く。オペアンプ自身でもかなりの素子数が必
要なのに加えて、中点電圧を検出する抵抗の存在が高イ
ンピーダンスの積分出力端に影響しないように、図示し
たようなバッファを設けたりすることが必要なためであ
る。しかも、この直流フィードバック回路は各積分回路
毎に必要なため、フィルタ全体ではかなりの占有面積を
占めることになる。
【００１３】例えば図７の回路で、積分回路の本質的な
部分である左側の点線内が、ＭＯＳトランジスタ４個と
電流源４個とコンデンサ１個で、せいぜい１０〜１５素
子程度なのに対して、バイアス設定のための直流フィー
ドバック回路は、２０〜３０素子程度にもおよび、２／
３を占める。フィルタは積分回路を次数分組み合わせて
設計するだけなので、フィルタ全体でもそのまま直流フ
ィードバックが約２／３を占めることになる。このよう
に、直流フィードバックを使わざるを得ないことが全差
動型フィルタのコストアップを招き、安価なフィルタ回
路の実現を妨げていた。
部分である左側の点線内が、ＭＯＳトランジスタ４個と
電流源４個とコンデンサ１個で、せいぜい１０〜１５素
子程度なのに対して、バイアス設定のための直流フィー
ドバック回路は、２０〜３０素子程度にもおよび、２／
３を占める。フィルタは積分回路を次数分組み合わせて
設計するだけなので、フィルタ全体でもそのまま直流フ
ィードバックが約２／３を占めることになる。このよう
に、直流フィードバックを使わざるを得ないことが全差
動型フィルタのコストアップを招き、安価なフィルタ回
路の実現を妨げていた。
【００１４】
【発明が解決しようとする課題】上記したように、トラ
ンスコンダクタンス回路とコンデンサとで構成する積分
回路を用いた連続時間フィルタをＣＭＯＳで実現するに
は、全差動型にして原理的に発生しやすい２次ひずみを
取り除くことが不可欠であるが、その場合出力のＤＣバ
イアス設定のため、各積分回路毎にＤＣフィードバック
が必要となる。この回路はかなりの素子数を必要とする
ため、全体の回路規模を著しく増大させることになり、
コストアップを招いていた。
ンスコンダクタンス回路とコンデンサとで構成する積分
回路を用いた連続時間フィルタをＣＭＯＳで実現するに
は、全差動型にして原理的に発生しやすい２次ひずみを
取り除くことが不可欠であるが、その場合出力のＤＣバ
イアス設定のため、各積分回路毎にＤＣフィードバック
が必要となる。この回路はかなりの素子数を必要とする
ため、全体の回路規模を著しく増大させることになり、
コストアップを招いていた。
【００１５】この発明の目的は、ＤＣフィードバックを
必要としない全差動型のフィルタ回路を提供することに
ある。
必要としない全差動型のフィルタ回路を提供することに
ある。
【００１６】
【課題を解決するための手段】上記目的を達成するため
この発明においては、１対の差動入力端子と１対の差動
出力端子を持ち、同相入力電圧に対しては高い反転ゲイ
ンを有し差動入力電圧に対してはあるトランスコンダク
タンスで電流出力するトランスコンダクタンス回路と、
１対の差動入力端子と１対の差動出力端子を持ち、差動
入力に対してはあるゲインで出力し同相入力に対しては
前記ゲインと同程度の反転ゲインを有する定ゲインアン
プと、前記トランスコンダクタンス回路の差動出力端子
に接続される電流源と、前記トランスコンダクタンス回
路の差動出力端子に接続されるコンデンサとを構成要素
とし、このうち少なくとも前記トランスコンダクタンス
回路と前記コンデンサと前記電流源は複数個を使用し、
これらを任意に組み合わせて相互に結線することによ
り、全差動型フィルタを構成する。
この発明においては、１対の差動入力端子と１対の差動
出力端子を持ち、同相入力電圧に対しては高い反転ゲイ
ンを有し差動入力電圧に対してはあるトランスコンダク
タンスで電流出力するトランスコンダクタンス回路と、
１対の差動入力端子と１対の差動出力端子を持ち、差動
入力に対してはあるゲインで出力し同相入力に対しては
前記ゲインと同程度の反転ゲインを有する定ゲインアン
プと、前記トランスコンダクタンス回路の差動出力端子
に接続される電流源と、前記トランスコンダクタンス回
路の差動出力端子に接続されるコンデンサとを構成要素
とし、このうち少なくとも前記トランスコンダクタンス
回路と前記コンデンサと前記電流源は複数個を使用し、
これらを任意に組み合わせて相互に結線することによ
り、全差動型フィルタを構成する。
【００１７】上記したフィルタを構成する前記トランス
コンダクタンス回路と前記定ゲインアンプを電界効果ト
ランジスタで構成し、前記電流源のすべてを一定の電流
比を保ちながらその電流値を一括して制御することによ
り、フィルタの周波数特性を比例制御することができ
る。
コンダクタンス回路と前記定ゲインアンプを電界効果ト
ランジスタで構成し、前記電流源のすべてを一定の電流
比を保ちながらその電流値を一括して制御することによ
り、フィルタの周波数特性を比例制御することができ
る。
【００１８】
【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面を参照しながら詳細に説明する。図１は、こ
の発明の第１の実施の形態について説明するための回路
構成図である。この実施の形態は、２組のトランスコン
ダクタンス回路Ｇｍ１＋，Ｇｍ１−およびＧｍ２＋，Ｇ
ｍ２−とゲインアンプＧＡとそれに積分コンデンサによ
りＬＰＦを示している。
いて、図面を参照しながら詳細に説明する。図１は、こ
の発明の第１の実施の形態について説明するための回路
構成図である。この実施の形態は、２組のトランスコン
ダクタンス回路Ｇｍ１＋，Ｇｍ１−およびＧｍ２＋，Ｇ
ｍ２−とゲインアンプＧＡとそれに積分コンデンサによ
りＬＰＦを示している。
【００１９】入力Ｖｉｎをトランスコンダクタ回路Ｇｍ
１＋の正負入力に接続する。トランスコンダクタ回路Ｇ
ｍ１＋の正出力は、トランスコンダクタ回路Ｇｍ１−の
正出力に接続するとともにゲイン係数Ｋが１の定ゲイン
アンプＧＡの正入力および並列接続された積分コンデン
サＣ１と電流源Ｉ１を介して基準電位点に接続する。ト
ランスコンダクタンス回路Ｇｍ１＋の負出力は、トラン
スコンダクタンス回路Ｇｍ１−の負出力を共通に接続す
るとともに定ゲインアンプＧＡの負入力および並列接続
された積分コンデンサＣ１と電流源Ｉ２を介して基準電
位点に接続する。定ゲインアンプＧＡの正出力は、トラ
ンスコンダクタンス回路Ｇｍ２＋の正入力に接続し、負
出力は、トランスコンダクタンス回路Ｇｍ２＋の負入力
に接続する。
１＋の正負入力に接続する。トランスコンダクタ回路Ｇ
ｍ１＋の正出力は、トランスコンダクタ回路Ｇｍ１−の
正出力に接続するとともにゲイン係数Ｋが１の定ゲイン
アンプＧＡの正入力および並列接続された積分コンデン
サＣ１と電流源Ｉ１を介して基準電位点に接続する。ト
ランスコンダクタンス回路Ｇｍ１＋の負出力は、トラン
スコンダクタンス回路Ｇｍ１−の負出力を共通に接続す
るとともに定ゲインアンプＧＡの負入力および並列接続
された積分コンデンサＣ１と電流源Ｉ２を介して基準電
位点に接続する。定ゲインアンプＧＡの正出力は、トラ
ンスコンダクタンス回路Ｇｍ２＋の正入力に接続し、負
出力は、トランスコンダクタンス回路Ｇｍ２＋の負入力
に接続する。
【００２０】トランスコンダクタンス回路Ｇｍ２＋の正
出力は、トランスコンダクタンス回路Ｇｍ２−の正出力
に接続するとともに電流源Ｉ３を介して基準電位点に接
続し、負出力は、トランスコンダクタンス回路Ｇｍ２−
の負出力に接続するとともに電流源Ｉ４を介して基準電
位点に接続する。トランスコンダクタンス回路Ｇｍ２＋
の正負出力には、積分コンデンサＣ２の両端を接続する
とともに、出力Ｖｏｕｔに接続する。トランスコンダク
タンス回路Ｇｍ２＋の正出力は、トランスコンダクタン
ス回路Ｇｍ１−，Ｇｍ２−の負入力にそれぞれ接続し、
トランスコンダクタンス回路Ｇｍ２＋の負出力は、トラ
ンスコンダクタンス回路Ｇｍ１−，Ｇｍ２−の正入力に
それぞれ接続する。
出力は、トランスコンダクタンス回路Ｇｍ２−の正出力
に接続するとともに電流源Ｉ３を介して基準電位点に接
続し、負出力は、トランスコンダクタンス回路Ｇｍ２−
の負出力に接続するとともに電流源Ｉ４を介して基準電
位点に接続する。トランスコンダクタンス回路Ｇｍ２＋
の正負出力には、積分コンデンサＣ２の両端を接続する
とともに、出力Ｖｏｕｔに接続する。トランスコンダク
タンス回路Ｇｍ２＋の正出力は、トランスコンダクタン
ス回路Ｇｍ１−，Ｇｍ２−の負入力にそれぞれ接続し、
トランスコンダクタンス回路Ｇｍ２＋の負出力は、トラ
ンスコンダクタンス回路Ｇｍ１−，Ｇｍ２−の正入力に
それぞれ接続する。
【００２１】この構成の特徴は、トランスコンダクタン
ス回路Ｇｍ１＋，Ｇｍ１−，Ｇｍ２＋，Ｇｍ２−と定ゲ
インアンプＧＡの入力と出力の全てが完全差動信号であ
る全差動型回路である点と、帰還ループ上のこれら構成
要素回路の個数が３個である点である。本来のフィルタ
形成に無関係な１倍の定ゲインアンプＧＡを入れること
によって、個数を奇数の３個に増やしている。
ス回路Ｇｍ１＋，Ｇｍ１−，Ｇｍ２＋，Ｇｍ２−と定ゲ
インアンプＧＡの入力と出力の全てが完全差動信号であ
る全差動型回路である点と、帰還ループ上のこれら構成
要素回路の個数が３個である点である。本来のフィルタ
形成に無関係な１倍の定ゲインアンプＧＡを入れること
によって、個数を奇数の３個に増やしている。
【００２２】こうすることにより、各構成要素回路はあ
とで述べるように同相電圧に対しては反転して出力する
極性なので、この帰還ループは同相電圧に対し負帰還と
なり、自身でフィードバックがかかるため、専用のＤＣ
フィードバック（コモンモードフィードバック）回路を
必要としないで動作点を定めることができる。
とで述べるように同相電圧に対しては反転して出力する
極性なので、この帰還ループは同相電圧に対し負帰還と
なり、自身でフィードバックがかかるため、専用のＤＣ
フィードバック（コモンモードフィードバック）回路を
必要としないで動作点を定めることができる。
【００２３】各段は２つのトランスコンダクタンス回路
と出力端に接続された積分コンデンサとから成る。トラ
ンスコンダクタンス回路Ｇｍ１＋，Ｇｍ２＋はシングル
構成における＋入力に相当し、トランスコンダクタンス
回路Ｇｍ１−，Ｇｍ２−はシングル構成における−入力
（フィードバック入力）に相当する。各トランスコンダ
クタンス回路のｇｍ値を、 Ｇｍ１＋，Ｇｍ１−：ｇｍ１ Ｇｍ２＋，Ｇｍ２−：ｇｍ２ として、この回路の入出力間の伝達関数を求めると、
と出力端に接続された積分コンデンサとから成る。トラ
ンスコンダクタンス回路Ｇｍ１＋，Ｇｍ２＋はシングル
構成における＋入力に相当し、トランスコンダクタンス
回路Ｇｍ１−，Ｇｍ２−はシングル構成における−入力
（フィードバック入力）に相当する。各トランスコンダ
クタンス回路のｇｍ値を、 Ｇｍ１＋，Ｇｍ１−：ｇｍ１ Ｇｍ２＋，Ｇｍ２−：ｇｍ２ として、この回路の入出力間の伝達関数を求めると、
【数１】
となる。この式からも明らかなように、この実施の形態
の回路の場合、伝達関数のゼロ点は無限大周波数に２重
に存在するので２次のＬＰＦ特性となる。
の回路の場合、伝達関数のゼロ点は無限大周波数に２重
に存在するので２次のＬＰＦ特性となる。
【００２４】図１の回路の各トランスコンダクタンス回
路Ｇｍ１＋，Ｇｍ１−，Ｇｍ２＋，Ｇｍ２−は具体的に
は図２に示す回路で構成する。すなわち、各トランスコ
ンダクタンス回路Ｇｍ１＋，Ｇｍ１−，Ｇｍ２＋，Ｇｍ
２−は、ソースを直接電源に接続したソース結合の差動
ＭＯＳトランジスタＭ１，Ｍ２で構成し、ゲートには前
段の差動信号を入力する。このような２つのトランスコ
ンダクタンス回路の極性の同じドレイン端子同士を結線
し、正負の出力端子に積分コンデンサをつなぎ、この両
端子を差動出力端子とする。この両端子はそれぞれ電流
源でバイアスしておく。
路Ｇｍ１＋，Ｇｍ１−，Ｇｍ２＋，Ｇｍ２−は具体的に
は図２に示す回路で構成する。すなわち、各トランスコ
ンダクタンス回路Ｇｍ１＋，Ｇｍ１−，Ｇｍ２＋，Ｇｍ
２−は、ソースを直接電源に接続したソース結合の差動
ＭＯＳトランジスタＭ１，Ｍ２で構成し、ゲートには前
段の差動信号を入力する。このような２つのトランスコ
ンダクタンス回路の極性の同じドレイン端子同士を結線
し、正負の出力端子に積分コンデンサをつなぎ、この両
端子を差動出力端子とする。この両端子はそれぞれ電流
源でバイアスしておく。
【００２５】この回路の動作を調べるために、差動ＭＯ
ＳトランジスタＭ１とＭ２による電圧電流変換特性を計
算する。ここで入力信号は完全差動信号であることを前
提とし、両トランジスタは同じ特性でありともに飽和モ
ード領域にバイアスされていると仮定する。出力抵抗と
基板バイアス効果を無視すれば２つのトランジスタのド
レイン電流は次のように表わされる。
ＳトランジスタＭ１とＭ２による電圧電流変換特性を計
算する。ここで入力信号は完全差動信号であることを前
提とし、両トランジスタは同じ特性でありともに飽和モ
ード領域にバイアスされていると仮定する。出力抵抗と
基板バイアス効果を無視すれば２つのトランジスタのド
レイン電流は次のように表わされる。
【００２６】
Ｍ１：Ｉ１＝（ｋ１／２）（ＶＧＳ１−Ｖｔｈ１）2 … （１）
Ｍ２：Ｉ２＝（ｋ１／２）（ＶＧＳ２−Ｖｔｈ１）2 … （２）
ただし、ｋ＝μＣｏｘＷ／Ｌ＝μ（εｏｘ／ｔｏｘ）Ｗ
／Ｌで、μはデバイスでの電子移動度、εｏｘはゲート
酸化膜誘電率、ｔｏｘはゲート酸化膜圧、Ｗはゲート
幅、Ｌはゲート長である。
／Ｌで、μはデバイスでの電子移動度、εｏｘはゲート
酸化膜誘電率、ｔｏｘはゲート酸化膜圧、Ｗはゲート
幅、Ｌはゲート長である。
【００２７】差動ＭＯＳトランジスタＭ１とＭ２のドレ
イン電流の差電流を出力とすると、出力Ｉ１−Ｉ２は
（１）−（２）より、 Ｉ１−Ｉ２＝（ｋ１／２）（ＶＧＳ１＋ＶＧＳ２−２Ｖｔｈ１）（ＶＧＳ１ −ＶＧＳ２） ＝（ｋ１／２）（ＶＧＳ１＋ＶＧＳ２−２Ｖｔｈ１）Ｖｉｎ となる。入力信号の電源に対する直流電圧をＶｂとする
と、入力は完全差動信号であり、差動ＭＯＳトランジス
タＭ１とＭ２のソース端子が電源に接続されていて固定
だから、ＶＧＳ１＋ＶＧＳ２＝２Ｖｂということにな
る。従って、 Ｉ１−Ｉ２＝ｋ１（ＶＢ−Ｖｔｈ１）Ｖｉｎ … （３） となり、この回路の差動入力電圧から差動出力電流まで
のトランスコンダクタンスＧｍは、 Ｇｍ＝Ｉｏｕｔ／Ｖｉｎ＝（Ｉ１−Ｉ２）／Ｖｉｎ ＝ｋ１（ＶＢ−Ｖｔｈ１） … （４） と表わすことができる。（４）式は入力信号Ｖｉｎに依
存した項を含まず、２次ひずみの原因となる「Ｖｉｎ
２」の項も含まない。素子ペア（Ｍ１＝Ｍ２）が完全に
とれていれば、Ｇｍは理想的には主に素子のＷ／Ｌ比で
決まる。従って、出力を差動で取り出す限りにおいて
は、トランスコンダクタンス値は入力に依存することな
く一定である。また、Ｖｔｈ１のばらつきは入力のバイ
アス電圧Ｖｂを調整することによって調整でき、さらに
ＶｂによってＧｍ値を積極的に変えることもできること
が（４）式からわかる。
イン電流の差電流を出力とすると、出力Ｉ１−Ｉ２は
（１）−（２）より、 Ｉ１−Ｉ２＝（ｋ１／２）（ＶＧＳ１＋ＶＧＳ２−２Ｖｔｈ１）（ＶＧＳ１ −ＶＧＳ２） ＝（ｋ１／２）（ＶＧＳ１＋ＶＧＳ２−２Ｖｔｈ１）Ｖｉｎ となる。入力信号の電源に対する直流電圧をＶｂとする
と、入力は完全差動信号であり、差動ＭＯＳトランジス
タＭ１とＭ２のソース端子が電源に接続されていて固定
だから、ＶＧＳ１＋ＶＧＳ２＝２Ｖｂということにな
る。従って、 Ｉ１−Ｉ２＝ｋ１（ＶＢ−Ｖｔｈ１）Ｖｉｎ … （３） となり、この回路の差動入力電圧から差動出力電流まで
のトランスコンダクタンスＧｍは、 Ｇｍ＝Ｉｏｕｔ／Ｖｉｎ＝（Ｉ１−Ｉ２）／Ｖｉｎ ＝ｋ１（ＶＢ−Ｖｔｈ１） … （４） と表わすことができる。（４）式は入力信号Ｖｉｎに依
存した項を含まず、２次ひずみの原因となる「Ｖｉｎ
２」の項も含まない。素子ペア（Ｍ１＝Ｍ２）が完全に
とれていれば、Ｇｍは理想的には主に素子のＷ／Ｌ比で
決まる。従って、出力を差動で取り出す限りにおいて
は、トランスコンダクタンス値は入力に依存することな
く一定である。また、Ｖｔｈ１のばらつきは入力のバイ
アス電圧Ｖｂを調整することによって調整でき、さらに
ＶｂによってＧｍ値を積極的に変えることもできること
が（４）式からわかる。
【００２８】このように、トランスコンダクタンス回路
としてソース接地型の全差動動作にすることによって、
ＣＭＯＳアナログ回路で発生しやすい２次ひずみ問題を
解決し、線形性のよいトランスコンダクタンス特性を得
ることができる。さらには差動のソース接続点に電流源
を置く必要がないため、その電圧分だけ電源電圧を有効
に使うことができ、低電圧化に向くという利点もある。
としてソース接地型の全差動動作にすることによって、
ＣＭＯＳアナログ回路で発生しやすい２次ひずみ問題を
解決し、線形性のよいトランスコンダクタンス特性を得
ることができる。さらには差動のソース接続点に電流源
を置く必要がないため、その電圧分だけ電源電圧を有効
に使うことができ、低電圧化に向くという利点もある。
【００２９】なお、図２の回路はＰＭＯＳを差動トラン
ジスタに用いた例で示したが、電源とＧＮＤを逆にして
ＮＭＯＳを差動トランジスタに用いても全く同じように
積分回路が構成でき、同じ効果を得ることができる。
ジスタに用いた例で示したが、電源とＧＮＤを逆にして
ＮＭＯＳを差動トランジスタに用いても全く同じように
積分回路が構成でき、同じ効果を得ることができる。
【００３０】ここで、図１の回路の定ゲインアンプＧＡ
のＫ＝１とした具体的な回路は図３に示すものである。
すなわち、図２のトランスコンダクタンス回路を構成す
る差動ＭＯＳトランジスタＭ１とＭ２の負荷としてＭＯ
ＳトランジスタＭ３とＭ４を接続したものである。ＭＯ
ＳトランジスタＭ１，Ｍ２のゲートには前段の差動信号
を入力する。この場合も先の計算と同様の前提条件で差
動ＭＯＳトランジスタＭ１とＭ２による電圧電流変換特
性を計算すると、Ｍ１の動作特性は（１）式と同じにな
り、Ｍ２の動作特性は（２）式と同じになる。同様にＭ
３とＭ４の動作特性（ドレイン電流）は次のように表わ
される。
のＫ＝１とした具体的な回路は図３に示すものである。
すなわち、図２のトランスコンダクタンス回路を構成す
る差動ＭＯＳトランジスタＭ１とＭ２の負荷としてＭＯ
ＳトランジスタＭ３とＭ４を接続したものである。ＭＯ
ＳトランジスタＭ１，Ｍ２のゲートには前段の差動信号
を入力する。この場合も先の計算と同様の前提条件で差
動ＭＯＳトランジスタＭ１とＭ２による電圧電流変換特
性を計算すると、Ｍ１の動作特性は（１）式と同じにな
り、Ｍ２の動作特性は（２）式と同じになる。同様にＭ
３とＭ４の動作特性（ドレイン電流）は次のように表わ
される。
【００３１】
Ｍ３：Ｉ１＝（ｋ２／２）（ＶＧＳ３−Ｖｔｈ２）2 … （５）
Ｍ４：Ｉ２＝（ｋ２／２）（ＶＧＳ４−Ｖｔｈ２）2 … （６）
以上の式（１），（２），（５），（６）を連立して解
くと、差動入力電圧から差動出力電圧までのゲインは、
くと、差動入力電圧から差動出力電圧までのゲインは、
【数２】
として求めることができる。これによると素子のペアマ
ッチング（Ｍ１＝Ｍ２，Ｍ３＝Ｍ４）が完全にとれてい
れば、ゲインは理想的には素子の物理的形状Ｗ／Ｌ比だ
けで決まることになり、差動信号に対しては原理的にひ
ずみのない一定ゲインのアンプとなる。一方、同相信号
を考えるとソース接地アンプなので、ゲインは差動信号
に対するゲインと同程度であるが位相は反転する。差動
信号に対しては、次段との接続の仕方で正相にも逆相に
もなるが、同相信号に対しては必ず逆相の反転アンプと
なる。図１の回路ではこのアンプの前後で同相信号が反
転する。
ッチング（Ｍ１＝Ｍ２，Ｍ３＝Ｍ４）が完全にとれてい
れば、ゲインは理想的には素子の物理的形状Ｗ／Ｌ比だ
けで決まることになり、差動信号に対しては原理的にひ
ずみのない一定ゲインのアンプとなる。一方、同相信号
を考えるとソース接地アンプなので、ゲインは差動信号
に対するゲインと同程度であるが位相は反転する。差動
信号に対しては、次段との接続の仕方で正相にも逆相に
もなるが、同相信号に対しては必ず逆相の反転アンプと
なる。図１の回路ではこのアンプの前後で同相信号が反
転する。
【００３２】図２のトランスコンダクタンス回路はソー
スを直接接地点に接続しており、一般的な差動回路のよ
うにソースを電流源に繋いでバイアスしていないので、
入力信号の同相成分の除去ができないという点がある。
実はこれを逆に利用することによって図１のフィルタ回
路で専用のＤＣフィードバック回路を設けることを不要
にしている。
スを直接接地点に接続しており、一般的な差動回路のよ
うにソースを電流源に繋いでバイアスしていないので、
入力信号の同相成分の除去ができないという点がある。
実はこれを逆に利用することによって図１のフィルタ回
路で専用のＤＣフィードバック回路を設けることを不要
にしている。
【００３３】つまり、ＭＯＳトランジスタＭ１とＭ２で
構成する差動回路は、それぞれのソースが電源で固定さ
れているため、入出力間で同相電圧に対して高い反転ゲ
インを持つ。すなわち、入力であるゲート電圧がともに
上がれば、出力のドレイン電圧はともに大きく下がる。
逆に、入力であるゲート電圧がともに下がれば、出力の
ドレイン電圧はともに大きく上昇する。さらに、図３の
定ゲインアンプもすでに述べたように同相電圧に対して
反転ゲインを持つ。
構成する差動回路は、それぞれのソースが電源で固定さ
れているため、入出力間で同相電圧に対して高い反転ゲ
インを持つ。すなわち、入力であるゲート電圧がともに
上がれば、出力のドレイン電圧はともに大きく下がる。
逆に、入力であるゲート電圧がともに下がれば、出力の
ドレイン電圧はともに大きく上昇する。さらに、図３の
定ゲインアンプもすでに述べたように同相電圧に対して
反転ゲインを持つ。
【００３４】そこで図１の回路を同相電圧の伝達という
観点で見ると次のようになる。この回路の帰還ループと
しては、Ｇｍ２＋→Ｇｍ１−→１→Ｇｍ２＋という経路
で戻るループがある。このループの同相電圧の伝達を考
えると、各構成要素回路で計３回反転して元に戻るので
ループとしては負帰還になる。すなわち各構成要素回路
の出力電圧はその電圧がＧＮＤ側にあるバイアス電流源
の電流値で決まるような電圧に落ち着くように動作をす
る。例えば、各トランスコンダクタンス回路を構成する
ＭＯＳトランジスタの形状が全て等しく、これをバイア
スしているＧＮＤ側のバイアス電流値が全て等しいとす
ると、各段の出力電圧は全て等しくなるように動作す
る。この電圧はＩ１，Ｉ２が各電流源の半分の電流値で
あるとして、これを前記（１）、（２）に代入して求め
たＶGSの値に等しくなる。ただし、入力だけはあらかじ
めこの収束電圧を予想してそれに近い同相電圧を入力Ｖ
ｉｎに与えておく必要がある。このようにすれば、各電
界効果トランジスタはドレイン側の電流源で決まる電流
値に自己バイアスされることになり、専用のＤＣフィー
ドバック回路を必要としない。
観点で見ると次のようになる。この回路の帰還ループと
しては、Ｇｍ２＋→Ｇｍ１−→１→Ｇｍ２＋という経路
で戻るループがある。このループの同相電圧の伝達を考
えると、各構成要素回路で計３回反転して元に戻るので
ループとしては負帰還になる。すなわち各構成要素回路
の出力電圧はその電圧がＧＮＤ側にあるバイアス電流源
の電流値で決まるような電圧に落ち着くように動作をす
る。例えば、各トランスコンダクタンス回路を構成する
ＭＯＳトランジスタの形状が全て等しく、これをバイア
スしているＧＮＤ側のバイアス電流値が全て等しいとす
ると、各段の出力電圧は全て等しくなるように動作す
る。この電圧はＩ１，Ｉ２が各電流源の半分の電流値で
あるとして、これを前記（１）、（２）に代入して求め
たＶGSの値に等しくなる。ただし、入力だけはあらかじ
めこの収束電圧を予想してそれに近い同相電圧を入力Ｖ
ｉｎに与えておく必要がある。このようにすれば、各電
界効果トランジスタはドレイン側の電流源で決まる電流
値に自己バイアスされることになり、専用のＤＣフィー
ドバック回路を必要としない。
【００３５】このように、この実施の形態のフィルタ回
路では、素子数を大幅に少なくすることができ、コスト
のかからないＣＭＯＳフィルタが実現できる。なお、こ
の例では２段で構成したフィルタについて述べたがさら
に段数が増やしたフィルタ回路であっても、帰還ループ
上にある定ゲインアンプの個数を調整することにより同
相電圧の伝達を必ず負帰還にできる。
路では、素子数を大幅に少なくすることができ、コスト
のかからないＣＭＯＳフィルタが実現できる。なお、こ
の例では２段で構成したフィルタについて述べたがさら
に段数が増やしたフィルタ回路であっても、帰還ループ
上にある定ゲインアンプの個数を調整することにより同
相電圧の伝達を必ず負帰還にできる。
【００３６】従って、図２のトランスコンダクタンス回
路と図３の定ゲインアンプの組み合せにより、任意の特
性のフィルタ回路が専用のＤＣフィードバックを必要と
せず、安価で規模の小さな回路で実現できる。
路と図３の定ゲインアンプの組み合せにより、任意の特
性のフィルタ回路が専用のＤＣフィードバックを必要と
せず、安価で規模の小さな回路で実現できる。
【００３７】このような同相帰還ループには発振の問題
が生じ易い。図１の回路の「Ｇｍ２＋→Ｇｍ１−→１→
Ｇｍ２＋」というループは、Ｇｍ２＋、Ｇｍ１−という
２つの高ゲイン段を持つため高域での位相回りによる発
振を防ぐための位相補償が必須となる。このため図１で
はこのためＧｍ１の対になる出力端子のコンデンサＣ１
を２つに分割してそれぞれ対ＧＮＤに接続する形式にし
て対処している。このようにすれば、トランスコンダク
タンス回路Ｇｍ１の出力端では同相電圧に対して、２Ｃ
１のコンデンサ負荷がかかるのに対し、トランスコンダ
クタンス回路Ｇｍ２の出力端では同相電圧に対してはコ
ンデンサ負荷が全くない。
が生じ易い。図１の回路の「Ｇｍ２＋→Ｇｍ１−→１→
Ｇｍ２＋」というループは、Ｇｍ２＋、Ｇｍ１−という
２つの高ゲイン段を持つため高域での位相回りによる発
振を防ぐための位相補償が必須となる。このため図１で
はこのためＧｍ１の対になる出力端子のコンデンサＣ１
を２つに分割してそれぞれ対ＧＮＤに接続する形式にし
て対処している。このようにすれば、トランスコンダク
タンス回路Ｇｍ１の出力端では同相電圧に対して、２Ｃ
１のコンデンサ負荷がかかるのに対し、トランスコンダ
クタンス回路Ｇｍ２の出力端では同相電圧に対してはコ
ンデンサ負荷が全くない。
【００３８】従って、同相の帰還ループはＧｍ１と２Ｃ
１で１つの低域の極を作るという位相補償が実現でき
る。この位相補償はフィルタ特性を形成するコンデンサ
で同相帰還ループの位相補償を兼ねるので、非常に経済
的であるという利点がある。
１で１つの低域の極を作るという位相補償が実現でき
る。この位相補償はフィルタ特性を形成するコンデンサ
で同相帰還ループの位相補償を兼ねるので、非常に経済
的であるという利点がある。
【００３９】また、各段の出力端子をバイアスしている
全電流源の電流値を比例して変えると各トランスコンダ
クタンスを構成するＭＯＳトランジスタのＶＧＳが平行
して変わる。これは（４）式のＶＢが変化することを意
味し、前述したように各トランスコンダクタンスのＧｍ
を比例制御することができる。これによりフィルタ特性
を周波数軸上で相似移動させることができ、特にＩＣの
製造工程でのばらつきに起因する時定数ばらつきの調整
に有効である。
全電流源の電流値を比例して変えると各トランスコンダ
クタンスを構成するＭＯＳトランジスタのＶＧＳが平行
して変わる。これは（４）式のＶＢが変化することを意
味し、前述したように各トランスコンダクタンスのＧｍ
を比例制御することができる。これによりフィルタ特性
を周波数軸上で相似移動させることができ、特にＩＣの
製造工程でのばらつきに起因する時定数ばらつきの調整
に有効である。
【００４０】次に、この発明の第２の実施の形態につい
て図４の回路構成図を用いて説明する。この実施の形態
は、トランスコンダクタンス回路Ｇｍ１＋を取り除くと
ともに、基準電位点に接続されていたコンデンサＣ１，
Ｃ１を入力Ｖｉｎに接続した部分の構成が図１と異な
る。
て図４の回路構成図を用いて説明する。この実施の形態
は、トランスコンダクタンス回路Ｇｍ１＋を取り除くと
ともに、基準電位点に接続されていたコンデンサＣ１，
Ｃ１を入力Ｖｉｎに接続した部分の構成が図１と異な
る。
【００４１】この場合、入力から出力へのＤＣ伝達はな
くなり、ＢＰＦ特性を示すことが容易に推測できる。同
相伝達ループは図１の実施の形態と全く同じなので、同
相の負帰還ループの作用で安定な自己バイアスを作り、
専用のＤＣフィードバック回路を必要としない点は同様
である。ただし、この実施の形態では、図１に比べ、ト
ランスコンダクタンス回路Ｇｍ１＋を除去した分だけ、
電流源Ｉ１，Ｉ２の電流値は少なくてよい。
くなり、ＢＰＦ特性を示すことが容易に推測できる。同
相伝達ループは図１の実施の形態と全く同じなので、同
相の負帰還ループの作用で安定な自己バイアスを作り、
専用のＤＣフィードバック回路を必要としない点は同様
である。ただし、この実施の形態では、図１に比べ、ト
ランスコンダクタンス回路Ｇｍ１＋を除去した分だけ、
電流源Ｉ１，Ｉ２の電流値は少なくてよい。
【００４２】図５は、この発明の第３の実施の形態につ
いて説明するための回路構成図である。この実施の形態
は、図４に示した実施の形態に対して、入力をコンデン
サＣ２，Ｃ２を介して出力Ｖｏｕｔに接続し、定ゲイン
アンプＧＡの入力端間にコンデンサＣ１２の両端を接続
した部分の構成が図４と異なる。
いて説明するための回路構成図である。この実施の形態
は、図４に示した実施の形態に対して、入力をコンデン
サＣ２，Ｃ２を介して出力Ｖｏｕｔに接続し、定ゲイン
アンプＧＡの入力端間にコンデンサＣ１２の両端を接続
した部分の構成が図４と異なる。
【００４３】このような位置からの入力した場合、伝達
関数のゼロ点はゼロ周波数に２重に存在するので２次の
ＨＰＦ特性となる。同相伝達ループは図４の実施の形態
と全く同じなので、同相の負帰還ループの作用で安定な
自己バイアスを作り、専用のＤＣフィードバック回路を
必要としない点は同様である。
関数のゼロ点はゼロ周波数に２重に存在するので２次の
ＨＰＦ特性となる。同相伝達ループは図４の実施の形態
と全く同じなので、同相の負帰還ループの作用で安定な
自己バイアスを作り、専用のＤＣフィードバック回路を
必要としない点は同様である。
【００４４】この発明では、第１〜第３の実施の形態で
説明した、３種類のフィルタ回路の主種の特性を縦続に
接続して任意の高次フィルタを作ることも可能である。
その場合、小規模で安価なフィルタ回路というこの発明
の利点をより一層、活かすことができる。
説明した、３種類のフィルタ回路の主種の特性を縦続に
接続して任意の高次フィルタを作ることも可能である。
その場合、小規模で安価なフィルタ回路というこの発明
の利点をより一層、活かすことができる。
【００４５】
【発明の効果】以上記載してきたたように、この発明に
係る連続時間フィルタ回路は、トランスコンダクタンス
回路と定ゲインアンプと電流源とコンデンサを構成要素
としてこれを組み合わせて全差動型にて構成することに
より、無ひずみのフィルタ回路をＤＣフィードバックを
必要とせず作ることができるため、高次のフィルタ回路
を小規模で安価に実現できる。
係る連続時間フィルタ回路は、トランスコンダクタンス
回路と定ゲインアンプと電流源とコンデンサを構成要素
としてこれを組み合わせて全差動型にて構成することに
より、無ひずみのフィルタ回路をＤＣフィードバックを
必要とせず作ることができるため、高次のフィルタ回路
を小規模で安価に実現できる。
【図１】この発明の第１の実施形態について説明するた
めの回路構成図。
めの回路構成図。
【図２】この発明に係るフィルタ回路に用いるトランス
コンダクタンス回路
コンダクタンス回路
【図３】この発明に係るフィルタ回路に用いる定ゲイン
アンプ
アンプ
【図４】この発明の第２の実施形態について説明するた
めの回路構成図。
めの回路構成図。
【図５】この発明の第３の実施形態について説明するた
めの回路構成図。
めの回路構成図。
【図６】従来の２次バイカッド型全差動フィルタ回路に
ついて説明するための回路構成図。
ついて説明するための回路構成図。
【図７】図６の全差動フィルタ回路を構成した場合につ
いて説明するための回路図。
いて説明するための回路図。
Ｇｍ１＋，Ｇｍ１−，Ｇｍ２＋，Ｇｍ２−…トランスコ
ンダクタンス回路、ＧＡ…定ゲインアンプ、Ｃ１，Ｃ２
…コンデンサ、Ｉ１〜Ｉ４…電流源。
ンダクタンス回路、ＧＡ…定ゲインアンプ、Ｃ１，Ｃ２
…コンデンサ、Ｉ１〜Ｉ４…電流源。
Claims (16)
- 【請求項１】 差動電圧入力と差動電流出力とを有し、
同相電圧入力に対しては極性を反転して出力する第１の
回路部と、差動電圧入力と差動電圧出力とを有し、同相
電圧入力に対しては極性を反転して出力する第２の回路
部とからなり、前記差動電圧出力または差動電流出力を
起点として一巡するループにより帰還される経路上に、
前記第１と第２の回路を挿入し、該回路を合わせた数が
奇数となる関係にして配置するとともに、前記差動電流
出力にコンデンサを接続してなることを特徴とするフィ
ルタ回路。 - 【請求項２】 前記第１の回路は、同相の入力電圧に対
しては高い反転ゲインを有し、差動入力電圧に対しては
所定のトランスコンダクタンスで電流出力するトランス
コンダクタンス回路であり、前記第２の回路は、差動入
力に対してはあるゲインで出力し、同相入力に対しては
前記ゲインと同程度の反転ゲインを有する定ゲインアン
プであることを特徴とする請求項１記載のフィルタ回
路。 - 【請求項３】 前記トランスコンダクタンス回路は、１
対の電界効果トランジスタで構成し、該トランジスタの
対のソースを共通の定電圧端子に接続し、対のゲートを
前記トランスコンダクタンス回路の入力端子対とし、対
のドレイン端子を定電流源に接続するとともにこれを出
力端子対とし、前記定ゲインアンプは、２対の電界効果
トランジスタで構成し、入力側の電界効果トランジスタ
対のソースを前記定電圧端子に共通に接続し、対のゲー
ト端子を入力端子対とし、対のドレイン端子を出力側の
電界効果トランジスタ対のソース端子にそれぞれ接続し
てこれらを出力端子対とし、出力側の電界効果トランジ
スタ対のゲート端子対とドレイン端子対をそれぞれ定電
圧端子に共通に接続したことを特徴とする請求項２記載
のフィルタ回路。 - 【請求項４】 前記トランスコンダクタンス回路の出力
端子に接続した前記電流源のすべてを一定の電流比を保
ちながらその電流値を一括して制御することにより、フ
ィルタの周波数特性を比例制御することを特徴とする請
求項３記載のフィルタ回路。 - 【請求項５】 差動入力端子および差動出力端子を有
し、同相入力電圧に対しては高い反転ゲインを有し、差
動入力電圧に対してはあるトランスコンダクタンスで電
流出力するトランスコンダクタンス回路と、差動入力端
子および差動出力端子を有し、差動入力に対してはある
ゲインで出力し同相入力に対しては前記ゲインと同程度
の反転ゲインを有する定ゲインアンプと、前記トランス
コンダクタンス回路の差動出力端子に接続される電流源
と、前記トランスコンダクタンス回路の差動出力端子に
接続されるコンデンサとの回路網により構成してなるフ
ィルタ回路において、あるノード対から出発し、前記ト
ランスコンダクタンス回路または前記定ゲインアンプの
入力から入り出力に出る手順を順番に繰り返し一巡して
元のノードに戻るループが存在し、前記回路網に存在す
るいかなるループにおいても経由するトランスコンダク
タンス回路と定ゲインアンプの総和が奇数であることを
特徴とするフィルタ回路。 - 【請求項６】 回路網に存在する全ての一巡ループは、
その経路に１個のトランスコンダクタンス回路だけしか
含まないか、２個のトランスコンダクタンス回路と１個
の定ゲインアンプを含むかのいずれかであることを特徴
とする請求項５記載のフィルタ回路。 - 【請求項７】 前記一巡ループに、２個の前記トランス
コンダクタンス回路と前記定ゲインアンプを有し、一方
のトランスコンダクタンス回路の出力に接続するコンデ
ンサは１対の出力端子間に接続し、他方のトランスコン
ダクタンス回路の出力に接続するコンデンサは少なくと
も２個を使用し、１対の出力端子のそれぞれと定電圧端
子との間に接続したことを特徴とする請求項６記載のフ
ィルタ回路。 - 【請求項８】 入力端子対と出力端子対とを有するトラ
ンスコンダクタンス回路であって、第１の電界効果トラ
ンジスタ対を有し、前記第１の電界効果トランジスタ対
のソースは共通の定電圧端に接続され、前記第１の電界
効果トランジスタ対のゲートは前記入力端子対として用
いられ、前記第１の電界効果トランジスタ対のドレイン
は電流源に接続されかつ前記出力端子対として用いられ
る前記トランスコンダクタンス回路と、 入力端子対と出力端子対とを有する定ゲインアンプであ
って、入力側トランジスタ対と出力側である第２の電界
効果トランジスタ対とを有し、前記入力側トランジスタ
対は、前記トランスコンダクタンス回路の前記第１の電
界効果トランジ スタ対と同様に構成され、前記出力側で
ある第２の電界効果トランジスタ対のソースは前記入力
側トランジスタ対のドレインに接続されて前記出力端子
対として用いられ、ゲートとドレインとは、それぞれ共
通定電圧端に接続されている前記定ゲインアンプとを具
備し、 前記トランスコンダクタンス回路と前記定ゲインアンプ
は、それぞれ、帰還経路を形成するような複数の構成要
素の一つとして構成され、前記複数の構成要素の数は、
１以上の奇数個であり、 前記トランスコンダクタンス回路の出力端子対に一対の
容量が接続されるか、もしくは一つの容量が前記トラン
スコンダクタンス回路の出力端子間に接続されることを
特徴とするフィルタ回路。 - 【請求項９】 前記第１、第２の電界効果トランジスタ
対のそれぞれの前記電流源の電流比を一定に保ちながら
制御することにより、フィルタの周波数特性を比例制御
することを特徴とする請求項８記載のフィルタ回路。 - 【請求項１０】 差動入力端子および差動出力端子を有
し、同相入力電圧に対しては高い反転ゲインを有し、差
動入力電圧に対してはあるトランスコンダクタンスで電
流出力する第１および第２のトランスコンダクタンス回
路の前記差動出力端子同士をそれぞれ接続し、その接続
点にコンデンサと電流源を接続し、前記差動出力端子
に、差動入力に対してはあるゲインで出力し、同相入力
に対しては前記ゲインと同程度の反転ゲインを有する定
ゲインアンプの差動入力に接続し、前記定ゲインアンプ
の差動出力を、差動入力端子および差動出力端子を持
ち、同相入力電圧に対しては高い反転ゲインを有し、差
動入力電圧に対してはあるトランスコンダクタンスで電
流出力する第３のトランスコンダクタンス回路の差動入
力端子に接続し、差動入力端子および差動出力端子を有
し、同相入力電圧に対しては高い反転ゲインを有し、差
動入力電圧に対してはあるトランスコンダクタンスで電
流出力する第４のトランスコンダクタンス回路および前
記第３のトランスコンダクタンス回路の前記差動出力端
子同士をそれぞれ接続し、その接続点にコンデンサと電
流源を接続し、共通接続された前記第３および第４のト
ランスコンダクタンスの差動出力端子を正負の極性を変
えて前記第２および第４のトランスコンダクタンス回路
の差動入力端子にそれぞれ接続し、前記第１のトランス
コンダクタンス回路の差動入力端子をフィルタ入力とし
てなることを特徴とするフィルタ回路。 - 【請求項１１】 前記定ゲインアンプの差動入力を前記
第３および第４のトランスコンダクタンスの差動出力端
子に前記定ゲインアンプの差動入力を、前記第２のトラ
ンスコンダクタンス回路の差動入力端子に前記定ゲイン
アンプの差動出力をそれぞれ接続してなることを特徴す
る請求項１０記載のフィルタ回路。 - 【請求項１２】 差動入力端子および差動出力端子を有
し、同相入力電圧に対しては高い反転ゲインを有し、差
動入力電圧に対してはあるトランスコンダクタンスで電
流出力する第１のトランスコンダクタンス回路の前記差
動出力端子にコンデンサと電流源を接続し、前記差動出
力端子に、差動入力に対してはあるゲインで出力し、同
相入力に対しては前記ゲインと同程度の反転ゲインを有
する定ゲインアンプの差動入力に接続し、前記定ゲイン
アンプの差動出力を、差動入力端子および差動出力端子
を持ち、同相入力電圧に対しては高い反転ゲインを有
し、差動入力電圧に対してはあるトランスコンダクタン
スで電流出力する第２のトランスコンダクタンス回路の
差動入力端子に接続し、差動入力端子および差動出力端
子を有し、同相入力電圧に対しては高い反転ゲインを有
し、差動入力電圧に対してはあるトランスコンダクタン
スで電流出力する第３のトランスコンダクタンス回路お
よび前記第２のトランスコンダクタンス回路の前記差動
出力端子同士をそれぞれ接続し、その接続点にコンデン
サと電流源を接続し、共通接続された前記第２および第
３のトランスコンダクタンスの差動出力端子を正負の極
性を変えて前記第１および第３のトランスコンダクタン
ス回路の差動入力端子にそれぞれ接続し、前記第１のト
ランスコンダクタンス回路の差動出力端子に接続された
コンデンサの他端を、フィルタの入力端子対としてなる
ことを特徴とするフィルタ回路。 - 【請求項１３】 前記定ゲインアンプの差動入力を前記
第２および第３のトランスコンダクタンスの差動出力端
子に、前記定ゲインアンプの差動出力を前記第１のトラ
ンスコンダクタンス回路の差動入力端子にそれぞれ接続
してなることを特徴する請求項１２記載のフィルタ回
路。 - 【請求項１４】 差動入力端子および差動出力端子を有
し、同相入力電圧に対しては高い反転ゲインを有し、差
動入力電圧に対してはあるトランスコンダクタンスで電
流出力する第１のトランスコンダクタンス回路の前記差
動出力端子にコンデンサと電流源を接続し、前記差動出
力端子に、差動入力に対してはあるゲインで出力し、同
相入力に対しては前記ゲインと同程度の反転ゲインを有
する定ゲインアンプの差動入力に接続し、前記定ゲイン
アンプの差動出力を、差動入力端子および差動出力端子
を持ち、同相入力電圧に対しては高い反転ゲインを有
し、差動入力電圧に対してはあるトランスコンダクタン
スで電流出力する第２のトランスコンダクタンス回路の
差動入力端子に接続し、差動入力端子および差動出力端
子を有し、同相入力電圧に対しては高い反転ゲインを有
し、差動入力電圧に対してはあるトランスコンダクタン
スで電流出力する第３のトランスコンダクタンス回路お
よび前記第２のトランスコンダクタンス回路の前記差動
出力端子同士をそれぞれ接続し、その接続点にコンデン
サと電流源を接続し、共通接続された前記第２および第
３のトランスコンダクタンスの差動出力端子を正負の極
性を変えて前記第１および第３のトランスコンダクタン
ス回路の差動入力端子にそれぞれ接続し、前記第２およ
び第３のトランスコンダクタンス回路の差動出力端子に
接続されたコンデンサの他端を、フィルタの入力端子対
としてなることを特徴とするフィルタ回路。 - 【請求項１５】 前記定ゲインアンプの差動入力を前記
第２および第３のトランスコンダクタンスの差動出力端
子に、前記定ゲインアンプの差動出力を前記第１のトラ
ンスコンダクタンス回路の差動入力端子にそれぞれ接続
してなることを特徴する請求項１４記載のフィルタ回
路。 - 【請求項１６】 請求項１０，１２，１４に記載のフィ
ルタ回路を、任意に多段構成に接続することによって高
次のフィルタ回路として形成してなることを特徴とする
フィルタ回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33563696A JP3361021B2 (ja) | 1996-12-16 | 1996-12-16 | フィルタ回路 |
| DE69727785T DE69727785T2 (de) | 1996-12-16 | 1997-12-12 | Filterschaltung |
| EP97121978A EP0851578B1 (en) | 1996-12-16 | 1997-12-12 | Filter circuit |
| US08/991,403 US6335655B1 (en) | 1996-12-16 | 1997-12-16 | Filter circuit |
| KR1019970069057A KR100299740B1 (ko) | 1996-12-16 | 1997-12-16 | 필터회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33563696A JP3361021B2 (ja) | 1996-12-16 | 1996-12-16 | フィルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10173482A JPH10173482A (ja) | 1998-06-26 |
| JP3361021B2 true JP3361021B2 (ja) | 2003-01-07 |
Family
ID=18290821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33563696A Expired - Fee Related JP3361021B2 (ja) | 1996-12-16 | 1996-12-16 | フィルタ回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6335655B1 (ja) |
| EP (1) | EP0851578B1 (ja) |
| JP (1) | JP3361021B2 (ja) |
| KR (1) | KR100299740B1 (ja) |
| DE (1) | DE69727785T2 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3482120B2 (ja) * | 1998-03-04 | 2003-12-22 | 株式会社東芝 | 発振回路 |
| US6429720B1 (en) * | 2000-05-12 | 2002-08-06 | Analog Devices, Inc. | RMS-DC converter using a variable gain amplifier to drive a squaring cell |
| US6795843B1 (en) * | 2000-11-08 | 2004-09-21 | Sequoia Communications | Low-distortion differential circuit |
| US6448848B1 (en) * | 2000-12-29 | 2002-09-10 | Intel Corporation | Method of controlling common-mode in differential gm-C circuits |
| WO2002058236A1 (en) * | 2001-01-18 | 2002-07-25 | Koninklijke Philips Electronics N.V. | Electronic filter circuit with feed back loop |
| SE521303C2 (sv) * | 2001-12-06 | 2003-10-21 | Ericsson Telefon Ab L M | Differentiellt transistorpar |
| KR20020069181A (ko) * | 2002-05-13 | 2002-08-29 | 주식회사 엠씨링크 | 에프엠 전송신호 발생기용 전압조정 발진기의 집적회로 설계방법 |
| US6600373B1 (en) * | 2002-07-31 | 2003-07-29 | Agere Systems, Inc. | Method and circuit for tuning a transconductance amplifier |
| US20040198287A1 (en) * | 2002-10-08 | 2004-10-07 | Kramer Bradley A. | Simultaneous Gm-C filter and variable gain amplifier circuit |
| JP3976665B2 (ja) * | 2002-11-20 | 2007-09-19 | 富士通株式会社 | バッファ回路装置 |
| DE60217881D1 (de) * | 2002-11-28 | 2007-03-15 | St Microelectronics Srl | Schaltungsvorrichtung zur Herstellung eines nicht-lineares Skaliernetzwerks mit reaktiven Elementen |
| DE10343567B3 (de) * | 2003-09-19 | 2004-11-25 | Infineon Technologies Ag | Mehrstufiger Differenzverstärker |
| US7098718B2 (en) * | 2003-12-11 | 2006-08-29 | The Trustees Of Boston University | Tunable current-mode integrator for low-frequency filters |
| US7098731B1 (en) * | 2004-01-13 | 2006-08-29 | Wyszynski Adam S | Synthesis method for an active polyphase filter |
| EP1689082B1 (en) * | 2005-02-02 | 2008-07-23 | Stmicroelectronics SA | A low noise lowpass filter |
| EP1806842B1 (fr) * | 2005-12-30 | 2009-09-02 | Stmicroelectronics SA | Circuit de filtrage à transconductance, en particulier pour un téléphone cellulaire |
| US20070194839A1 (en) * | 2006-02-23 | 2007-08-23 | Anadigics, Inc. | Tunable balanced loss compensation in an electronic filter |
| JP4246222B2 (ja) | 2006-07-18 | 2009-04-02 | シャープ株式会社 | キャリア検出回路、それを備えた赤外線信号処理回路、ならびにキャリア検出回路の制御方法 |
| US7626439B2 (en) * | 2006-09-28 | 2009-12-01 | Finisar Corporation | Cross-point adjustment circuit |
| JP4290721B2 (ja) | 2006-11-15 | 2009-07-08 | シャープ株式会社 | バンドパスフィルタ回路、並びに赤外線信号処理回路 |
| JP5423875B2 (ja) * | 2010-03-23 | 2014-02-19 | 富士通株式会社 | 周波数可変フィルタ |
| US9160309B2 (en) * | 2013-12-11 | 2015-10-13 | Qualcomm Incorporated | Area efficient baseband filter |
| US9497049B2 (en) * | 2014-09-04 | 2016-11-15 | Qualcomm Incorporated | Wideband transmitter with high-frequency signal peaking |
| US9369099B1 (en) * | 2014-12-10 | 2016-06-14 | Qualcomm Incorporated | Low power operational transconductance amplifier |
| CN114448384B (zh) * | 2022-02-09 | 2023-07-21 | 深圳市九天睿芯科技有限公司 | 一种滤波电路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5345190A (en) * | 1993-08-02 | 1994-09-06 | Motorola, Inc. | Modular low voltage filter with common mode feedback |
| JP3318725B2 (ja) * | 1994-01-12 | 2002-08-26 | 株式会社日立製作所 | アナログフィルタ回路 |
| US5625317A (en) * | 1994-08-08 | 1997-04-29 | Texas Instruments Incorporated | Tuning method for integrated continuous-time filters |
| US5528179A (en) * | 1995-05-31 | 1996-06-18 | Texas Instruments Incorporated | Constant capacitance prgrammable transconductance input stage |
-
1996
- 1996-12-16 JP JP33563696A patent/JP3361021B2/ja not_active Expired - Fee Related
-
1997
- 1997-12-12 EP EP97121978A patent/EP0851578B1/en not_active Expired - Lifetime
- 1997-12-12 DE DE69727785T patent/DE69727785T2/de not_active Expired - Fee Related
- 1997-12-16 US US08/991,403 patent/US6335655B1/en not_active Expired - Fee Related
- 1997-12-16 KR KR1019970069057A patent/KR100299740B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6335655B1 (en) | 2002-01-01 |
| EP0851578A2 (en) | 1998-07-01 |
| KR19980064159A (ko) | 1998-10-07 |
| EP0851578B1 (en) | 2004-02-25 |
| DE69727785D1 (de) | 2004-04-01 |
| EP0851578A3 (en) | 2001-09-26 |
| DE69727785T2 (de) | 2004-12-02 |
| KR100299740B1 (ko) | 2001-09-03 |
| JPH10173482A (ja) | 1998-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3361021B2 (ja) | フィルタ回路 | |
| Sanchez-Sinencio et al. | CMOS transconductance amplifiers, architectures and active filters: a tutorial | |
| US5182477A (en) | Bipolar tunable transconductance element | |
| EP0461922B1 (en) | Integration circuit | |
| JPH0779121A (ja) | 広い同調範囲の演算トランスコンダクタンス増幅器 | |
| KR100491390B1 (ko) | 능동 위상 분할기 | |
| WO1999003197A2 (en) | A high speed and high gain operational amplifier | |
| EP0352790A2 (en) | Integrator and active filter including integrator with simple phase compensation | |
| EP0375017B1 (en) | Fully differential filter with switched condensers using CMOS operational amplifiers with no common-mode feedback | |
| JPH10303664A (ja) | 可変利得増幅器 | |
| Güneş et al. | Design of a high performance mutually coupled circuit | |
| JPH04330817A (ja) | 集積フィルタ回路 | |
| US9008604B1 (en) | Mixer with linearized input | |
| EP1811662B1 (en) | A lowpass biquad VGA filter | |
| US7375583B2 (en) | Low noise lowpass filter | |
| EP0655831B1 (en) | High performance transconductance operational amplifier, of the CMOS integrated type | |
| Minaei | A new high performance CMOS third generation current conveyor (CCIII) and its application | |
| JPH10322143A (ja) | Ａｃ結合回路 | |
| US5576646A (en) | Transconductor circuit with high-linearity double input and active filter thereof | |
| Garradhi et al. | Low voltage low power analog circuit design OTA using signal attenuation technique in universal filter application | |
| JPH10126214A (ja) | フィルタ回路 | |
| JP2001024452A (ja) | マルチプル差分ペア回路 | |
| JP2919487B2 (ja) | 積分回路およびアクティブフィルタ | |
| US6819167B2 (en) | Filter circuit | |
| Khoury | Transconductor—C Filters |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021001 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091018 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |