JP2001024452A - マルチプル差分ペア回路 - Google Patents
マルチプル差分ペア回路Info
- Publication number
- JP2001024452A JP2001024452A JP2000153337A JP2000153337A JP2001024452A JP 2001024452 A JP2001024452 A JP 2001024452A JP 2000153337 A JP2000153337 A JP 2000153337A JP 2000153337 A JP2000153337 A JP 2000153337A JP 2001024452 A JP2001024452 A JP 2001024452A
- Authority
- JP
- Japan
- Prior art keywords
- pair circuit
- transistor
- differential
- circuit
- transconductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【課題】 指数関数的でない電圧−電流（Ｖ−Ｉ）特性
を有する、トランジスタの対からなるマルチプル差分ペ
ア回路を提供すること。 【解決手段】 バイアス電流Ｉ0に対し、線形に変化す
るトランスコンダクタンスｇmを有する、マルチプル差
分ペア回路において、前記回路は、並列に接続された複
数の差分トランジスタペア回路を有し、前記差分トラン
ジスタペア回路は、指数関数的でない電圧−電流（Ｖ−
Ｉ）特性を有するトランジスタから構成されることを特
徴とする。
を有する、トランジスタの対からなるマルチプル差分ペ
ア回路を提供すること。 【解決手段】 バイアス電流Ｉ0に対し、線形に変化す
るトランスコンダクタンスｇmを有する、マルチプル差
分ペア回路において、前記回路は、並列に接続された複
数の差分トランジスタペア回路を有し、前記差分トラン
ジスタペア回路は、指数関数的でない電圧−電流（Ｖ−
Ｉ）特性を有するトランジスタから構成されることを特
徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、マルチプル線形差
分トランジスタペア回路に関する。
分トランジスタペア回路に関する。
【０００２】
【従来の技術】マルチプル差分ペア回路は、それぞれが
適宜の入力オフセット電圧を有する、並列に動作するト
ランジスタからなるＮ個の差分ペアからなる。このマル
チプル差分ペア回路は、公知であり、多くのアプリケー
ション、たとえば、増幅器、ミキサ、フィルタ、あるい
は他の活性素子に使用されている。バイポーラテクノロ
ジーを用いて、実現した従来の複数の差分ペア回路の詳
細な議論は、B. Gilbert, 著の“The Multi-Tanh Princ
iple:A Tutorial Overview,”IEEE J. of Solid-State
Circuits, Vol. 33, 2-17 （Jan. 1998）を参照のこ
と。
適宜の入力オフセット電圧を有する、並列に動作するト
ランジスタからなるＮ個の差分ペアからなる。このマル
チプル差分ペア回路は、公知であり、多くのアプリケー
ション、たとえば、増幅器、ミキサ、フィルタ、あるい
は他の活性素子に使用されている。バイポーラテクノロ
ジーを用いて、実現した従来の複数の差分ペア回路の詳
細な議論は、B. Gilbert, 著の“The Multi-Tanh Princ
iple:A Tutorial Overview,”IEEE J. of Solid-State
Circuits, Vol. 33, 2-17 （Jan. 1998）を参照のこ
と。
【０００３】図１には、並列に接続された、差分トラン
ジスタペア回路２０１−１〜２００−５からなる、５個
の差分対からなるマルチプル差分ペア回路１００が示さ
れている。代表的な差分トランジスタペア回路２００
を、図２を参照して次に説明する。５個の差分トランジ
スタペア回路のうち、４個の差分トランジスタペア回路
２００−１、２００−２、２００−４、２００−５につ
いて、それぞれ図１に示すように、オフセット電圧Δ−
１、Δ−２、Δ−３、Δ−４を有する。マルチプル差分
ペア回路の中央部にある、差分トランジスタペア回路２
００−３は、オフセット電圧を有さないが、他の差分ト
ランジスタペア回路２００−１、２００−２、２００−
４、２００−５は、それぞれ対応するオフセット電圧Δ
を有する。差分トランジスタペア回路２００−Ｎは、中
央部の差分トランジスタペア回路２００−３から離れる
につれて、オフセット電圧Δは、累進的に増加し、すな
わち±Δ、±２Δ等の値をとる。このように構成した回
路は、等距離オフセットマルチプル差分ペア回路と称す
る。
ジスタペア回路２０１−１〜２００−５からなる、５個
の差分対からなるマルチプル差分ペア回路１００が示さ
れている。代表的な差分トランジスタペア回路２００
を、図２を参照して次に説明する。５個の差分トランジ
スタペア回路のうち、４個の差分トランジスタペア回路
２００−１、２００−２、２００−４、２００−５につ
いて、それぞれ図１に示すように、オフセット電圧Δ−
１、Δ−２、Δ−３、Δ−４を有する。マルチプル差分
ペア回路の中央部にある、差分トランジスタペア回路２
００−３は、オフセット電圧を有さないが、他の差分ト
ランジスタペア回路２００−１、２００−２、２００−
４、２００−５は、それぞれ対応するオフセット電圧Δ
を有する。差分トランジスタペア回路２００−Ｎは、中
央部の差分トランジスタペア回路２００−３から離れる
につれて、オフセット電圧Δは、累進的に増加し、すな
わち±Δ、±２Δ等の値をとる。このように構成した回
路は、等距離オフセットマルチプル差分ペア回路と称す
る。
【０００４】図２は、代表的な差分トランジスタペア回
路２００のブロック図である。差分トランジスタペア回
路２００を含む、２個のトランジスタデバイス２１０−
１、２１０−２は同一（すなわち完全にマッチングして
いる）である。ある電圧ＶINがあると、所望の出力電流
Ｉ1、Ｉ2が、バイアス電流ＩOを変えることにより、差
分トランジスタペア回路２００から得られる。
路２００のブロック図である。差分トランジスタペア回
路２００を含む、２個のトランジスタデバイス２１０−
１、２１０−２は同一（すなわち完全にマッチングして
いる）である。ある電圧ＶINがあると、所望の出力電流
Ｉ1、Ｉ2が、バイアス電流ＩOを変えることにより、差
分トランジスタペア回路２００から得られる。
【０００５】バイポーラトランジスタと、このバイポー
ラトランジスタにより構成されたバイポーラ差分トラン
ジスタペア回路２００は、明確に規定された電圧−電流
（Ｖ−Ｉ）特性を有する。差分トランジスタペア回路２
００は、バイポーラトランジスタ（あるいは、バイポー
ラトランジスタのように動作する、サブしきい値範囲で
動作するＣＭＯＳトランジスタ）を用いて、実現できる
が、電圧−電流（Ｖ−Ｉ）特性は、指数関数的である。
図３は、差分トランジスタペア回路２００の電圧−電流
（Ｖ−Ｉ）特性３００を示す。指数関数的な電圧−電流
（Ｖ−Ｉ）特性を有するトランジスタは、バイアス電流
に線形に比例するトランスコンダクタンスｇmを有する
マルチプル差分ペア回路１００を得るために必要である
と考えられている。
ラトランジスタにより構成されたバイポーラ差分トラン
ジスタペア回路２００は、明確に規定された電圧−電流
（Ｖ−Ｉ）特性を有する。差分トランジスタペア回路２
００は、バイポーラトランジスタ（あるいは、バイポー
ラトランジスタのように動作する、サブしきい値範囲で
動作するＣＭＯＳトランジスタ）を用いて、実現できる
が、電圧−電流（Ｖ−Ｉ）特性は、指数関数的である。
図３は、差分トランジスタペア回路２００の電圧−電流
（Ｖ−Ｉ）特性３００を示す。指数関数的な電圧−電流
（Ｖ−Ｉ）特性を有するトランジスタは、バイアス電流
に線形に比例するトランスコンダクタンスｇmを有する
マルチプル差分ペア回路１００を得るために必要である
と考えられている。
【０００６】
【発明が解決しようとする課題】従来のマルチプル差分
ペア回路の上記の欠点を改善するために、指数関数的で
ない電圧−電流（Ｖ−Ｉ）特性を有する、トランジスタ
の対からなるマルチプル差分ペア回路が必要とされてい
る。さらにまた、トランジスタの技術とは別に、線形機
能と線形同調機能の両方を提供するマルチプル差分ペア
回路が必要とされている。
ペア回路の上記の欠点を改善するために、指数関数的で
ない電圧−電流（Ｖ−Ｉ）特性を有する、トランジスタ
の対からなるマルチプル差分ペア回路が必要とされてい
る。さらにまた、トランジスタの技術とは別に、線形機
能と線形同調機能の両方を提供するマルチプル差分ペア
回路が必要とされている。
【０００７】
【課題を解決するための手段】本発明のマルチプル差分
ペア回路は、バイアス電流Ｉ0に比例した、トランスコ
ンダクタンスｇmを有する。本発明の一態様によれば、
差分トランジスタペア回路を構成するために、指数関数
的でない電圧−電流（Ｖ−Ｉ）特性を有するトランジス
タが用いられる。本発明の一実施例においては、トラン
ジスタは、ＭＯＳトランジスタで具体化される。かくし
て、本発明によれば、どのようなトランジスタ技術でも
構成でき、バイアス電流に比例するトランスコンダクタ
ンスｇmを有する、マルチプル差分ペア回路を得ること
ができる。
ペア回路は、バイアス電流Ｉ0に比例した、トランスコ
ンダクタンスｇmを有する。本発明の一態様によれば、
差分トランジスタペア回路を構成するために、指数関数
的でない電圧−電流（Ｖ−Ｉ）特性を有するトランジス
タが用いられる。本発明の一実施例においては、トラン
ジスタは、ＭＯＳトランジスタで具体化される。かくし
て、本発明によれば、どのようなトランジスタ技術でも
構成でき、バイアス電流に比例するトランスコンダクタ
ンスｇmを有する、マルチプル差分ペア回路を得ること
ができる。
【０００８】マルチプル差分ペア回路が線形化される
と、有効トランスコンダクタンスｇmは、（ｉ）バイア
ス電流に線形に依存し、（ｉｉ）使用されるデバイスの
電圧−電流（Ｖ−Ｉ）特性に無関係となる。かくして本
発明によれば、、バイアス電流に線形に依存するトラン
スコンダクタンスｇmを有することになるマルチプル差
分ペア回路は、どのようなトランジスタ技術を用いても
形成することができる。かくして、指数関数的な電圧−
電流（Ｖ−Ｉ）特性を有するトランジスタは必要とされ
ない。かくして、本発明によれば、マルチプル差分ペア
回路の動作に大きな影響を与えることなく、ある技術か
ら別の技術にマルチプル差分ペア回路が移行できる。
と、有効トランスコンダクタンスｇmは、（ｉ）バイア
ス電流に線形に依存し、（ｉｉ）使用されるデバイスの
電圧−電流（Ｖ−Ｉ）特性に無関係となる。かくして本
発明によれば、、バイアス電流に線形に依存するトラン
スコンダクタンスｇmを有することになるマルチプル差
分ペア回路は、どのようなトランジスタ技術を用いても
形成することができる。かくして、指数関数的な電圧−
電流（Ｖ−Ｉ）特性を有するトランジスタは必要とされ
ない。かくして、本発明によれば、マルチプル差分ペア
回路の動作に大きな影響を与えることなく、ある技術か
ら別の技術にマルチプル差分ペア回路が移行できる。
【０００９】本発明の方法と装置によれば、各トランジ
スタは指数関数的でない電圧−電流（Ｖ−Ｉ）特性を有
するトランジスタの差分ペアを用いて、バイアス電流Ｉ
0に対し線形なトランスコンダクタンスｇmを与えること
ができる。
スタは指数関数的でない電圧−電流（Ｖ−Ｉ）特性を有
するトランジスタの差分ペアを用いて、バイアス電流Ｉ
0に対し線形なトランスコンダクタンスｇmを与えること
ができる。
【００１０】
【発明の実施の形態】本発明のマルチプル差分ペア回路
は、図１に示した従来のマルチプル差分ペア回路１００
と同様に構成されるが、本発明の特徴と機能を与えるよ
う、部分的に変更されている。本発明の特徴によれば、
差分トランジスタペア回路２００−Ｎのそれぞれのトラ
ンジスタデバイス２１０−１、２１０−２は、ＭＯＳト
ランジスタのような指数関数的でない電圧−電流（Ｖ−
Ｉ）特性を有する。かくして、本発明のマルチプル差分
ペア回路１００は、使用するトランジスタの種類を考慮
することなく、構成することができる。
は、図１に示した従来のマルチプル差分ペア回路１００
と同様に構成されるが、本発明の特徴と機能を与えるよ
う、部分的に変更されている。本発明の特徴によれば、
差分トランジスタペア回路２００−Ｎのそれぞれのトラ
ンジスタデバイス２１０−１、２１０−２は、ＭＯＳト
ランジスタのような指数関数的でない電圧−電流（Ｖ−
Ｉ）特性を有する。かくして、本発明のマルチプル差分
ペア回路１００は、使用するトランジスタの種類を考慮
することなく、構成することができる。
【００１１】マルチプル差分ペア回路１００は、バイア
ス電流に比例するトランスコンダクタンスｇｍを有す
る。このような線形性の同調性は、バイポーラ、あるい
は疑似（すなわち、指数関数的な電圧−電流（Ｖ−Ｉ）
特性を有する）バイポーラのトランジスタ技術からのみ
形成できると考えられていた。差分トランジスタペア回
路２００のトランスコンダクタンスｇmの特性４００を
図４に示す。一般的に、トランスコンダクタンスｇ
mは、差分トランジスタペア回路２００の出力電流Ｉ1、
Ｉ2の、バイアス電流Ｉ0が一定に維持したときに、入力
電圧ＶINの増分変化に対する変化の比率である。
ス電流に比例するトランスコンダクタンスｇｍを有す
る。このような線形性の同調性は、バイポーラ、あるい
は疑似（すなわち、指数関数的な電圧−電流（Ｖ−Ｉ）
特性を有する）バイポーラのトランジスタ技術からのみ
形成できると考えられていた。差分トランジスタペア回
路２００のトランスコンダクタンスｇmの特性４００を
図４に示す。一般的に、トランスコンダクタンスｇ
mは、差分トランジスタペア回路２００の出力電流Ｉ1、
Ｉ2の、バイアス電流Ｉ0が一定に維持したときに、入力
電圧ＶINの増分変化に対する変化の比率である。
【００１２】差分トランジスタペア回路２００内の２個
のトランジスタデバイス２１０−１、２１０−２がある
時に、差分トランジスタペア回路２００の増分トランス
コンダクタンスｇmは次式で表される。
のトランジスタデバイス２１０−１、２１０−２がある
時に、差分トランジスタペア回路２００の増分トランス
コンダクタンスｇmは次式で表される。
【数１】
【００１３】図４に示すように、トランスコンダクタン
スｇm特性４００は、Ｖinの左右対称関数である。トラ
ンスコンダクタンスｇm特性４００の形状は、差分トラ
ンジスタペア回路２００内のトランジスタデバイス２１
０−１、２１０−２内の電圧−電流（Ｖ−Ｉ）特性に大
きく依存する。しかし、本発明は、トランスコンダクタ
ンスｇm特性４００の領域は、デバイスの特性とは完全
に独立していることを見いだした。トランスコンダクタ
ンスｇm特性４００の領域では、出力電流Ｉ1、Ｉ2の絶
対変化に等しい。
スｇm特性４００は、Ｖinの左右対称関数である。トラ
ンスコンダクタンスｇm特性４００の形状は、差分トラ
ンジスタペア回路２００内のトランジスタデバイス２１
０−１、２１０−２内の電圧−電流（Ｖ−Ｉ）特性に大
きく依存する。しかし、本発明は、トランスコンダクタ
ンスｇm特性４００の領域は、デバイスの特性とは完全
に独立していることを見いだした。トランスコンダクタ
ンスｇm特性４００の領域では、出力電流Ｉ1、Ｉ2の絶
対変化に等しい。
【００１４】図３に示すように、出力電流Ｉ1、Ｉ2の絶
対変化は、バイアス電流Ｉ0に等しい。かくして以下の
式が得られる。
対変化は、バイアス電流Ｉ0に等しい。かくして以下の
式が得られる。
【数２】 トランスコンダクタンスｇm特性４００の対称性と、ト
ランスコンダクタンスｇm特性４００の領域の一定性
は、本発明により見いだされた２つの特性である。
ランスコンダクタンスｇm特性４００の領域の一定性
は、本発明により見いだされた２つの特性である。
【００１５】まず、無限の差分トランジスタペア回路２
００からなる、仮説的なマルチプル差分ペア回路１００
を考えてみる。図５は、マルチプル差分ペア回路１００
のトランスコンダクタンスｇｍmdpを同一のΔ−離間し
たｇm関数の和として表している。図５に示すように、
この回路のトランスコンダクタンスｇmは、無限の同一
のΔ離間したｇｍdpの関数の和である。言い換えると、
次式で表すことができる。
００からなる、仮説的なマルチプル差分ペア回路１００
を考えてみる。図５は、マルチプル差分ペア回路１００
のトランスコンダクタンスｇｍmdpを同一のΔ−離間し
たｇm関数の和として表している。図５に示すように、
この回路のトランスコンダクタンスｇmは、無限の同一
のΔ離間したｇｍdpの関数の和である。言い換えると、
次式で表すことができる。
【数３】
【００１６】トランスコンダクタンスｇmは、Ｖinの周
期的偶関数（周期はΔ）である。かくして、トランスコ
ンダクタンスｇmは、次式で表すことができる。
期的偶関数（周期はΔ）である。かくして、トランスコ
ンダクタンスｇmは、次式で表すことができる。
【数４】 ここで、すべての係数ａkは、Ａ／Ｖの次元と
【数５】 を有する。かくして、ａ0はｇｍmdpの平均値を決定し、
すべての高次の係数（ａ k、ｋ≧１）は、そのリップル
を決定する。
すべての高次の係数（ａ k、ｋ≧１）は、そのリップル
を決定する。
【００１７】この周期性により、ｇｍmdpの動きは、領
域±Δ／２内にのみあることになる。図６は、Δ領域内
のマルチプル差分ペア回路１００のトランスコンダクタ
ンスｇｍmdpを「スライスし、重ね合わせた」ｇｍdpの
関数として示す。言い換えると、図６に示すように、領
域±Δ／２内のｇｍmdpは、１つのｇｍdp関数を、Δの
ピースにスライスし、それらを互いにその上に重ね合わ
せた結果と見ることができる。かくして、領域±Δ／２
内のｇｍmdpの領域は、１個のｇｍdpのカーブの領域
と、全領域と等しくなる、すなわち、次式で表される。
域±Δ／２内にのみあることになる。図６は、Δ領域内
のマルチプル差分ペア回路１００のトランスコンダクタ
ンスｇｍmdpを「スライスし、重ね合わせた」ｇｍdpの
関数として示す。言い換えると、図６に示すように、領
域±Δ／２内のｇｍmdpは、１つのｇｍdp関数を、Δの
ピースにスライスし、それらを互いにその上に重ね合わ
せた結果と見ることができる。かくして、領域±Δ／２
内のｇｍmdpの領域は、１個のｇｍdpのカーブの領域
と、全領域と等しくなる、すなわち、次式で表される。
【数６】 数６を用いると、ａ0は、次式で表すことができる。
【数７】
【００１８】かくして、ａ0は、用いられたトランジス
タのバイアス（Ｉ0とΔ）にのみ依存し、電圧−電流
（Ｖ−Ｉ）特性には依存しない。高い線形性（小さなＲ
（Ｖin））は、オフセット電圧Δを適宜選択することに
より達成できる。
タのバイアス（Ｉ0とΔ）にのみ依存し、電圧−電流
（Ｖ−Ｉ）特性には依存しない。高い線形性（小さなＲ
（Ｖin））は、オフセット電圧Δを適宜選択することに
より達成できる。
【００１９】オフセット電圧Δが、
【数８】 が１よりはるかに小さくなるよう選択されると、次式と
なる。
なる。
【数９】
【００２０】数９は、マルチプル差分ペア回路１００が
線形化されると、有効トランスコンダクタンスｇmは、
（ｉ）バイアス電流に線形に依存し、（ｉｉ）使用され
るデバイストランジスタデバイス２１０の電圧−電流
（Ｖ−Ｉ）特性には無関係となることを示している。さ
らにまた、数９は、トランスコンダクタンスｇmが、Ｉ0
とΔを温度と電源とプロセスに無関係にすることによ
り、トランスコンダクタンスｇｍは、温度と電圧とプロ
セスに無関係にすることができることを示している。こ
れは、公知のバンドギャップベースのバイアス技術を用
いた技術で達成できる。
線形化されると、有効トランスコンダクタンスｇmは、
（ｉ）バイアス電流に線形に依存し、（ｉｉ）使用され
るデバイストランジスタデバイス２１０の電圧−電流
（Ｖ−Ｉ）特性には無関係となることを示している。さ
らにまた、数９は、トランスコンダクタンスｇmが、Ｉ0
とΔを温度と電源とプロセスに無関係にすることによ
り、トランスコンダクタンスｇｍは、温度と電圧とプロ
セスに無関係にすることができることを示している。こ
れは、公知のバンドギャップベースのバイアス技術を用
いた技術で達成できる。
【００２１】無数の差分トランジスタペア回路２００を
用いた、マルチプル差分ペア回路１００のトランスコン
ダクタンスｇmは、３つの異なる領域を有する。すなわ
ち、中央領域と２つの端領域である。この中央領域は、
次式が得られる、入力電圧Ｖ inの範囲である。
用いた、マルチプル差分ペア回路１００のトランスコン
ダクタンスｇmは、３つの異なる領域を有する。すなわ
ち、中央領域と２つの端領域である。この中央領域は、
次式が得られる、入力電圧Ｖ inの範囲である。
【数１０】 そのために、中央領域においては、有限のペア回路、マ
ルチプル差分ペア回路１００の動作と特性は、上記した
ように、無限のペア回路、マルチプル差分ペア回路１０
０のそれと同一となる。（ｉ）マルチプル差分ペア回路
１００内で使用されるペアの数と、（ｉｉ）選択された
技術と、（ｉｉｉ）オフセット電圧Δに依存して中央領
域が存在することもあり、あるいは存在しないこともあ
る。
ルチプル差分ペア回路１００の動作と特性は、上記した
ように、無限のペア回路、マルチプル差分ペア回路１０
０のそれと同一となる。（ｉ）マルチプル差分ペア回路
１００内で使用されるペアの数と、（ｉｉ）選択された
技術と、（ｉｉｉ）オフセット電圧Δに依存して中央領
域が存在することもあり、あるいは存在しないこともあ
る。
【００２２】マルチプル差分ペア回路１００内の、無数
の差分トランジスタペア回路２００を有する効果は、端
部の領域で観測できる。端領域においては、次式が当て
はまる。
の差分トランジスタペア回路２００を有する効果は、端
部の領域で観測できる。端領域においては、次式が当て
はまる。
【数１１】 ｇｍmdpは、公称（そして好ましい）Ｉ0／Δよりも小さ
な値を有する。バイポーラ回路の端部領域は、Ｉ0では
変化しないが、ＭＯＳ回路の端部領域は、Ｉ0で大きく
なる。この差は、バイポーラ差分トランジスタペア回路
２００のｇｍdpの拡散は、Ｉ0では変化しないが、ＭＯ
Ｓ差分トランジスタペア回路２００のｇｍdpの拡散は、
Ｉ0 2で増加するという事実から、直接導き出された結論
である。
な値を有する。バイポーラ回路の端部領域は、Ｉ0では
変化しないが、ＭＯＳ回路の端部領域は、Ｉ0で大きく
なる。この差は、バイポーラ差分トランジスタペア回路
２００のｇｍdpの拡散は、Ｉ0では変化しないが、ＭＯ
Ｓ差分トランジスタペア回路２００のｇｍdpの拡散は、
Ｉ0 2で増加するという事実から、直接導き出された結論
である。
【００２３】図７は、ＭＯＳ技術で実現された、等距離
オフセットのマルチプル差分ペア回路のトランスコンダ
クタンスｇmの特性７００を示す。図７に示すように、
ＭＯＳマルチプル差分ペア回路１００の端部領域７１
０、７３０の増加は、利用可能な中央領域７２０の現象
を引き起こす。しかし、ＭＯＳ技術で実現された、マル
チプル差分ペア回路１００は、合理的な入力線形範囲を
提供し、電流チューニングによる線形の１０倍（decad
e）を示す。
オフセットのマルチプル差分ペア回路のトランスコンダ
クタンスｇmの特性７００を示す。図７に示すように、
ＭＯＳマルチプル差分ペア回路１００の端部領域７１
０、７３０の増加は、利用可能な中央領域７２０の現象
を引き起こす。しかし、ＭＯＳ技術で実現された、マル
チプル差分ペア回路１００は、合理的な入力線形範囲を
提供し、電流チューニングによる線形の１０倍（decad
e）を示す。
【図１】従来のマルチプル差分ペア回路を表す図。
【図２】図１の差分トランジスタペア回路のブロック
図。
図。
【図３】図２の差分トランジスタペア回路の電圧−電流
（Ｖ−Ｉ）特性を表す図。
（Ｖ−Ｉ）特性を表す図。
【図４】図２の差分トランジスタペア回路のトランスコ
ンダクタンスｇmを表す図。
ンダクタンスｇmを表す図。
【図５】同一のΔだけ離間したｇｍdpの関数の和とし
て、マルチプル差分ペア回路のトランスコンダクタンス
ｇｍmdpを表す図。
て、マルチプル差分ペア回路のトランスコンダクタンス
ｇｍmdpを表す図。
【図６】「スライスして重ね合わせた」ｇｍdp関数とし
て、Δ領域内のマルチプル差分ペア回路のトランスコン
ダクタンスｇｍmdpを表す図。
て、Δ領域内のマルチプル差分ペア回路のトランスコン
ダクタンスｇｍmdpを表す図。
【図７】本発明によりＭＯＳ技術で実現された、等距離
オフセットのマルチプル差分ペア回路のトランスコンダ
クタンスｇmを表す図。
オフセットのマルチプル差分ペア回路のトランスコンダ
クタンスｇmを表す図。
１００ マルチプル差分ペア回路 ２００ 差分トランジスタペア回路 ２１０ トランジスタデバイス ３００ 電圧−電流（Ｖ−Ｉ）特性 ４００ トランスコンダクタンスｇm特性 ７００ トランスコンダクタンスｇm特性 ７１０、７３０ 端部領域 ７２０ 中央領域
───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者 ブラディミール アイ．プロダノフ アメリカ合衆国、07974 ニュージャージ ー、ニュー プロビデンス、ホーソーン ドライブ 124
Claims (14)
- 【請求項１】 バイアス電流Ｉ0に対し、線形に変化す
るトランスコンダクタンスｇmを有する、マルチプル差
分ペア回路において、 前記回路は、並列に接続された複数の差分トランジスタ
ペア回路を有し、 前記差分トランジスタペア回路は、指数関数的でない電
圧−電流（Ｖ−Ｉ）特性を有するトランジスタから構成
されることを特徴とするマルチプル差分ペア回路。 - 【請求項２】 前記トランジスタは、ＭＯＳトランジス
タであることを特徴とする請求項１記載のマルチプル差
分ペア回路。 - 【請求項３】 前記差分トランジスタペア回路の各制御
端末は、結合されていることを特徴とする請求項１記載
のマルチプル差分ペア回路。 - 【請求項４】 前記差分トランジスタペア回路の各出力
端末は、結合されていることを特徴とする請求項１記載
のマルチプル差分ペア回路。 - 【請求項５】 前記トランスコンダクタンスｇmは、印
加電圧Ｖinが変化しても一定であることを特徴とする請
求項１記載のマルチプル差分ペア回路。 - 【請求項６】 前記トランスコンダクタンスｇmは、バ
イアス電流Ｉ0が変化すると、線形に変化することを特
徴とする請求項１記載のマルチプル差分ペア回路。 - 【請求項７】 バイアス電流Ｉ0に対し、マルチプル差
分ペア回路のトランスコンダクタンスｇmを線形に変化
させる方法において、 （Ａ）複数の差分トランジスタペア回路を並列に接続す
るステップと、 前記差分トランジスタペア回路は、指数関数的でない電
圧−電流（Ｖ−Ｉ）特性を有するトランジスタから構成
され、 （Ｂ）バイアス電流Ｉ0を、各差分対に流すことによ
り、前記マルチプル差分ペア回路のトランスコンダクタ
ンスｇmを変化させるステップを有することを特徴とす
るマルチプル差分ペア回路のトランスコンダクタンスｇ
mを線形に変化させる方法。 - 【請求項８】 前記トランジスタは、ＭＯＳトランジス
タであることを特徴とする請求項７記載の方法。 - 【請求項９】 （Ｃ）前記差分トランジスタペア回路の
制御端末を接続するステップをさらに有することを特徴
とする請求項７記載の方法。 - 【請求項１０】 （Ｃ）前記差分トランジスタペア回路
の出力端末を接続するステップことを特徴とする請求項
７記載の方法。 - 【請求項１１】 バイアス電流Ｉ0に対し、線形に変化
するトランスコンダクタンスｇmを有する、マルチプル
差分ペア回路において、 並列に接続された複数の差分トランジスタペア回路と、 前記差分トランジスタペア回路は、指数関数的でない電
圧−電流（Ｖ−Ｉ）特性を有するトランジスタから構成
され、 オフセット電圧Δを、前記差分トランジスタペア回路の
それぞれに加える、電圧ソースとバイアス電圧Ｉ0を、
前記差分トランジスタペア回路のそれぞれに加える、電
流ソースとを有することを特徴とするマルチプル差分ペ
ア回路。 - 【請求項１２】 ゲイン制御回路において、 バイアス電流Ｉ0に対し、線形に変化するトランスコン
ダクタンスｇmを有する、マルチプル差分ペア回路を有
し、 前記マルチプル差分ペア回路は、並列に接続された、複
数の差分トランジスタペア回路からなり、 前記差分トランジスタペア回路は、指数関数的でない電
圧−電流（Ｖ−Ｉ）特性を有するトランジスタから構成
されることを特徴とするゲイン制御回路。 - 【請求項１３】 アナログマルチプライヤにおいて、 バイアス電流Ｉ0に対し、線形に変化するトランスコン
ダクタンスｇmを有する、マルチプル差分ペア回路を有
し、 前記マルチプル差分ペア回路は、並列に接続された、複
数の差分トランジスタペア回路からなり、 前記差分トランジスタペア回路は、指数関数的でない電
圧−電流（Ｖ−Ｉ）特性を有するトランジスタから構成
されることを特徴とするアナログマルチプライヤ。 - 【請求項１４】 フィルタ回路において、 バイアス電流Ｉ0に対し、線形に変化するトランスコン
ダクタンスｇmを有する、マルチプル差分ペア回路を有
し、 前記マルチプル差分ペア回路は、並列に接続された、複
数の差分トランジスタペア回路からなり、 前記差分トランジスタペア回路は、指数関数的でない電
圧−電流（Ｖ−Ｉ）特性を有するトランジスタから構成
されることを特徴とするフィルタ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/322961 | 1999-05-28 | ||
| US09/322,961 US6211717B1 (en) | 1999-05-28 | 1999-05-28 | Multiple differential pair transistor architecture having transconductance proportional to bias current for any transistor technology |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001024452A true JP2001024452A (ja) | 2001-01-26 |
| JP3664946B2 JP3664946B2 (ja) | 2005-06-29 |
Family
ID=23257205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000153337A Expired - Fee Related JP3664946B2 (ja) | 1999-05-28 | 2000-05-24 | マルチプル差分ペア回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6211717B1 (ja) |
| EP (1) | EP1056195B1 (ja) |
| JP (1) | JP3664946B2 (ja) |
| KR (1) | KR20010029754A (ja) |
| DE (1) | DE60044961D1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050026668A (ko) | 2003-09-09 | 2005-03-15 | 한국전자통신연구원 | 트라이오드영역형 트랜스컨덕터의 고선형과 저왜곡화 방법및 이를 적용한 트라이오드영역형 트랜스컨덕터 회로 |
| US7960436B2 (en) * | 2006-06-05 | 2011-06-14 | Valeant Pharmaceuticals International | Substituted arylamino-1,2,3,4-tetrahydro naphthalenes and-2,3-dihydro-1H-indenes as potassium channel modulators |
| KR100768091B1 (ko) | 2006-08-25 | 2007-10-17 | 한국전자통신연구원 | 넓은 선형 범위를 갖는 트라이오드 영역형 트랜스컨덕터회로 |
| US9024387B2 (en) | 2012-06-25 | 2015-05-05 | International Business Machines Corporation | FinFET with body contact |
| US9018713B2 (en) | 2012-06-25 | 2015-04-28 | International Business Machines Corporation | Plural differential pair employing FinFET structure |
| RU199328U1 (ru) * | 2020-03-11 | 2020-08-28 | Максим Игоревич Кузьменко | Составной транзистор |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2687713B2 (ja) * | 1990-10-30 | 1997-12-08 | 日本電気株式会社 | 対数増幅回路 |
| JPH088457B2 (ja) * | 1992-12-08 | 1996-01-29 | 日本電気株式会社 | 差動増幅回路 |
| US5602504A (en) * | 1995-09-15 | 1997-02-11 | National Science Council | Four-quadrant three-input multiplier |
-
1999
- 1999-05-28 US US09/322,961 patent/US6211717B1/en not_active Expired - Lifetime
-
2000
- 2000-05-15 EP EP00304051A patent/EP1056195B1/en not_active Expired - Lifetime
- 2000-05-15 DE DE60044961T patent/DE60044961D1/de not_active Expired - Lifetime
- 2000-05-24 JP JP2000153337A patent/JP3664946B2/ja not_active Expired - Fee Related
- 2000-05-27 KR KR1020000028842A patent/KR20010029754A/ko active Search and Examination
Also Published As
| Publication number | Publication date |
|---|---|
| EP1056195A2 (en) | 2000-11-29 |
| US6211717B1 (en) | 2001-04-03 |
| KR20010029754A (ko) | 2001-04-16 |
| EP1056195A3 (en) | 2004-07-28 |
| DE60044961D1 (de) | 2010-10-28 |
| EP1056195B1 (en) | 2010-09-15 |
| JP3664946B2 (ja) | 2005-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Kuo et al. | A linear MOS transconductor using source degeneration and adaptive biasing | |
| JP3361021B2 (ja) | フィルタ回路 | |
| Roh | High-gain class-AB OTA with low quiescent current | |
| EP0561099B1 (en) | Circuit device for suppressing the dependence from temperature and production process variables of the transconductance of a differential transconductor stage | |
| CN1112764C (zh) | 连续时间电路及其制造方法 | |
| Gupta et al. | Low-voltage low-power FGMOS based VDIBA and its application as universal filter | |
| US7271647B2 (en) | Active polyphase filter | |
| US6538491B1 (en) | Method and circuits for compensating the effect of switch resistance on settling time of high speed switched capacitor circuits | |
| Singh et al. | Realization of current mode universal shadow filter | |
| Minch | Multiple-input translinear element log-domain filters | |
| US6466090B1 (en) | Digitally programmable continuous-time modules for signal processing | |
| JP3664946B2 (ja) | マルチプル差分ペア回路 | |
| El-Masry et al. | CMOS micropower universal log-domain biquad | |
| EP1811662B1 (en) | A lowpass biquad VGA filter | |
| JPS63136707A (ja) | フィルタ回路およびそれを用いたフィルタ装置 | |
| Chaichana et al. | Current-mode MISO filter using CCCDTAs and grounded capacitors | |
| Leuciuc et al. | A highly linear low-voltage MOS transconductor | |
| WO2008023530A1 (en) | Transconductance amplifier | |
| EP1213724B1 (en) | Process-insensitive, highly-linear constant transconductance circuit | |
| Groenewold et al. | Micro-power analog-filter design | |
| JPH10322143A (ja) | Ａｃ結合回路 | |
| Mehrmanesh et al. | An ultra low-voltage Gm-C filter for video applications | |
| JP2003124751A (ja) | 半導体集積回路 | |
| JP2006157376A (ja) | 差動増幅回路 | |
| Ramirez-Angulo et al. | Large f/sub 0/Q second order filters using multiple output OTAs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050307 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050330 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |