KR20010029754A - 어떤 트랜지스터 기술에 대해 바이어스 전류에 비례하는트랜스컨덕턴스를 갖는 다중 차동 쌍 트랜지스터 구조 - Google Patents

어떤 트랜지스터 기술에 대해 바이어스 전류에 비례하는트랜스컨덕턴스를 갖는 다중 차동 쌍 트랜지스터 구조 Download PDF

Info

Publication number
KR20010029754A
KR20010029754A KR1020000028842A KR20000028842A KR20010029754A KR 20010029754 A KR20010029754 A KR 20010029754A KR 1020000028842 A KR1020000028842 A KR 1020000028842A KR 20000028842 A KR20000028842 A KR 20000028842A KR 20010029754 A KR20010029754 A KR 20010029754A
Authority
KR
South Korea
Prior art keywords
transistor
differential
transconductance
current
pair circuit
Prior art date
Application number
KR1020000028842A
Other languages
English (en)
Inventor
프로다노브블라디미르아이
Original Assignee
루센트 테크놀러지스 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루센트 테크놀러지스 인크 filed Critical 루센트 테크놀러지스 인크
Publication of KR20010029754A publication Critical patent/KR20010029754A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers

Abstract

어떤 트랜지스터 기술에 대해서도 바이어스 전류(I0)에 비례하는 트랜스컨덕턴스(gm)를 갖는 다중 차동 쌍 회로가 공개된다. 다중 차동 쌍 회로의 각각의 차동 트랜지스터 쌍을 구성하기 위해 사용되는 트랜지스터는 비-지수적 전압-전류(V-I) 특성을 가질 수 있게된다. 다중 차동 쌍 회로가 선형화됨에 따라, 효과적인 트랜스컨덕턴스(gm)는 (i)바이어스 전류에 선형적으로 의존하고, (ii)사용된 장치의 전압-전류(V-I) 특성에 반응하지 않는다. 각각의 트랜지스터가 MOS 트랜지스터와 같은 비-지수적 전압-전류(V-I) 특성을 갖는 트랜지스터의 차동 쌍을 사용하여 바이어스 전류(I0)에 관하여 선형 트랜스컨덕턴스(gm)를 제공하는 방법 및 장치가 공개된다.

Description

어떤 트랜지스터 기술에 대해 바이어스 전류에 비례하는 트랜스컨덕턴스를 갖는 다중 차동 쌍 트랜지스터 구조{A multiple differential pair transistor architecture having transconductance proportional to bias current for any transistor technology}
본 발명은 다중 차동 트랜지스터 쌍 회로(multiple differential transistor pair circuits)에 관한 것이고, 특히, 선형 다중 차동 트랜지스터 쌍 회로에 관한 것이다.
다중 차동 쌍 회로는 각각이 적절한 입력 옵셋 전압을 갖고 병렬로 동작하는 트랜지스터의 N 개의 차동 쌍을 포함한다. 다중 차동 쌍 회로는 증폭기, 혼합기, 필터 및 다른 활성적인 소자와 같은 많은 응용을 갖고 있으며 널리 공지되어 있다. 이들의 응용과 바이폴라 기술에 구현된 종래의 다중 차동 쌍 회로의 더욱 상세한 논의를 위하여 예를 들어, 본 명세서에 참조로 포함된 B. Gilbert의 "The Multi-Tanh Principle : A Tutorial Overview," IEEE J.의 Solid-State Circuits, Vol. 33, 2-17(Jan. 1998),을 참고할 수 있다.
도 1은 종래의 다중 차동 쌍 회로(100)를 도시한다. 도식적인 다중 차동 쌍 회로(100)는 병렬로 결합된 트랜지스터(200-1 내지 200-5)의 5개의 차동 쌍을 포함한다. 대표적인 차동 트랜지스터 쌍 회로(200)는 도 2와 연결하여 아래에서 논의된다. 5개의 차동 트랜지스터 쌍 회로 중 4개(200-1, 200-2, 200-4, 200-5) 각각은 도 1에 도시된 대응하는 잘 정의된 옵셋 전압(Δ-1, Δ-2, Δ-3, Δ-4)을 갖는다. 그러므로, 다중 차동 쌍 회로(100)의 중간의 차동 트랜지스터 쌍 회로(200-3)는 다른 차동 트랜지스터 쌍 회로(200-1, 200-2, 200-4, 200-5)가 대응하는 옵셋(Δ)을 갖고있는 동안, 옵셋 전압을 갖지 않는다. 차동 트랜지스터 쌍 회로(200-N)가 중앙 차동 트랜지스터 쌍 회로(200-3)로부터 성장해 감에 따라, 옵셋 전압(Δ)은 공지된 방법으로 ±Δ, ±2Δ, 등의 값을 취하며 절차적으로 증가한다. 이러한 방법으로 구성되었을 때, 그러한 회로는 등거리 옵셋 다중 차동 쌍 회로로 불린다.
도 2는 대표적인 차동 트랜지스터 쌍 회로(200)의 개략적인 블록도이다. 차동 트랜지스터 쌍 회로(200)를 포함하는 두 개의 트랜지스터 장치(210-1 및 210-2)는 공지된 방법과 동일하다. 즉 완전히 매칭된다. 소정의 인가된 전압(Vin)에 대해, 희망하는 출력 전류(I1, I2)는 바이어스 전류(Io)를 변화하여 차동 트랜지스터 쌍 회로(200)로부터 얻어질 수 있다.
바이폴라 트랜지스터 즉, 바이폴라 차동 트랜지스터 쌍 회로(200)는 잘 정의된 전압-전류(V-I) 특성을 갖는다. 차동 트랜지스터 쌍 회로(200)는 바이폴라 트랜지스터(또는 바이폴라 트랜지스터와 같이 행동하는 서브-임계 범위에서 동작하는 CMOS 트랜지스터)를 사용하여 구현되어 왔으며, 여기서 전압-전류(V-I)특성은 지수적이다. 도 3은 도 2의 차동 트랜지스터 쌍 회로(200)의 전압-전류(V-I) 특성(300)을 도시한다. 지수적 전압-전류(V-I) 특성을 갖는 트랜지스터는 바이어스 전류와 선형 비례하는 트랜스컨덕턴스(gm)를 갖는 다중 차동 쌍 회로(100)를 얻기 위해 요구된다고 생각되었다.
위에서 설명된 종래의 다중 차동 쌍 회로의 부족함이 명백하므로, 비-지수적 전압-전류(V-I) 특성(300)을 갖는 트랜지스터 쌍으로 구성된 다중 차동 쌍 회로가 요구된다. 또한, 상기 트랜지스터 기술과 독립적으로 선형(linearity) 및 선형 튜닝 능력을 제공하는 다중 차동 쌍 회로의 필요성이 존재한다.
일반적으로, 어떤 트랜지스터 기술에 대해 바이어스 전류(I0)에 비례하는 트랜스컨덕턴스(transconductance)(gm)를 갖는 다중 차동 쌍 회로가 공개된다.
본 발명의 한 관점에 따라, 다중 차동 쌍 회로에 각각의 차동 트랜지스터 쌍을 구성하기 위해 사용된 트랜지스터는 비-지수적 전압-전류(V-I) 특성을 갖도록 허용된다. 한 구현에서, 트랜지스터는 MOS 트랜지스터로 구현된다. 그러므로, 본 발명은 바이어스 전류에 비례하는 트랜스컨덕턴스(gm)의 다중 차동 쌍 회로가 어떤 트랜지스터 기술에서도 제조되도록 한다.
다중 차동 쌍 회로가 선형화되면, 효과적인 트랜스컨덕턴스(gm)는 (i) 바이어스 전류에 선형적으로 의존하고, (ii) 사용된 장치의 전압-전류(V-I) 특성에 영향을 받지 않는다. 그러므로, 본 발명은 바이어스 전류에 선형적으로 의존하는 트랜스컨덕턴스(gm)를 갖는 다중 차동 쌍 회로가 어떤 트랜지스터 기술을 사용하여 제조될 수 있다는 것을 알 수 있다. 그러므로, 지수적 전압-전류(V-I) 특성(300)을 갖는 트랜지스터가 요구되지 않는다. 이러한 방법에서, 본 발명은 다중 차동 쌍 회로가 그러한 다중 차동 쌍 회로의 동작에 심각한 충격을 가하지 않고 한 기술로부터 다른 기술로 이주할 수 있게한다.
각각의 트랜지스터가 비-지수적 전압-전류(V-I) 특성을 갖는 트랜지스터의 차동 쌍을 사용하여 바이어스 전류(I0)에 대해 선형 트랜스컨덕턴스(gm)를 제공하는 방법 및 장치가 공개된다.
본 발명의 더욱 완전한 이해 뿐만아니라 본 발명의 다른 특성 및 장점은 다음의 상세한 설명 및 도면을 참고로 얻어질 수 있을 것이다.
도 1은 컨벌루셔널 다중 차동 쌍 회로를 도시하는 도면.
도 2는 도 1의 대표적 차동 트랜지스터 쌍 회로의 개략적인 블록도.
도 3은 도 2의 차동 트랜지스터 쌍 회로의 전압-전류(V-I) 특성을 도시하는 도면.
도 4는 도 2의 차동 트랜지스터 쌍 회로의 트랜스컨덕턴스 특성(gm)을 도시하는 도면.
도 5는 동일한 Δ-간격(gmdp) 함수의 합으로서 다중 차동 쌍 회로의 트랜스컨덕턴스 특성(gmmdp)을 도시하는 도면.
도 6은 "슬라이스 되고 오버레이된" gmdp함수로서 Δ영역에서의 다중 차동 쌍 회로의 트랜스컨덕턴스 특성(gmmdp)을 도시하는 도면.
도 7은 본 발명에 따라 MOS 기술에 구현된 등간격-옵셋 다중 차동 쌍 회로의 트랜스컨덕턴스 특성(gm)을 도시하는 도면.
*도면의 주요부분에 대한 부호의 설명*
100 : 다중 차동 쌍 회로 200 : 차동 트랜지스터 쌍 회로
300 : 전압-전류(V-I) 특성 400 : 트랜스컨덕턴스 특성
본 발명의 다중 차동 쌍 회로는 본 발명의 함수 및 특성을 제공하기 위해 본 명세서에서 변경되어, 도 1에 도시된 종래의 다중 차동 쌍 회로(100)와 같은 방법으로 구성될 수 있다. 본 발명의 특성에 따라, 차동 트랜지스터 쌍 회로(200-N) 각각의 트랜지스터(210-1, 210-2)는 MOS 트랜지스터와 같은 비-지수적 전압-전류(V-I) 특성을 갖는다. 이러한 방법에서, 본 발명의 다중 차동 쌍 회로(100)는 트랜지스터 기술에 대한 고려없이 제조될 수 있다.
다중 차동 쌍 회로(100)는 바이어스 전류에 비례하는 트랜스컨덕턴스(gm)를 갖는다. 다시, 그러한 선형 튜닝 능력에 대해 예전에는 바이폴라 또는 바이폴라-유사한 것(즉, 지수적 전압-전류(V-I) 특성을 갖는)으로부터 만 얻어질 수 있다고 생각되었다. 도 4에는 차동 트랜지스터 쌍 회로(200)의 트랜스컨덕턴스 특성(gm)(400)이 도시된다. 일반적으로, 트랜스컨덕턴스(gm)는 바이어스 전류(I0)가 일정할 때, 입력 전압(Vin)에서의 증가적인 변화에 대한 차동 트랜지스터 쌍 회로(200)의 출력 전류(I1, I2)에서의 증가적인 변화의 비율이다.
각각의 차동 트랜지스터 쌍 회로(200)에 두 트랜지스터(210-1, 210-2)일 때, 차동 트랜지스터 쌍 회로(200)의 증가적인 트랜스컨덕턴스(gm)는 다음과 같이 표현될 수 있다.
도 4에 도시된 바와 같이, 트랜스컨덕턴스 특성(gm)(400)은 Vin의 대칭 함수이다. 트랜스컨덕턴스 특성(gm)(400)의 형태는 각각의 차동 트랜지스터 쌍 회로(200)에서의 트랜지스터(210-1, 210-2)의 전압-전류(V-I) 특성에 강하게 의존한다. 그러나, 본 발명은 트랜스컨덕턴스 특성(gm)(400)하의 영역은 장치 특성에 완전히 독립적임을 알 수 있다. 트랜스컨덕턴스 특성(gm)(400) 아래의 영역은 출력 전류(I1, I2)의 절대 변화와 동등하다.
도 3에 도시된 바와 같이, 출력 전류(I1, I2)의 절대 변화는 바이어스 또는 꼬리 전류(I0)와 동일하다. 그러므로, 다음의 방정식이 유지된다.
트랜스컨덕턴스 특성(gm)(400)의 대칭과 트랜스컨덕턴스 특성(gm)(400) 아래 영역의 일정성은 본 발명에 의해 개발된 두 특성이다.
먼저, 차동 트랜지스터 쌍 회로(200)의 무한수로 구성되는 가정적인 다중 차동 쌍 회로(100)를 고려해 보자. 도 5는 동일한 Δ-간격 gmdp함수의 합으로서 다중 차동 쌍 회로(100)의 트랜스컨덕턴스(gmmdp)를 도시한다. 도 5에 도시된 바와 같이, 그러한 회로의 트랜스컨덕턴스 함수(gm)는 무한히 많은 동일한 Δ-간격 gmdp함수의 합이다. 다시 말해,
트랜스컨덕턴스(gm)는 완전히 (주기 Δ의)Vin의 평등한 주기 함수이다. 그러므로, 트랜스컨덕턴스(gm)는 다음과 같이 나타낼 수 있다.
여기서 모든 ak계수는 크기 A/V 및그러므로, a0은 모든 더 높은 오더 계수(ak, k≥1)가 자신의 리플을 결정하는 동안, gmmdp의 평균값을 결정한다.
주기성은 단지 gmmdp의 행위가 단지 영역 ±Δ/2에서만 고려되도록 한다. 도 6은 "슬라이스되고 오버레이된" gmmdp로서 Δ영역에서의 다중 차동 쌍 회로(100)의 트랜스컨덕턴스(gmmdp)를 도시한다. 다시 말해, 도 6에 도시된 바와 같이, 영역 ±Δ/2의 gmmdp는 단일 gmmdp함수를 Δ조각으로 슬라이스하고 다른 것의 위에 이들을 오버레이한 결과로서 보여질 수 있다. 그러므로, 영역 ±Δ/2의 gmmdp아래의 영역은 단일 gmmdp곡선 아래의 모든 영역과 동일하다.
방정식 5를 사용하여, a0이 다음에 의해 주어질 수 있다.
그러므로, a0은 단지 바이어싱(I0및 Δ)에 의존하고 사용된 트랜지스터의 전압-전류(V-I) 특성에는 의존하지 않는다. 높은 선형(작은 R(Vin))은 옵셋 전압(Δ)의 적절한 선택으로 성취될 수 있다.
옵셋 전압(Δ)이 선택되고이 1보다 더 작다면, 다음 식이 올바르다.
방정식 7은 다중 차동 쌍 회로(100)가 선형화됨에 따라, (i)바이어스 전류에 선형적으로 의존하고, (ii)사용된 장치(210)의 전압-전류(V-I) 특성에 반응하지 않음을 나타낸다. 또한, 방정식 7은 트랜스컨덕턴스(gm)가 I0및 Δ를 온도, 공급 및 처리와 독립하게 하여 거의 온도, 공급 및 처리와 독립될 수 있다. 이 작업은 공지된 벤드-갭-근거 바이어스 기술을 사용하여 어떤 기술에서도 성취될 수 있다.
차동 트랜지스터 쌍 회로(200)의 유한수를 사용하는 다중 차동 쌍 회로(100)의 트랜스컨덕턴스(gm)는 중간 영역과 두 말단 영역의 3개의 다른 영역을 갖는다. 중간 영역은 다음 식을 만족하는 입력 전압(Vin)의 범위이다.
그러므로, 중간 영역에서, 한정 쌍 회로(100)의 특성 및 동작은 위에서 논의된 무한 쌍 회로(100)의 특성 및 동작과 동일하다. (i)다중 차동 쌍 회로(100)에 사용된 쌍의 수, (ii)선택된 기술, 및 (iii)옵셋 전압(Δ)에 의존하여, 중간 영역은 존재하거나 존재하지 않을 수 있다.
다중 차동 쌍 회로(100)의 한정된 수의 트랜지스터 쌍(200)을 갖는 것의 효과는 말단 영역에서 관찰된다. 말단 영역에서,
와 gmmdp는 일반(및 희망하는) I0/Δ보다 작은 값을 갖는다. 바이폴라 회로의 말단 영역은 MOS 회로의 영역이 I0로 성장하는 동안 I0로 변하지 않는다. 이 차이는 MOS 차동 트랜지스터 쌍 회로(200)의 gmmdp의 확산이 I0 2로 증가하는 동안 바이폴라 차동 트랜지스터 쌍 회로(200)의 gmmdp의 확산이 I0로 변하지 않는다는 사실의 직접적인 결과이다.
도 7은 MOS 기술에 구현된 등거리 옵셋 다중 차동 쌍 회로의 트랜스컨덕턴스 특성(gm)(700)을 도시한다. 도 7에 도시된 바와 같이, MOS 다중 차동 쌍 회로(100)의 말단 영역(710, 730)과 같은 말단 영역의 증가는 활용 가능한 중간 영역(720)의 감소를 유발한다. 그럼에도 불구하고, MOS 기술에 구현된 다중 차동 쌍 회로(100)는 바람직한 입력 선형 범위와 10개의 선형-전류 튜닝(linear-with-current tunning)을 제공할 수 있다.
본 명세서에 설명되고 도시된 변경 및 실시예는 단지 본 발명의 원리를 설명하는 것이며 다양한 변경은 본 발명의 정신 및 범위를 벗어나지 않고 당업자에 의해 구현될 수 있다는 것을 알 수 있을 것이다.
본 발명은 다중 차동 쌍 회로에 각각의 차동 트랜지스터 쌍을 구성하기 위해 사용된 트랜지스터가 비-지수적 전압-전류(V-I) 특성을 가질 수 있도록 한다.

Claims (14)

  1. 바이어스 전류(I0)로 선형적으로 변화하는 트랜스컨덕턴스(gm)를 갖는 다중 차동 쌍 회로에 있어서,
    상기 회로는 병렬로 결합된 복수의 차동 트랜지스터 쌍 회로를 포함하며,
    상기 차동 트랜지스터 쌍 회로는 비-지수적 전압-전류(V-I) 특성을 갖는 트랜지스터를 포함하는 다중 차동 쌍 회로.
  2. 제 1 항에 있어서,
    상기 트랜지스터는 MOS 트랜지스터인 다중 차동 쌍 회로.
  3. 제 1 항에 있어서,
    상기 각각의 차동 트랜지스터 쌍 회로의 제어 터미널이 결합된 다중 차동 쌍 회로.
  4. 제 1 항에 있어서,
    상기 각각의 차동 트랜지스터 쌍 회로의 출력 터미널이 결합된 다중 차동 쌍 회로.
  5. 제 1 항에 있어서,
    상기 트랜스컨덕턴스(gm)가 인가된 전압(Vin)이 변함에 따라 일정한 다중 차동 쌍 회로.
  6. 제 1 항에 있어서,
    상기 트랜스컨덕턴스(gm)가 상기 바이어스 전류(I0)가 변함에 따라 선형으로 변하는 다중 차동 쌍 회로.
  7. 바이어스 전류(I0)에 관하여 다중 차동 쌍 회로의 트랜스컨덕턴스(gm)를 선형적으로 변화시키는 방법에 있어서,
    복수의 차동 트랜지스터 쌍 회로를 병렬로 결합하는 단계로써, 상기 차동 트랜지스터 쌍 회로는 비-지수적 전압-전류(V-I) 특성을 갖는 트랜지스터를 포함하는 단계, 및
    상기 바이어스 전류(I0)를 상기 각각의 차동 쌍에 인가하여 상기 다중 차동 쌍 회로의 트랜스컨덕턴스(gm)를 변화시키는 단계를 포함하는 선형 변화 방법.
  8. 제 7 항에 있어서,
    상기 트랜지스터는 MOS 트랜지스터인 선형 변화 방법.
  9. 제 7 항에 있어서,
    상기 각각의 차동 트랜지스터 쌍 회로의 제어 터미널을 결합하는 단계를 더 포함하는 선형 변화 방법.
  10. 제 7 항에 있어서,
    상기 각각의 차동 트랜지스터 쌍 회로의 출력 터미널을 결합하는 단계를 더 포함하는 선형 변화 방법.
  11. 바이어스(I0)로 선형적으로 변화하는 트랜스컨덕턴스(gm)를 갖는 다중 차동 쌍 회로에 있어서,
    병렬로 결합된 복수의 차동 트랜지스터 쌍 회로로써, 상기 차동 트랜지스터 쌍 회로는 비-지수적 전압-전류(V-I) 특성을 갖는 트랜지스터를 포함하는 회로,
    상기 각각의 차동 쌍에 옵셋 전압(Δ)을 인가하기 위한 적어도 하나의 전압 소스, 및
    상기 각각의 차동 쌍에 바이어스 전류(I0)를 인가하기 위한 적어도 하나의 전류 소스를 포함하는 다중 차동 쌍 회로.
  12. 이득 제어 회로에 있어서,
    바이어스 전류(I0)로 선형적으로 변하는 트랜스컨덕턴스(gm)를 갖는 적어도 하나의 다중 차동 쌍 회로로써,
    상기 회로는 병렬로 결합된 복수의 차동 트랜지스터 쌍 회로를 포함하고,
    상기 차동 트랜지스터 쌍 회로는 비-지수적 전압-전류(V-I) 특성을 갖는 트랜지스터를 포함하는 이득 제어 회로.
  13. 아날로그 멀티플라이어에 있어서,
    바이어스 전류(I0)로 선형적으로 변하는 트랜스컨덕턴스(gm)를 갖는 적어도 하나의 다중 차동 쌍 회로로써,
    상기 회로는 병렬로 결합된 복수의 차동 트랜지스터 쌍 회로를 포함하고,
    상기 차동 트랜지스터 쌍 회로는 비-지수적 전압-전류(V-I) 특성을 갖는 트랜지스터를 포함하는 아날로그 멀티플라이어.
  14. 필터에 있어서,
    바이어스 전류(I0)로 선형적으로 변하는 트랜스컨덕턴스(gm)를 갖는 적어도 하나의 다중 차동 쌍 회로로써,
    상기 회로는 병렬로 결합된 복수의 차동 트랜지스터 쌍 회로를 포함하고,
    상기 차동 트랜지스터 쌍 회로는 비-지수적 전압-전류(V-I) 특성을 갖는 트랜지스터를 포함하는 필터.
KR1020000028842A 1999-05-28 2000-05-27 어떤 트랜지스터 기술에 대해 바이어스 전류에 비례하는트랜스컨덕턴스를 갖는 다중 차동 쌍 트랜지스터 구조 KR20010029754A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US9/322,961 1999-05-28
US09/322,961 US6211717B1 (en) 1999-05-28 1999-05-28 Multiple differential pair transistor architecture having transconductance proportional to bias current for any transistor technology

Publications (1)

Publication Number Publication Date
KR20010029754A true KR20010029754A (ko) 2001-04-16

Family

ID=23257205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000028842A KR20010029754A (ko) 1999-05-28 2000-05-27 어떤 트랜지스터 기술에 대해 바이어스 전류에 비례하는트랜스컨덕턴스를 갖는 다중 차동 쌍 트랜지스터 구조

Country Status (5)

Country Link
US (1) US6211717B1 (ko)
EP (1) EP1056195B1 (ko)
JP (1) JP3664946B2 (ko)
KR (1) KR20010029754A (ko)
DE (1) DE60044961D1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7233204B2 (en) 2003-09-09 2007-06-19 Electronics And Telecommunications Research Institute Method of acquiring low distortion and high linear characteristic in triode-typed transconductor
US7492226B2 (en) 2006-08-25 2009-02-17 Electronics And Telecommunications Research Institute Linearization apparatus of triode region type operational transconductance amplifier

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7960436B2 (en) * 2006-06-05 2011-06-14 Valeant Pharmaceuticals International Substituted arylamino-1,2,3,4-tetrahydro naphthalenes and-2,3-dihydro-1H-indenes as potassium channel modulators
US9024387B2 (en) 2012-06-25 2015-05-05 International Business Machines Corporation FinFET with body contact
US9018713B2 (en) 2012-06-25 2015-04-28 International Business Machines Corporation Plural differential pair employing FinFET structure
RU199328U1 (ru) * 2020-03-11 2020-08-28 Максим Игоревич Кузьменко Составной транзистор

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2687713B2 (ja) * 1990-10-30 1997-12-08 日本電気株式会社 対数増幅回路
JPH088457B2 (ja) * 1992-12-08 1996-01-29 日本電気株式会社 差動増幅回路
US5602504A (en) * 1995-09-15 1997-02-11 National Science Council Four-quadrant three-input multiplier

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7233204B2 (en) 2003-09-09 2007-06-19 Electronics And Telecommunications Research Institute Method of acquiring low distortion and high linear characteristic in triode-typed transconductor
US7492226B2 (en) 2006-08-25 2009-02-17 Electronics And Telecommunications Research Institute Linearization apparatus of triode region type operational transconductance amplifier

Also Published As

Publication number Publication date
DE60044961D1 (de) 2010-10-28
JP3664946B2 (ja) 2005-06-29
EP1056195A3 (en) 2004-07-28
EP1056195A2 (en) 2000-11-29
EP1056195B1 (en) 2010-09-15
US6211717B1 (en) 2001-04-03
JP2001024452A (ja) 2001-01-26

Similar Documents

Publication Publication Date Title
EP0134221B1 (en) Tunable active filter
US3947778A (en) Differential amplifier
JP4442746B2 (ja) 指数関数発生器及びそれを用いた可変利得増幅器
KR20040048988A (ko) 연산 증폭기 및 연산 증폭기 회로
US5604464A (en) Cascode operational amplifier with multiple input stage
US6316997B1 (en) CMOS amplifiers with multiple gain setting control
US7315199B2 (en) Q value correction of filter circuit
US6097245A (en) Differential output amplifier arrangement and method for tuning the output impedance of a differential output amplifier
US6034568A (en) Broadband dc amplifier technique with very low offset voltage
KR20010029754A (ko) 어떤 트랜지스터 기술에 대해 바이어스 전류에 비례하는트랜스컨덕턴스를 갖는 다중 차동 쌍 트랜지스터 구조
JPH077342A (ja) 差動増幅器
US6018272A (en) Linearization of resistance
EP0410295B1 (en) Single-ended chopper stabilized operational amplifier
JPH02295209A (ja) Ｆｔダブラ差動増幅器
US20040124918A1 (en) Wideband common-mode regulation circuit
GB2295289A (en) Wideband constant impedance amplifiers
JPH10126179A (ja) 利得制御回路及び方法
M'Harzi et al. A novel high bandwidth current mode instrumentation amplifier
US6542018B1 (en) Current mode step attenuation control circuit with digital technology
KR20000013815A (ko) 적분기 입력회로
US20030071286A1 (en) Variable transconductance amplifier
US7492225B2 (en) Gain-controlled amplifier
JP2560134B2 (ja) 利得調整可能な差動増幅器
US5406146A (en) Circuit and method for generating a buffered output having low distortion
JP2006157376A (ja) 差動増幅回路

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20070307

Effective date: 20071227