JPH10126179A - 利得制御回路及び方法 - Google Patents
利得制御回路及び方法Info
- Publication number
- JPH10126179A JPH10126179A JP9263977A JP26397797A JPH10126179A JP H10126179 A JPH10126179 A JP H10126179A JP 9263977 A JP9263977 A JP 9263977A JP 26397797 A JP26397797 A JP 26397797A JP H10126179 A JPH10126179 A JP H10126179A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- transistors
- pair
- gain control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/0082—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using bipolar transistor-type devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G2201/00—Indexing scheme relating to subclass H03G
- H03G2201/10—Gain control characterised by the type of controlled element
- H03G2201/106—Gain control characterised by the type of controlled element being attenuating element
Abstract
(57)【要約】
【課題】 本発明は、低供給電圧の動作を改善し、シス
テムの供給電流の必要量を増加させず、システムの帯域
幅を減少させない利得制御回路及び方法を提供すること
を目的とする。 【解決手段】 高周波通信システムにおける可変利得及
び自動利得制御増幅器又は減衰器の中の電流利得を制御
する回路及び方法である。それを通して電流が供給され
るトランジスタは、利得制御変化から独立であり、常に
同じ直流バイアスで作動する。入力信号は、そのコレク
タがその利得が制御されるべき出力電流を供給するトラ
ンジスタのベースに供給される。出力電流利得及び直流
バイアス電流を調節する自動利得制御電流は、マルチト
ランジスタ回路を通ってトランジスタのベースに供給さ
れる。
テムの供給電流の必要量を増加させず、システムの帯域
幅を減少させない利得制御回路及び方法を提供すること
を目的とする。 【解決手段】 高周波通信システムにおける可変利得及
び自動利得制御増幅器又は減衰器の中の電流利得を制御
する回路及び方法である。それを通して電流が供給され
るトランジスタは、利得制御変化から独立であり、常に
同じ直流バイアスで作動する。入力信号は、そのコレク
タがその利得が制御されるべき出力電流を供給するトラ
ンジスタのベースに供給される。出力電流利得及び直流
バイアス電流を調節する自動利得制御電流は、マルチト
ランジスタ回路を通ってトランジスタのベースに供給さ
れる。
Description
【０００１】
【発明の属する技術分野】本発明は電子的に信号レベル
を制御する回路に関し、特に高周波通信システムにおけ
る可変利得及び自動利得制御増幅器又は減衰器のための
利得制御回路に関する。
を制御する回路に関し、特に高周波通信システムにおけ
る可変利得及び自動利得制御増幅器又は減衰器のための
利得制御回路に関する。
【０００２】
【従来の技術】通信システム回路の中の多くの回路は信
号レベルを制御する装置を必要とする。可変利得及び自
動利得制御増幅器及び減衰器はこのために使用される。
通信システムにおいて信号レベルを制御する既知の装置
は、差動対減衰器である。減衰器の中のいずれかのトラ
ンジスタのコレクタからの出力は、対のエミッタにおけ
る電流入力の比例された複製であり、減衰の量は印加さ
れた差動電圧の関数である。そのような装置では、入力
信号及び直流バイアスの両方が比例される。しかしなが
ら、高い減衰では減少された直流バイアスは装置の動作
に影響を与え、帯域幅を減少させ、電流利得を降下させ
る。
号レベルを制御する装置を必要とする。可変利得及び自
動利得制御増幅器及び減衰器はこのために使用される。
通信システムにおいて信号レベルを制御する既知の装置
は、差動対減衰器である。減衰器の中のいずれかのトラ
ンジスタのコレクタからの出力は、対のエミッタにおけ
る電流入力の比例された複製であり、減衰の量は印加さ
れた差動電圧の関数である。そのような装置では、入力
信号及び直流バイアスの両方が比例される。しかしなが
ら、高い減衰では減少された直流バイアスは装置の動作
に影響を与え、帯域幅を減少させ、電流利得を降下させ
る。
【０００３】
【発明が解決しようとする課題】既知の装置は、夫々が
単一の減衰器より小さな減衰を有する、複数の減衰器段
を縦続させることによりこの問題を回避する。縦続させ
ることは、低供給電圧の動作を悪くするような縦続され
た段を積み重ねることを必要とするか、又は段を接続す
るためにシステムの供給電流の必要量を増加させ、シス
テムの帯域幅を減少させうる電流ミラー又はレベルシフ
ターの使用といった他の問題を導く。
単一の減衰器より小さな減衰を有する、複数の減衰器段
を縦続させることによりこの問題を回避する。縦続させ
ることは、低供給電圧の動作を悪くするような縦続され
た段を積み重ねることを必要とするか、又は段を接続す
るためにシステムの供給電流の必要量を増加させ、シス
テムの帯域幅を減少させうる電流ミラー又はレベルシフ
ターの使用といった他の問題を導く。
【０００４】
【課題を解決するための手段】本発明は、それを通して
入力信号が供給されるトランジスタを、利得制御変化か
ら独立である直流バイアスと共に作動させることにより
これらの問題の多くを回避する。入力信号は、そのコレ
クタがその利得が制御されるべき出力電流を供給すべき
トランジスタのベースへ供給される。出力電流利得を調
節する自動利得制御電流及び直流バイアス電流は、直流
バイアスが出力電流利得の変化から略独立であることを
確実にするマルチトランジスタ回路を通ってトランジス
タのベースに供給される。
入力信号が供給されるトランジスタを、利得制御変化か
ら独立である直流バイアスと共に作動させることにより
これらの問題の多くを回避する。入力信号は、そのコレ
クタがその利得が制御されるべき出力電流を供給すべき
トランジスタのベースへ供給される。出力電流利得を調
節する自動利得制御電流及び直流バイアス電流は、直流
バイアスが出力電流利得の変化から略独立であることを
確実にするマルチトランジスタ回路を通ってトランジス
タのベースに供給される。
【０００５】本発明は、それを通して入力信号が供給さ
れるトランジスタが利得制御変化から略独立である直流
バイアスと共に作動する利得制御回路及び方法を提供す
ることを目的とする。本発明は、回路のセルがセルの出
力に接続されたコレクタを有する第１のトランジスタ
と、接地されたエミッタと、セルの入力に接続されたベ
ースと、出力利得を調節する自動利得制御電源及び第１
のトランジスタに直流バイアスを供給する直流バイアス
電源の両方を有する動作回路とを含み、自動利得制御電
源及び直流バイアス電源の両方は、直流バイアスが利得
の変化から独立であるようマルチトランジスタ回路を通
じて第１のトランジスタのベースに接続される、利得制
御回路及び方法を提供することを他の目的とする。
れるトランジスタが利得制御変化から略独立である直流
バイアスと共に作動する利得制御回路及び方法を提供す
ることを目的とする。本発明は、回路のセルがセルの出
力に接続されたコレクタを有する第１のトランジスタ
と、接地されたエミッタと、セルの入力に接続されたベ
ースと、出力利得を調節する自動利得制御電源及び第１
のトランジスタに直流バイアスを供給する直流バイアス
電源の両方を有する動作回路とを含み、自動利得制御電
源及び直流バイアス電源の両方は、直流バイアスが利得
の変化から独立であるようマルチトランジスタ回路を通
じて第１のトランジスタのベースに接続される、利得制
御回路及び方法を提供することを他の目的とする。
【０００６】本発明は、第１のトランジスタが回路出力
に接続された第１の端子及び回路入力に接続されたベー
スを有し、第１の対の直列接続トランジスタは第１のト
ランジスタのベースに接続されたその間の第１のノード
を有し、第２の対の直列接続トランジスタはバイアス電
源に接続され、その間の第２のノードに接続された自動
利得制御電源を有し、第１の対のトランジスタのうちの
１つのトランジスタのベースは第１の対のトランジスタ
のうちの第１のトランジスタのベースに接続されてお
り、第６のトランジスタは自動利得制御電源に接続さ
れ、そのベースは第１の対のトランジスタのうちの第２
のトランジスタのベースに接続され、それにより第１の
トランジスタのベースに供給された直流バイアスは利得
変化から独立であり、夫々のセルが利得制御変化から略
独立である直流バイアスと共に作動するそれを通じて入
力信号が供給されるトランジスタを有する、複数のセル
が縦続されている利得制御回路及び方法を提供すること
を他の目的とする。
に接続された第１の端子及び回路入力に接続されたベー
スを有し、第１の対の直列接続トランジスタは第１のト
ランジスタのベースに接続されたその間の第１のノード
を有し、第２の対の直列接続トランジスタはバイアス電
源に接続され、その間の第２のノードに接続された自動
利得制御電源を有し、第１の対のトランジスタのうちの
１つのトランジスタのベースは第１の対のトランジスタ
のうちの第１のトランジスタのベースに接続されてお
り、第６のトランジスタは自動利得制御電源に接続さ
れ、そのベースは第１の対のトランジスタのうちの第２
のトランジスタのベースに接続され、それにより第１の
トランジスタのベースに供給された直流バイアスは利得
変化から独立であり、夫々のセルが利得制御変化から略
独立である直流バイアスと共に作動するそれを通じて入
力信号が供給されるトランジスタを有する、複数のセル
が縦続されている利得制御回路及び方法を提供すること
を他の目的とする。
【０００７】
【発明の実施の形態】以下、添付の図面を参照して例に
よって本発明を説明する。図１は、セルの出力ＩOUT に
接続されたコレクタと、接地されたエミッタと、セルの
入力ＩINに接続されたベースとを有する第１のトランジ
スタＱ１を含む利得制御回路のための基礎セル１０の実
施例を示す図である。トランジスタＱ１のベースに印加
された電流のうちの小さな割合のみがベースの中に吸収
され、そのほとんどがノードＮ１においてトランジスタ
Ｑ２のエミッタの中で吸収される。トランジスタＱ２は
このように入力電流を電圧に変換し、電圧を出力電流に
変換する。
よって本発明を説明する。図１は、セルの出力ＩOUT に
接続されたコレクタと、接地されたエミッタと、セルの
入力ＩINに接続されたベースとを有する第１のトランジ
スタＱ１を含む利得制御回路のための基礎セル１０の実
施例を示す図である。トランジスタＱ１のベースに印加
された電流のうちの小さな割合のみがベースの中に吸収
され、そのほとんどがノードＮ１においてトランジスタ
Ｑ２のエミッタの中で吸収される。トランジスタＱ２は
このように入力電流を電圧に変換し、電圧を出力電流に
変換する。
【０００８】第１の対の直列接続トランジスタのＱ２及
びＱ５は、電圧ＶDDとアースとの間に接続されえ、トラ
ンジスタＱ１のベースに接続されたトランジスタＱ２及
びＡ５の間のノードＮ１を有しうる。自動利得制御電源
ＩAGC はＩINからＩOUT までの利得を調節する電流を供
給し（２つの源ＩAGC が示されているが、そのうち１つ
で充分である）、バイアス電源ＩBIASは直流バイアス電
流を供給しうる。
びＱ５は、電圧ＶDDとアースとの間に接続されえ、トラ
ンジスタＱ１のベースに接続されたトランジスタＱ２及
びＡ５の間のノードＮ１を有しうる。自動利得制御電源
ＩAGC はＩINからＩOUT までの利得を調節する電流を供
給し（２つの源ＩAGC が示されているが、そのうち１つ
で充分である）、バイアス電源ＩBIASは直流バイアス電
流を供給しうる。
【０００９】第２の対の直列接続トランジスタのＱ３及
びＱ４は、ＩBIASとアースとの間に接続されえ、夫々の
トランジスタはそのベースがそのコレクタに接続されて
いる。ＩAGC は第２の対のトランジスタのＱ３及びＱ４
の間のノードＮ２に接続されえ、トランジスタＱ４のベ
ースはトランジスタＱ２のベースに接続されうる。第６
のトランジスタＱ６は、ＩAGC とアースとの間に接続さ
れえ、そのベースをそのコレクタ及びトランジスタＱ５
のベースに接続しうる。作動時は、トランジスタＱ１の
ベースに供給された直流バイアスは電流利得の変化から
独立である。
びＱ４は、ＩBIASとアースとの間に接続されえ、夫々の
トランジスタはそのベースがそのコレクタに接続されて
いる。ＩAGC は第２の対のトランジスタのＱ３及びＱ４
の間のノードＮ２に接続されえ、トランジスタＱ４のベ
ースはトランジスタＱ２のベースに接続されうる。第６
のトランジスタＱ６は、ＩAGC とアースとの間に接続さ
れえ、そのベースをそのコレクタ及びトランジスタＱ５
のベースに接続しうる。作動時は、トランジスタＱ１の
ベースに供給された直流バイアスは電流利得の変化から
独立である。
【００１０】例えば、トランジスタはＰＮＰ、又はＮＰ
Ｎでありうるバイポーラ接合トランジスタ、又はＭＯＳ
トランジスタでありうる。バイアス電流及び自動利得制
御電流は同じであるか、又は異なり、複数のセルの縦続
ではセルごとに変化しうる。回路及び方法の動作の以下
の数学的説明により、理解が容易にされよう。全てのト
ランジスタが同じ大きさを有し、整合されていれば、式
（１）乃至（３）が成り立つ。
Ｎでありうるバイポーラ接合トランジスタ、又はＭＯＳ
トランジスタでありうる。バイアス電流及び自動利得制
御電流は同じであるか、又は異なり、複数のセルの縦続
ではセルごとに変化しうる。回路及び方法の動作の以下
の数学的説明により、理解が容易にされよう。全てのト
ランジスタが同じ大きさを有し、整合されていれば、式
（１）乃至（３）が成り立つ。
【００１１】 ＶBEQ1＋ＶBEQ2＝ＶBEQ3＋ＶBEQ4 （１） ＩC1ＩC2＝ＩC3ＩC4 （２） ＩOUT （ＩAGC ＋ＩIN）＝ＩBIAS（ＩAGC ＋ＩBIAS） （３） 以下に認められるように、ＩSIG が入力信号レベルであ
るとすると、ＩIN＝Ｉ BIAS＋ＩSIG となる。
るとすると、ＩIN＝Ｉ BIAS＋ＩSIG となる。
【００１２】すると、
【００１３】
【数１】
【００１４】
【数２】
【００１５】
【数３】
【００１６】及び ＩIN＝［（１−ｙ）＋ｘ］（ＩBIAS＋ＩAGC ） （７） となる。従って、
【００１７】
【数４】
【００１８】となる。出力電流ＩOUT は、同じ直流バイ
アスと、１８０°位相シフトされ、 の倍率で比例された交流部分とを有する。ＩAGC は正又
は負であり得るため、セルは利得又は減衰が可能であ
る。
アスと、１８０°位相シフトされ、 の倍率で比例された交流部分とを有する。ＩAGC は正又
は負であり得るため、セルは利得又は減衰が可能であ
る。
【００１９】基礎セル１０は、２つのトランジスタＶBE
（約１．６Ｖ）といった低い供給電圧で作動し、全供給
電流は縦続された差動対に匹敵する。更に、それを通っ
て信号が通過するトランジスタＱ１は、常に減衰倍数か
ら独立である同じ直流バイアスで作動し、帯域幅もまた
電流利得から略独立であり、セル１０は全ての減衰範囲
に亘って広い一定の帯域幅を提供する。バイアス電流は
また、利得を変化させるために使用されうる。例えば、
図１のＩBIASの値が減少すれば、ＩAGC を変化させるこ
となく減衰が増加される。
（約１．６Ｖ）といった低い供給電圧で作動し、全供給
電流は縦続された差動対に匹敵する。更に、それを通っ
て信号が通過するトランジスタＱ１は、常に減衰倍数か
ら独立である同じ直流バイアスで作動し、帯域幅もまた
電流利得から略独立であり、セル１０は全ての減衰範囲
に亘って広い一定の帯域幅を提供する。バイアス電流は
また、利得を変化させるために使用されうる。例えば、
図１のＩBIASの値が減少すれば、ＩAGC を変化させるこ
となく減衰が増加される。
【００２０】図２は、従来の技術で典型的であるような
レベルのシフトなしに、コンデンサをブロックする直
流、又はセルの間の他の整合する網なしに縦続されうる
複数のセル１０を示す。１つのセル１０の出力は、続く
セル１０’の入力として設けられうる。図２に示される
ように、縦続されたセル１０’は完全に分離した構成部
品で信号レベルを変化させうる。セル１０の出力が第２
の全く同じセル１０の入力となれば、ＩOUT は同じ直流
バイアスを有するが、交流部分は倍数
レベルのシフトなしに、コンデンサをブロックする直
流、又はセルの間の他の整合する網なしに縦続されうる
複数のセル１０を示す。１つのセル１０の出力は、続く
セル１０’の入力として設けられうる。図２に示される
ように、縦続されたセル１０’は完全に分離した構成部
品で信号レベルを変化させうる。セル１０の出力が第２
の全く同じセル１０の入力となれば、ＩOUT は同じ直流
バイアスを有するが、交流部分は倍数
【００２１】
【数５】
【００２２】によって比例される。第２のセル１０の出
力が第３の全く同じセル１０の入力であれば、ＩOUT は
同じ直流バイアスを有するが、交流部分は１８０°位相
シフトされ、倍数
力が第３の全く同じセル１０の入力であれば、ＩOUT は
同じ直流バイアスを有するが、交流部分は１８０°位相
シフトされ、倍数
【００２３】
【数６】
【００２４】によって比例される。２つの全く同じセル
１０では、０乃至−４５ｄＢの減衰範囲が得られる。利
得制御回路の動作は線形であることが望ましく、そのた
めに最もよい線形性は偶数個の縦続されたセルによって
得られることが見いだされている。線形の動作のため、
信号電流ＩSIG に対するＩBIAS及びＩAGC の合計の比率
ｘ（図５より）は、小さいことが望ましく、最悪の場合
自動利得制御はない（最大利得）。しかしながら、交番
するセルは歪みを除去する傾向を有し、２つの縦続する
セルでは自動利得制御がゼロ、即ち（式６より）ｙ＝０
であると、第２のセルは第１のセルから歪みを除去す
る。従って最悪の場合、全面的には利得の中間レベルの
いずれかになる。３つのセルでは、歪みは単一のセルに
対するものと略同じであり、ＩAGC がＩBIASであるとき
ｙ＝０．５であるわずかな改善のみを伴う。従って、線
形性は偶数個の段の場合に最善である。
１０では、０乃至−４５ｄＢの減衰範囲が得られる。利
得制御回路の動作は線形であることが望ましく、そのた
めに最もよい線形性は偶数個の縦続されたセルによって
得られることが見いだされている。線形の動作のため、
信号電流ＩSIG に対するＩBIAS及びＩAGC の合計の比率
ｘ（図５より）は、小さいことが望ましく、最悪の場合
自動利得制御はない（最大利得）。しかしながら、交番
するセルは歪みを除去する傾向を有し、２つの縦続する
セルでは自動利得制御がゼロ、即ち（式６より）ｙ＝０
であると、第２のセルは第１のセルから歪みを除去す
る。従って最悪の場合、全面的には利得の中間レベルの
いずれかになる。３つのセルでは、歪みは単一のセルに
対するものと略同じであり、ＩAGC がＩBIASであるとき
ｙ＝０．５であるわずかな改善のみを伴う。従って、線
形性は偶数個の段の場合に最善である。
【００２５】図３は、ＩBIASがＩAGC 同じであり、トラ
ンジスタが同じ大きさであるとき、バイアス部分（Ｉ
BIAS，Ｑ４，Ｑ３及びＱ６）を他のセル１０と共有する
セル１０”を示す。基礎セル１０はまた、図４に図示さ
れるように、差動セル２０に対する使用に適合されう
る。セル２０の第１の入力及び出力を提供するためにセ
ル１０''' の３つのトランジスタＱ１，Ｑ２及びＱ５を
複製するよう３つのトランジスタＱ７，Ｑ８及びＱ９が
加えられる。
ンジスタが同じ大きさであるとき、バイアス部分（Ｉ
BIAS，Ｑ４，Ｑ３及びＱ６）を他のセル１０と共有する
セル１０”を示す。基礎セル１０はまた、図４に図示さ
れるように、差動セル２０に対する使用に適合されう
る。セル２０の第１の入力及び出力を提供するためにセ
ル１０''' の３つのトランジスタＱ１，Ｑ２及びＱ５を
複製するよう３つのトランジスタＱ７，Ｑ８及びＱ９が
加えられる。
【００２６】図５の回路は、トランジスタＱ１及びＱ７
のエミッタが共通に接続され、抵抗器Ｒ１を通って接地
される更なる実施例を示す。Ｒ１の２倍の抵抗値を有す
る第２の抵抗器Ｒ２は、Ｑ４のエミッタとＱ３のコレク
タ／ベースとの間に接続される。エミッタの連結は事実
上のアースを形成し、本質的に入力信号からの電流は全
くＲ１を通らない。これはトランジスタＱ１及びＱ７の
間の不整合に関してトランジスタＱ１及びＱ７の作動点
を安定化させ、信号レベルを均衡させる傾向がある。歪
みは低い値において立上りを有し、それにより信号の交
流部分が増加すると同時に歪みがわずかに増加しうるこ
とは欠点である。
のエミッタが共通に接続され、抵抗器Ｒ１を通って接地
される更なる実施例を示す。Ｒ１の２倍の抵抗値を有す
る第２の抵抗器Ｒ２は、Ｑ４のエミッタとＱ３のコレク
タ／ベースとの間に接続される。エミッタの連結は事実
上のアースを形成し、本質的に入力信号からの電流は全
くＲ１を通らない。これはトランジスタＱ１及びＱ７の
間の不整合に関してトランジスタＱ１及びＱ７の作動点
を安定化させ、信号レベルを均衡させる傾向がある。歪
みは低い値において立上りを有し、それにより信号の交
流部分が増加すると同時に歪みがわずかに増加しうるこ
とは欠点である。
【００２７】
【発明の効果】本発明は、自動利得制御装置（即ち電子
的に可変の利得）、利得制御増幅器及び減衰器及び他の
同様の装置を含む様々な装置に対して適用される。本発
明は、高周波通信システムにおける使用に対して特に適
合される。
的に可変の利得）、利得制御増幅器及び減衰器及び他の
同様の装置を含む様々な装置に対して適用される。本発
明は、高周波通信システムにおける使用に対して特に適
合される。
【図１】本発明による基礎セルの実施例の回路図を示す
図である。
図である。
【図２】本発明の実施例の縦続されたセルの回路図を示
す図である。
す図である。
【図３】本発明の縦続されたセルの更なる実施例の回路
図を示す図である。
図を示す図である。
【図４】差動装置用の本発明の実施例の回路図を示す図
である。
である。
【図５】差動装置用の本発明の第２の実施例の回路図を
示す図である。
示す図である。
１０，１０’，１０”，１０''' セル ２０ 差動セル
Claims (10)
- 【請求項１】 第１の電位とアースとの間に接続された
セルを有し、該セルはセルの出力に接続された第１の端
子と、接地された第２の端子と、セルの入力に接続され
たベースとを有する第１のトランジスタからなる利得制
御回路であって、 第１の電位とアースとの間に接続された第１の対の直列
接続トランジスタと、セルの入力電流の利得を調節する
自動利得制御電源と、直流バイアス電流を供給するバイ
アス電源と、該バイアス電源とアースとの間に接続され
た第２の対の直列接続トランジスタと、該自動利得制御
電源とアースとの間に接続された第６のトランジスタと
を有し、 該第１の対の間の第１のノードは該第１のトランジスタ
の該ベースに接続され、 該第２の対の夫々のトランジスタはその第１の端子に接
続されたベースを有し、該自動利得制御電源は該第２の
対のトランジスタの間の第２のノードに接続され、該第
２の対のトランジスタのうちの１つのベースは該第１の
トランジスタの対のうちの第１のトランジスタのベース
に接続され、 該第６のトランジスタのベースは該第１の対のトランジ
スタのうちの第２のトランジスタのベース及び該第６の
トランジスタの第１の端子に接続され、それにより該第
１のトランジスタの該ベースに供給される直流バイアス
はセルの入力における入力電流の利得の変化から独立で
ある、利得制御回路。 - 【請求項２】 該セルの複数が縦続であり、第１のセル
の出力が第２のセルの入力となり、望ましくは該複数の
セルは偶数個であることを特徴とする請求項１記載の回
路。 - 【請求項３】 該セルはその第２の出力に接続された第
１の端子と、接地された第２の端子と、セルの第２の入
力に接続されたベースとを有する第７のトランジスタか
らなり、 第１の電位とアースとの間に接続された第３の対の直列
接続トランジスタを有し、 該第３の対のトランジスタの間の第３のノードは該第７
のトランジスタの該ベースに接続され、該第３の対のト
ランジスタのうちの第１のトランジスタのベースは該第
１の対のトランジスタのうちの該第１のトランジスタに
接続され、該第３の対のトランジスタのうちの第２のト
ランジスタのベースは該第１の対のトランジスタのうち
の該第２のトランジスタの該ベースに接続されることを
特徴とする、請求項１又は２記載の回路。 - 【請求項４】 上記トランジスタの全ては略同じ大きさ
のＮＰＮバイポーラトランジスタであるか、又は上記ト
ランジスタの全ては略同じ大きさのＰＮＰバイポーラト
ランジスタであるか、又は上記トランジスタの全ては略
同じ大きさのＭＯＳトランジスタであることを特徴とす
る、請求項１乃至３のうちいずれか１項記載の回路。 - 【請求項５】 上記トランジスタの全ては略同じ大きさ
のＭＯＳトランジスタであることを特徴とする、請求項
１乃至４のうちいずれか１項記載の回路。 - 【請求項６】 利得制御増幅器、又は利得制御減衰器、
又は自動利得制御システムに対する使用に適している請
求項１乃至５のうちいずれか１項記載の回路。 - 【請求項７】 セルの出力に接続された第１の端子と、
接地された第２の端子と、セルの入力に接続されたベー
スとを有する第１のトランジスタからなる利得制御回路
であって、 回路の入力電流の利得を調節する自動利得制御電源と、
該第１のトランジスタに直流バイアスを供給する直流バ
イアス電源とからなる動作回路と、該直流バイアス電源
に接続された第２の対の直列接続トランジスタとを有
し、 該自動利得制御電源及び該直流バイアス電源は、直流バ
イアスが入力電流の利得の変化から独立であるよう該第
１のトランジスタの該ベースに接続され、該動作回路は
その間の第１のノードが該第１のトランジスタの該ベー
スに接続された第１の対の直列接続トランジスタからな
り、 該自動利得制御電源は該第２の対のトランジスタの間の
第２のノードに接続され、該第２の対のトランジスタの
うちの１つのトランジスタのベースは該第１の対のトラ
ンジスタのうちの第１のトランジスタのベースに接続さ
れる、利得制御回路。 - 【請求項８】 該動作回路は、該自動利得制御電源に接
続され、そのベースが該第１の対のトランジスタのうち
の第２のトランジスタのベースに接続された第６のトラ
ンジスタからなることを特徴とする請求項７記載の回
路。 - 【請求項９】 その利得が制御されるべき出力電流を供
給する第１の端子及び接地された第２の端子を有する第
１のトランジスタのベースに入力電流を供給する段階
と、（ｉ）出力電流利得を調節する自動利得制御電流
と、（ｉｉ）直流バイアスが出力電流利得の変化から独
立であるようマルチトランジスタ回路を通って第１のト
ランジスタのベースへ直流バイアス電流とを供給する段
階とからなる電流利得を制御する方法であって、 第１の対の直列接続トランジスタの間の第１のノードを
第１のトランジスタのベースに接続する段階と、自動利
得制御電流を直流バイアスに接続された第２の対の直列
接続トランジスタの間の第２のノードに接続し、第２の
対のトランジスタのうちの１つのベースは第１の対のト
ランジスタのうちの第１のトランジスタのベースに接続
される段階と、そのベースが第１の対のトランジスタの
うちの第２のトランジスタに接続された第６のトランジ
スタに自動利得制御電流を接続する段階とを含む方法。 - 【請求項１０】 その利得が制御されるべき第２の出力
電流を供給する第１の端子及び接地された第２の端子を
有する第２のトランジスタのベースに出力電流を供給す
る段階と、（ｉ）第２の出力電流利得を調節する第２の
自動利得制御電流と、（ｉｉ）直流バイアスが第２の出
力電流利得の変化から独立であるよう第２のトランジス
タのベースへ直流バイアス電流とを供給する段階とから
なることを特徴とする請求項９記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/725,924 US5812029A (en) | 1996-10-04 | 1996-10-04 | Gain control circuit and method |
| US725924 | 1996-10-04 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10126179A true JPH10126179A (ja) | 1998-05-15 |
Family
ID=24916486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9263977A Withdrawn JPH10126179A (ja) | 1996-10-04 | 1997-09-29 | 利得制御回路及び方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5812029A (ja) |
| EP (1) | EP0834986B1 (ja) |
| JP (1) | JPH10126179A (ja) |
| KR (1) | KR100283645B1 (ja) |
| DE (1) | DE69718122T2 (ja) |
| IL (1) | IL121763A (ja) |
| TW (1) | TW355882B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6317502B1 (en) * | 1996-02-29 | 2001-11-13 | Sanyo Electric Co., Ltd. | Electronic volume control circuit with controlled output characteristic |
| JP2000031756A (ja) * | 1998-07-14 | 2000-01-28 | Mitsubishi Electric Corp | カレントミラー回路及びチャージポンプ回路 |
| US6064268A (en) * | 1999-01-28 | 2000-05-16 | Hewlett--Packard Company | Precision emitter follower |
| US6259323B1 (en) | 1999-12-17 | 2001-07-10 | Nokia Mobile Phones Ltd. | Gain control for low noise amplifier |
| JP3841652B2 (ja) * | 2001-03-14 | 2006-11-01 | 富士通株式会社 | 増幅回路 |
| US6710657B2 (en) | 2001-10-12 | 2004-03-23 | Anadigics, Inc. | Gain control circuit with well-defined gain states |
| KR100648380B1 (ko) * | 2005-12-12 | 2006-11-24 | 한국전자통신연구원 | 가변 이득 증폭기 |
| US7636016B2 (en) * | 2007-09-17 | 2009-12-22 | Board Of Regents, The University Of Texas System | Current mirror circuit |
| US8699984B2 (en) * | 2008-02-25 | 2014-04-15 | Csr Technology Inc. | Adaptive noise figure control in a radio receiver |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2308835C3 (de) * | 1972-03-02 | 1986-03-27 | Sony Corp., Tokio/Tokyo | Regelbarer Verstärker für elektrische Signale |
| US4814724A (en) * | 1986-07-15 | 1989-03-21 | Toko Kabushiki Kaisha | Gain control circuit of current mirror circuit type |
| US4878031A (en) * | 1989-03-06 | 1989-10-31 | Motorola, Inc. | Class B variable gain control circuit |
| JPH06164249A (ja) * | 1992-11-25 | 1994-06-10 | Nec Corp | 可変利得増幅回路 |
| US5424682A (en) * | 1994-08-01 | 1995-06-13 | Motorola, Inc. | Variable gain amplifier circuit |
-
1996
- 1996-10-04 US US08/725,924 patent/US5812029A/en not_active Expired - Fee Related
-
1997
- 1997-09-15 IL IL12176397A patent/IL121763A/en not_active IP Right Cessation
- 1997-09-26 DE DE69718122T patent/DE69718122T2/de not_active Expired - Fee Related
- 1997-09-26 EP EP97116810A patent/EP0834986B1/en not_active Expired - Lifetime
- 1997-09-29 KR KR1019970049607A patent/KR100283645B1/ko not_active IP Right Cessation
- 1997-09-29 JP JP9263977A patent/JPH10126179A/ja not_active Withdrawn
- 1997-10-02 TW TW086114344A patent/TW355882B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| EP0834986B1 (en) | 2003-01-02 |
| DE69718122D1 (de) | 2003-02-06 |
| IL121763A (en) | 2002-02-10 |
| EP0834986A2 (en) | 1998-04-08 |
| EP0834986A3 (en) | 1999-12-01 |
| IL121763A0 (en) | 1998-02-22 |
| TW355882B (en) | 1999-04-11 |
| US5812029A (en) | 1998-09-22 |
| DE69718122T2 (de) | 2003-11-13 |
| KR19980032423A (ko) | 1998-07-25 |
| KR100283645B1 (ko) | 2001-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6049251A (en) | Wide-dynamic-range variable-gain amplifier | |
| US5668468A (en) | Common mode stabilizing circuit and method | |
| KR20020028783A (ko) | 선형 가변 이득 증폭기 | |
| US3786362A (en) | Balanced output operational amplifier | |
| US5389893A (en) | Circuit for a controllable amplifier | |
| US7161429B2 (en) | Multi-port cross-connected multi-level cascode differential amplifier | |
| EP0025977B1 (en) | Gain controlled amplifier | |
| JPH10126179A (ja) | 利得制御回路及び方法 | |
| US6922556B2 (en) | System and method for establishing a bias current using a feedback loop | |
| EP0481630B1 (en) | High efficiency cross-coupled folded cascode circuit | |
| KR940001817B1 (ko) | 노이즈 감소회로에 사용되는 액티브 필터용 고역 가중치 회로 | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| US6078219A (en) | Wide range single stage variable gain amplifier | |
| US5382919A (en) | Wideband constant impedance amplifiers | |
| US6744308B1 (en) | System and method for establishing the input impedance of an amplifier in a stacked configuration | |
| US6876843B2 (en) | Radio frequency amplifier with improved intermodulation performance | |
| US4342005A (en) | Television intermediate frequency amplifier with feedback stabilization | |
| US6300836B1 (en) | High gain, wide band amplifier | |
| US7138867B2 (en) | Balanced variable gain amplifier capable of achieving performance by low source voltage | |
| JP3219346B2 (ja) | 自動利得制御増幅器 | |
| GB2074410A (en) | Variable emitter degeneration gain-controlled amplifier | |
| US6594474B1 (en) | Controlled-gain power amplifier device, in particular for radio-frequency circuits applied to cellular mobile telephony | |
| JPS61219208A (ja) | 利得可変増幅器 | |
| JP2003188667A (ja) | 多段可変利得増幅器 | |
| JP2001156564A (ja) | 可変利得増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041207 |