JP2001156564A

JP2001156564A - 可変利得増幅回路

Info

Publication number: JP2001156564A
Application number: JP34104499A
Authority: JP
Inventors: Satoshi Arai; 智荒井
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1999-11-30
Filing date: 1999-11-30
Publication date: 2001-06-08

Abstract

(57)【要約】【課題】低電圧で動作可能で、移動通信端末などの回
路への応用に好適する可変利得増幅回路を提供する。【解決手段】差動回路１３３，１３４の電流源として
それぞれ可変電流源１３５，１３６を設け、これら可変
電流源１３５，１３６の制御電流を、差動増幅回路１４
０とは縦列接続されない利得制御回路１４１にて生成し
た電流で制御する。そして、可変電圧源１４３の電圧Ｖ
_Ｇを可変して、この電圧Ｖ_Ｇと電圧源１４４の出力電圧
Ｖ_ＲＥＦとの大小関係を制御することにより、カレント
ミラー回路１３８，１３９より差動回路１３７にそれぞ
れ流れる電流の比を可変する。これにより、カレントミ
ラー回路１３８，１３９から、それぞれ制御電流とし
て、可変電流源１３５，１３６に流れる電流の比を可変
制御するようにしている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、連続的な利得変
化が可能な増幅回路に関し、特に低電圧動作が求められ
るミキサ回路に好適する可変利得増幅回路に関する。

【０００２】

【従来の技術】従来、可変利得増幅回路としては、例え
ば特公平６−１１０９３（名称：広帯域可変利得増幅
器、出願人：スズキ株式会社）で述べられているような
構成が用いられている。第４図を参照して、従来の可変
利得増幅回路について説明する。

【０００３】従来の可変利得増幅回路は、トランジスタ
４０１，４０２、抵抗４０７，４０８，４０９で構成さ
れる差動回路４１７と、トランジスタ４０３，４０４、
抵抗４１０，４１１，４１２で構成される差動回路４１
８とが共通の信号入力端子対４２３と信号出力端子対４
２４に並列接続される構成になっている。

【０００４】さらに、差動回路４１７を構成する抵抗４
０８，４０９は、トランジスタ４０５のコレクタに接続
され、差動回路４１８を構成する抵抗４１１，４１２は
トランジスタ４０６のコレクタに接続される。

【０００５】トランジスタ４０５のエミッタは、抵抗４
１３を介して、またトランジスタ４０６のエミッタは抵
抗４１４を介して、定電流源４２０に接続され、差動回
路４１９を構成している。

【０００６】差動回路４１７と差動回路４１８に流れる
電流の和は、定電流源４２０によって定められ、その値
はほぼ一定であるが、差動回路４１７を流れる電流と差
動回路４１８を流れる電流の割合は、例えば、“Analys
is and Design of ANALOG INTEGRATED CIRCUITS”（P.R
Gray，R.G. Meyer共著、John Wiley & Sons，Inc.、１
９９３年）の２２７ぺージから２３１ぺージに説明され
ているように、差動回路４１９に加えられる利得制御電
圧電源４２１とリファレンス電圧電源４２２の出力電圧
の大小関係によって変化する。

【０００７】すなわち、可変電圧電源４２１を制御し、
その出力電圧が定電圧源４２２の出力電圧が等しい場合
は、トランジスタ４０５のコレクタ電流Ｉ_ｃ１、とトラ
ンジスタ４０６のコレクタ電流はＩ_ｃ２はほぼ等しくな
り、それぞれ定電流源４２０を流れる電流の１／２の電
流が流れる。

【０００８】しかし、可変電圧電源４２１の出力電圧が
定電圧源４２２の出力電圧より大きくなると、トランジ
スタ４０５のコレクタ電流が増加する。しかし、定電流
源４２０が流せる電流量は固定されているため、トラン
ジスタ４０６のコレクタ電流が減少することになる。

【０００９】逆に可変電圧電源４２１の出力電圧が定電
圧源４２２の出力電圧より小さくなると、トランジスタ
４０５のコレクタ電流が減少し、トランジスタ４０６の
コレクタ電流が増加する。以上のように、これまで述べ
た操作を行うことで、差動回路４１７，４１８を流れる
電流の大きさを制御することができる。

【００１０】ところで、差動回路４１７は、抵抗４０
７，４０８，４０９で構成された負帰還回路を持つ差動
増幅回路であり、差動回路４１８は、抵抗４１０，４１
１，４１２で構成された負帰還回路を持つ差動増幅回路
である。

【００１１】このため、差動回路４１７の利得は、負帰
還の大きさ、すなわち抵抗４０７，４０８，４０９の値
によってほぼ決定される。同様に、差動回路４１８で
は、抵抗４１０，４１１，４１２の値により利得が決定
される。

【００１２】また、トランジスタ４０１，４０２，４０
３，４０４のバイアス電圧を等しくするためには、抵抗
４０８，４０９，４１１，４１２を等しくすればよい。
さらに、抵抗４０８，４０９を４０７より十分大きくす
れば、差動回路４１７の利得は抵抗４０７の値でほぼ決
定できる。同様に抵抗４１１，４１２を４１０より十分
大きくすれば、差動回路４１８の利得は抵抗４１０の値
で決定できる。

【００１３】そして、差動回路４１７，４１８がそれぞ
れ増幅した信号電流がトランジスタ４０１と４０３のコ
レクタ、またトランジスタ４０２と４０４のコレクタで
加算され、出力端子対４２４から出力されることにな
る。

【００１４】ここで、差動回路４１７の利得がＧｍａｘ
となるように負帰還抵抗４０７を設定し、差動回路４１
８の利得がＧｍｉｎ（＜Ｇｍａｘ）となるように負帰還
抵抗４１０を設定する場合について考える。

【００１５】この場合、可変電圧電源４２１の出力電圧
を定電圧源４２２の出力電圧より、十分大きくすれば、
電流のほとんどが差動回路４１７の方に流れ、差動回路
４１８には流れなくなり、図４に示した可変利得増幅回
路の利得はほぼＧｍｉｎとなる。

【００１６】逆に可変電圧電源４２２の出力電圧を小さ
くし、差動回路４１８の方にのみ電流が流れるように設
定すれば、図４に示した可変利得増幅回路の利得はほぼ
Ｇｍｉｎとなる。

【００１７】さらに、可変電圧電源４２２の出力電圧は
連続的に変化させることができれば、差動回路４１７と
４１８に適当な比率で電流が流れるように可変電圧電源
４２２を設定し、電流比に応じて利得ＧをＧｍｉｎ＜Ｇ
＜Ｇｍａｘの範囲で、連続的に変化させることができ
る。

【００１８】また、“Analysis and Design of ANALOG
INTEGRATED CIRCUITS”の２３０ぺージから２３１ぺー
ジに説明されているようにトランジスタ４０５，４０６
のエミッタに接続された抵抗４１３，４１４の大きさに
よって、利得制御電圧とトランジスタ４０５，４０６の
コレクタ電流の関係が変化するため、利得制御電圧の変
化量に対する利得の変化量を変化させることができる。

【００１９】ところで、図４に示した従来の可変利得増
幅回路では、実際の信号処理を行う差動回路４１７，４
１８が利得制御を行う差動回路４１９および定電流源４
２０に縦列接続される。

【００２０】このため、電源電圧端子４２５に加える電
源電圧は、定電流源４２０の動作に必要な電圧、差動回
路４１９のトランジスタ４０５，４０６の動作に必要な
電圧および抵抗４１３，４１４によって生じる電圧降下
分、さらに差動回路４１７，４１８においても利得設定
のために設けた抵抗４０８，４０９，４１１，４１２で
の電圧降下分、これらの電圧降下を考慮してを高く設定
する必要がある。

【００２１】しかしながら、近時、携帯電話システムを
はじめとする移動通信システムが広く普及するようにな
ったが、これに伴い上記システムの移動端末に小型軽量
化が求められるようになり、上記端末の動作電圧が低く
なる傾向がある。

【００２２】上述したように、従来の可変利得増幅回路
では、ある程度、電源電圧を高く設定する必要があるた
め、低電圧で動作する移動通信システムの端末に適用す
る場合、その小型軽量化の障害となるという問題があっ
た。

【００２３】

【発明が解決しようとする課題】従来の可変利得増幅回
路では、電流制御を行う差動回路の動作を保証する電圧
の分と差動増幅器の帰還抵抗での電圧降下を考慮した上
で、電源電圧を高く設定する必要があり、低電圧動作が
求められる移動通信端末などの回路に応用しにくいとい
う問題点があった。

【００２４】この発明は上記の問題を解決すべくなされ
たもので、従来の可変利得増幅回路よりも低電圧で動作
可能で、移動通信端末などの回路への応用に好適する可
変利得増幅回路を提供することを目的とする。

【００２５】

【課題を解決するための手段】上記の目的を達成するた
めに、この発明は、２系統の電流を出力し、この電流量
が第１の制御信号によって制御される第１の可変電流源
と、２系統の電流を出力し、この電流量が第２の制御信
号によって制御される第２の可変電流源と、第１のトラ
ンジスタと第２のトランジスタとからなる第１の差動対
を備え、第１のトランジスタのエミッタは第１の可変電
流源の一方の出力系統を介して接地され、第２のトラン
ジスタのエミッタは第１の可変電流源の残る一方の出力
系統を介して接地され、第１のトランジスタと第２のト
ランジスタのエミッタ間には第１のインピーダンス素子
が設けられる第１の差動回路と、第３のトランジスタと
第４のトランジスタとからなる第２の差動対を備え、第
３のトランジスタのエミッタは前第２の可変電流源の一
方の出力系統を介して接地され、第４のトランジスタの
エミッタは第２の可変電流源の残る一方の出力系統を介
して接地され、第３のトランジスタと第４のトランジス
タのエミッタ間には第２のインピーダンス素子が設けら
れる第２の差動回路とを少なくとも有し、第１のトラン
ジスタのべースと第３のトランジスタのべースが接続さ
れて入力端子対の一方を形成するとともに、第２のトラ
ンジスタのべースと第４のトランジスタのべースが接続
されて入力端子対の残る一方を形成し、第１のトランジ
スタのコレクタと第３のトランジスタのコレクタが接続
されて出力端子対の一方を形成するとともに、第２のト
ランジスタのコレクタと第４のトランジスタのコレクタ
が接続されて出力端子対の残る一方を形成する差動増幅
回路とを具備して構成するようにした。

【００２６】上記構成の可変利得増幅回路では、差動増
幅回路の第１の差動回路に第１の可変電流源が縦列接続
されるとともに、差動増幅回路の第２の差動回路に第２
の可変電流源が縦列接続され、第１の制御信号と第２の
制御信号を通じて、上記第１および第２の可変電流源の
出力電流を制御して、第１および第２の差動回路の利得
を制御するようにしている。

【００２７】したがって、上記構成の可変利得増幅回路
によれば、第１の差動回路と第２の差動回路にそれぞれ
縦列接続される可変電流源により、両差動回路の利得を
制御することができるので、従来のように電流源の出力
電流を分流する分流回路を縦列接続する必要がないの
で、その分、回路全体の動作電圧を下げられ、低電圧で
動作することができる。

【００２８】

【発明の実施の形態】以下、図面を参照して、この発明
の実施形態について説明する。図１は、この発明の第１
の実施形態に係わる可変利得増幅回路の構成を示すもの
である。この図に示す可変利得増幅回路は、差動増幅回
路１４０と利得制御回路１４１とから構成されている。

【００２９】まず、差動増幅回路１４０について説明す
る。トランジスタ１０１，１０２とインピーダンス素子
１１７は、差動回路１３３を構成し、トランジスタ１０
３，１０４とインピーダンス素子１１８は差動回路１３
４を構成する。

【００３０】トランジスタ１０１，１０３のべース、ま
たトランジスタ１０２，１０４のべースはそれぞれ共通
に接続され、信号入力端子対１４５を構成する。トラン
ジスタ１０１，１０３のコレクタは、共通の負荷素子１
１９を介して、電源端子１４７に接続される。

【００３１】同様にトランジスタ１０２，１０４のコレ
クタは共通の負荷素子１２０を介して電源端子１４７に
接続される。トランジスタ１０１，１０３のコレクタと
負荷素子１１９の接続点と、トランジスタ１０２，１０
４のコレクタと負荷素子１２０の接続点は、信号出力端
子対１４６となる。

【００３２】トランジスタ１０１のエミッタは、可変電
流源１３５を構成するトランジスタ１０６のコレクタに
接続され、トランジスタ１０２のエミッタはトランジス
タ１０７のコレクタに接続される。また、トランジスタ
１０１，１０２のエミッタ間にはインピーダンス素子１
１７が設けられる。

【００３３】同様に、トランジスタ１０３のエミッタは
可変電流源１３６を構成するトランジスタ１０９のコレ
クタに接続され、トランジスタ１０４のエミッタはトラ
ンジスタ１１０のコレクタに接続される。また、トラン
ジスタ１０３，１０４のエミッタ間にはインピーダンス
素子１１８が設けられる。

【００３４】可変電流源１３５は、カレントミラー回路
で構成されており、トランジスタ１０５のコレクタに流
れる電流の大きさに応じて、トランジスタ１０６，１０
７のコレクタ電流、すなわちトランジスタ１０１，１０
２のエミッタ電流が定まる。

【００３５】特にトランジスタ１０６，１０７および抵
抗１２２，１２３の構造を等しくすれば、トランジスタ
１０５に供給される電流によって、トランジスタ１０
６，１０７には、ほぼ等しい電流を流すことができる。

【００３６】また、特に集積回路上において、この可変
利得増幅回路を構成する場合、製造精度などが原因で構
成される素子の性能には差が生じることは避けられない
が、トランジスタ１０６，１０７および抵抗１２２，１
２３を可能な限り近づけ、素子の向きを同じくして配置
することで、性能差を減少することができる。

【００３７】可変電流源１３６についても、トランジス
タ１０８のコレクタ電流に応じて、トランジスタ１０
９，１１０のコレクタ電流すなわち、トランジスタ１０
３，１０４のエミッタ電流をほぼ等しく定めることがで
きる。

【００３８】ここで、上記構成の差動増幅回路１４０の
動作について説明する。まず、インピーダンス素子１１
７を差動回路１３３が利得ＧＡとなるように設定し、イ
ンピーダンス素子１１８を差動回路１３４が利得ＧＢ
（＜ＧＡ）となるように設定するものとする。

【００３９】可変電流源１３５のみが電流を流すように
設定し、可変電流源１３６は電流を流さないように設定
された状態では、差動増幅回路１４０は差動回路１３３
のみが動作する回路と同等になり、その利得はＧＡとな
る。

【００４０】逆に可変電流源１３６のみが電流を流すよ
うに設定し、可変電流源１３５は電流を流さないように
設定された状態では、差動増幅回路１４０は差動回路１
３４のみが動作する回路と同等になり、その利得はＧＢ
となる。さらに可変電流源１３５，１３６に一定の比率
で電流が流れる場合は、その電流比に応じて、利得はＧ
（ＧＢ＜Ｇ＜ＧＡ）となる。

【００４１】ここで、トランジスタ１０１，１０２のコ
レクタを流れる電流をＩ_Ｃ１、トランジスタ１０３，１
０４のコレクタを流れる電流をＩ_Ｃ２とする。なお、Ｉ
_Ｃ１＋Ｉ_Ｃ２＝Ｉ（一定）とする。

【００４２】また、トランジスタ１０１，１０２の電流
増幅率をβ_１、トランジスタ１０３，１０４の電流増幅
率をβ_２とする。さらにインピーダンス素子１１７の抵
抗値をＲ_１、インピーダンス素子１１８の抵抗値をＲ_２
とし、負荷素子１１９，１２０の抵抗値をＲ_Ｌとする。
このとき電圧増幅率Ｇ_Ｖは、下式（１）で表わされる。

【００４３】

【数１】

【００４４】ここでβ_１，β_２は、「１」より十分大き
いので、電圧増幅率Ｇ_Ｖは、下式（２）で表わされる。
なお、Ｖ_Ｔは、ボルツマン定数をｋ、絶対温度をＴ、電
子電荷をｑと表わしたときに、下式（３）で表される値
である。

【００４５】

【数２】

【００４６】したがって、電圧利得Ｇ_Ｖは、Ｉ_Ｃ１とＩ
_Ｃ２の比と、抵抗Ｒ_１とＲ_２の値でほぼ決めることがで
きる。以上のように、互いに異なる利得を持つ差動回路
１３３，１３４に流れる電流の比を変化させることによ
って、差動増幅回路１４０の利得を変化させることがで
きる。また、差動回路１３３，１３４に流れる電流の総
和を一定にすることにより、負荷素子１１９および１２
０を流れる電流は常に一定になるため、信号出力端子対
１４６では、バイアス電圧変動が生じず、信号出力を安
定した状態で行うことができる。

【００４７】次に、利得制御回路１４１について説明す
る。利得制御回路１４１は、差動回路１３７、カレント
ミラー回路１３８，１３９、定電流源１４２で構成され
ている。

【００４８】差動回路１３７はトランジスタ１１１，１
１２で構成され、トランジスタ１１１のエミッタは抵抗
１２７を介して定電流源１４２に、一方、トランジスタ
１１２のエミッタは抵抗１２８を介して定電流源１４２
に接続される。

【００４９】また、トランジスタ１１１のコレクタは、
カレントミラー回路１３８を構成するトランジスタ１１
３のコレクタとベースに、一方、トランジスタ１１２の
コレクタは、カレントミラー回路１３９を構成するトラ
ンジスタ１１５のコレクタとベースに接続されている。

【００５０】さらに、トランジスタ１１１のべースに
は、利得制御ためのリファレンス電圧を出力する固定電
圧源１４４が接続され、一方、トランジスタ１１２のべ
ースには、利得制御のための制御信号電圧を出力する可
変電圧源１４３が接続される。

【００５１】次に、上記構成の利得制御回路１４１によ
る利得制御動作について説明する。なお、ここでは説明
を簡単にするために抵抗１２７、抵抗１２８を共に０
［Ω］、定電流源の電流を_ＩＥＥとし、トランジスタ１
１１のコレクタに流れる電流をＩ_ＣＡ、トランジスタ１
１２のコレクタに流れる電流をＩ_ＣＢとする。

【００５２】また、利得制御を行う可変電圧源１４３の
電圧をＶ_Ｇ、固定のリファレンス電圧を出力する電圧源
１４４の出力電圧をＶ_ＲＥＦとすると、電圧Ｖ_Ｇ、Ｖ
_ＲＥＦと、電流Ｉ_１，Ｉ_２との関係は、“Analysis and
Design of ANALOG INTEGRATEDCIRCUITS”の２２９ぺー
ジから２３１ぺージで説明されるように、以下のような
式（４）、（５）で表わすことができる。

【００５３】

【数３】

【００５４】なお、α_ＦＩ_ＥＥ＝Ｉ_ＣＡ＋Ｉ_ＣＢとなる
値である。したがってＶ_Ｇ＜Ｖ_ＲＥＦの時には、トラン
ジスタ１１１のコレクタ電流が増加し、トランジスタ１
１２のコレクタ電流は減少し、トランジスタ１１１のコ
レクタ電流の方がトランジスタ１１２のコレクタ電流よ
りも大きくなる。

【００５５】逆に、Ｖ_Ｇ＞Ｖ_ＲＥＦの時には、トランジ
スタ１１２のコレクタ電流が増加し、トランジスタ１１
１のコレクタ電流は減少し、トランジスタ１１２のコレ
クタ電流の方がトランジスタ１１１のコレクタ電流より
も大きくなる。

【００５６】トランジスタ１１１とトランジスタ１１２
のコレクタ電流の上限は、共にα_ＦＩ_ＥＥであり、下限
は共に０である。また、両トランジスタ１１１，１１２
のコレクタ電流の和は、どの状態でもα_ＦＩ_ＥＥとなり
常に一定である。

【００５７】また、トランジスタ１１３のコレクタ電流
は、トランジスタ１１１のコレクタ電流Ｉ_ＣＡとほぼ等
しく、トランジスタ１１５のコレクタ電流は、トランジ
スタ１１２のコレクタ電流Ｉ_ＣＢとほぼ等しい。

【００５８】ここで、カレントミラー回路１３８を構成
するトランジスタ１１３，１１４および抵抗１２９，１
３０をそれぞれ同等の素子で構成した場合には、トラン
ジスタ１１３（１１１）とほぼ等しいコレクタ電流がト
ランジスタ１１４から、差動増幅回路１４０の可変電流
源１３５を制御する制御電流として出力される。

【００５９】また、トランジスタ１１３，１１４のサイ
ズや抵抗１２９，１３０の値を変えることにより、トラ
ンジスタ１１３のコレクタ電流のＮ倍（Ｎは任意の実
数）の電流をトランジスタ１１４から出力するようにし
てもよい。この場合は、利得制御回路１４１の消費電流
が小さくできるので、回路全体の低消費電力化に効果を
持つ。

【００６０】同様に、カレントミラー回路１３９を構成
するトランジスタ１１５，１１６および抵抗１３１，１
３２をそれぞれ同等の素子を用いて構成すれば、トラン
ジスタ１１５（１１２）のコレクタ電流と同じ大きさの
電流を差動増幅回路１４０の可変電流源１３６の制御電
流として出力できる。なお、この制御電流は、カレント
ミラー回路１３９で電流増幅を行うようにしてもよい。

【００６１】以上述べたように、上記構成の可変利得増
幅回路では、差動回路１３３，１３４の電流源としてそ
れぞれ可変電流源１３５，１３６を設け、これら可変電
流源１３５，１３６の制御電流を、差動増幅回路１４０
とは縦列接続されない利得制御回路１４１にて生成した
電流で制御するようにしている。

【００６２】すなわち、可変電圧源１４３の電圧Ｖ_Ｇを
可変して、この電圧Ｖ_Ｇと電圧源１４４の出力電圧Ｖ
_ＲＥＦとの大小関係を制御することにより、カレントミ
ラー回路１３８，１３９より差動回路１３７にそれぞれ
流れる電流の比を可変する。これにより、カレントミラ
ー回路１３８，１３９から、それぞれ制御電流として、
可変電流源１３５，１３６に流れる電流の比を可変制御
する。

【００６３】したがって、上記構成の可変利得増幅回路
によれば、従来のように分流回路を差動回路１３３，１
３４に縦列接続することなく、差動回路１３３，１３４
の電流源を制御することができるので、回路全体の動作
電圧を下げることができる。

【００６４】なお、これまでの説明では、抵抗１２７，
１２８を０［Ω］としたが、“Analysis and Design of
ANALOG INTEGRATED CIRCUITS”の２２９ぺージから２
３１ぺージで説明されるように抵抗１２７と抵抗１２８
の抵抗値を大きくすれば、可変電圧源１４３の変化幅に
対するＩ_ＣＡとＩ_ＣＢの変化の度合いを小さくすること
ができる。ただし、差動増幅回路１４０の利得の上限と
下限は、インピーダンス素子１１７と１１８で決まるの
で、抵抗１２７，１２８の値を変えても変化しない。

【００６５】次に、図２を参照して、この発明の第２の
実施形態に係わる可変利得増幅回路について説明する。
この図に示す可変利得増幅回路は、図１に示した差動増
幅回路１４０と利得制御回路２３１とから構成されてい
る。

【００６６】利得制御回路２３１は、差動回路２２９と
電流源２３２とからなる。差動回路２２９は、ＰＮＰ型
トランジスタ２１１，２１２で構成され、トランジスタ
２１１，２１２の各エミッタに接続される抵抗２２３，
２２４の他端には電流源２３２が接続される。電流源２
３２の他端は、電源端子１４７に接続される。

【００６７】また、トランジスタ２１１のベースには、
固定電圧源１４４が接続され、一方、トランジスタ２１
２のベースには、可変電圧源１４３が接続される。そし
て、トランジスタ２１１，２１２のコレクタ電流をそれ
ぞれ可変電流源２２７，２２８の制御電流としている。

【００６８】以上のように、利得制御回路２３１を構成
した場合でも、従来のように分流回路を差動回路１３
３，１３４に縦列接続することなく、差動回路１３３，
１３４の電流源を制御することができるので、回路全体
の動作電圧を下げることができる。また、第１の実施例
のカレントミラー回路１３８，１３９を省略することが
でき、回路規模を小さくすることができる。

【００６９】次に、図３を参照して、この発明の第３の
実施形態に係わる可変利得増幅回路について説明する。
この図に示す可変利得増幅回路は、差動増幅回路３４５
と図１に示した利得制御回路１４１とから構成されてい
る。

【００７０】差動増幅回路３４５は、図１に示した差動
増幅回路１４０において、負荷素子１１９，１２０と、
差動回路１３３，１３４との間に、ミキサ回路３３７を
追加したものである。

【００７１】ミキサ回路３３７は、トランジスタ３０
１，３０２，３０３，３０４からなる。トランジスタ３
０１，３０４のべース、またトランジスタ３０２，３０
３のべースはそれぞれ共通に接続され、信号入力端子対
３５１を構成する。

【００７２】トランジスタ３０１，３０３のコレクタ
は、共通の負荷素子１１９を介して、電源端子１４７に
接続される。同様にトランジスタ３０２，３０４のコレ
クタは、共通の負荷素子１２０を介して電源端子１４７
に接続される。トランジスタ３０１，３０３のコレクタ
と負荷素子１１９の接続点と、トランジスタ３０２，３
０４のコレクタと負荷素子１２０の接続点は、信号出力
端子対１４６となる。

【００７３】トランジスタ３０１のエミッタとトランジ
スタ３０２のエミッタは、差動回路１３３を構成するト
ランジスタ１０１のコレクタと差動回路１３４を構成す
るトランジスタ１０３のコレクタに共通に接続される。

【００７４】同様に、トランジスタ３０３のエミッタと
トランジスタ３０４のエミッタは、差動回路１３３を構
成するトランジスタ１０２のコレクタと差動回路１３４
を構成するトランジスタ１０４のコレクタに共通に接続
される。

【００７５】以上のように、差動増幅回路１４０にミキ
サ回路３３７を追加した差動増幅回路３４５を構成する
ことができる。この構成では、単なる差動増幅回路よ
り、差動対であるミキサ回路が一段縦列接続されるた
め、さらに高い動作電圧が必要とされるが、上述の構成
によれば、従来のように分流回路を差動回路１３３，１
３４に縦列接続することなく、差動回路１３３，１３４
の電流源を制御することができるので、従来のミキサ回
路を有する構成に比べ、回路全体の動作電圧を下げるこ
とができる。

【００７６】尚、この発明は上記実施の形態に限定され
るものではない。その他、この発明の要旨を逸脱しない
範囲で種々の変形を施しても同様に実施可能であること
はいうまでもない。

【００７７】

【発明の効果】以上述べたように、この発明では、差動
増幅回路の第１の差動回路に第１の可変電流源が縦列接
続されるとともに、差動増幅回路の第２の差動回路に第
２の可変電流源が縦列接続され、第１の制御信号と第２
の制御信号を通じて、上記第１および第２の可変電流源
の出力電流を制御して、第１および第２の差動回路の利
得を制御するようにしている。

【００７８】したがって、この発明によれば、第１の差
動回路と第２の差動回路にそれぞれ縦列接続される可変
電流源により、両差動回路の利得を制御することができ
るので、従来のように電流源の出力電流を分流する分流
回路を縦列接続する必要がないので、その分、回路全体
の動作電圧を下げられ、低電圧で動作することが可能な
可変利得増幅回路を提供できる。

【図面の簡単な説明】

【図１】この発明に係わる可変利得増幅回路の第１の実
施の形態の構成を示す回路ブロック図。

【図２】この発明に係わる可変利得増幅回路の第２の実
施の形態の構成を示す回路ブロック図。

【図３】この発明に係わる可変利得増幅回路の第３の実
施の形態の構成を示す回路ブロック図。

【図４】従来の可変利得増幅回路の構成を示す回路ブロ
ック図。

【符号の説明】

１０１〜１１６…トランジスタ１１７，１１８…インピーダンス素子１１９，１２０…負荷素子１２１〜１３２…抵抗１３３，１３４，１３７…差動回路１３５，１３６…可変電流源１３８，１３９…カレントミラー回路１４０…差動増幅回路１４１…利得制御回路１４２…定電流源１４３…可変電圧源１４４…固定電圧源１４５…信号入力端子対１４６…信号出力端子対１４７…電源端子２１１，２１２…トランジスタ２２３，２２４…抵抗２２９…差動回路２３１…利得制御回路３０１〜３０４…トランジスタ３３７…ミキサ回路３４５…差動増幅回路３５１…信号入力端子対

Claims

【特許請求の範囲】

【請求項１】２系統の電流を出力し、この電流量が第
１の制御信号によって制御される第１の可変電流源と、２系統の電流を出力し、この電流量が第２の制御信号に
よって制御される第２の可変電流源と、第１のトランジスタと第２のトランジスタとからなる第
１の差動対を備え、前記第１のトランジスタのエミッタ
は前記第１の可変電流源の一方の出力系統を介して接地
され、前記第２のトランジスタのエミッタは前記第１の
可変電流源の残る一方の出力系統を介して接地され、前
記第１のトランジスタと第２のトランジスタのエミッタ
間には第１のインピーダンス素子が設けられる第１の差
動回路と、第３のトランジスタと第４のトランジスタと
からなる第２の差動対を備え、前記第３のトランジスタ
のエミッタは前記第２の可変電流源の一方の出力系統を
介して接地され、前記第４のトランジスタのエミッタは
前記第２の可変電流源の残る一方の出力系統を介して接
地され、前記第３のトランジスタと第４のトランジスタ
のエミッタ間には第２のインピーダンス素子が設けられ
る第２の差動回路とを少なくとも有し、前記第１のトラ
ンジスタのべースと前記第３のトランジスタのべースが
接続されて入力端子対の一方を形成するとともに、前記
第２のトランジスタのべースと前記第４のトランジスタ
のべースが接続されて前記入力端子対の残る一方を形成
し、前記第１のトランジスタのコレクタと前記第３のト
ランジスタのコレクタが接続されて出力端子対の一方を
形成するとともに、前記第２のトランジスタのコレクタ
と前記第４のトランジスタのコレクタが接続されて前記
出力端子対の残る一方を形成する差動増幅回路とを具備
することを特徴とする可変利得増幅回路。
【請求項２】前記第１の制御信号と前記第２の制御信
号を通じて、前記第１の差動回路と第２の差動回路に供
給される電流の総和が一定になるように、前記第１の可
変電流源と前記第２の可変電流源を制御する利得制御回
路を備えることを特徴とする請求項１に記載の可変利得
増幅回路。
【請求項３】前記利得制御回路は、第１の電流出力端
子と第２の電流出力端子とを有し、前記第１の電流出力
端子の電流出力に応動して、前記第２の電流出力端子よ
り前記第１の制御信号を出力する第１のカレントミラー
回路と、第１の電流出力端子と第２の電流出力端子とを有し、前
記第１の電流出力端子の電流出力に応動して、前記第２
の電流出力端子より前記第２の制御信号を出力する第２
のカレントミラー回路と、第５のトランジスタと第６のトランジスタとからなる第
３の差動対を備え、前記第５のトランジスタのエミッタ
と前記第６のトランジスタのエミッタは定電流源を介し
て接地され、前記第５のトランジスタのべースには定電
圧源が接続され、前記第６のトランジスタのべースには
可変電圧源が接続され、前記第５のトランジスタのコレ
クタには前記第１のカレントミラー回路の第１の電流出
力端子が接続され、前記第６のトランジスタのコレクタ
には前記第２のカレントミラー回路の第１の電流出力端
子が接続されてなる差動回路と備えることを特徴とする
請求項２に記載の可変利得増幅回路。
【請求項４】前記第５のトランジスタのエミッタと前
記定電流源の間には第１の抵抗素子が設けられ、前記第
６のトランジスタのエミッタと前記定電流源の間には第
２の抵抗素子が設けられることを特徴とする請求項３に
記載の可変利得増幅回路。
【請求項５】前記利得制御回路は、第７のトランジス
タと第８のトランジスタからなる第４の差動対を備え、
前記第７のトランジスタのエミッタと前記第８のトラン
ジスタのエミッタは定電流源を介して電源端子に接続さ
れ、前記第７のトランジスタのべースに定電圧源が接続
され、前記第８のトランジスタのべースに可変電圧源が
接続され、前記第７のトランジスタのコレクタ出力を前
記第１の制御信号とし、前記第８のトランジスタのコレ
クタ出力を前記第２の制御信号として出力することを特
徴とする請求項２に記載の可変利得増幅回路。
【請求項６】前記第７のトランジスタのエミッタと前
記定電流源の間には第３の抵抗素子が設けられ、前記第
８のトランジスタのエミッタと前記定電流源の間には第
４の抵抗素子が設けられることを特徴とする請求項５に
記載の可変利得増幅回路。
【請求項７】ミキシング用の信号入力端子対を有し、
この入力端子対から入力される信号と前記出力端子対よ
り出力される信号とをミキシングするミキサ回路を備え
ることを特徴とする請求項１乃至請求項６のいずれかに
記載の可変利得増幅回路。