JPH04319805A - 利得可変増幅器 - Google Patents
利得可変増幅器Info
- Publication number
- JPH04319805A JPH04319805A JP8809791A JP8809791A JPH04319805A JP H04319805 A JPH04319805 A JP H04319805A JP 8809791 A JP8809791 A JP 8809791A JP 8809791 A JP8809791 A JP 8809791A JP H04319805 A JPH04319805 A JP H04319805A
- Authority
- JP
- Japan
- Prior art keywords
- differential
- voltage
- current source
- current
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims 3
- 238000005513 bias potential Methods 0.000 abstract description 6
- 230000002542 deteriorative effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は利得可変増幅器に係り、
特にＢＳ（衛星放送）チュ−ナの第２中間周波増幅器に
好適な利得可変増幅器に関する。
特にＢＳ（衛星放送）チュ−ナの第２中間周波増幅器に
好適な利得可変増幅器に関する。
【０００２】
【従来の技術】ＢＳチュ−ナは、ＢＳコンバ−タによっ
て１．０〜１．８ＧＨｚにダウンコンバ−トされた第１
ＩＦ信号を第２ＩＦコンバ−タにより、さらに４０３〜
４８０ＭＨｚに周波数変換し、ＳＡＷフィルタ等のバン
ドパスフィルタにより帯域制限した後、ＰＬＬ−ＦＭ復
調回路により復調され、ベ−スバンド信号を出力する。 ここで、良好な復調特性を得るためには、復調回路の位
相比較器に一定の信号レベルを入力する必要があり、通
常、前述のＳＡＷフィルタと位相比較器の間に中間周波
増幅器が必要となるが、ＢＳチュ−ナへの入力電界が弱
電界の時に良好なＳ／Ｎを得るために、この中間周波増
幅器は利得を可変できることが望ましい。 図２はこ
の中間周波増幅器として用いられる利得可変増幅器の従
来例を示したものである。
て１．０〜１．８ＧＨｚにダウンコンバ−トされた第１
ＩＦ信号を第２ＩＦコンバ−タにより、さらに４０３〜
４８０ＭＨｚに周波数変換し、ＳＡＷフィルタ等のバン
ドパスフィルタにより帯域制限した後、ＰＬＬ−ＦＭ復
調回路により復調され、ベ−スバンド信号を出力する。 ここで、良好な復調特性を得るためには、復調回路の位
相比較器に一定の信号レベルを入力する必要があり、通
常、前述のＳＡＷフィルタと位相比較器の間に中間周波
増幅器が必要となるが、ＢＳチュ−ナへの入力電界が弱
電界の時に良好なＳ／Ｎを得るために、この中間周波増
幅器は利得を可変できることが望ましい。 図２はこ
の中間周波増幅器として用いられる利得可変増幅器の従
来例を示したものである。
【０００３】トランジスタ１，２，３、負荷抵抗９，１
０、及び定電流源２９から構成される差動増幅器が基本
となっている。ここで、トランジスタ１，２にカスコ−
ド接続されたトランジスタ７，８は周波数特性の広帯域
化を図るためのものである。これにトランジスタ４，５
，６から成るバイパス回路をトランジスタ７，８と定電
流源２９の間に設け、トランジスタ３，６で構成される
差動対のベ−ス直流電圧ＶＡＧＣ、Ｖｒｅｆを制御する
ことにより、トランジスタ対１，２とトランジスタ対４
，５に流れる電流の分流比を変えて、差動対トランジス
タ１，２のエミッタ抵抗ＲＥを可変して利得の制御を行
っている。この時、トランジスタ３，６のエミッタが、
定電流源２９に接続されているので、負荷抵抗９，１０
には常に一定の電流が流れるため、Ｖｏｕｔ＋、Ｖｏｕ
ｔ−端子の直流バイアス電位は常に一定に保たれて、安
定な高周波特性が得られる。
０、及び定電流源２９から構成される差動増幅器が基本
となっている。ここで、トランジスタ１，２にカスコ−
ド接続されたトランジスタ７，８は周波数特性の広帯域
化を図るためのものである。これにトランジスタ４，５
，６から成るバイパス回路をトランジスタ７，８と定電
流源２９の間に設け、トランジスタ３，６で構成される
差動対のベ−ス直流電圧ＶＡＧＣ、Ｖｒｅｆを制御する
ことにより、トランジスタ対１，２とトランジスタ対４
，５に流れる電流の分流比を変えて、差動対トランジス
タ１，２のエミッタ抵抗ＲＥを可変して利得の制御を行
っている。この時、トランジスタ３，６のエミッタが、
定電流源２９に接続されているので、負荷抵抗９，１０
には常に一定の電流が流れるため、Ｖｏｕｔ＋、Ｖｏｕ
ｔ−端子の直流バイアス電位は常に一定に保たれて、安
定な高周波特性が得られる。
【０００４】
【発明が解決しようとする課題】しかしながら、分流比
を制御するためのトランジスタ３，６を挿入することに
より、トランジスタの縦積み段数が増えるため、低消費
電力化のための低電圧駆動（例えばＶＣＣ＝５Ｖ駆動）
の際には１段当りのＶＣＥを確保することが困難となり
、高周波特性及び、回路動作の安定度が劣化するという
問題点があった。
を制御するためのトランジスタ３，６を挿入することに
より、トランジスタの縦積み段数が増えるため、低消費
電力化のための低電圧駆動（例えばＶＣＣ＝５Ｖ駆動）
の際には１段当りのＶＣＥを確保することが困難となり
、高周波特性及び、回路動作の安定度が劣化するという
問題点があった。
【０００５】本発明の目的は低電圧駆動においても高周
波特性及び、回路動作の安定度の劣化を招くことなく、
利得可変時の出力端子の直流バイアス電位のレベル変動
の無い利得可変増幅器を提供することにある。
波特性及び、回路動作の安定度の劣化を招くことなく、
利得可変時の出力端子の直流バイアス電位のレベル変動
の無い利得可変増幅器を提供することにある。
【０００６】
【課題を解決するための手段】上記問題点を解決するた
めに本発明では、第１の差動対トランジスタと電流源か
ら成る差動増幅器に、第２の差動対トランジスタと電流
源から成る電流バイパス回路を並列に接続し、第３の差
動対トランジスタと定電流源から成る差動電流源から得
られる差動電圧を上記第１及び、第２の電流源のトラン
ジスタのベ−ス端子に印加して、差動増幅器とバイパス
回路に流れる電流の分流比を変えて、利得の制御を行う
ものである。
めに本発明では、第１の差動対トランジスタと電流源か
ら成る差動増幅器に、第２の差動対トランジスタと電流
源から成る電流バイパス回路を並列に接続し、第３の差
動対トランジスタと定電流源から成る差動電流源から得
られる差動電圧を上記第１及び、第２の電流源のトラン
ジスタのベ−ス端子に印加して、差動増幅器とバイパス
回路に流れる電流の分流比を変えて、利得の制御を行う
ものである。
【０００７】
【作用】本発明では、差動電流源から得られる差動電圧
を差動増幅器の電流源とバイパス回路の電流源のトラン
ジスタのベ−スに印加して、これらの電流源に流れる電
流の分流比を可変することにより、その利得を制御して
いるため、トランジスタの縦積み段数を増やすことなく
、負荷抵抗に流れる電流を常に一定に保つことができ、
利得可変時においても出力端子の直流バイアス電位は固
定される。
を差動増幅器の電流源とバイパス回路の電流源のトラン
ジスタのベ−スに印加して、これらの電流源に流れる電
流の分流比を可変することにより、その利得を制御して
いるため、トランジスタの縦積み段数を増やすことなく
、負荷抵抗に流れる電流を常に一定に保つことができ、
利得可変時においても出力端子の直流バイアス電位は固
定される。
【０００８】
【実施例】以下、本発明を実施例にて説明する。図１に
本発明による利得可変増幅器の基本構成を示す。図１に
おいて、入力信号端子Ｖｉｎ＋，Ｖｉｎ−をベ−スに持
つ第１の差動対トランジスタ１，２の共通エミッタ部に
トランジスタ３と抵抗１１から成る電流源を接続し、ト
ランジスタ１，２の各々のコレクタにはトランジスタ７
及び、８をカスコ−ド接続した後、負荷抵抗９，１０を
接続して差動増幅器２５を構成する。さらに、トランジ
スタ６と抵抗１２から成る電流源を共通エミッタ部に接
続した第２の差動対トランジスタ４，５から成るバイパ
ス回路２６のトランジスタ４，５のコレクタを各々トラ
ンジスタ１，２のコレクタに接続する。
本発明による利得可変増幅器の基本構成を示す。図１に
おいて、入力信号端子Ｖｉｎ＋，Ｖｉｎ−をベ−スに持
つ第１の差動対トランジスタ１，２の共通エミッタ部に
トランジスタ３と抵抗１１から成る電流源を接続し、ト
ランジスタ１，２の各々のコレクタにはトランジスタ７
及び、８をカスコ−ド接続した後、負荷抵抗９，１０を
接続して差動増幅器２５を構成する。さらに、トランジ
スタ６と抵抗１２から成る電流源を共通エミッタ部に接
続した第２の差動対トランジスタ４，５から成るバイパ
ス回路２６のトランジスタ４，５のコレクタを各々トラ
ンジスタ１，２のコレクタに接続する。
【０００９】次に上記差動増幅器とバイパス回路に流れ
る電流の分流比を制御する差動電流源２７について説明
する。ＰＮＰトランジスタ対１３、１４のエミッタを抵
抗１９を介して接続し、そのエミッタにはそれぞれ定電
流源２０及び、２１を接続し、さらにそのコレクタにダ
イオ−ド１５、１７を介して負荷抵抗１６、１８を接続
する。
る電流の分流比を制御する差動電流源２７について説明
する。ＰＮＰトランジスタ対１３、１４のエミッタを抵
抗１９を介して接続し、そのエミッタにはそれぞれ定電
流源２０及び、２１を接続し、さらにそのコレクタにダ
イオ−ド１５、１７を介して負荷抵抗１６、１８を接続
する。
【００１０】次に、べ−スを共通とするトランジスタ２
２，２３のエミッタをそれぞれ前記トランジスタ１３，
１４のベ−スに接続し、さらにトランジスタ１４のベ−
スに定電流源２８を接続する。ここでトランジスタ２３
はエミッタのエリアサイズをトランジスタ２２のＮ倍に
設定しておく。この時トランジスタ１４のベ−ス電位が
基準電圧Ｖｒｅｆとなる。一方、ＡＧＣ電圧ＶＡＧＣは
抵抗２４を介してトランジスタ１３のベ−スに印加され
る。このベ−ス電位ＶＡＧＣ′とＶｒｅｆが比較され、
出力された差動電圧をトランジスタ１４及び、１３のコ
レクタから取り出し、前記差動増幅器２５のトランジス
タ３のベ−ス及び、前記バイパス回路２６のトランジス
タ６のベ−スに印加することにより、差動増幅器２５と
バイパス回路２６に流れる電流Ｉｏ，Ｉｏ′の分流比を
変えて、利得の制御を行う。
２，２３のエミッタをそれぞれ前記トランジスタ１３，
１４のベ−スに接続し、さらにトランジスタ１４のベ−
スに定電流源２８を接続する。ここでトランジスタ２３
はエミッタのエリアサイズをトランジスタ２２のＮ倍に
設定しておく。この時トランジスタ１４のベ−ス電位が
基準電圧Ｖｒｅｆとなる。一方、ＡＧＣ電圧ＶＡＧＣは
抵抗２４を介してトランジスタ１３のベ−スに印加され
る。このベ−ス電位ＶＡＧＣ′とＶｒｅｆが比較され、
出力された差動電圧をトランジスタ１４及び、１３のコ
レクタから取り出し、前記差動増幅器２５のトランジス
タ３のベ−ス及び、前記バイパス回路２６のトランジス
タ６のベ−スに印加することにより、差動増幅器２５と
バイパス回路２６に流れる電流Ｉｏ，Ｉｏ′の分流比を
変えて、利得の制御を行う。
【００１１】この時、Ｉｏ，Ｉｏ′は差動電流源によっ
て決定されるため、その和は常に一定であり、従って負
荷抵抗９，１０に流れる電流も一定となり、トランジス
タの縦積み段数を増やすこと無く、利得可変時において
も差動増幅器の出力端子Ｖｏｕｔ＋、Ｖｏｕｔ−の直流
バイアス電位は固定される。
て決定されるため、その和は常に一定であり、従って負
荷抵抗９，１０に流れる電流も一定となり、トランジス
タの縦積み段数を増やすこと無く、利得可変時において
も差動増幅器の出力端子Ｖｏｕｔ＋、Ｖｏｕｔ−の直流
バイアス電位は固定される。
【００１２】次にトランジスタ２２及び、２３について
説明する。まず、トランジスタ２２は所望の利得制御特
性を得るためのもので、今トランジスタ２２が無い場合
、図３の破線で示すようにＶＡＧＣが小さくなるに従い
、急激に利得減衰量が増加するため、所望の利得制御特
性が得られない。この時、差動電流源の制御電圧と差動
出力電圧の関係を示す図４において、破線に示す特性と
なるが、トランジスタ２２を付加することにより、ＡＧ
Ｃ電圧ＶＡＧＣが小さくなるに従い、徐々に抵抗２４を
介してＡＧＣ端子側に電流が流れ込み、いわゆるリミッ
タ回路として動作するため、実線で示すように差動出力
電圧の変化が緩やかになり、その結果、図３の実線で示
すような所望の利得制御特性を得ることができる。次に
トランジスタ２３はトランジスタ２２に対し、エミッタ
のエリアサイズをＮ倍にして、これらのＶＢＥに僅かな
電位差を設けて、上述したように所望の利得制御特性を
得るためのもので、さらにトランジスタ２２とペアリン
グをとることにより、トランジスタ、抵抗等の素子バラ
ツキ、電源電圧変動、周囲温度変動に対する利得制御特
性の安定化を図ることが可能となる。
説明する。まず、トランジスタ２２は所望の利得制御特
性を得るためのもので、今トランジスタ２２が無い場合
、図３の破線で示すようにＶＡＧＣが小さくなるに従い
、急激に利得減衰量が増加するため、所望の利得制御特
性が得られない。この時、差動電流源の制御電圧と差動
出力電圧の関係を示す図４において、破線に示す特性と
なるが、トランジスタ２２を付加することにより、ＡＧ
Ｃ電圧ＶＡＧＣが小さくなるに従い、徐々に抵抗２４を
介してＡＧＣ端子側に電流が流れ込み、いわゆるリミッ
タ回路として動作するため、実線で示すように差動出力
電圧の変化が緩やかになり、その結果、図３の実線で示
すような所望の利得制御特性を得ることができる。次に
トランジスタ２３はトランジスタ２２に対し、エミッタ
のエリアサイズをＮ倍にして、これらのＶＢＥに僅かな
電位差を設けて、上述したように所望の利得制御特性を
得るためのもので、さらにトランジスタ２２とペアリン
グをとることにより、トランジスタ、抵抗等の素子バラ
ツキ、電源電圧変動、周囲温度変動に対する利得制御特
性の安定化を図ることが可能となる。
【００１３】
【発明の効果】本発明によれば、トランジスタの縦積み
段数を増やすことが無いので、低電圧駆動時においても
高周波特性に優れ、回路動作が安定で、かつ利得可変時
においても出力端子の直流バイアス電位のレベル変動が
無い利得可変増幅器が得られる。
段数を増やすことが無いので、低電圧駆動時においても
高周波特性に優れ、回路動作が安定で、かつ利得可変時
においても出力端子の直流バイアス電位のレベル変動が
無い利得可変増幅器が得られる。
【００１４】またエミッタのエリアサイズの異なるトラ
ンジスタ対のＶＢＥの僅かな電圧差により利得制御特性
を決定し、さらにこのトランジスタ対のペアリングを取
っているため、素子バラツキ、電源電圧変動、周囲温度
変動等に対して安定な性能を得ることができる。
ンジスタ対のＶＢＥの僅かな電圧差により利得制御特性
を決定し、さらにこのトランジスタ対のペアリングを取
っているため、素子バラツキ、電源電圧変動、周囲温度
変動等に対して安定な性能を得ることができる。
【図１】本発明の一実施例を示す基本回路構成図である
。
。
【図２】従来技術の例を示す回路構成図である。
【図３】本発明の利得制御特性を説明する特性図である
。
。
【図４】本発明の差動電流源の差動入力電圧と出力電圧
の関係を示す図である。
の関係を示す図である。
１，２…差動増幅器のトランジスタ対、４，５…バイパ
ス回路のトランジスタ対９，１０…負荷抵抗、３，６…
電流源のトランジスタ、２０，２１…定電流源、１３，
１４，…差動電流源のＰＮＰトランジスタ、２２，２３
…トランジスタ、２５…差動増幅器、２６…バイパス回
路、２７…差動電流源
ス回路のトランジスタ対９，１０…負荷抵抗、３，６…
電流源のトランジスタ、２０，２１…定電流源、１３，
１４，…差動電流源のＰＮＰトランジスタ、２２，２３
…トランジスタ、２５…差動増幅器、２６…バイパス回
路、２７…差動電流源
Claims (1)
- 【請求項１】入力信号電圧に応じて電流が変化する第１
の差動トランジスタ対の共通エミッタ部に第１の電流源
を接続し、前記第１の差動トランジスタ対の各々のコレ
クタにカスコ−ド接続されたトランジスタを介してイン
ピ−ダンス手段を接続して成る差動増幅器に、前記第１
の差動トランジスタ対及び第１の電流源と並列に第２の
トランジスタ対と第２の電流源から成るバイパス回路を
接続して成る差動増幅回路と、第３の差動トランジスタ
対の共通エミッタ部に第３の電流源を接続し、そのコレ
クタにはそれぞれ電流−電圧変換手段を接続し、さらに
そのベ−スの一方に第４の定電流源の接続し、他方に利
得制御電圧の入力端子を設けた差動電流源を備え、前記
利得制御電圧の入力端子に利得制御電圧を印加して得ら
れる差動出力電圧を上記電流−電圧変換手段から取り出
して、それぞれ前記差動増幅回路の第１及び、第２の電
流源の制御端子に印加して、前記第１及び第２の電流源
に流れる電流の分流比を変えることにより利得の制御を
行なう利得可変増幅器であって、前記第３の差動トラン
ジスタ対のそれぞれのベ−スには、基準電圧を印加した
ベ−スを共通とするエミッタのエリアサイズの異なるト
ランジスタ対のそれぞれのエミッタを接続したことを特
徴とする利得可変増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8809791A JPH04319805A (ja) | 1991-04-19 | 1991-04-19 | 利得可変増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8809791A JPH04319805A (ja) | 1991-04-19 | 1991-04-19 | 利得可変増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04319805A true JPH04319805A (ja) | 1992-11-10 |
Family
ID=13933369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8809791A Pending JPH04319805A (ja) | 1991-04-19 | 1991-04-19 | 利得可変増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04319805A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0730345A2 (en) * | 1995-03-01 | 1996-09-04 | Nec Corporation | Variable gain circuit |
| EP0793339A2 (en) * | 1996-02-29 | 1997-09-03 | SANYO ELECTRIC Co., Ltd. | Electronic volume control circuit with controlled output characteristic |
| JP2010199840A (ja) * | 2009-02-24 | 2010-09-09 | Fujitsu Semiconductor Ltd | 可変利得増幅器 |
| JP2014086833A (ja) * | 2012-10-23 | 2014-05-12 | Nippon Telegr & Teleph Corp <Ntt> | 可変利得差動増幅器 |
-
1991
- 1991-04-19 JP JP8809791A patent/JPH04319805A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0730345A2 (en) * | 1995-03-01 | 1996-09-04 | Nec Corporation | Variable gain circuit |
| EP0730345A3 (en) * | 1995-03-01 | 1996-12-04 | Nec Corp | Variable gain circuit |
| US5682119A (en) * | 1995-03-01 | 1997-10-28 | Nec Corporation | Variable gain circuit |
| EP0793339A2 (en) * | 1996-02-29 | 1997-09-03 | SANYO ELECTRIC Co., Ltd. | Electronic volume control circuit with controlled output characteristic |
| EP0793339A3 (en) * | 1996-02-29 | 1999-01-07 | SANYO ELECTRIC Co., Ltd. | Electronic volume control circuit with controlled output characteristic |
| US6317502B1 (en) | 1996-02-29 | 2001-11-13 | Sanyo Electric Co., Ltd. | Electronic volume control circuit with controlled output characteristic |
| JP2010199840A (ja) * | 2009-02-24 | 2010-09-09 | Fujitsu Semiconductor Ltd | 可変利得増幅器 |
| JP2014086833A (ja) * | 2012-10-23 | 2014-05-12 | Nippon Telegr & Teleph Corp <Ntt> | 可変利得差動増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6744319B2 (en) | Exponential function generator embodied by using a CMOS process and variable gain amplifier employing the same | |
| US7489195B2 (en) | Variable gain amplifying circuit | |
| US6559717B1 (en) | Method and/or architecture for implementing a variable gain amplifier control | |
| EP0938188A2 (en) | Variable gain amplifier circuit | |
| US6657494B2 (en) | Variable gain mixer-amplifier with fixed DC operating voltage level | |
| EP0025977B1 (en) | Gain controlled amplifier | |
| JPS6155288B2 (ja) | ||
| JPH04319805A (ja) | 利得可変増幅器 | |
| JPH10126179A (ja) | 利得制御回路及び方法 | |
| JP2003023331A (ja) | 可変利得増幅器 | |
| CA1168320A (en) | Television intermediate frequency amplifier | |
| US7138867B2 (en) | Balanced variable gain amplifier capable of achieving performance by low source voltage | |
| KR20030086437A (ko) | 신호 처리단 및 무선 주파수 튜너 | |
| JPH0936680A (ja) | Ａｇｃアンプ | |
| JPS6315766B2 (ja) | ||
| JPH0630422B2 (ja) | 電子スイツチ | |
| JP3285514B2 (ja) | 利得制御装置 | |
| SU1739475A1 (ru) | Усилитель мощности | |
| JPS6246328Y2 (ja) | ||
| SU1259472A1 (ru) | Операционный усилитель | |
| JPH04369916A (ja) | ノイズ減衰回路に使われるアクティブ高域加重値回路 | |
| RU1781814C (ru) | Усилитель | |
| JP2001156564A (ja) | 可変利得増幅回路 | |
| JPH0124443B2 (ja) | ||
| JPH01126816A (ja) | 広帯域可変利得増幅回路 |