JPH04369916A - ノイズ減衰回路に使われるアクティブ高域加重値回路 - Google Patents
ノイズ減衰回路に使われるアクティブ高域加重値回路Info
- Publication number
- JPH04369916A JPH04369916A JP3179925A JP17992591A JPH04369916A JP H04369916 A JPH04369916 A JP H04369916A JP 3179925 A JP3179925 A JP 3179925A JP 17992591 A JP17992591 A JP 17992591A JP H04369916 A JPH04369916 A JP H04369916A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- transistor
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 43
- 238000013016 damping Methods 0.000 title 1
- 239000003990 capacitor Substances 0.000 claims abstract description 10
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G9/00—Combinations of two or more types of control, e.g. gain control and tone control
- H03G9/02—Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers
- H03G9/12—Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers having semiconductor devices
- H03G9/18—Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers having semiconductor devices for tone control and volume expansion or compression
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
- H03G11/02—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general by means of diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G9/00—Combinations of two or more types of control, e.g. gain control and tone control
- H03G9/02—Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers
- H03G9/025—Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers frequency-dependent volume compression or expansion, e.g. multiple-band systems
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はノイズ減衰回路に係り、
特にノイズ減衰回路のアクティブハイバンドウェーティ
ング回路に関する。
特にノイズ減衰回路のアクティブハイバンドウェーティ
ング回路に関する。
【０００２】
【従来の技術】直接回路上にアクティブフィルターを構
成するにおいて電圧−電流変換回路は大事な要素である
。一般のノイズ減衰回路のブロック図は図１に示されて
いる。入力端子１００からの入力信号は可変的なハイパ
スフィルター回路２００と加算器３００に供給される。 加算器２００からの出力は出力端子４００に連結される
。可変的なハイパスフィルター回路２００で遮断周波数
は、レベル検出器５００からの制御電圧により変わる。 そして遮断周波数は、信号レベルの増加と共に増加する
。可変的なハイパスフィルター回路２００の出力は、加
算器３００と高域加重値回路６００に供給される。高域
加重値回路６００の出力はレベル検出器５００に供給さ
れる。
成するにおいて電圧−電流変換回路は大事な要素である
。一般のノイズ減衰回路のブロック図は図１に示されて
いる。入力端子１００からの入力信号は可変的なハイパ
スフィルター回路２００と加算器３００に供給される。 加算器２００からの出力は出力端子４００に連結される
。可変的なハイパスフィルター回路２００で遮断周波数
は、レベル検出器５００からの制御電圧により変わる。 そして遮断周波数は、信号レベルの増加と共に増加する
。可変的なハイパスフィルター回路２００の出力は、加
算器３００と高域加重値回路６００に供給される。高域
加重値回路６００の出力はレベル検出器５００に供給さ
れる。
【０００３】無信号時、可変的なハイパスフィルター回
路２００の遮断周波数は一番低い状態である。加算器３
００により可変的なハイパスフィルター２００を経る信
号と入力信号は足される。それで中間周波数及び高周波
で利得が約１０ｄＢ程度上がる。反面、録音時間に相応
する中間周波数及び高周波数領域は、再生側のディコー
デヴィング回路で約１０ｄＢ程度減少される。結局、中
間周波数及び高周波数領域でのノイズは約１０ｄＢ程度
減少される。
路２００の遮断周波数は一番低い状態である。加算器３
００により可変的なハイパスフィルター２００を経る信
号と入力信号は足される。それで中間周波数及び高周波
で利得が約１０ｄＢ程度上がる。反面、録音時間に相応
する中間周波数及び高周波数領域は、再生側のディコー
デヴィング回路で約１０ｄＢ程度減少される。結局、中
間周波数及び高周波数領域でのノイズは約１０ｄＢ程度
減少される。
【０００４】信号レベルでの増加と共に可変的なハイパ
スフィルター２００の遮断周波数は上昇し、回路の周波
数特性が平坦な状態に近くなる。なぜならば再生側でデ
ィコーディング回路が平坦な状態に近くなるのでノイズ
減少効果が減少する。しかし、この状態で信号によるマ
スキング効果が作用するのであるノイズが感知されない
。
スフィルター２００の遮断周波数は上昇し、回路の周波
数特性が平坦な状態に近くなる。なぜならば再生側でデ
ィコーディング回路が平坦な状態に近くなるのでノイズ
減少効果が減少する。しかし、この状態で信号によるマ
スキング効果が作用するのであるノイズが感知されない
。
【０００５】高域加重値回路６００は、フィルター回路
であり、入力周波数が増加する時可変的なハイパスフィ
ルター回路２００の遮断周波数を増加するために動作す
る。米国特許第４，８０４，９０４号明細書に公開され
たアクティブハイバンドウェーティング回路は電圧−電
流変換回路の出力端に乗算器を用いて電流レベルを変化
させた。
であり、入力周波数が増加する時可変的なハイパスフィ
ルター回路２００の遮断周波数を増加するために動作す
る。米国特許第４，８０４，９０４号明細書に公開され
たアクティブハイバンドウェーティング回路は電圧−電
流変換回路の出力端に乗算器を用いて電流レベルを変化
させた。
【０００６】
【発明が解決しようとする課題】しかし、従来の技術は
回路構成が複雑であり広いチップ面積を占める短所があ
った。
回路構成が複雑であり広いチップ面積を占める短所があ
った。
【０００７】したがって本発明の目的は、集積化時にチ
ップサイズが縮められる回路構成の簡単なノイズ減衰回
路のアクティブ高域加重値の回路を提供することである
。
ップサイズが縮められる回路構成の簡単なノイズ減衰回
路のアクティブ高域加重値の回路を提供することである
。
【０００８】
【課題を解決するための手段】前述した目的を達成する
ために、本発明は入力信号のうち低周波成分に比べて中
間及び高周波成分の利得を高めるための高域加重値回路
において、前記中間及び高周波成分の入力信号を出力端
子に連結するためのキャパシタと、前記低周波成分の入
力信号を所定レベルで電圧分配するための分配手段と、
前記分配手段により電圧分配された入力信号がポジティ
ブの場合応答して第１電流信号を出力する第１電圧−電
流変換回路と、前記分配手段により電圧分配された入力
信号がネガティブの場合応答して第２電流信号を出力す
る第２電圧−電流変換回路と、前記第１電圧−電流変換
回路の第１電流信号に応じて第３電流信号を出力する第
１電流ミラー回路と、前記第２電圧−電流変換回路の第
２電流信号に応じて第４電流信号を前記出力端子に結合
するための第２電流ミラー回路と、前記第１電流ミラー
回路の第３電流信号に応じて前記出力端子に第５電流信
号を結合するためのアクティブ負荷としての第３電流ミ
ラー回路を具備することを特徴とする。
ために、本発明は入力信号のうち低周波成分に比べて中
間及び高周波成分の利得を高めるための高域加重値回路
において、前記中間及び高周波成分の入力信号を出力端
子に連結するためのキャパシタと、前記低周波成分の入
力信号を所定レベルで電圧分配するための分配手段と、
前記分配手段により電圧分配された入力信号がポジティ
ブの場合応答して第１電流信号を出力する第１電圧−電
流変換回路と、前記分配手段により電圧分配された入力
信号がネガティブの場合応答して第２電流信号を出力す
る第２電圧−電流変換回路と、前記第１電圧−電流変換
回路の第１電流信号に応じて第３電流信号を出力する第
１電流ミラー回路と、前記第２電圧−電流変換回路の第
２電流信号に応じて第４電流信号を前記出力端子に結合
するための第２電流ミラー回路と、前記第１電流ミラー
回路の第３電流信号に応じて前記出力端子に第５電流信
号を結合するためのアクティブ負荷としての第３電流ミ
ラー回路を具備することを特徴とする。
【０００９】
【作用】無信号の時第１及び第２電流ミラー回路が遮断
状態なのでミスマッチングによるオフセット電圧Ｖｏｆ
ｆ が出力端子に現れない。また、第１及び第２電圧−
電流変換回路の一対の電流出力のうち入力信号と関連さ
れた電流出力のみ電流ミラー回路を通じて出力端子に結
合される。
状態なのでミスマッチングによるオフセット電圧Ｖｏｆ
ｆ が出力端子に現れない。また、第１及び第２電圧−
電流変換回路の一対の電流出力のうち入力信号と関連さ
れた電流出力のみ電流ミラー回路を通じて出力端子に結
合される。
【００１０】
【実施例】以下、添付した図面を参照して本発明の回路
を説明する前にノイズ減衰回路のアクティブ高域加重値
回路を説明する。
を説明する前にノイズ減衰回路のアクティブ高域加重値
回路を説明する。
【００１１】図２は、従来のノイズ減衰回路のアクティ
ブ高域加重値回路を示す。
ブ高域加重値回路を示す。
【００１２】ＰＮＰ型トランジスタ１、２は抵抗３を通
じて互いに連結される。トランジスタ２のエミッタは電
流源として動作するＰＮＰ型トランジスタ４のコレクタ
に連結される。トランジスタ４のエミッタは、＋Ｖｃｃ
の電源供給端子５に連結される。
じて互いに連結される。トランジスタ２のエミッタは電
流源として動作するＰＮＰ型トランジスタ４のコレクタ
に連結される。トランジスタ４のエミッタは、＋Ｖｃｃ
の電源供給端子５に連結される。
【００１３】ＰＮＰ型トランジスタ６、７は抵抗８を通
じて互いに連結される。トランジスタ７のエミッタは電
流源として動作するＰＮＰ型トランジスタ９のコレクタ
に連結される。トランジスタ９のエミッタは電源供給端
子５に連結される。
じて互いに連結される。トランジスタ７のエミッタは電
流源として動作するＰＮＰ型トランジスタ９のコレクタ
に連結される。トランジスタ９のエミッタは電源供給端
子５に連結される。
【００１４】トランジスタ４、９のベースは、ＰＮＰ型
トランジスタ１０のベースに共通結合され、ＰＮＰ型ト
ランジスタ１０のベースとコレクタは電流ミラー回路を
形成するために結合される。トランジスタ１０のエミッ
タは電源供給端子５に連結され、トランジスタ１０のコ
レクタはＮＰＮ型トランジスタ１１のコレクタに結合さ
れる。
トランジスタ１０のベースに共通結合され、ＰＮＰ型ト
ランジスタ１０のベースとコレクタは電流ミラー回路を
形成するために結合される。トランジスタ１０のエミッ
タは電源供給端子５に連結され、トランジスタ１０のコ
レクタはＮＰＮ型トランジスタ１１のコレクタに結合さ
れる。
【００１５】トランジスタ１１のエミッタは−ＶＥＥの
電源供給端子１２に連結される。トランジスタ１１のベ
ースとＮＰＮ型トランジスタ１３のベースは共通結合さ
れ、トランジスタ１３のベースとコレクタは電流−ミラ
ー回路を形成するために連結される。トランジスタ１３
のエミッタは電源供給端子１２に連結される。トランジ
スタ１３のコレクタは抵抗１４の一端に連結される。関
連電圧源１５は抵抗１４の他端と電源供給端子１２に連
結される。
電源供給端子１２に連結される。トランジスタ１１のベ
ースとＮＰＮ型トランジスタ１３のベースは共通結合さ
れ、トランジスタ１３のベースとコレクタは電流−ミラ
ー回路を形成するために連結される。トランジスタ１３
のエミッタは電源供給端子１２に連結される。トランジ
スタ１３のコレクタは抵抗１４の一端に連結される。関
連電圧源１５は抵抗１４の他端と電源供給端子１２に連
結される。
【００１６】関連電圧源１５により電流Ｉ０ は、抵抗
１４を通じてトランジスタ１３に流れる。なぜならばト
ランジスタ１３、１１は、電流−ミラーで結合されるの
でトランジスタ１３に流れる電流と同一の電流Ｉ０ が
トランジスタ１１に流れる。そして同一の電流Ｉ０ が
トランジスタ１１に直列連結されたトランジスタ１０に
流れる。結局、トランジスタ１０に流れる電流と同一の
電流Ｉ０ がトランジスタ４、９に流れる。
１４を通じてトランジスタ１３に流れる。なぜならばト
ランジスタ１３、１１は、電流−ミラーで結合されるの
でトランジスタ１３に流れる電流と同一の電流Ｉ０ が
トランジスタ１１に流れる。そして同一の電流Ｉ０ が
トランジスタ１１に直列連結されたトランジスタ１０に
流れる。結局、トランジスタ１０に流れる電流と同一の
電流Ｉ０ がトランジスタ４、９に流れる。
【００１７】トランジスタ１のベースは、トランジスタ
７のベースに連結され、その接合が入力端子１６と接地
との間に提供された抵抗４０、４１の直列連結された接
合に連結される。トランジスタ２のベースは、トランジ
スタ６のベースに連結され、その接合が出力端子１７に
連結される。第１電圧−電流変換回路５１はトランジス
タ１、２、また抵抗３により構成され、第２電圧−電流
変換回路５２はトランジスタ６、７また抵抗８より構成
されている。
７のベースに連結され、その接合が入力端子１６と接地
との間に提供された抵抗４０、４１の直列連結された接
合に連結される。トランジスタ２のベースは、トランジ
スタ６のベースに連結され、その接合が出力端子１７に
連結される。第１電圧−電流変換回路５１はトランジス
タ１、２、また抵抗３により構成され、第２電圧−電流
変換回路５２はトランジスタ６、７また抵抗８より構成
されている。
【００１８】トランジスタ１のコレクタはダイオード１
８のアノードとＮＰＮ型トランジスタ２２のベースに連
結される。トランジスタ２のコレクタは、ダイオード１
９のアノードとＮＰＮ型トランジスタ２３のベースに連
結される。トランジスタ７のコレクタはダイオード２１
のアノードとＮＰＮ型トランジスタ２５のベースに連結
される。ダイオード１８、１９、２０、２１のカソード
はダイオード２６のアノードに連結され、ダイオード２
６のカソードは電源供給端子１２に連結される。
８のアノードとＮＰＮ型トランジスタ２２のベースに連
結される。トランジスタ２のコレクタは、ダイオード１
９のアノードとＮＰＮ型トランジスタ２３のベースに連
結される。トランジスタ７のコレクタはダイオード２１
のアノードとＮＰＮ型トランジスタ２５のベースに連結
される。ダイオード１８、１９、２０、２１のカソード
はダイオード２６のアノードに連結され、ダイオード２
６のカソードは電源供給端子１２に連結される。
【００１９】トランジスタ２２、２３のエミッタは共通
連結され、その接合は電流源として動作するＮＰＮ型ト
ランジスタ２７のコレクタに連結される。トランジスタ
２４、２５のエミッタは共通結合され、その接合は電流
源として動作するＮＰＮ型トランジスタ２８のコレクタ
に連結される。
連結され、その接合は電流源として動作するＮＰＮ型ト
ランジスタ２７のコレクタに連結される。トランジスタ
２４、２５のエミッタは共通結合され、その接合は電流
源として動作するＮＰＮ型トランジスタ２８のコレクタ
に連結される。
【００２０】第１乗算器５３はダイオード１８、１９と
トランジスタ２２、２３より構成され、第２乗算器５４
はダイオード２０、２１とトランジスタ２４、２５より
構成される。
トランジスタ２２、２３より構成され、第２乗算器５４
はダイオード２０、２１とトランジスタ２４、２５より
構成される。
【００２１】トランジスタ２７のベースとトランジスタ
２８のベースはＮＰＮ型トランジスタ２９のベースに共
通結合され、トランジスタ２９のベースとそのコレクタ
が電流−ミラー回路を形成するために連結される。トラ
ンジスタ２８、２９のエミッタは電源供給端子１２に連
結される。端子３０はトランジスタ２９のコレクタから
出る。端子３１は関連電圧源１５と抵抗１４の接合から
出る。抵抗３３は端子３０と３１の間に存する。
２８のベースはＮＰＮ型トランジスタ２９のベースに共
通結合され、トランジスタ２９のベースとそのコレクタ
が電流−ミラー回路を形成するために連結される。トラ
ンジスタ２８、２９のエミッタは電源供給端子１２に連
結される。端子３０はトランジスタ２９のコレクタから
出る。端子３１は関連電圧源１５と抵抗１４の接合から
出る。抵抗３３は端子３０と３１の間に存する。
【００２２】関連電圧源１５により電流は抵抗３３に流
れる。そしてこの電流Ｉ１ はトランジスタ２９に流れ
る。なぜならばトランジスタ２７、２８はトランジスタ
２９に結合された電流−ミラー回路である。トランジス
タ２９に流れる電流Ｉ１ はトランジスタ２７、２８に
流れる電流と同様である。
れる。そしてこの電流Ｉ１ はトランジスタ２９に流れ
る。なぜならばトランジスタ２７、２８はトランジスタ
２９に結合された電流−ミラー回路である。トランジス
タ２９に流れる電流Ｉ１ はトランジスタ２７、２８に
流れる電流と同様である。
【００２３】トランジスタ２２のコレクタはＰＮＰ型ト
ランジスタ３４のコレクタに連結され、その接合はＮＰ
Ｎ型トランジスタ３６のベースとキャパシタ３７の一端
に連結される。キャパシタ３７の他端は入力端子１６に
連結される。トランジスタ２３のコレクタとトランジス
タ２５のコレクタは電源供給端子５に連結される。トラ
ンジスタ２４のコレクタはトランジスタ３５のコレクタ
に連結される。トランジスタ３５のベースはトランジス
タ３４のベースに連結される。トランジスタ３５のコレ
クタは電流−ミラー回路を形成するためにトランジスタ
３５のベースに結合される。トランジスタ３４、３５の
エミッタは電源供給端子５に結合される。トランジスタ
３６のコレクタは電源供給端子５に結合される。トラン
ジスタ３６のエミッタは電流源として動作するトランジ
スタ３８のコレクタに連結される。トランジスタ３８の
ベースとトランジスタ２９のベースは共通連結される。 トランジスタ３８のエミッタは電源供給端子１２に連結
される。
ランジスタ３４のコレクタに連結され、その接合はＮＰ
Ｎ型トランジスタ３６のベースとキャパシタ３７の一端
に連結される。キャパシタ３７の他端は入力端子１６に
連結される。トランジスタ２３のコレクタとトランジス
タ２５のコレクタは電源供給端子５に連結される。トラ
ンジスタ２４のコレクタはトランジスタ３５のコレクタ
に連結される。トランジスタ３５のベースはトランジス
タ３４のベースに連結される。トランジスタ３５のコレ
クタは電流−ミラー回路を形成するためにトランジスタ
３５のベースに結合される。トランジスタ３４、３５の
エミッタは電源供給端子５に結合される。トランジスタ
３６のコレクタは電源供給端子５に結合される。トラン
ジスタ３６のエミッタは電流源として動作するトランジ
スタ３８のコレクタに連結される。トランジスタ３８の
ベースとトランジスタ２９のベースは共通連結される。 トランジスタ３８のエミッタは電源供給端子１２に連結
される。
【００２４】上記の構成によりその動作を説明すれば次
の通りである。
の通りである。
【００２５】キャパシタ３７のリアクタンスは高周波数
領域で低くなるので入力端子１６から入力信号の高周波
数成分はキャパシタ３７を通じて出力端子１７に出る。 その低周波成分は抵抗４０、４１の間に電圧分配され電
圧−電流変換回路５１、５２に供給される。電圧−電流
変換回路５１は、入力端子１６に供給された入力信号の
レベルが陰の時動作する。反面、電圧−電流変換回路５
２は入力端子１６に供給される入力信号が陽の時動作す
る。電圧−電流変換回路５１の出力は乗算器５３へ入る
。反面、電圧−電流変換回路５２の出力は乗算器５４に
与えられる。乗算器５３、５４の出力はトランジスタ３
４、３５より構成される電流−ミラー回路によりシング
ルアンド出力に変換される。そしてエミッターフォロワ
トランジスタ３６を通じて出力端子１７に出る。
領域で低くなるので入力端子１６から入力信号の高周波
数成分はキャパシタ３７を通じて出力端子１７に出る。 その低周波成分は抵抗４０、４１の間に電圧分配され電
圧−電流変換回路５１、５２に供給される。電圧−電流
変換回路５１は、入力端子１６に供給された入力信号の
レベルが陰の時動作する。反面、電圧−電流変換回路５
２は入力端子１６に供給される入力信号が陽の時動作す
る。電圧−電流変換回路５１の出力は乗算器５３へ入る
。反面、電圧−電流変換回路５２の出力は乗算器５４に
与えられる。乗算器５３、５４の出力はトランジスタ３
４、３５より構成される電流−ミラー回路によりシング
ルアンド出力に変換される。そしてエミッターフォロワ
トランジスタ３６を通じて出力端子１７に出る。
【００２６】結局、本回路は高周波領域では１の利得を
提供し、抵抗４０、４１が抵抗値Ｒ４０，Ｒ４１を有す
るという仮定下に上昇された高周波数領域を有する特性
を示すためにＲ４１／（Ｒ４０＋Ｒ４１）の利得を提供
する。
提供し、抵抗４０、４１が抵抗値Ｒ４０，Ｒ４１を有す
るという仮定下に上昇された高周波数領域を有する特性
を示すためにＲ４１／（Ｒ４０＋Ｒ４１）の利得を提供
する。
【００２７】これにより電圧−電流変換回路５１におい
て、トランジスタ１のベース電圧がトランジスタ２のベ
ース電圧より大きい時、トランジスタ１が遮断される。 逆に、トランジスタ１のベース電圧がトランジスタ２の
ベース電圧より低い時、電流は入力信号電圧に依存して
トランジスタ１に流れる。電圧−電流変換回路５２にお
いて、トランジスタ６のベース電圧がトランジスタ７の
ベース電圧より高い時、トランジスタ６が遮断され、逆
にトランジスタ６のベース電圧がトランジスタ７のベー
ス電圧より低い時、電流は入力信号に依存してトランジ
スタ６に流れる。
て、トランジスタ１のベース電圧がトランジスタ２のベ
ース電圧より大きい時、トランジスタ１が遮断される。 逆に、トランジスタ１のベース電圧がトランジスタ２の
ベース電圧より低い時、電流は入力信号電圧に依存して
トランジスタ１に流れる。電圧−電流変換回路５２にお
いて、トランジスタ６のベース電圧がトランジスタ７の
ベース電圧より高い時、トランジスタ６が遮断され、逆
にトランジスタ６のベース電圧がトランジスタ７のベー
ス電圧より低い時、電流は入力信号に依存してトランジ
スタ６に流れる。
【００２８】それで入力信号Ｖｉｎがトランジスタ１、
７のベースに供給される時、またトランジスタ２、６の
ベースが０電位に維持される時、電圧−電流変換回路５
１が陰レベルの入力信号Ｖｉｎと共に動作し、電圧−電
流変換出力電流はトランジスタ１の電流ｉ１により発生
される。陽レベルの入力信号Ｖｉｎにより電圧−電流変
換回路５２は動作し、電圧−電流変換出力電流はトラン
ジスタ６の電流ｉ３により発生される。即ち入力信号Ｖ
ｉｎが増加する時、電流ｉ１が減少し、入力信号Ｖｉｎ
が殆ど０Ｖの時、電流Ｉ１がほぼ０である。０Ｖの時、
電流ｉ３が増加する。
７のベースに供給される時、またトランジスタ２、６の
ベースが０電位に維持される時、電圧−電流変換回路５
１が陰レベルの入力信号Ｖｉｎと共に動作し、電圧−電
流変換出力電流はトランジスタ１の電流ｉ１により発生
される。陽レベルの入力信号Ｖｉｎにより電圧−電流変
換回路５２は動作し、電圧−電流変換出力電流はトラン
ジスタ６の電流ｉ３により発生される。即ち入力信号Ｖ
ｉｎが増加する時、電流ｉ１が減少し、入力信号Ｖｉｎ
が殆ど０Ｖの時、電流Ｉ１がほぼ０である。０Ｖの時、
電流ｉ３が増加する。
【００２９】このように２個の電圧−電流変換回路５１
、５２の使用により電圧−電流変換回路５１は入力信号
Ｖｉｎが陰の時動作し、逆に電圧−電流変換回路５２は
入力信号Ｖｉｎが陽の時動作する。結局、ダイオード対
１８、１９とダイオード対２０、２１、またトランジス
タ対２２、２３とトランジスタ対２４、２５の各飽和電
流でミスマッチング等によりオフセット電流△ＶＯ が
ある場合さえもいずれかオフセット電圧Ｖｏｆｆ が出
力端子１７に現れない。これは、無信号時に乗算器５３
、５４が殆ど遮断されるからである。
、５２の使用により電圧−電流変換回路５１は入力信号
Ｖｉｎが陰の時動作し、逆に電圧−電流変換回路５２は
入力信号Ｖｉｎが陽の時動作する。結局、ダイオード対
１８、１９とダイオード対２０、２１、またトランジス
タ対２２、２３とトランジスタ対２４、２５の各飽和電
流でミスマッチング等によりオフセット電流△ＶＯ が
ある場合さえもいずれかオフセット電圧Ｖｏｆｆ が出
力端子１７に現れない。これは、無信号時に乗算器５３
、５４が殆ど遮断されるからである。
【００３０】しかしオフセット電圧Ｖｏｆｆ の影響を
排除するために無信号時遮断状態を維持する乗算器５３
、５４を電圧−電流変換回路５１、５２と出力端（ｏｕ
ｔｐｕｔ ｓｔａｇｅ）との間に結合されるので、回路
構成が複雑で半導体集積回路化のチップ上で広い面積を
占める短所があった。
排除するために無信号時遮断状態を維持する乗算器５３
、５４を電圧−電流変換回路５１、５２と出力端（ｏｕ
ｔｐｕｔ ｓｔａｇｅ）との間に結合されるので、回路
構成が複雑で半導体集積回路化のチップ上で広い面積を
占める短所があった。
【００３１】図３は本発明に一実施例を示す回路でその
構成を説明すれば次の通りである。図３において、本発
明の高域加重値回路はキャパシタ６０、分配手段８０、
第１及び第２電圧−電流変換回路５１、５２、第１、第
２、及び第３電流−ミラー回路７５、７６、７９を含む
。前記キャパシタ６０は、入力端子６１と出力端子６２
との間に連結される。入力端子６１は前記分配手段８０
の抵抗６３の一端と連結される。抵抗６３の他端に抵抗
６４の一端が連結され、抵抗６４の他端は図示しない基
準電圧ソースから、例えばグラウンド電位のような基準
電圧が供給される基準電圧端子７８が連結される。抵抗
６３の他端と抵抗６４の一端が共通連結された共通点と
、前記第１及び第２電圧−電流変換回路５１、５４のト
ランジスタ１、７のベースが共通連結され、トランジス
タ２、６のベースは抵抗７７を通じて基準電圧端子７８
に共通連結される。トランジスタ１、６のコレクタは第
２電源電圧Ｖｓｓが供給される第２電源端子６６に連結
される。トランジスタ１のエミッタは抵抗３を通じてト
ランジスタ２のエミッタに連結され、トランジスタ１の
エミッタは第１定電流源６８を通じて第１電源電圧Ｖｃ
ｃが供給される第１電源端子６５に連結される。トラン
ジスタ６のエミッタは抵抗８を通じてトランジスタ７の
エミッタに連結され、トランジスタ６のエミッタは第２
定電流源６９を通じて第１電源端子６５に連結される。
構成を説明すれば次の通りである。図３において、本発
明の高域加重値回路はキャパシタ６０、分配手段８０、
第１及び第２電圧−電流変換回路５１、５２、第１、第
２、及び第３電流−ミラー回路７５、７６、７９を含む
。前記キャパシタ６０は、入力端子６１と出力端子６２
との間に連結される。入力端子６１は前記分配手段８０
の抵抗６３の一端と連結される。抵抗６３の他端に抵抗
６４の一端が連結され、抵抗６４の他端は図示しない基
準電圧ソースから、例えばグラウンド電位のような基準
電圧が供給される基準電圧端子７８が連結される。抵抗
６３の他端と抵抗６４の一端が共通連結された共通点と
、前記第１及び第２電圧−電流変換回路５１、５４のト
ランジスタ１、７のベースが共通連結され、トランジス
タ２、６のベースは抵抗７７を通じて基準電圧端子７８
に共通連結される。トランジスタ１、６のコレクタは第
２電源電圧Ｖｓｓが供給される第２電源端子６６に連結
される。トランジスタ１のエミッタは抵抗３を通じてト
ランジスタ２のエミッタに連結され、トランジスタ１の
エミッタは第１定電流源６８を通じて第１電源電圧Ｖｃ
ｃが供給される第１電源端子６５に連結される。トラン
ジスタ６のエミッタは抵抗８を通じてトランジスタ７の
エミッタに連結され、トランジスタ６のエミッタは第２
定電流源６９を通じて第１電源端子６５に連結される。
【００３２】第３電流ミラー回路７９のトランジスタ６
７、７０のベースは共通結合され、トランジスタ６７、
７０のエミッタは第１電源端子６５に共通連結される。 そしてトランジスタ６７のベースは第３電流−ミラー回
路７９を形成するためにトランジスタ６７のコレクタに
連結される。トランジスタ７０のコレクタは出力端子６
２に連結される。トランジスタ７１、７２、７３、７４
のエミッタは第２電源端子６６に連結される。トランジ
スタ７１、７２のベースは共通連結され、トランジスタ
６７、７１のコレクタとトランジスタ２、７２のコレク
タはそれぞ共通連結される。トランジスタ７２のコレク
タは電流−ミラー回路７５を形成するためにトランジス
タ７２のベースに連結される。トランジスタ７３、７４
のベースは共通連結され、トランジスタ７、７３のコレ
クタとトランジスタ７０、７４のコレクタはそれぞれ共
通連結される。トランジスタ７３のコレクタは電流−ミ
ラー回路７６を形成するためにトランジスタ７３のベー
スに連結される。
７、７０のベースは共通結合され、トランジスタ６７、
７０のエミッタは第１電源端子６５に共通連結される。 そしてトランジスタ６７のベースは第３電流−ミラー回
路７９を形成するためにトランジスタ６７のコレクタに
連結される。トランジスタ７０のコレクタは出力端子６
２に連結される。トランジスタ７１、７２、７３、７４
のエミッタは第２電源端子６６に連結される。トランジ
スタ７１、７２のベースは共通連結され、トランジスタ
６７、７１のコレクタとトランジスタ２、７２のコレク
タはそれぞ共通連結される。トランジスタ７２のコレク
タは電流−ミラー回路７５を形成するためにトランジス
タ７２のベースに連結される。トランジスタ７３、７４
のベースは共通連結され、トランジスタ７、７３のコレ
クタとトランジスタ７０、７４のコレクタはそれぞれ共
通連結される。トランジスタ７３のコレクタは電流−ミ
ラー回路７６を形成するためにトランジスタ７３のベー
スに連結される。
【００３３】前記の構成に基づいた本発明の動作は次の
通りである。
通りである。
【００３４】電圧−電流変換回路５１、５２は入力信号
Ｖｉｎがトランジスタ１とトランジスタ７のベースに印
加される時、トランジスタ１のベース電圧がトランジス
タ２０のベース電圧より高い時、トランジスタ２のコレ
クタに入力電圧レベルに比例する電流が発生し、トラン
ジスタ７のベース電圧がトランジスタ６のベース電圧よ
りも高い時トランジスタ７のコレクタに入力電圧レベル
に比例する電流が発生する。電圧−電流変換回路５１、
５２の出力は、トランジスタ７２、７３より構成されて
いる電流ミラー回路の関連電流になり、電流ミラー回路
の電流の比はトランジスタ２の抵抗ｒｅ と抵抗３の和
よりなる相互コンダクタンスＧｍ によりトランジスタ
７１の電流が決定され、同様トランジスタ７の抵抗ｒｅ
と抵抗８の和よりなる相互コンダクタンスＧｍ でト
ランジスタ７４の電流が決定される。
Ｖｉｎがトランジスタ１とトランジスタ７のベースに印
加される時、トランジスタ１のベース電圧がトランジス
タ２０のベース電圧より高い時、トランジスタ２のコレ
クタに入力電圧レベルに比例する電流が発生し、トラン
ジスタ７のベース電圧がトランジスタ６のベース電圧よ
りも高い時トランジスタ７のコレクタに入力電圧レベル
に比例する電流が発生する。電圧−電流変換回路５１、
５２の出力は、トランジスタ７２、７３より構成されて
いる電流ミラー回路の関連電流になり、電流ミラー回路
の電流の比はトランジスタ２の抵抗ｒｅ と抵抗３の和
よりなる相互コンダクタンスＧｍ によりトランジスタ
７１の電流が決定され、同様トランジスタ７の抵抗ｒｅ
と抵抗８の和よりなる相互コンダクタンスＧｍ でト
ランジスタ７４の電流が決定される。
【００３５】即ちトランジスタ７２の大きさをｎ倍とす
れば、トランジスタ７１の電流は１／ｎ倍にまり、また
トランジスタ７３の大きさをｎ倍とすれば、トランジス
タ７４の電流も１／ｎになる。
れば、トランジスタ７１の電流は１／ｎ倍にまり、また
トランジスタ７３の大きさをｎ倍とすれば、トランジス
タ７４の電流も１／ｎになる。
【００３６】結局、電圧−電流変換回路５１の一番目端
のトランジスタ２に電流が流れると、この電流量の１／
ｎがトランジスタ７１のコレクタに流れ、トランジスタ
７のコレクタには電流が流れないので出力端子６２には
正に出力が出力される。反面、トランジスタ７がターン
オンされトランジスタ７３のコレクタにｎの電流が流れ
ると、トランジスタ７４のコレクタには１／ｎの電流が
流れるので出力端子６２には負の出力が出力される。
のトランジスタ２に電流が流れると、この電流量の１／
ｎがトランジスタ７１のコレクタに流れ、トランジスタ
７のコレクタには電流が流れないので出力端子６２には
正に出力が出力される。反面、トランジスタ７がターン
オンされトランジスタ７３のコレクタにｎの電流が流れ
ると、トランジスタ７４のコレクタには１／ｎの電流が
流れるので出力端子６２には負の出力が出力される。
【００３７】このような結果により入寮矩入力信号が、
ポジティブの時は第１電圧−電流変換回路５１で出力さ
れる第１電流信号ｉ１１が第１電流ミラー回路７５に基
準電流で供給されトランジスタ７１、７２の大きさ比に
比例した第３電流信号ｉ１３がトランジスタ７１のコレ
クタに現れ、この第３電流信号ｉ１３が第３電流ミラー
回路７９に基準電流で供給されトランジスタ７０のコレ
クタに第５電流信号ｉ１５で現れる。この第５電流信号
ｉ１５がポジティブ入力信号の分配された電圧に対応す
る出力信号になる。一方、入力信号がネガティブの時は
第２電圧電流変換回路５２で出力される第２電流信号ｉ
１２が第２電流ミラー回路７６に基準電流で供給されト
ランジスタ７３、７４の大きさ比に比例した第４電流信
号ｉ１４がトランジスタ７４のコレクタに現れる。この
第４電流信号ｉ１４がネガティブ入力信号の分配された
電圧に対応する出力信号になる。
ポジティブの時は第１電圧−電流変換回路５１で出力さ
れる第１電流信号ｉ１１が第１電流ミラー回路７５に基
準電流で供給されトランジスタ７１、７２の大きさ比に
比例した第３電流信号ｉ１３がトランジスタ７１のコレ
クタに現れ、この第３電流信号ｉ１３が第３電流ミラー
回路７９に基準電流で供給されトランジスタ７０のコレ
クタに第５電流信号ｉ１５で現れる。この第５電流信号
ｉ１５がポジティブ入力信号の分配された電圧に対応す
る出力信号になる。一方、入力信号がネガティブの時は
第２電圧電流変換回路５２で出力される第２電流信号ｉ
１２が第２電流ミラー回路７６に基準電流で供給されト
ランジスタ７３、７４の大きさ比に比例した第４電流信
号ｉ１４がトランジスタ７４のコレクタに現れる。この
第４電流信号ｉ１４がネガティブ入力信号の分配された
電圧に対応する出力信号になる。
【００３８】
【発明の効果】したがって、無信号の時、第１及び第２
電流ミラー回路７５、７６が遮断状態なのでミスマッチ
ングによるオフセット電圧Ｖｏｆｆ が出力端子６２に
現れない。また第１及び第２電圧−電流変換回路５１、
５２の一対の電流出力のうち入力信号と関連された電流
出力のみ電流ミラー回路を通じて出力端子６２に結合す
るので、従来の乗算器連結方式に比べて回路構成が簡略
になりミスマッチングが減少される利点がある。
電流ミラー回路７５、７６が遮断状態なのでミスマッチ
ングによるオフセット電圧Ｖｏｆｆ が出力端子６２に
現れない。また第１及び第２電圧−電流変換回路５１、
５２の一対の電流出力のうち入力信号と関連された電流
出力のみ電流ミラー回路を通じて出力端子６２に結合す
るので、従来の乗算器連結方式に比べて回路構成が簡略
になりミスマッチングが減少される利点がある。
【図１】 一般のノイズ減衰回路のブロック図である
。
。
【図２】 従来のハイバンドウェーティング回路の実
施例を示す。
施例を示す。
【図３】 従来の電圧−電流変換回路を示す。
【図４】 本発明の電圧−電流グラフである。
１，２，４，６，７，９，１０，３４，３５，６７，７
０ ＰＮＰ型トランジスタ ３，８，１４，３３，４０，４１，６３，６４，７７
抵抗 ５，１２ 電源供給端子 １１，１３，２２，２３，２４，２５，２７，２８，２
９，３６，３８，７１，７２，７３，７４ ＮＰＮ型
トランジスタ １５ 関連電圧源 １６，６１ 入力端子 １７，６２ 出力端子 １８，１９，２０，２１，２６ ダイオード３０，３
１ 端子 ３７，６０ キャパシタ ５１ 第１電圧−電流変換回路 ５２ 第２電圧−電流変換回路 ５３ 第１乗算器 ５４ 第２乗算器 ６５ 第１電源端子 ６６ 第２電源端子 ６８ 第１定電流源 ６９ 第２定電流源 ７５ 第１電流−ミラー回路 ７６ 第２電流−ミラー回路 ７８ 基準電圧端子 ７９ 第３電流−ミラー回路
０ ＰＮＰ型トランジスタ ３，８，１４，３３，４０，４１，６３，６４，７７
抵抗 ５，１２ 電源供給端子 １１，１３，２２，２３，２４，２５，２７，２８，２
９，３６，３８，７１，７２，７３，７４ ＮＰＮ型
トランジスタ １５ 関連電圧源 １６，６１ 入力端子 １７，６２ 出力端子 １８，１９，２０，２１，２６ ダイオード３０，３
１ 端子 ３７，６０ キャパシタ ５１ 第１電圧−電流変換回路 ５２ 第２電圧−電流変換回路 ５３ 第１乗算器 ５４ 第２乗算器 ６５ 第１電源端子 ６６ 第２電源端子 ６８ 第１定電流源 ６９ 第２定電流源 ７５ 第１電流−ミラー回路 ７６ 第２電流−ミラー回路 ７８ 基準電圧端子 ７９ 第３電流−ミラー回路
Claims (3)
- 【請求項１】 入力信号のうち低周波成分に比べて中
間及び高周波成分の利得を高めるための高域加重値回路
において、前記中間及び高周波成分の入力信号を出力端
子に連結するためのキャパシタと、前記低周波成分の入
力信号をレベルで電圧分配するための分配手段と、前記
分配手段により電圧分配された入力信号がポジティブの
場合応答して第１電流信号を出力する第１電圧−電流変
換回路と、前記分配手段により電圧分配された入力信号
がネガティブの場合応答して第２電流信号を出力する第
２電圧−電流変換回路と、前記第１電圧−電流変換回路
の第１電流信号に応じて第３電流信号を出力する第１電
流ミラー回路と、前記第２電圧−電流変換回路の第２電
流信号に応じて第４電流信号を前記出力端子に結合する
ための第２電流ミラー回路と、前記第１電流ミラー回路
の第３電流信号に応じて前記出力端子に第５電流信号を
結合するためのアクティブ負荷としての第３電流ミラー
回路を具備することを特徴とする高域加重値回路。 - 【請求項２】 前記分配手段は前記入力信号の供給さ
れる入力端子と基準電圧ソースが連結される電圧端子と
の間に直列で連結され、これらの共通連結点と前記電圧
端子との間に連結された抵抗の端子電圧を分配された入
力信号で提供することを特徴とする請求項１に記載の高
域加重値回路。 - 【請求項３】 前記第１電圧−電流変換回路は第１電
源端子と第１ノードの間に連結された第１定電流源と、
前記第１定電流源にエミッタが連結され、第２電源端子
にコレクタが連結され前記分配された入力信号がベース
に結合された第１トランジスタと、抵抗を通じて前記第
１定電源にエミッタが連結され抵抗を通じて前記電圧端
子にベースが連結され前記第１電流信号が出力されるコ
レクタを有する第２トランジスタより構成され、前記第
２電圧−電流変換回路は第１電源端子と第１ノードとの
間に連結された第２定電流源と、前記第１定電流源にエ
ミッタが連結され前記第２電源端子にコレクタが連結さ
れ、前記分配された入力信号がベースに結合された第３
トランジスタと、抵抗を通じて前記第２定電流源にエミ
ッタが連結され前記電圧端子に前記抵抗を通じてベース
が連結され前記第２電流信号が出力されるコレクタを有
する第４トランジスタより構成されることを特徴とする
請求項２に記載の高域加重値回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1991-009840 | 1991-06-14 | ||
| KR1019910009841A KR940000262B1 (ko) | 1991-06-14 | 1991-06-14 | 주신호통로와 하이패스필터특성의 보조적인 신호통로를 가지는 노이즈 감소회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04369916A true JPH04369916A (ja) | 1992-12-22 |
| JP2624584B2 JP2624584B2 (ja) | 1997-06-25 |
Family
ID=19315793
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3179925A Expired - Fee Related JP2624584B2 (ja) | 1991-06-14 | 1991-07-19 | ノイズ減衰回路に使われるアクティブ高域加重値回路 |
| JP3179919A Expired - Fee Related JP2719251B2 (ja) | 1991-06-14 | 1991-07-19 | 主信号通路とハイパスフィルター特性の補助的な信号通路を有するノイズ減衰回路 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3179919A Expired - Fee Related JP2719251B2 (ja) | 1991-06-14 | 1991-07-19 | 主信号通路とハイパスフィルター特性の補助的な信号通路を有するノイズ減衰回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5159284A (ja) |
| JP (2) | JP2624584B2 (ja) |
| KR (1) | KR940000262B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009239505A (ja) * | 2008-03-26 | 2009-10-15 | Roland Corp | オーディオ用増幅装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950002066B1 (ko) * | 1992-12-23 | 1995-03-10 | 삼성전자주식회사 | 신호 잡음 감쇄장치 |
| JP3367717B2 (ja) * | 1993-08-03 | 2003-01-20 | 株式会社リケン | 直流モータ制御回路及び直流モータ |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58209234A (ja) * | 1982-05-29 | 1983-12-06 | Sony Corp | ノイズリダクシヨン回路 |
| JPH0760981B2 (ja) * | 1984-12-28 | 1995-06-28 | ロ−ム株式会社 | 電圧−電流変換回路 |
| JPS62173808A (ja) * | 1986-01-27 | 1987-07-30 | Sony Corp | バツフアアンプ |
| JPH0720040B2 (ja) * | 1986-11-21 | 1995-03-06 | ソニー株式会社 | 電圧−電流変換回路 |
-
1991
- 1991-06-14 KR KR1019910009841A patent/KR940000262B1/ko not_active IP Right Cessation
- 1991-07-19 JP JP3179925A patent/JP2624584B2/ja not_active Expired - Fee Related
- 1991-07-19 JP JP3179919A patent/JP2719251B2/ja not_active Expired - Fee Related
- 1991-12-20 US US07/811,238 patent/US5159284A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009239505A (ja) * | 2008-03-26 | 2009-10-15 | Roland Corp | オーディオ用増幅装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2624584B2 (ja) | 1997-06-25 |
| KR940000262B1 (ko) | 1994-01-12 |
| JPH04369113A (ja) | 1992-12-21 |
| US5159284A (en) | 1992-10-27 |
| KR930001565A (ko) | 1993-01-16 |
| JP2719251B2 (ja) | 1998-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6222283B2 (ja) | ||
| US5241227A (en) | Active high band weighting circuit of noise reduction circuit | |
| US4088963A (en) | Gain control circuit | |
| US4540953A (en) | Gain control circuit for obtaining a constant output signal amplitude by attenuating an input signal amplitude | |
| JPH04369916A (ja) | ノイズ減衰回路に使われるアクティブ高域加重値回路 | |
| US5327097A (en) | Gain control circuit | |
| US4017749A (en) | Transistor circuit including source voltage ripple removal | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JP3411988B2 (ja) | 可変電圧電流変換回路 | |
| US4502016A (en) | Final bridge stage for a receiver audio amplifier | |
| US5767662A (en) | Amplifier having single-ended input and differential output and method for amplifying a signal | |
| JPS6315766B2 (ja) | ||
| JPS6228087Y2 (ja) | ||
| JPH0447485B2 (ja) | ||
| JPS626361B2 (ja) | ||
| JPH021949Y2 (ja) | ||
| JPH0145766B2 (ja) | ||
| JPH0210666Y2 (ja) | ||
| JP3503297B2 (ja) | 電圧‐電流変換回路 | |
| JPS623939Y2 (ja) | ||
| JPH04369112A (ja) | 主信号通路とハイパスフィルター特性の補助的な信号通路を有するノイズ減衰回路 | |
| JPH031845B2 (ja) | ||
| JPH08172324A (ja) | ゲイン可変差動増幅器 | |
| JPH063856B2 (ja) | Ａｇｃ回路 | |
| JPS6034289B2 (ja) | 利得制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |