JP2624584B2 - ノイズ減衰回路に使われるアクティブ高域加重値回路 - Google Patents
ノイズ減衰回路に使われるアクティブ高域加重値回路Info
- Publication number
- JP2624584B2 JP2624584B2 JP3179925A JP17992591A JP2624584B2 JP 2624584 B2 JP2624584 B2 JP 2624584B2 JP 3179925 A JP3179925 A JP 3179925A JP 17992591 A JP17992591 A JP 17992591A JP 2624584 B2 JP2624584 B2 JP 2624584B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- transistor
- circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G9/00—Combinations of two or more types of control, e.g. gain control and tone control
- H03G9/02—Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers
- H03G9/12—Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers having semiconductor devices
- H03G9/18—Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers having semiconductor devices for tone control and volume expansion or compression
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
- H03G11/02—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general by means of diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G9/00—Combinations of two or more types of control, e.g. gain control and tone control
- H03G9/02—Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers
- H03G9/025—Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers frequency-dependent volume compression or expansion, e.g. multiple-band systems
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Description
特にノイズ減衰回路のアクティブハイバンドウェーティ
ング回路に関する。
成するにおいて電圧−電流変換回路は大事な要素であ
る。一般のノイズ減衰回路のブロック図は図1に示され
ている。入力端子100からの入力信号は可変的なハイ
パスフィルター回路200と加算器300に供給され
る。加算器200からの出力は出力端子400に連結さ
れる。可変的なハイパスフィルター回路200で遮断周
波数は、レベル検出器500からの制御電圧により変わ
る。そして遮断周波数は、信号レベルの増加と共に増加
する。可変的なハイパスフィルター回路200の出力
は、加算器300と高域加重値回路600に供給され
る。高域加重値回路600の出力はレベル検出器500
に供給される。
路200の遮断周波数は一番低い状態である。加算器3
00により可変的なハイパスフィルター200を経る信
号と入力信号は足される。それで中間周波数及び高周波
で利得が約10dB程度上がる。反面、録音時間に相応
する中間周波数及び高周波数領域は、再生側のディコー
デヴィング回路で約10dB程度減少される。結局、中
間周波数及び高周波数領域でのノイズは約10dB程度
減少される。
スフィルター200の遮断周波数は上昇し、回路の周波
数特性が平坦な状態に近くなる。なぜならば再生側でデ
ィコーディング回路が平坦な状態に近くなるのでノイズ
減少効果が減少する。しかし、この状態で信号によるマ
スキング効果が作用するのであるノイズが感知されな
い。
であり、入力周波数が増加する時可変的なハイパスフィ
ルター回路200の遮断周波数を増加するために動作す
る。米国特許第4,804,904号明細書に公開され
たアクティブハイバンドウェーティング回路は電圧−電
流変換回路の出力端に乗算器を用いて電流レベルを変化
させた。
回路構成が複雑であり広いチップ面積を占める短所があ
った。
ップサイズが縮められる回路構成の簡単なノイズ減衰回
路のアクティブ高域加重値の回路を提供することであ
る。
ために、本発明は入力信号のうち低周波成分に比べて中
間及び高周波成分の利得を高めるための高域加重値回路
において、前記中間及び高周波成分の入力信号を出力端
子に連結するためのキャパシタと、前記低周波成分の入
力信号を所定レベルで電圧分配するための分配手段と、
前記分配手段により電圧分配された入力信号がポジティ
ブの場合応答して第1電流信号を出力する第1電圧−電
流変換回路と、前記分配手段により電圧分配された入力
信号がネガティブの場合応答して第2電流信号を出力す
る第2電圧−電流変換回路と、前記第1電圧−電流変換
回路の第1電流信号に応じて第3電流信号を出力する第
1電流ミラー回路と、前記第2電圧−電流変換回路の第
2電流信号に応じて第4電流信号を前記出力端子に結合
するための第2電流ミラー回路と、前記第1電流ミラー
回路の第3電流信号に応じて前記出力端子に第5電流信
号を結合するためのアクティブ負荷としての第3電流ミ
ラー回路を具備することを特徴とする。
状態なのでミスマッチングによるオフセット電圧Voff
が出力端子に現れない。また、第1及び第2電圧−電流
変換回路の一対の電流出力のうち入力信号と関連された
電流出力のみ電流ミラー回路を通じて出力端子に結合さ
れる。
を説明する前にノイズ減衰回路のアクティブ高域加重値
回路を説明する。
ブ高域加重値回路を示す。
じて互いに連結される。トランジスタ2のエミッタは電
流源として動作するPNP型トランジスタ4のコレクタ
に連結される。トランジスタ4のエミッタは、+Vccの
電源供給端子5に連結される。
じて互いに連結される。トランジスタ7のエミッタは電
流源として動作するPNP型トランジスタ9のコレクタ
に連結される。トランジスタ9のエミッタは電源供給端
子5に連結される。
トランジスタ10のベースに共通結合され、PNP型ト
ランジスタ10のベースとコレクタは電流ミラー回路を
形成するために結合される。トランジスタ10のエミッ
タは電源供給端子5に連結され、トランジスタ10のコ
レクタはNPN型トランジスタ11のコレクタに結合さ
れる。
源供給端子12に連結される。トランジスタ11のベー
スとNPN型トランジスタ13のベースは共通結合さ
れ、トランジスタ13のベースとコレクタは電流−ミラ
ー回路を形成するために連結される。トランジスタ13
のエミッタは電源供給端子12に連結される。トランジ
スタ13のコレクタは抵抗14の一端に連結される。関
連電圧源15は抵抗14の他端と電源供給端子12に連
結される。
4を通じてトランジスタ13に流れる。なぜならばトラ
ンジスタ13、11は、電流−ミラーで結合されるので
トランジスタ13に流れる電流と同一の電流I0 がトラ
ンジスタ11に流れる。そして同一の電流I0 がトラン
ジスタ11に直列連結されたトランジスタ10に流れ
る。結局、トランジスタ10に流れる電流と同一の電流
I0 がトランジスタ4、9に流れる。
7のベースに連結され、その接合が入力端子16と接地
との間に提供された抵抗40、41の直列連結された接
合に連結される。トランジスタ2のベースは、トランジ
スタ6のベースに連結され、その接合が出力端子17に
連結される。第1電圧−電流変換回路51はトランジス
タ1、2、また抵抗3により構成され、第2電圧−電流
変換回路52はトランジスタ6、7また抵抗8より構成
されている。
8のアノードとNPN型トランジスタ22のベースに連
結される。トランジスタ2のコレクタは、ダイオード1
9のアノードとNPN型トランジスタ23のベースに連
結される。トランジスタ7のコレクタはダイオード21
のアノードとNPN型トランジスタ25のベースに連結
される。ダイオード18、19、20、21のカソード
はダイオード26のアノードに連結され、ダイオード2
6のカソードは電源供給端子12に連結される。
連結され、その接合は電流源として動作するNPN型ト
ランジスタ27のコレクタに連結される。トランジスタ
24、25のエミッタは共通結合され、その接合は電流
源として動作するNPN型トランジスタ28のコレクタ
に連結される。
トランジスタ22、23より構成され、第2乗算器54
はダイオード20、21とトランジスタ24、25より
構成される。
28のベースはNPN型トランジスタ29のベースに共
通結合され、トランジスタ29のベースとそのコレクタ
が電流−ミラー回路を形成するために連結される。トラ
ンジスタ28、29のエミッタは電源供給端子12に連
結される。端子30はトランジスタ29のコレクタから
出る。端子31は関連電圧源15と抵抗14の接合から
出る。抵抗33は端子30と31の間に存する。
れる。そしてこの電流I1 はトランジスタ29に流れ
る。なぜならばトランジスタ27、28はトランジスタ
29に結合された電流−ミラー回路である。トランジス
タ29に流れる電流I1 はトランジスタ27、28に流
れる電流と同様である。
ランジスタ34のコレクタに連結され、その接合はNP
N型トランジスタ36のベースとキャパシタ37の一端
に連結される。キャパシタ37の他端は入力端子16に
連結される。トランジスタ23のコレクタとトランジス
タ25のコレクタは電源供給端子5に連結される。トラ
ンジスタ24のコレクタはトランジスタ35のコレクタ
に連結される。トランジスタ35のベースはトランジス
タ34のベースに連結される。トランジスタ35のコレ
クタは電流−ミラー回路を形成するためにトランジスタ
35のベースに結合される。トランジスタ34、35の
エミッタは電源供給端子5に結合される。トランジスタ
36のコレクタは電源供給端子5に結合される。トラン
ジスタ36のエミッタは電流源として動作するトランジ
スタ38のコレクタに連結される。トランジスタ38の
ベースとトランジスタ29のベースは共通連結される。
トランジスタ38のエミッタは電源供給端子12に連結
される。
の通りである。
領域で低くなるので入力端子16から入力信号の高周波
数成分はキャパシタ37を通じて出力端子17に出る。
その低周波成分は抵抗40、41の間に電圧分配され電
圧−電流変換回路51、52に供給される。電圧−電流
変換回路51は、入力端子16に供給された入力信号の
レベルが陰の時動作する。反面、電圧−電流変換回路5
2は入力端子16に供給される入力信号が陽の時動作す
る。電圧−電流変換回路51の出力は乗算器53へ入
る。反面、電圧−電流変換回路52の出力は乗算器54
に与えられる。乗算器53、54の出力はトランジスタ
34、35より構成される電流−ミラー回路によりシン
グルアンド出力に変換される。そしてエミッターフォロ
ワトランジスタ36を通じて出力端子17に出る。
提供し、抵抗40、41が抵抗値R40,R41を有す
るという仮定下に上昇された高周波数領域を有する特性
を示すためにR41/(R40+R41)の利得を提供
する。
て、トランジスタ1のベース電圧がトランジスタ2のベ
ース電圧より大きい時、トランジスタ1が遮断される。
逆に、トランジスタ1のベース電圧がトランジスタ2の
ベース電圧より低い時、電流は入力信号電圧に依存して
トランジスタ1に流れる。電圧−電流変換回路52にお
いて、トランジスタ6のベース電圧がトランジスタ7の
ベース電圧より高い時、トランジスタ6が遮断され、逆
にトランジスタ6のベース電圧がトランジスタ7のベー
ス電圧より低い時、電流は入力信号に依存してトランジ
スタ6に流れる。
のベースに供給される時、またトランジスタ2、6のベ
ースが0電位に維持される時、電圧−電流変換回路51
が陰レベルの入力信号Vinと共に動作し、電圧−電流変
換出力電流はトランジスタ1の電流i1により発生され
る。陽レベルの入力信号Vinにより電圧−電流変換回路
52は動作し、電圧−電流変換出力電流はトランジスタ
6の電流i3により発生される。即ち入力信号Vinが増
加する時、電流i1が減少し、入力信号Vinが殆ど0V
の時、電流I1がほぼ0である。0Vの時、電流i3が
増加する。
1、52の使用により電圧−電流変換回路51は入力信
号Vinが陰の時動作し、逆に電圧−電流変換回路52は
入力信号Vinが陽の時動作する。結局、ダイオード対1
8、19とダイオード対20、21、またトランジスタ
対22、23とトランジスタ対24、25の各飽和電流
でミスマッチング等によりオフセット電流△VO がある
場合さえもいずれかオフセット電圧Voff が出力端子1
7に現れない。これは、無信号時に乗算器53、54が
殆ど遮断されるからである。
するために無信号時遮断状態を維持する乗算器53、5
4を電圧−電流変換回路51、52と出力端(output st
age)との間に結合されるので、回路構成が複雑で半導体
集積回路化のチップ上で広い面積を占める短所があっ
た。
構成を説明すれば次の通りである。図3において、本発
明の高域加重値回路はキャパシタ60、分配手段80、
第1及び第2電圧−電流変換回路51、52、第1、第
2、及び第3電流−ミラー回路75、76、79を含
む。前記キャパシタ60は、入力端子61と出力端子6
2との間に連結される。入力端子61は前記分配手段8
0の抵抗63の一端と連結される。抵抗63の他端に抵
抗64の一端が連結され、抵抗64の他端は図示しない
基準電圧ソースから、例えばグラウンド電位のような基
準電圧が供給される基準電圧端子78が連結される。抵
抗63の他端と抵抗64の一端が共通連結された共通点
と、前記第1及び第2電圧−電流変換回路51、54の
トランジスタ1、7のベースが共通連結され、トランジ
スタ2、6のベースは抵抗77を通じて基準電圧端子7
8に共通連結される。トランジスタ1、6のコレクタは
第2電源電圧Vssが供給される第2電源端子66に連結
される。トランジスタ1のエミッタは抵抗3を通じてト
ランジスタ2のエミッタに連結され、トランジスタ1の
エミッタは第1定電流源68を通じて第1電源電圧Vcc
が供給される第1電源端子65に連結される。トランジ
スタ6のエミッタは抵抗8を通じてトランジスタ7のエ
ミッタに連結され、トランジスタ6のエミッタは第2定
電流源69を通じて第1電源端子65に連結される。
7、70のベースは共通結合され、トランジスタ67、
70のエミッタは第1電源端子65に共通連結される。
そしてトランジスタ67のベースは第3電流−ミラー回
路79を形成するためにトランジスタ67のコレクタに
連結される。トランジスタ70のコレクタは出力端子6
2に連結される。トランジスタ71、72、73、74
のエミッタは第2電源端子66に連結される。トランジ
スタ71、72のベースは共通連結され、トランジスタ
67、71のコレクタとトランジスタ2、72のコレク
タはそれぞ共通連結される。トランジスタ72のコレク
タは電流−ミラー回路75を形成するためにトランジス
タ72のベースに連結される。トランジスタ73、74
のベースは共通連結され、トランジスタ7、73のコレ
クタとトランジスタ70、74のコレクタはそれぞれ共
通連結される。トランジスタ73のコレクタは電流−ミ
ラー回路76を形成するためにトランジスタ73のベー
スに連結される。
通りである。
Vinがトランジスタ1とトランジスタ7のベースに印加
される時、トランジスタ1のベース電圧がトランジスタ
2のベース電圧より高い時、トランジスタ2のコレクタ
に入力電圧レベルに比例する電流が発生し、トランジス
タ7のベース電圧がトランジスタ6のベース電圧よりも
高い時トランジスタ7のコレクタに入力電圧レベルに比
例する電流が発生する。電圧−電流変換回路51、52
の出力は、トランジスタ72、73より構成されている
電流ミラー回路の関連電流になり、電流ミラー回路の電
流の比はトランジスタ2の抵抗reと抵抗3の和よりな
る相互コンダクタンスGmによりトランジスタ71の電
流が決定され、同様トランジスタ7の抵抗reと抵抗8
の和よりなる相互コンダクタンスGmでトランジスタ7
4の電流が決定される。
れば、トランジスタ71の電流は1/n倍になり、また
トランジスタ73の大きさをn倍とすれば、トランジス
タ74の電流も1/nになる。
のトランジスタ2に電流が流れると、この電流量の1/
nがトランジスタ71のコレクタに流れ、トランジスタ
7のコレクタには電流が流れないので出力端子62には
正に出力が出力される。反面、トランジスタ7がターン
オンされトランジスタ73のコレクタにnの電流が流れ
ると、トランジスタ74のコレクタには1/nの電流が
流れるので出力端子62には負の出力が出力される。
ィブの時は第1電圧−電流変換回路51で出力される第
1電流信号i11が第1電流ミラー回路75に基準電流で
供給されトランジスタ71、72の大きさ比に比例した
第3電流信号i13がトランジスタ71のコレクタに現
れ、この第3電流信号i13が第3電流ミラー回路79に
基準電流で供給されトランジスタ70のコレクタに第5
電流信号i15で現れる。この第5電流信号i15がポジテ
ィブ入力信号の分配された電圧に対応する出力信号にな
る。一方、入力信号がネガティブの時は第2電圧電流変
換回路52で出力される第2電流信号i12が第2電流ミ
ラー回路76に基準電流で供給されトランジスタ73、
74の大きさ比に比例した第4電流信号i14がトランジ
スタ74のコレクタに現れる。この第4電流信号i14が
ネガティブ入力信号の分配された電圧に対応する出力信
号になる。
電流ミラー回路75、76が遮断状態なのでミスマッチ
ングによるオフセット電圧Voff が出力端子62に現れ
ない。また第1及び第2電圧−電流変換回路51、52
の一対の電流出力のうち入力信号と関連された電流出力
のみ電流ミラー回路を通じて出力端子62に結合するの
で、従来の乗算器連結方式に比べて回路構成が簡略にな
りミスマッチングが減少される利点がある。
例を示す。
す。
0 PNP型トランジスタ 3,8,14,33,40,41,63,64,77
抵抗 5,12 電源供給端子 11,13,22,23,24,25,27,28,2
9,36,38,71,72,73,74 NPN型ト
ランジスタ 15 関連電圧源 16,61 入力端子 17,62 出力端子 18,19,20,21,26 ダイオード 30,31 端子 37,60 キャパシタ 51 第1電圧−電流変換回路 52 第2電圧−電流変換回路 53 第1乗算器 54 第2乗算器 65 第1電源端子 66 第2電源端子 68 第1定電流源 69 第2定電流源 75 第1電流−ミラー回路 76 第2電流−ミラー回路 78 基準電圧端子 79 第3電流−ミラー回路
Claims (3)
- 【請求項1】 入力信号のうち低周波成分に比べて中間
及び高周波成分の利得を高めるための高域加重値回路に
おいて、 前記中間及び高周波成分の入力信号(V in )を出力端子
(62)に連結するためのキャパシタ(60)と、 前記低周波成分の入力信号(V in )をレベルで電圧分配
するための分配手段(80)と、 前記分配手段(80)により電圧分配された入力信号が
ポジティブの場合応答して第1電流信号(i 11 )を出力
する第1電圧−電流変換回路(51)と、 前記分配手段(80)により電圧分配された入力信号が
ネガティブの場合応答して第2電流信号(i 12 )を出力
する第2電圧−電流変換回路(52)と、 前記第1電圧−電流変換回路(51)の第1電流信号
(i 11 )に応じて第3電流信号(i 13 )を出力する第1
電流ミラー回路(75)と、 前記第2電圧−電流変換回路(52)の第2電流信号
(i 12 )に応じて第4電流信号(i 14 )を前記出力端子
(62)に結合するための第2電流ミラー回路(76)
と、 前記第1電流ミラー回路(75)の第3電流信号
(i 13 )に応じて前記出力端子(62)に第5電流信号
(i 15 )を結合するためのアクティブ負荷としての第3
電流ミラー回路(75)を具備することを特徴とする高
域加重値回路。 - 【請求項2】 前記分配手段(80)は前記入力信号
(V in )の供給される入力端子(61)と基準電圧ソー
スが連結される電圧端子(78)との間に直列で連結さ
れ、これらの共通連結点と前記電圧端子(78)との間
に連結された抵抗(63),(64)の端子電圧を分配
された入力信号で提供することを特徴とする請求項1に
記載の高域加重値回路。 - 【請求項3】 前記第1電圧−電流変換回路(51)は
第1電源端子(65)と第1ノードの間に連結された第
1定電流源(68)と、前記第1定電流源(51)にエ
ミッタが連結され、第2電源端子(66)にコレクタが
連結され前記分配された入力信号がベースに結合された
第1トランジスタ(1)と、抵抗(3)を通じて前記第
1定電源(51)にエミッタが連結され抵抗(77)を
通じて前記電圧端子(78)にベースが連結され前記第
1電流信号(i 11 )が出力されるコレクタを有する第2
トランジスタ(2)より構成され、 前記第2電圧−電流変換回路(52)は第1電源端子
(65)と第1ノードとの間に連結された第2定電流源
(69)と、前記第2定電流源(69)にエミッタが連
結され前記第2電源端子(66)にコレクタが連結さ
れ、前記第2トランジスタ(2)のベースがベースに結
合された第3トランジスタ(6)と、抵抗(8)を通じ
て前記第2定電流源(69)にエミッタが連結され前記
分配された入力信号がベースに連結され前記第2電流信
号(i 12 )が出力されるコレクタを有する第4トランジ
スタ(7)より構成されることを特徴とする請求項2に
記載の高域加重値回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1991-009840 | 1991-06-14 | ||
KR1019910009841A KR940000262B1 (ko) | 1991-06-14 | 1991-06-14 | 주신호통로와 하이패스필터특성의 보조적인 신호통로를 가지는 노이즈 감소회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04369916A JPH04369916A (ja) | 1992-12-22 |
JP2624584B2 true JP2624584B2 (ja) | 1997-06-25 |
Family
ID=19315793
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3179925A Expired - Fee Related JP2624584B2 (ja) | 1991-06-14 | 1991-07-19 | ノイズ減衰回路に使われるアクティブ高域加重値回路 |
JP3179919A Expired - Fee Related JP2719251B2 (ja) | 1991-06-14 | 1991-07-19 | 主信号通路とハイパスフィルター特性の補助的な信号通路を有するノイズ減衰回路 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3179919A Expired - Fee Related JP2719251B2 (ja) | 1991-06-14 | 1991-07-19 | 主信号通路とハイパスフィルター特性の補助的な信号通路を有するノイズ減衰回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5159284A (ja) |
JP (2) | JP2624584B2 (ja) |
KR (1) | KR940000262B1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950002066B1 (ko) * | 1992-12-23 | 1995-03-10 | 삼성전자주식회사 | 신호 잡음 감쇄장치 |
JP3367717B2 (ja) * | 1993-08-03 | 2003-01-20 | 株式会社リケン | 直流モータ制御回路及び直流モータ |
JP2009239505A (ja) * | 2008-03-26 | 2009-10-15 | Roland Corp | オーディオ用増幅装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58209234A (ja) * | 1982-05-29 | 1983-12-06 | Sony Corp | ノイズリダクシヨン回路 |
JPH0760981B2 (ja) * | 1984-12-28 | 1995-06-28 | ロ−ム株式会社 | 電圧−電流変換回路 |
JPS62173808A (ja) * | 1986-01-27 | 1987-07-30 | Sony Corp | バツフアアンプ |
JPH0720040B2 (ja) * | 1986-11-21 | 1995-03-06 | ソニー株式会社 | 電圧−電流変換回路 |
-
1991
- 1991-06-14 KR KR1019910009841A patent/KR940000262B1/ko not_active IP Right Cessation
- 1991-07-19 JP JP3179925A patent/JP2624584B2/ja not_active Expired - Fee Related
- 1991-07-19 JP JP3179919A patent/JP2719251B2/ja not_active Expired - Fee Related
- 1991-12-20 US US07/811,238 patent/US5159284A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04369113A (ja) | 1992-12-21 |
US5159284A (en) | 1992-10-27 |
JPH04369916A (ja) | 1992-12-22 |
JP2719251B2 (ja) | 1998-02-25 |
KR930001565A (ko) | 1993-01-16 |
KR940000262B1 (ko) | 1994-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH033186B2 (ja) | ||
US5241227A (en) | Active high band weighting circuit of noise reduction circuit | |
JPS6155288B2 (ja) | ||
JP2624584B2 (ja) | ノイズ減衰回路に使われるアクティブ高域加重値回路 | |
JPH0446009B2 (ja) | ||
JPH0770935B2 (ja) | 差動電流増幅回路 | |
JPS6217891B2 (ja) | ||
US5327097A (en) | Gain control circuit | |
EP0478389B1 (en) | Amplifier having polygonal-line characteristics | |
JP3411988B2 (ja) | 可変電圧電流変換回路 | |
US4017749A (en) | Transistor circuit including source voltage ripple removal | |
EP0433896B1 (en) | Low-noise preamplifier stage, in particular for magnetic heads | |
JPH0447485B2 (ja) | ||
JPH0145766B2 (ja) | ||
JPH0413692Y2 (ja) | ||
JP3565258B2 (ja) | リップルフィルタ回路とこれを用いた増幅器 | |
JP3169698B2 (ja) | バイアス変換型フィルタ回路 | |
JP3503297B2 (ja) | 電圧‐電流変換回路 | |
JPS5949728B2 (ja) | 可変インピ−ダンス回路 | |
JPH0210666Y2 (ja) | ||
US4319143A (en) | Impedance converting circuit | |
JP2830516B2 (ja) | 電流比較器 | |
JP3342345B2 (ja) | 利得制御回路 | |
JP3167280B2 (ja) | 遅延回路 | |
JPH021949Y2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |