KR950002066B1 - 신호 잡음 감쇄장치 - Google Patents

Abstract

내용없음.

Description

신호 잡음 감쇄장치

제1도는 종래의 신호잡음 감쇄장치에 대한 개략적인 회로블록 구성도.

제2도는 본 발명에 따른 신호잡음 감쇄장치에 대한 개략적인 회로블록 구성도.

제3도는 제2도에 대한 제1실시예로서의 상세회로 구성도.

제4도는 제3도의 V-I 변환기에 대한 구체 회로도.

제5도는 제2도에 제2실시예로서의 상세회로 구성도이다.

본 발명은 신호잡음 감쇄장치에 관한 것으로, 특히 주신호 경로와 보조신호 경로를 갖추어 잡음감쇄를 행하는 신호잡음 감쇄장치에 관한 것이다.

신호중에 포함된 잡음을 감쇄시키기 위해서 영국의 돌비 연구소에서는 돌비 시스템을 개발한 바 있고, 이는 미합중국 특허 제3,631,365호에 개시되어 있다. 여기서 잡음 감쇄장치는 잡음이 포함되어 입력된 신호에 대해서 주신호 경로와 보조신호 경로를 거치도록 하고 두 경로로부터 나온 신호를 합산 유닛으로부터 가산시켜 압축(compression)된 신호를 출력하고 이를 신호저장수단에 기록하며, 재생시에는 압축되었던 신호를 신장(expansion)시켜 잡음이 감쇄되 신호를 재생하도록 하고 있다. 상기 가산기는 일반적으로 연산증폭수단으로 구현되고 보조신호 경로의 출력은 상기 가산기에 곧바로 연결된 주신호와 함께 가산된다. 보조신호 경로는 고역통과 필터(HPE)를 포함하는데 고역 차단 주파수는 가변되도록 한다는 것이 주요 특징이다.

입력된 신호는 가변된 차단주파수의 HPE를 거쳐 신호크기 조절기인 리미터를 통해 상기 가산기에 가해도록 하고 있다.

이러한 것을 물리적 수단들을 사용하여 실제 구현한 것이 이를테면 미합중국 특허 제4,547,741호에 개시되고 있다. 그러나 출력전압을 결정지으며 또한 가산기를 구성하는 저항이 반도체 웨이퍼 공정에서의 공정 변화가 곧바로 출력변화로 나타나기 때문에 신호의 정확성이 떨어지는 문제가 있다. 이러한 것을 해결하기 위해서 본 출원인은 대한민국 특허출원 제90-9841호에 기재된 바와 같이 먼저 보조경로상에 HPE와 전압 버퍼를 사용해서 주신호경로와 전압연산을 행함에 따라 특성을 얻고자 하여 문제를 해결하고 있다. 이는 제1도에 나타낸 회로구성도와 같이 보조경로상의 신호와 주신호 경로상의 신호가 직접 전기적으로 결합되는 형태로써 서로간의 임피던스 결합이 연산결과에 얼마간의 오차를 발생시키는 것을 방지하도록 주경로와 보조경로를 임피던스 결합과는 무관하도록 분리시켜 정확한 연산결과를 얻게하는 것이다.

제1도에서 입력단(1)을 통해 신호가 입력되고, 가산부(S)에는 주신호경로(11)가 곧바로 연결된다. 보조신호경로(12)는 HPF(13)와 전압버퍼(15) 및 리미터(9)를 포함하며 이들을 거쳐 연산증폭기(10)로 구성되는 상기 가산부(5)에 연결되고 출력단(2)을 통해 신호를 얻는다.

그러나, 제1도의 회로에서 주신호경로(11)와 보조신호경로(12)의 연산은 저항수단을 통해서 연산되게 되는데 이들 저항값의 크기가 작으면 각 경로의 출력능력이 좋아야 하고 또한 연산용 저항(R₁), (R₂)이 서로 전압분압 현상을 유발할 수 있으므로 저항값 설계는 민감한 설계요인이 된다.

또한, 제1도 회로구성에서 전압버퍼(15)는 연산증폭수단으로 실현되는데 버퍼가 내부저항을 갖는 경우 그리고 그 내부저항이 저항의 변수와 상관관계가 없을 때는 연산결과가 반도체 공정변수에 의해 가변될 수 있어 출력에 영향을 미친다는 것이 본 출원인으로부터 인식되었다.

따라서, 본 발명은 상기의 문제된 요소를 제거하여 보다 개선된 신호잡음 감쇄장치를 제공하고자 하여 발명되었고 이를 실현하는 장치의 제공을 본 발명의 목적으로 한다.

본 발명의 목적에 따른 신호잡음 감쇄장치는 신호전압이 전달되는 주신호 통로와, 보조신호 통로와, 상기 두 통로의 출력신호를 가산하는 가산부를 갖는 신호잡음 감쇄장치에 있어서, 상기 보조신호 통로는 입력단에 연결된 제1전압-전류 변환기와, 이 변환기 출력에 연결된 가변전류 증폭부와, 가변전류 증폭부 출력과 상기 입력단간에 연결된 캐패시터로 구성되어 차단주파수가 가변되는 고역통과필터(HPF)와, 상기 HPF의 출력전압 신호를 전류로 변환하는 제2의 전압-전류 변환기와, 제2의 전압-전류 변환기의 출력전류를 증폭하는 증폭수단을 포함하고, 상기 가산부는 상기 증폭된 보조신호통로 출력전류 신호를 반전입력에 연결하고 상기 주신호통로 신호전압은 직접 비반전단자에 연결되는 연산증폭기와, 이 연산증폭기의 반전입력과 출력단 간에는 연결된 저항으로 구성되며, 상기 연산증폭기의 반전입력과 출력간에 연결된 리미터를 더 포함하는 것을 특징으로 한다.

본 발명에서는 주신호 경로의 신호를 연산수단의 비반전 입력으로 하고 보조신호경로는 HPF수단을 거쳐 전압-전류 변환기에 의해 전류로 변환시켜 연산기의 반전 입력단에 연결하고 연산기의 반전입력과 출력사이에 저항수단에 의해 전압으로 환산되므로 서로간의 임피던스가 분리되도록 한다.

본 발명의 정신을 표현하는 개략적인 회로블록 구성도는 제2도에 나타낸 바와 같다. 제2도는 본 발명에서 제공하는 잡음 감쇄장치 구성에 관한 것으로 이 장치는 입력단(1)과 출력단(2)간에 연결된 주신호 통로(11)와, 보조신호통로(12), 가산유닛(10)을 포함하여, 여기서 보조신호통로(12)는 HPF(13), 전압-전류 변환기(14), 리미터(9)를 갖는다.

제2도의 블록도는 제3도와 제5도에 실시예로써 구체화된다. 제1실시예로써 제3도의 회로에서 HPF(13)는 보조신호경로상에 캐패시터(19)와, 전압-전류(V-I) 변환수단(17), PN접합수단(20), 가변전류원(6), 감쇄기(16), 제1의 에미터 공통 트랜지스터쌍(21)을 포함하며, HPF의 차단주파수는 가변된다는 것이 잡음감쇄기의 주요특징인데 이것은 상기 제1의 에미터 공통 트랜지스터쌍(21) 그리고 가변전류원(6) 및 상기 V-I 변환기(17)로의 노드(24)를 통한 네가티브 피드백 연결에 의해 이루어진다. 그리고 상기 제1에미터 공통 트랜지스터쌍(21)의 콜렉터와 전원(3)간 연결된 트랜지스터쌍(30)은 전류미러를 구성하는 회로구성이다.

이러한 구성은 HPF(13)에 있어서, 입력과 출력간의 전달함수로 표시되어야 한다. 이때 상기 V-I 변환수단(18)의 입력전압에 대한 출력전류로써의 전달비는 gm(트랜스 콘덕턴스) 기호로 표시하면, 전체신호 감쇄장치에 대한 전달합수(H(s))는 다음과 같이 표현된다.

상기의 결과식은 하나의 극점과 하나의 영점을 갖고 있고 이것은 앞서 요구된 바와 같다.

상기의 식의 형태는 본 발명 목적에 합치되는 것으로 이론적으로 지지하는 것이다. 임피던스에 관련하여 연산수단에서 주신호와 보조신호를 이론적으로 연산수단의 입력 임피던스로 분리가 된 상태로써 거의 무한대이므로 공정 변화에 대한 저항수단의 변화는 V-I 변환기의 전압전류 변환함수에 저항수단이 포함되게하여 저항변화에 대한 연산오차를 상쇄시킨다. 제1도의 문제된 종래기술에서 보조경로의 이득은 R₃/R₂으로 결정되어 고정되므로 연산량은 변화시킬 수 없었다. 그런데 이 발명에서는 V-I 변환기(18)와 이에 출력에 연결된 전류증폭부(23), (24)와 가변전류원(7), (8)에 의해 보조 경로 이득이 결정되므로 V-I 변환기의 트랜스 콘덕턴스 값이 가변될 수 있고 따라서 연산량이 용이하게 가변된다는 잇점이 창출된다.

제3도는 제1실시예에서 HPF출력의 전압신호를 전류로 변환시키는 V-I 변환기(14)에 대한 일예는 제4도(a)~(c)에 도시한 바와 같다.

일반적인 트랜스 콘덕턴스 증폭회로(V-I 변환기)가 채용될 수 있고 제4도의 예는 일예를 보여주며 잘 알려져 있으므로 상세한 설명은 생략한다.

상기 V-I 변환기의 출력은 그 출력과 접지(4)간에 연결된 PN접합수단(22)들에 의해서 전압으로 바뀌어진다. 그리고 상기 V-I 변환기 출력은 전류증폭수단(23), (24)으로 공급되어 전류증폭되고, 이어서 연산 증폭기(10)의 반전입력단자(-)에 인가된다.

연산증폭기(10)의 출력과 반전입력 사이에는 저항(R)이 연결되어 있어 상기 보조신호경로의 전류출력을 최종적으로 전압으로 출력되도록 하고 있다. 이러한 보조출력의 전압은 상기 연산증폭기(10)의 비반전단자(+)에 인가되는 주신호경로의 신호전압과 합산되어 최종출력된다. 이 때 중요한 것은 제4도에서 V-I 변환을 구성하는 트랜지스터의 에미터에 저항이 포함된 구성의 것을 사용해야 한다. 그러한 경우에 연산증폭기에 있는 저항(R)의 변화에 대응하는 수단이 될 수 있기 때문이다.

제3도에서 각각의 전류 증폭기는 에미터 공통의 트랜지스터쌍과 전류미러 그리고 공통에미터에 전류원을 포함하는 구성을 갖는다.

제5도는 본 발명의 제2실시예의 구성을 보인 회로도이다.

제5도의 구성에는 제3도의 제1실시예와 유사하나 V-I 변환기로써 제4a도와 같이 에미터에 저항을 포함하고 있지 않는 구성을 채택하는 경우 이를 위한 회로구성이란 점에서 다르고 이것은 V-I 변환기(18)의 출력을 받는 제3의 전류증폭기(24)의 출력에서 가산부(10)로 인가되게 하고 상기 V-I 변환기(18)의 출력을 받는 제2의 전류증폭굽(23)의 출력은 접지로 연결된 저항(R₄)을 통해 V-I 변환기 입력단에 연결되도록 구성된 것에 특징이 있다. 이것은 R_x로 하여금 피드백량을 조정하게 한다는 것을 의미한다. 즉, 전류증폭수단의 입력단의 전압은 1/(1+R_x·G_m)의 함수로 표현되는데 이것이 R_x의 함수가 됨을 의미하므로 R_x로 조정한다. 제1도의 예와 유사하게 저항변화에 1 : 1 대응되는 것을 유지하기 위해서 R_x·G_m＞＞1이도록 설계할 때 근사적으로 1 : 1 대응됨을 알 수 있으므로 제5도의 구성은 유효하다.

따라서, 본 발명에 의해 정밀한 연산결과로 노이즈 저감용 필터를 신뢰성 있게 설계할 수 있고, 변화가 많은 반도체 공정 변화에 대응해 신뢰성 있는 필터 설계가 가능해진다.

Claims (7)

1. 신호전압이 전달되는 주신호 통로와, 보조신호 통로와, 상기 두 통로의 출력신호를 가산하는 가산부를 갖는 신로잡음 감쇄장치에 있어서, 상기 보조신호 통로는 입력단에 연결된 제1전압~전류 변환기와, 이 변화기 출력에 연결된 가변전류 증폭부와, 가변전류 증폭부 출력과 상기 입력단간에 연결된 캐패시터로 구성되어 차단주파수가 가변되는 고역통과필터(HPF)와, 상기 HPF의 출력전압 신호를 전류로 변환하는 제2의 전압-전류 변환기와, 제2의 전압-전류 변환기의 출력전류를 증폭하는 증폭수단을 포함하고, 상기 가산부는 상기 증폭된 보조신호통로 출력 전류신호를 반전입력에 연결하고 상기 주신호통로 신호전압은 직접 비반전단자에 연결되는 연산증폭기와, 이 연산증폭기의 반전입력과 출력단 간에는 연결된 저항으로 구성되며, 상기 연산증폭기의 반전입력과 출력간에 연결된 리미터를 더 포함하는 것을 특징으로 하는 신호잡음 감쇄장치.
2. 제1항에 있어서, 상기 제2 전압-전류 증폭기는 트랜지스터쌍을 구비하고 이들의 에미터에는 저항이 연결되어 있는 것을 특징으로 하는 신호잡음 감쇄장치.
3. 제2항에 있어서, 상기 제2전압-전류증폭기의 일입력은 HPF의 출력이며, 또다른 입력은 접지되어 있는 것을 특징으로 하는 신호잡음 감쇄장치.
4. 제1항에 있어서, 상기 전류변환된 신호의 증폭수단은 제2 및 제3의 에미터 공통 트랜지스터쌍으로 구성되고 가산기로의 출력은 제2전류 증폭수단으로부터 출력되며 공통 에미터단에는 각각의 가변전류원을 포함하고 상기 트랜지스터쌍들의 콜렉터와 전원간에는 전류미러 회로가 구비됨을 특징으로 하는 신호잡음 감쇄장치.
5. 제1항에 있어서, 상기 HPF는 입력단과 제1전압-전류변환기에 신호감쇄기를 더욱 포함하는 것을 특징으로 하는 신호잡음 감쇄장치.
6. 제1항에 있어서, 상기 제2전압-전류증폭기는 트랜지스터쌍을 구비하고 이들의 에미터에는 저항이 연결되지 않고, 이 증폭기의 일입력에는 HPF의 출력이 연결되고 다른 입력은 접지간에 저항수단이 연결됨을 특징으로 하는 신호잡음 감쇄장치.
7. 제6항에 있어서, 상기 저항이 연결된 제2전압-전류증폭기의 일입력에는 제2전류 증폭수단의 출력이 귀환 입력되고, 제3의 전류 증폭수단의 출력이 가산기로 입력되는 구성을 갖는 것을 특징으로 하는 신호잡음 감쇄장치.