JP4359359B2 - 双曲線正接伝達関数と双曲線正弦伝達関数とを結合することによってひずみを消去する増幅器とその方法 - Google Patents
双曲線正接伝達関数と双曲線正弦伝達関数とを結合することによってひずみを消去する増幅器とその方法 Download PDFInfo
- Publication number
- JP4359359B2 JP4359359B2 JP14832199A JP14832199A JP4359359B2 JP 4359359 B2 JP4359359 B2 JP 4359359B2 JP 14832199 A JP14832199 A JP 14832199A JP 14832199 A JP14832199 A JP 14832199A JP 4359359 B2 JP4359359 B2 JP 4359359B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- coupled
- conductive terminal
- amplifier
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は増幅器に関し、さらに詳しくは双曲線正接伝達関数と双曲線正弦伝達関数とを結合してひずみを消去する増幅器に関する。
【０００２】
【従来の技術】
増幅器は、極めて多くの用途において通常は、入力信号を増幅し、増幅された出力信号を与えるのに使用される。増幅器は差動増幅器であることが多い。種々の増幅器の代表的な最終用途には、無線周波数（周波数）トランシーバ，セルラフォーン，ページャ，コードレス電話，フィルタおよびその他の無線通信装置が含まれる。
【０００３】
差動増幅器の重要な特徴は、広範な入力信号の振幅に渡って、線形動作を維持することである。線形範囲で動作するとき、差動増幅器は、入力信号に比例した出力信号を与え、この場合の比例関係は、増幅器の利得によって決定される。先行技術の差動増幅器のほとんどは、狭い範囲の入力信号の振幅に渡って線形に動作する。増幅器が、この線形範囲の外側で動作する場合には、出力信号は、非線形ひずみと雑音を受ける。
【０００４】
差動増幅器の線形範囲を拡大する先行技術の１つの方法は、差動トランジスタ対のエミッタに、縮退抵抗器（degeneration resistor）を置くことを伴う。しかしあいにく、縮退抵抗器は、差動増幅器の利得を低下させ、かつ雑音指数を増加させるという好ましくない効果も有する。
【０００５】
【発明が解決しようとする課題】
このため、広範な入力信号に渡って線形に動作し、高い利得と低い雑音指数を有する差動増幅器に対する必要性が存在する。
【０００６】
【実施例】
図１を参照して、増幅回路１０は、従来型の集積回路の加工を用いて集積回路として製造するのに適したものを示す。入力信号ＶINは、減衰器１２，１４に入力され、この減衰器はついで入力信号Ｖ12とＶ14を与える。このため、入力信号Ｖ12とＶ14は、独立して減衰される。減衰された入力信号Ｖ12は、双曲線正接（tanh）増幅器１６によって処理される。増幅器１６の相互コンダクタンス伝達関数は、図２では波形２０として示され、線形領域と非線形領域とを有する双曲線正接関数の形をとる。減衰された入力信号Ｖ14は、双曲線正弦（sinh）増幅器１８によって処理される。増幅器１８の相互コンダクタンス伝達関数は、図２では波形２２として示され、線形領域と非線形領域を有する双曲線正弦関数の形をとる。双曲線正接増幅器１６の出力電流Ｉ16と双曲線正弦増幅器１８の出力電流Ｉ18は、加算ノード２６の入力へと流れる。加算ノード２６は、増幅器１６と１８の出力電流を結合または加算して、出力電流ＩOUT＝Ｉ16＋Ｉ18を与える。
【０００７】
増幅回路１０全体の相互コンダクタンス伝達関数は、図２では、波形グラフ２０と波形グラフ２２との和として、波形グラフ２８として示される。波形グラフ２０の非線形領域が、波形グラフ２２の非線形領域を消去する。双曲線正接増幅器の出力と双曲線正弦増幅器の出力とを結合する増幅回路１０の相互コンダクタンス利得ＩOUT／ＶINは、双曲線正接増幅器、または双曲線正弦増幅器単独で得られる幅広い入力信号ＶINに渡って線形である。
【０００８】
別の実施例において、出力電流Ｉ16，Ｉ18の結合は、双曲線正接関数の非線形領域が、双曲線正弦伝達関数の非線形領域を消去することを条件に、他の手段でも行える。また、下記に検討するように、一部の用途では、減衰器１２，１４が調整可能であることが望ましい。
【０００９】
今度は図３を見ると、減衰器１２，１４および双曲線正接増幅器１６の詳細が、差動構成で示される。差動入力信号ＶINは１ボルトのオーダーであり、抵抗分割回路（resistor divider network）３０，３１，３２，３３，３４に入力される。抵抗器３４の両端の電圧は、減衰された電圧Ｖ12を表し、抵抗器３２，３３，３４の両端の電圧は、減衰された電圧Ｖ14を表す。入力信号を減衰する他の減衰回路を、抵抗分割回路３０から３４に置き換えることができる。
【００１０】
増幅器１６は、双曲線正接相互コンダクタンス伝達関数を有する。双曲線正接増幅器１６は、差動トランジスタ３６，３８を含む。電流源４０は、接地電位で動作する電源導線４２に向けられる。トランジスタ３６のコレクタはノード４４と結合され、トランジスタ３８のコレクタはノード４６と結合される。ノード４４と４６は、差動増幅器１０の第１および第２出力における結合回路または加算ノードであり、これは加算ノードに流れ込む入力電流を結合する。。
【００１１】
トランジスタ３６のベースの電圧が増加し、トランジスタ３８のベースの電圧が差動的に低下するにつれ、電流Ｉ36が増加して、電流Ｉ38が低下する。また、トランジスタ３６のベースの電圧が低下し、トランジスタ３８のベースの電圧が差動的に増加するにつれ、電流Ｉ36が低下して、電流Ｉ38が増加する。電流Ｉ36とＩ38の合計は、電流Ｉ40に等しい状態に維持される。
【００１２】
双曲線正接増幅器１６は、図２の波形２０に示すような相互コンダクタンス伝達関数を有し、これは次の式で表される：
ＩDIFF1＝Ｉ40・tanh（ＶIN／２Ｖt） （１）
ここで、ＩDIFF1＝Ｉ36−Ｉ38
Ｖtは、トランジスタの熱的しきい電圧（２５℃において２５ミリボルト）電流Ｉ40は、波形グラフ２０の傾きとこれに関わる増幅器１６の利得とを制御するように調整できる。
【００１３】
増幅器１８は、双曲線正弦相互コンダクタンス伝達関数を有する。双曲線正弦増幅器１８は、トランジスタ５０と５２を含む。トランジスタ５０，５２のコレクタは、加算ノード４４，４６それぞれと結合される。トランジスタ５０のベースの電圧が増加するにつれ、これに伴って、ノード５４におけるトランジスタ５０のエミッタ電圧が増加する。トランジスタ５６は、電流源５８によって決定される電流Ｉ58を通す。ノード５４の電圧が増加するにつれ、トランジスタ５６のベース-エミッタ電圧（Ｖbe）を維持して、トランジスタ５６が電流Ｉ58を通し続けるように、トランジスタ５６のベースの電圧が増加しなければならない。
【００１４】
トランジスタ５２のベースの電圧は、トランジスタ５０のベースにおける電圧が増加するに伴って低下する。また、これに伴って、ノード６４におけるトランジスタ５２のエミッタ電圧が低下する。トランジスタ６２は、電流源７０によって決定される電流Ｉ70を通す。ノード６４における電圧が低下するにつれ、トランジスタ６２のＶbeを維持し、トランジスタ６２が電流Ｉ70を通し続けるように、トランジスタ６２のベースの電圧が低下しなければならない。トランジスタ７２のベース電圧が増加し、トランジスタ７４のベース電圧が低下すると、トランジスタ７２が通す電流が少なくなり、トランジスタ７４が通す電流が多くなる。トランジスタ５０は、電流Ｉ58に、トランジスタ７４を介して流れる電流をプラスしたものに等しい電流Ｉ50を通す。トランジスタ５２は、電流Ｉ70に、トランジスタ７２を介して流れる電流をプラスしたものに等しい電流Ｉ52を通す。従って、差動入力信号に応答して、電流Ｉ50が増加し、電流Ｉ52が低下する。
【００１５】
トランジスタ５０のベースの電圧が低下するにつれ、これに伴って、ノード５４におけるトランジスタ５０のエミッタ電圧が低下する。ノード５４における電圧が低下するにつれ、トランジスタ５６のＶbeを維持して、トランジスタ５６が電流Ｉ58を通し続けるように、トランジスタ５６のベースにおける電圧が低下しなければならない。トランジスタ５２のベースにおける電圧は、トランジスタ５０のベースにおける電圧が低下するにつれて増加する。これに伴って、ノード６４におけるトランジスタ５２のエミッタ電圧が増加する。ノード６４における電圧が増加するにつれ、トランジスタ６２のＶbeを維持して、トランジスタ６２が電流Ｉ70を通し続けるように、トランジスタ６２のベースにおける電圧が増加しなければならない。トランジスタ７２のベース電圧が低下し、トランジスタ７４のベース電圧が増加すると、トランジスタ７２が通す電流が多くなり、トランジスタ７４が通す電流が少なくなる。差動入力信号に応答して、電流Ｉ50が低下し、電流Ｉ52が増加する。
【００１６】
上述した増幅器１８は、図２の波形２２で示されるように、相互コンダクタンス伝達関数を有し、これは次の式で表される：
ＩDIFF2＝２＊Ｉ58・sinh（ＶIN／２Ｖt） （２）
ここで、ＩDIFF2＝Ｉ50−Ｉ52
Ｉ58は、Ｉ70に等しい。
電流Ｉ58，Ｉ70は、波形グラフ２２の傾きと、これに関わる増幅器１８の利得を制御するように調整できる。
【００１７】
電流Ｉ50，Ｉ52はそれぞれ、加算ノード４４，４６に流れ込む。そのため、出力電流ＩOUT1＝Ｉ36＋Ｉ50および出力電流ＩOUT2＝Ｉ38＋Ｉ52となる。図１において、増幅回路１０の出力電流ＩOUTは、ＩOUT＝ＩOUT1−ＩOUT2として表され、すなわち、下式のようになる：
ＩOUT＝Ａ tanh（Ｂ・ＶIN）＋Ｃ sinh（Ｄ・ＶIN） （３）
＝Ｉ40・tanh（Ｂ・ＶIN／２Ｖt）＋２・Ｉ58・sinh（Ｄ・ＶIN／２Ｖt） （４）
ここで：Ａは、Ｉ40によって決定される。
【００１８】
Ｂは、減衰器１２によって決定される。
【００１９】
Ｃは、Ｉ58によって決定される。
【００２０】
Ｄは、減衰器１４によって決定される。
パラメータＡ，Ｂ，Ｃ，Ｄは、入力信号ＶINの線形動作範囲を最大化するように調整できる。一つの例では、電流Ｉ40，Ｉ58，Ｉ70はそれぞれ、１００マイクロアンペアから１ミリアンペアの間の値に設定される。パラメータＢは０．５の値に設定され、パラメータＤは０．９の値に設定される。双曲線正接増幅器の動作と双曲線正弦増幅器の動作とを結合して、その結果を合算することによって、入力信号の線形動作の範囲が増加する。
【００２１】
以上をまとめると、本発明は、入力信号をそれぞれ受信する双曲線正接増幅器と双曲線正弦増幅器を含む差動増幅器を提供する。双曲線正接増幅器と双曲線正弦増幅器の入力信号は、独立して減衰される。双曲線正接増幅器と双曲線正弦増幅器の伝達関数はそれぞれ、線形領域と非線形領域とを有する。双曲線正接増幅器と双曲線正弦増幅器の出力は合算されて、双曲線正接増幅器の非線形領域が、双曲線正弦増幅器の非線形領域を消去するようにする。差動増幅器の総合伝達関数は、非線形領域を消去することによって、入力信号の広範な振幅に渡って線形である。
【図面の簡単な説明】
【図１】双曲線正接伝達関数と双曲線正弦伝達関数とを結合する増幅器のブロック図を示す。
【図２】本発明の説明に役立つ波形グラフである。
【図３】図１による差動増幅器の回路図である。
【符号の説明】
１０ 増幅回路
１２，１４ 減衰器
１６ 双曲線正接増幅器
１８ 双曲線正弦増幅器
２０，２２ 波形
２６ 加算ノード
２８ 波形グラフ
３０，３１，３２，３３，３４ 抵抗分割回路
３６，３８ 差動トランジスタ
４０，５８，７０ 電流源
４２ 電源導線
４４，４６，５４，６４ ノード
５０，５２，５６，６２，７２，７４ トランジスタ
【産業上の利用分野】
本発明は増幅器に関し、さらに詳しくは双曲線正接伝達関数と双曲線正弦伝達関数とを結合してひずみを消去する増幅器に関する。
【０００２】
【従来の技術】
増幅器は、極めて多くの用途において通常は、入力信号を増幅し、増幅された出力信号を与えるのに使用される。増幅器は差動増幅器であることが多い。種々の増幅器の代表的な最終用途には、無線周波数（周波数）トランシーバ，セルラフォーン，ページャ，コードレス電話，フィルタおよびその他の無線通信装置が含まれる。
【０００３】
差動増幅器の重要な特徴は、広範な入力信号の振幅に渡って、線形動作を維持することである。線形範囲で動作するとき、差動増幅器は、入力信号に比例した出力信号を与え、この場合の比例関係は、増幅器の利得によって決定される。先行技術の差動増幅器のほとんどは、狭い範囲の入力信号の振幅に渡って線形に動作する。増幅器が、この線形範囲の外側で動作する場合には、出力信号は、非線形ひずみと雑音を受ける。
【０００４】
差動増幅器の線形範囲を拡大する先行技術の１つの方法は、差動トランジスタ対のエミッタに、縮退抵抗器（degeneration resistor）を置くことを伴う。しかしあいにく、縮退抵抗器は、差動増幅器の利得を低下させ、かつ雑音指数を増加させるという好ましくない効果も有する。
【０００５】
【発明が解決しようとする課題】
このため、広範な入力信号に渡って線形に動作し、高い利得と低い雑音指数を有する差動増幅器に対する必要性が存在する。
【０００６】
【実施例】
図１を参照して、増幅回路１０は、従来型の集積回路の加工を用いて集積回路として製造するのに適したものを示す。入力信号ＶINは、減衰器１２，１４に入力され、この減衰器はついで入力信号Ｖ12とＶ14を与える。このため、入力信号Ｖ12とＶ14は、独立して減衰される。減衰された入力信号Ｖ12は、双曲線正接（tanh）増幅器１６によって処理される。増幅器１６の相互コンダクタンス伝達関数は、図２では波形２０として示され、線形領域と非線形領域とを有する双曲線正接関数の形をとる。減衰された入力信号Ｖ14は、双曲線正弦（sinh）増幅器１８によって処理される。増幅器１８の相互コンダクタンス伝達関数は、図２では波形２２として示され、線形領域と非線形領域を有する双曲線正弦関数の形をとる。双曲線正接増幅器１６の出力電流Ｉ16と双曲線正弦増幅器１８の出力電流Ｉ18は、加算ノード２６の入力へと流れる。加算ノード２６は、増幅器１６と１８の出力電流を結合または加算して、出力電流ＩOUT＝Ｉ16＋Ｉ18を与える。
【０００７】
増幅回路１０全体の相互コンダクタンス伝達関数は、図２では、波形グラフ２０と波形グラフ２２との和として、波形グラフ２８として示される。波形グラフ２０の非線形領域が、波形グラフ２２の非線形領域を消去する。双曲線正接増幅器の出力と双曲線正弦増幅器の出力とを結合する増幅回路１０の相互コンダクタンス利得ＩOUT／ＶINは、双曲線正接増幅器、または双曲線正弦増幅器単独で得られる幅広い入力信号ＶINに渡って線形である。
【０００８】
別の実施例において、出力電流Ｉ16，Ｉ18の結合は、双曲線正接関数の非線形領域が、双曲線正弦伝達関数の非線形領域を消去することを条件に、他の手段でも行える。また、下記に検討するように、一部の用途では、減衰器１２，１４が調整可能であることが望ましい。
【０００９】
今度は図３を見ると、減衰器１２，１４および双曲線正接増幅器１６の詳細が、差動構成で示される。差動入力信号ＶINは１ボルトのオーダーであり、抵抗分割回路（resistor divider network）３０，３１，３２，３３，３４に入力される。抵抗器３４の両端の電圧は、減衰された電圧Ｖ12を表し、抵抗器３２，３３，３４の両端の電圧は、減衰された電圧Ｖ14を表す。入力信号を減衰する他の減衰回路を、抵抗分割回路３０から３４に置き換えることができる。
【００１０】
増幅器１６は、双曲線正接相互コンダクタンス伝達関数を有する。双曲線正接増幅器１６は、差動トランジスタ３６，３８を含む。電流源４０は、接地電位で動作する電源導線４２に向けられる。トランジスタ３６のコレクタはノード４４と結合され、トランジスタ３８のコレクタはノード４６と結合される。ノード４４と４６は、差動増幅器１０の第１および第２出力における結合回路または加算ノードであり、これは加算ノードに流れ込む入力電流を結合する。。
【００１１】
トランジスタ３６のベースの電圧が増加し、トランジスタ３８のベースの電圧が差動的に低下するにつれ、電流Ｉ36が増加して、電流Ｉ38が低下する。また、トランジスタ３６のベースの電圧が低下し、トランジスタ３８のベースの電圧が差動的に増加するにつれ、電流Ｉ36が低下して、電流Ｉ38が増加する。電流Ｉ36とＩ38の合計は、電流Ｉ40に等しい状態に維持される。
【００１２】
双曲線正接増幅器１６は、図２の波形２０に示すような相互コンダクタンス伝達関数を有し、これは次の式で表される：
ＩDIFF1＝Ｉ40・tanh（ＶIN／２Ｖt） （１）
ここで、ＩDIFF1＝Ｉ36−Ｉ38
Ｖtは、トランジスタの熱的しきい電圧（２５℃において２５ミリボルト）電流Ｉ40は、波形グラフ２０の傾きとこれに関わる増幅器１６の利得とを制御するように調整できる。
【００１３】
増幅器１８は、双曲線正弦相互コンダクタンス伝達関数を有する。双曲線正弦増幅器１８は、トランジスタ５０と５２を含む。トランジスタ５０，５２のコレクタは、加算ノード４４，４６それぞれと結合される。トランジスタ５０のベースの電圧が増加するにつれ、これに伴って、ノード５４におけるトランジスタ５０のエミッタ電圧が増加する。トランジスタ５６は、電流源５８によって決定される電流Ｉ58を通す。ノード５４の電圧が増加するにつれ、トランジスタ５６のベース-エミッタ電圧（Ｖbe）を維持して、トランジスタ５６が電流Ｉ58を通し続けるように、トランジスタ５６のベースの電圧が増加しなければならない。
【００１４】
トランジスタ５２のベースの電圧は、トランジスタ５０のベースにおける電圧が増加するに伴って低下する。また、これに伴って、ノード６４におけるトランジスタ５２のエミッタ電圧が低下する。トランジスタ６２は、電流源７０によって決定される電流Ｉ70を通す。ノード６４における電圧が低下するにつれ、トランジスタ６２のＶbeを維持し、トランジスタ６２が電流Ｉ70を通し続けるように、トランジスタ６２のベースの電圧が低下しなければならない。トランジスタ７２のベース電圧が増加し、トランジスタ７４のベース電圧が低下すると、トランジスタ７２が通す電流が少なくなり、トランジスタ７４が通す電流が多くなる。トランジスタ５０は、電流Ｉ58に、トランジスタ７４を介して流れる電流をプラスしたものに等しい電流Ｉ50を通す。トランジスタ５２は、電流Ｉ70に、トランジスタ７２を介して流れる電流をプラスしたものに等しい電流Ｉ52を通す。従って、差動入力信号に応答して、電流Ｉ50が増加し、電流Ｉ52が低下する。
【００１５】
トランジスタ５０のベースの電圧が低下するにつれ、これに伴って、ノード５４におけるトランジスタ５０のエミッタ電圧が低下する。ノード５４における電圧が低下するにつれ、トランジスタ５６のＶbeを維持して、トランジスタ５６が電流Ｉ58を通し続けるように、トランジスタ５６のベースにおける電圧が低下しなければならない。トランジスタ５２のベースにおける電圧は、トランジスタ５０のベースにおける電圧が低下するにつれて増加する。これに伴って、ノード６４におけるトランジスタ５２のエミッタ電圧が増加する。ノード６４における電圧が増加するにつれ、トランジスタ６２のＶbeを維持して、トランジスタ６２が電流Ｉ70を通し続けるように、トランジスタ６２のベースにおける電圧が増加しなければならない。トランジスタ７２のベース電圧が低下し、トランジスタ７４のベース電圧が増加すると、トランジスタ７２が通す電流が多くなり、トランジスタ７４が通す電流が少なくなる。差動入力信号に応答して、電流Ｉ50が低下し、電流Ｉ52が増加する。
【００１６】
上述した増幅器１８は、図２の波形２２で示されるように、相互コンダクタンス伝達関数を有し、これは次の式で表される：
ＩDIFF2＝２＊Ｉ58・sinh（ＶIN／２Ｖt） （２）
ここで、ＩDIFF2＝Ｉ50−Ｉ52
Ｉ58は、Ｉ70に等しい。
電流Ｉ58，Ｉ70は、波形グラフ２２の傾きと、これに関わる増幅器１８の利得を制御するように調整できる。
【００１７】
電流Ｉ50，Ｉ52はそれぞれ、加算ノード４４，４６に流れ込む。そのため、出力電流ＩOUT1＝Ｉ36＋Ｉ50および出力電流ＩOUT2＝Ｉ38＋Ｉ52となる。図１において、増幅回路１０の出力電流ＩOUTは、ＩOUT＝ＩOUT1−ＩOUT2として表され、すなわち、下式のようになる：
ＩOUT＝Ａ tanh（Ｂ・ＶIN）＋Ｃ sinh（Ｄ・ＶIN） （３）
＝Ｉ40・tanh（Ｂ・ＶIN／２Ｖt）＋２・Ｉ58・sinh（Ｄ・ＶIN／２Ｖt） （４）
ここで：Ａは、Ｉ40によって決定される。
【００１８】
Ｂは、減衰器１２によって決定される。
【００１９】
Ｃは、Ｉ58によって決定される。
【００２０】
Ｄは、減衰器１４によって決定される。
パラメータＡ，Ｂ，Ｃ，Ｄは、入力信号ＶINの線形動作範囲を最大化するように調整できる。一つの例では、電流Ｉ40，Ｉ58，Ｉ70はそれぞれ、１００マイクロアンペアから１ミリアンペアの間の値に設定される。パラメータＢは０．５の値に設定され、パラメータＤは０．９の値に設定される。双曲線正接増幅器の動作と双曲線正弦増幅器の動作とを結合して、その結果を合算することによって、入力信号の線形動作の範囲が増加する。
【００２１】
以上をまとめると、本発明は、入力信号をそれぞれ受信する双曲線正接増幅器と双曲線正弦増幅器を含む差動増幅器を提供する。双曲線正接増幅器と双曲線正弦増幅器の入力信号は、独立して減衰される。双曲線正接増幅器と双曲線正弦増幅器の伝達関数はそれぞれ、線形領域と非線形領域とを有する。双曲線正接増幅器と双曲線正弦増幅器の出力は合算されて、双曲線正接増幅器の非線形領域が、双曲線正弦増幅器の非線形領域を消去するようにする。差動増幅器の総合伝達関数は、非線形領域を消去することによって、入力信号の広範な振幅に渡って線形である。
【図面の簡単な説明】
【図１】双曲線正接伝達関数と双曲線正弦伝達関数とを結合する増幅器のブロック図を示す。
【図２】本発明の説明に役立つ波形グラフである。
【図３】図１による差動増幅器の回路図である。
【符号の説明】
１０ 増幅回路
１２，１４ 減衰器
１６ 双曲線正接増幅器
１８ 双曲線正弦増幅器
２０，２２ 波形
２６ 加算ノード
２８ 波形グラフ
３０，３１，３２，３３，３４ 抵抗分割回路
３６，３８ 差動トランジスタ
４０，５８，７０ 電流源
４２ 電源導線
４４，４６，５４，６４ ノード
５０，５２，５６，６２，７２，７４ トランジスタ
Claims (3)
- 入力信号を受信するために結合される入力を有し、かつ出力信号を与えるための出力を有する増幅回路であって：
前記入力信号を受信するために結合される入力を有する第１増幅器であって、双曲線正接相互コンダクタンス伝達関数を有する第１増幅器；
前記入力信号を受信するために結合される入力を有する第２増幅器であって、双曲線正弦相互コンダクタンス伝達関数を有する第２増幅器；および
前記第１増幅器の出力と結合される第１入力、前記第２増幅器の出力と結合される第２入力、および前記増幅回路の前記出力信号を与えるための出力を有する結合回路であって、前記結合回路は前記増幅回路の第１および第２出力に第１および第２加算ノードを含む、前記結合回路；
を具備し、
前記第１増幅器は：
前記第１加算ノードに結合された第１導電端子および前記入力信号の第１成分を受けるために結合された制御端子を有する第１トランジスタ；
前記第２加算ノードに結合された第１導電端子および前記入力信号の第２成分を受けるために結合された制御端子を有する第２トランジスタ；および
前記第１トランジスタの第２導電端子に結合されかつさらに前記第２トランジスタの第２導電端子に結合された出力を有する第１電流源；
を含み、
前記第２増幅器は：
前記第１加算ノードに結合された第１導電端子および前記入力信号の第１成分を受けるために結合された制御端子を有する第３トランジスタ；
前記第２加算ノードに結合された第１導電端子および前記入力信号の第２成分を受けるために結合された制御端子を有する第４トランジスタ；
前記第３トランジスタの第２導電端子に結合された第１導電端子と、第２導電端子と、制御端子とを有する第５トランジスタであって、前記第２導電端子は前記制御端子に結合される、前記第５トランジスタ；
前記第４トランジスタの第２導電端子に結合された第１導電端子と、第１電源導線に結合された第２導電端子と、前記第５トランジスタの前記制御端子に結合された制御端子とを有する第６トランジスタ；
前記第５トランジスタの前記第２導電端子に結合された出力を有する第２電流源；
前記第４トランジスタの前記第２導電端子に結合された第１導電端子と、第２導電端子と、制御端子とを有する第７トランジスタであって、前記第２導電端子は前記制御端子に結合される、前記第７トランジスタ；
前記第３トランジスタの前記第２導電端子に結合された第１導電端子と、第２電源導線に結合された第２導電端子と、前記第７トランジスタの前記制御端子に結合された制御端子とを有する第８トランジスタ；
前記第７トランジスタの前記第２導電端子に結合された出力を有する第３電流源；
を含む、増幅回路。 - さらに：
前記入力信号を受けるために結合される入力、および前記第１増幅器の前記入力と結合される出力を有する第１減衰器；および
前記入力信号を受けるために結合される入力、および前記第２増幅器の前記入力と結合される出力を有する第２減衰器；
を含むことを特徴とする請求項１記載の増幅回路。 - 差動入力信号を受けるために結合された第１および第２入力を有し、かつ差動出力信号を提供するための第１および第２出力を有する差動増幅器であって：
前記差動増幅器の第１および第２出力における第１および第２加算ノード；
前記差動入力信号を受けるために結合された第１および第２入力と、それぞれ前記第１および第２加算ノードに結合された第１および第２出力とを有する双曲線正接（ｔａｎ ｈ）増幅器；および
前記差動入力信号を受けるために結合された第１および第２入力と、それぞれ前記第１および第２加算ノードに結合された第１および第２出力とを有する双曲線正弦（ｓｉｎ ｈ）増幅器；
を具備し、
前記ｔａｎ ｈ増幅器は：
前記第１加算ノードに結合された第１導電端子、および前記差動入力信号の第１成分を受けるために結合された制御端子を有する第１トランジスタ；
前記第２加算ノードに結合された第１導電端子、および前記差動入力信号の第２成分を受けるために結合された制御端子を有する第２トランジスタ；および
前記第１トランジスタの第２導電端子に結合されかつさらに前記第２トランジスタの第２導電端子に結合された出力を有する電流源；
を含み、
前記ｓｉｎ ｈ増幅器は：
前記第１加算ノードに結合された第１導電端子および前記差動入力信号の第１成分を受けるために結合された制御端子を有する第３トランジスタ；
前記第２加算ノードに結合された第１導電端子および前記差動入力信号の第２成分を受けるために結合された制御端子を有する第４トランジスタ；
前記第３トランジスタの第２導電端子に結合された第１導電端子と、第２導電端子と、制御端子とを有する第５トランジスタであって、前記第２導電端子は前記制御端子に結合される、前記第５トランジスタ；
前記第４トランジスタの第２導電端子に結合された第１導電端子と、第１電源導線に結合された第２導電端子と、前記第５トランジスタの前記制御端子に結合された制御端子とを有する第６トランジスタ；
前記第５トランジスタの前記第２導電端子に結合された出力を有する第２電流源；
前記第４トランジスタの前記第２導電端子に結合された第１導電端子と、第２導電端子と、制御端子とを有する第７トランジスタであって、前記第２導電端子は前記制御端子に結合される、前記第７トランジスタ；
前記第３トランジスタの前記第２導電端子に結合された第１導電端子と、第２電源導線に結合された第２導電端子と、前記第７トランジスタの前記制御端子に結合された制御端子とを有する第８トランジスタ；
前記第７トランジスタの前記第２導電端子に結合された出力を有する第３電流源；
を含む、差動増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US088002 | 1993-07-02 | ||
| US09/088,002 US5942939A (en) | 1998-06-01 | 1998-06-01 | Amplifier and method of canceling distortion by combining hyperbolic tangent and hyperbolic sine transfer functions |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000013151A JP2000013151A (ja) | 2000-01-14 |
| JP2000013151A5 JP2000013151A5 (ja) | 2006-07-20 |
| JP4359359B2 true JP4359359B2 (ja) | 2009-11-04 |
Family
ID=22208523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14832199A Expired - Fee Related JP4359359B2 (ja) | 1998-06-01 | 1999-05-27 | 双曲線正接伝達関数と双曲線正弦伝達関数とを結合することによってひずみを消去する増幅器とその方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5942939A (ja) |
| EP (1) | EP0963037B1 (ja) |
| JP (1) | JP4359359B2 (ja) |
| KR (1) | KR20000005688A (ja) |
| CN (1) | CN1157847C (ja) |
| DE (1) | DE69914529T2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000013308A1 (en) | 1998-08-31 | 2000-03-09 | Maxim Integrated Products, Inc. | Linear and multi-sinh transconductance circuits |
| US6252457B1 (en) * | 1999-12-28 | 2001-06-26 | Mitsubishi Denki Kabushiki Kaisha | Differential amplifier circuit |
| KR100452918B1 (ko) | 2002-04-12 | 2004-10-14 | 한국디엔에스 주식회사 | 두께측정시스템이 구비된 회전식각장치 |
| KR100783492B1 (ko) | 2004-07-31 | 2007-12-11 | 인티그런트 테크놀로지즈(주) | 차동증폭회로 및 이를 포함한 믹서회로 |
| US7548733B2 (en) * | 2005-03-31 | 2009-06-16 | Broadcom Corporation | Wireless transmitter having multiple power amplifier drivers (PADs) that are selectively biased to provide substantially linear magnitude and phase responses |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4095196A (en) * | 1977-07-20 | 1978-06-13 | Bell Telephone Laboratories, Incorporated | Arc-cosine phase modulators |
| DE2810167C2 (de) * | 1978-03-09 | 1985-10-03 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Transistorverstärker |
| CH647109A5 (de) * | 1980-03-19 | 1984-12-28 | Studer Willi Fa | Differentialstufe mit genauem exponentiellem zusammenhang zwischen dem kollektorstromverhaeltnis und der spannung zwischen den beiden basen. |
| FR2482799A1 (fr) * | 1980-05-14 | 1981-11-20 | Lgt Lab Gen Telecomm | Dispositif de precorrection de produits de non linearite et systeme de transmission de signaux de television comportant de tel dispositif |
| JPS5961206A (ja) * | 1982-09-29 | 1984-04-07 | Toshiba Corp | 差動増幅装置 |
| FR2676149A1 (fr) * | 1991-04-30 | 1992-11-06 | Philips Composants | Amplificateur differentiel notamment du type a cascode. |
| US5406223A (en) * | 1992-11-20 | 1995-04-11 | Harris Corporation | Amplifier system for low level sensor signal |
| US5815039A (en) * | 1995-07-21 | 1998-09-29 | Nec Corporation | Low-voltage bipolar OTA having a linearity in transconductance over a wide input voltage range |
-
1998
- 1998-06-01 US US09/088,002 patent/US5942939A/en not_active Expired - Fee Related
-
1999
- 1999-05-19 KR KR1019990018083A patent/KR20000005688A/ko not_active Application Discontinuation
- 1999-05-26 DE DE69914529T patent/DE69914529T2/de not_active Expired - Fee Related
- 1999-05-26 EP EP99110219A patent/EP0963037B1/en not_active Expired - Lifetime
- 1999-05-27 JP JP14832199A patent/JP4359359B2/ja not_active Expired - Fee Related
- 1999-06-01 CN CNB991079108A patent/CN1157847C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1237825A (zh) | 1999-12-08 |
| KR20000005688A (ko) | 2000-01-25 |
| DE69914529T2 (de) | 2004-08-05 |
| EP0963037A1 (en) | 1999-12-08 |
| JP2000013151A (ja) | 2000-01-14 |
| EP0963037B1 (en) | 2004-02-04 |
| US5942939A (en) | 1999-08-24 |
| DE69914529D1 (de) | 2004-03-11 |
| CN1157847C (zh) | 2004-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4442746B2 (ja) | 指数関数発生器及びそれを用いた可変利得増幅器 | |
| KR100388373B1 (ko) | 증폭기 | |
| US6768379B2 (en) | Amplifier circuit | |
| EP1444777B1 (en) | A power amplifier module with distortion compensation | |
| KR20060129531A (ko) | 고도의 선형 가변이득 증폭기 | |
| US6188282B1 (en) | Differential amplifier with reduced even order non-linearity and associated methods | |
| KR19990072771A (ko) | 이득가변증폭회로 | |
| JP3390093B2 (ja) | 差動増幅器 | |
| JPH02206210A (ja) | コモンベース方式のソース駆動式差動増幅器 | |
| JP4359359B2 (ja) | 双曲線正接伝達関数と双曲線正弦伝達関数とを結合することによってひずみを消去する増幅器とその方法 | |
| EP1160717A1 (en) | Analog multiplying circuit and variable gain amplifying circuit | |
| Wiegerink et al. | Offset cancelling circuit | |
| US4155047A (en) | Voltage controlled attenuator | |
| EP1345320A2 (en) | Amplifier and tuner | |
| JP3081210B2 (ja) | 線形利得増幅回路 | |
| JP2002043875A (ja) | 可変利得増幅器及びそれを備えた電子機器 | |
| Lee | Low-voltage op amp design and differential difference amplifier design using linear transconductor with resistor input | |
| JPH07312525A (ja) | 広帯域定インピーダンス増幅器 | |
| KR970005289B1 (ko) | 차동 증폭기 | |
| US6529078B1 (en) | Low-distortion transimpedance amplifier structures and methods | |
| KR100645012B1 (ko) | 차동증폭기 | |
| JP4571145B2 (ja) | 相互コンダクタンス回路 | |
| JPH05191157A (ja) | 平衡入力型音声増幅回路 | |
| JPH051649B2 (ja) | ||
| JP3733215B2 (ja) | 増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041217 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060525 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060525 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080930 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090325 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090721 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090810 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130814 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |