JP4359359B2 - 双曲線正接伝達関数と双曲線正弦伝達関数とを結合することによってひずみを消去する増幅器とその方法 - Google Patents

双曲線正接伝達関数と双曲線正弦伝達関数とを結合することによってひずみを消去する増幅器とその方法 Download PDF

Info

Publication number
JP4359359B2
JP4359359B2 JP14832199A JP14832199A JP4359359B2 JP 4359359 B2 JP4359359 B2 JP 4359359B2 JP 14832199 A JP14832199 A JP 14832199A JP 14832199 A JP14832199 A JP 14832199A JP 4359359 B2 JP4359359 B2 JP 4359359B2
Authority
JP
Japan
Prior art keywords
transistor
coupled
conductive terminal
amplifier
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14832199A
Other languages
English (en)
Other versions
JP2000013151A (ja
JP2000013151A5 (ja
Inventor
ジーザス・エル・フィノル
デイビッド・ケイ・ラブレイス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2000013151A publication Critical patent/JP2000013151A/ja
Publication of JP2000013151A5 publication Critical patent/JP2000013151A5/ja
Application granted granted Critical
Publication of JP4359359B2 publication Critical patent/JP4359359B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211Modifications of amplifiers to reduce non-linear distortion in differential amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Description

【0001】
【産業上の利用分野】
本発明は増幅器に関し、さらに詳しくは双曲線正接伝達関数と双曲線正弦伝達関数とを結合してひずみを消去する増幅器に関する。
【0002】
【従来の技術】
増幅器は、極めて多くの用途において通常は、入力信号を増幅し、増幅された出力信号を与えるのに使用される。増幅器は差動増幅器であることが多い。種々の増幅器の代表的な最終用途には、無線周波数(周波数)トランシーバ,セルラフォーン,ページャ,コードレス電話,フィルタおよびその他の無線通信装置が含まれる。
【0003】
差動増幅器の重要な特徴は、広範な入力信号の振幅に渡って、線形動作を維持することである。線形範囲で動作するとき、差動増幅器は、入力信号に比例した出力信号を与え、この場合の比例関係は、増幅器の利得によって決定される。先行技術の差動増幅器のほとんどは、狭い範囲の入力信号の振幅に渡って線形に動作する。増幅器が、この線形範囲の外側で動作する場合には、出力信号は、非線形ひずみと雑音を受ける。
【0004】
差動増幅器の線形範囲を拡大する先行技術の1つの方法は、差動トランジスタ対のエミッタに、縮退抵抗器(degeneration resistor)を置くことを伴う。しかしあいにく、縮退抵抗器は、差動増幅器の利得を低下させ、かつ雑音指数を増加させるという好ましくない効果も有する。
【0005】
【発明が解決しようとする課題】
このため、広範な入力信号に渡って線形に動作し、高い利得と低い雑音指数を有する差動増幅器に対する必要性が存在する。
【0006】
【実施例】
図1を参照して、増幅回路10は、従来型の集積回路の加工を用いて集積回路として製造するのに適したものを示す。入力信号VINは、減衰器12,14に入力され、この減衰器はついで入力信号V12とV14を与える。このため、入力信号V12とV14は、独立して減衰される。減衰された入力信号V12は、双曲線正接(tanh)増幅器16によって処理される。増幅器16の相互コンダクタンス伝達関数は、図2では波形20として示され、線形領域と非線形領域とを有する双曲線正接関数の形をとる。減衰された入力信号V14は、双曲線正弦(sinh)増幅器18によって処理される。増幅器18の相互コンダクタンス伝達関数は、図2では波形22として示され、線形領域と非線形領域を有する双曲線正弦関数の形をとる。双曲線正接増幅器16の出力電流I16と双曲線正弦増幅器18の出力電流I18は、加算ノード26の入力へと流れる。加算ノード26は、増幅器16と18の出力電流を結合または加算して、出力電流IOUT=I16+I18を与える。
【0007】
増幅回路10全体の相互コンダクタンス伝達関数は、図2では、波形グラフ20と波形グラフ22との和として、波形グラフ28として示される。波形グラフ20の非線形領域が、波形グラフ22の非線形領域を消去する。双曲線正接増幅器の出力と双曲線正弦増幅器の出力とを結合する増幅回路10の相互コンダクタンス利得IOUT/VINは、双曲線正接増幅器、または双曲線正弦増幅器単独で得られる幅広い入力信号VINに渡って線形である。
【0008】
別の実施例において、出力電流I16,I18の結合は、双曲線正接関数の非線形領域が、双曲線正弦伝達関数の非線形領域を消去することを条件に、他の手段でも行える。また、下記に検討するように、一部の用途では、減衰器12,14が調整可能であることが望ましい。
【0009】
今度は図3を見ると、減衰器12,14および双曲線正接増幅器16の詳細が、差動構成で示される。差動入力信号VINは1ボルトのオーダーであり、抵抗分割回路(resistor divider network)30,31,32,33,34に入力される。抵抗器34の両端の電圧は、減衰された電圧V12を表し、抵抗器32,33,34の両端の電圧は、減衰された電圧V14を表す。入力信号を減衰する他の減衰回路を、抵抗分割回路30から34に置き換えることができる。
【0010】
増幅器16は、双曲線正接相互コンダクタンス伝達関数を有する。双曲線正接増幅器16は、差動トランジスタ36,38を含む。電流源40は、接地電位で動作する電源導線42に向けられる。トランジスタ36のコレクタはノード44と結合され、トランジスタ38のコレクタはノード46と結合される。ノード44と46は、差動増幅器10の第1および第2出力における結合回路または加算ノードであり、これは加算ノードに流れ込む入力電流を結合する。。
【0011】
トランジスタ36のベースの電圧が増加し、トランジスタ38のベースの電圧が差動的に低下するにつれ、電流I36が増加して、電流I38が低下する。また、トランジスタ36のベースの電圧が低下し、トランジスタ38のベースの電圧が差動的に増加するにつれ、電流I36が低下して、電流I38が増加する。電流I36とI38の合計は、電流I40に等しい状態に維持される。
【0012】
双曲線正接増幅器16は、図2の波形20に示すような相互コンダクタンス伝達関数を有し、これは次の式で表される:
DIFF1=I40・tanh(VIN/2Vt) (1)
ここで、IDIFF1=I36−I38
tは、トランジスタの熱的しきい電圧(25℃において25ミリボルト)電流I40は、波形グラフ20の傾きとこれに関わる増幅器16の利得とを制御するように調整できる。
【0013】
増幅器18は、双曲線正弦相互コンダクタンス伝達関数を有する。双曲線正弦増幅器18は、トランジスタ50と52を含む。トランジスタ50,52のコレクタは、加算ノード44,46それぞれと結合される。トランジスタ50のベースの電圧が増加するにつれ、これに伴って、ノード54におけるトランジスタ50のエミッタ電圧が増加する。トランジスタ56は、電流源58によって決定される電流I58を通す。ノード54の電圧が増加するにつれ、トランジスタ56のベース-エミッタ電圧(Vbe)を維持して、トランジスタ56が電流I58を通し続けるように、トランジスタ56のベースの電圧が増加しなければならない。
【0014】
トランジスタ52のベースの電圧は、トランジスタ50のベースにおける電圧が増加するに伴って低下する。また、これに伴って、ノード64におけるトランジスタ52のエミッタ電圧が低下する。トランジスタ62は、電流源70によって決定される電流I70を通す。ノード64における電圧が低下するにつれ、トランジスタ62のVbeを維持し、トランジスタ62が電流I70を通し続けるように、トランジスタ62のベースの電圧が低下しなければならない。トランジスタ72のベース電圧が増加し、トランジスタ74のベース電圧が低下すると、トランジスタ72が通す電流が少なくなり、トランジスタ74が通す電流が多くなる。トランジスタ50は、電流I58に、トランジスタ74を介して流れる電流をプラスしたものに等しい電流I50を通す。トランジスタ52は、電流I70に、トランジスタ72を介して流れる電流をプラスしたものに等しい電流I52を通す。従って、差動入力信号に応答して、電流I50が増加し、電流I52が低下する。
【0015】
トランジスタ50のベースの電圧が低下するにつれ、これに伴って、ノード54におけるトランジスタ50のエミッタ電圧が低下する。ノード54における電圧が低下するにつれ、トランジスタ56のVbeを維持して、トランジスタ56が電流I58を通し続けるように、トランジスタ56のベースにおける電圧が低下しなければならない。トランジスタ52のベースにおける電圧は、トランジスタ50のベースにおける電圧が低下するにつれて増加する。これに伴って、ノード64におけるトランジスタ52のエミッタ電圧が増加する。ノード64における電圧が増加するにつれ、トランジスタ62のVbeを維持して、トランジスタ62が電流I70を通し続けるように、トランジスタ62のベースにおける電圧が増加しなければならない。トランジスタ72のベース電圧が低下し、トランジスタ74のベース電圧が増加すると、トランジスタ72が通す電流が多くなり、トランジスタ74が通す電流が少なくなる。差動入力信号に応答して、電流I50が低下し、電流I52が増加する。
【0016】
上述した増幅器18は、図2の波形22で示されるように、相互コンダクタンス伝達関数を有し、これは次の式で表される:
DIFF2=2*I58・sinh(VIN/2Vt) (2)
ここで、IDIFF2=I50−I52
58は、I70に等しい。
電流I58,I70は、波形グラフ22の傾きと、これに関わる増幅器18の利得を制御するように調整できる。
【0017】
電流I50,I52はそれぞれ、加算ノード44,46に流れ込む。そのため、出力電流IOUT1=I36+I50および出力電流IOUT2=I38+I52となる。図1において、増幅回路10の出力電流IOUTは、IOUT=IOUT1−IOUT2として表され、すなわち、下式のようになる:
OUT=A tanh(B・VIN)+C sinh(D・VIN) (3)
=I40・tanh(B・VIN/2Vt)+2・I58・sinh(D・VIN/2Vt) (4)
ここで:Aは、I40によって決定される。
【0018】
Bは、減衰器12によって決定される。
【0019】
Cは、I58によって決定される。
【0020】
Dは、減衰器14によって決定される。
パラメータA,B,C,Dは、入力信号VINの線形動作範囲を最大化するように調整できる。一つの例では、電流I40,I58,I70はそれぞれ、100マイクロアンペアから1ミリアンペアの間の値に設定される。パラメータBは0.5の値に設定され、パラメータDは0.9の値に設定される。双曲線正接増幅器の動作と双曲線正弦増幅器の動作とを結合して、その結果を合算することによって、入力信号の線形動作の範囲が増加する。
【0021】
以上をまとめると、本発明は、入力信号をそれぞれ受信する双曲線正接増幅器と双曲線正弦増幅器を含む差動増幅器を提供する。双曲線正接増幅器と双曲線正弦増幅器の入力信号は、独立して減衰される。双曲線正接増幅器と双曲線正弦増幅器の伝達関数はそれぞれ、線形領域と非線形領域とを有する。双曲線正接増幅器と双曲線正弦増幅器の出力は合算されて、双曲線正接増幅器の非線形領域が、双曲線正弦増幅器の非線形領域を消去するようにする。差動増幅器の総合伝達関数は、非線形領域を消去することによって、入力信号の広範な振幅に渡って線形である。
【図面の簡単な説明】
【図1】双曲線正接伝達関数と双曲線正弦伝達関数とを結合する増幅器のブロック図を示す。
【図2】本発明の説明に役立つ波形グラフである。
【図3】図1による差動増幅器の回路図である。
【符号の説明】
10 増幅回路
12,14 減衰器
16 双曲線正接増幅器
18 双曲線正弦増幅器
20,22 波形
26 加算ノード
28 波形グラフ
30,31,32,33,34 抵抗分割回路
36,38 差動トランジスタ
40,58,70 電流源
42 電源導線
44,46,54,64 ノード
50,52,56,62,72,74 トランジスタ

Claims (3)

  1. 入力信号を受信するために結合される入力を有し、かつ出力信号を与えるための出力を有する増幅回路であって:
    前記入力信号を受信するために結合される入力を有する第1増幅器であって、双曲線正接相互コンダクタンス伝達関数を有する第1増幅器;
    前記入力信号を受信するために結合される入力を有する第2増幅器であって、双曲線正弦相互コンダクタンス伝達関数を有する第2増幅器;および
    前記第1増幅器の出力と結合される第1入力、前記第2増幅器の出力と結合される第2入力、および前記増幅回路の前記出力信号を与えるための出力を有する結合回路であって、前記結合回路は前記増幅回路の第1および第2出力に第1および第2加算ノードを含む、前記結合回路
    を具備し、
    前記第1増幅器は:
    前記第1加算ノードに結合された第1導電端子および前記入力信号の第1成分を受けるために結合された制御端子を有する第1トランジスタ;
    前記第2加算ノードに結合された第1導電端子および前記入力信号の第2成分を受けるために結合された制御端子を有する第2トランジスタ;および
    前記第1トランジスタの第2導電端子に結合されかつさらに前記第2トランジスタの第2導電端子に結合された出力を有する第1電流源;
    を含み、
    前記第2増幅器は:
    前記第1加算ノードに結合された第1導電端子および前記入力信号の第1成分を受けるために結合された制御端子を有する第3トランジスタ;
    前記第2加算ノードに結合された第1導電端子および前記入力信号の第2成分を受けるために結合された制御端子を有する第4トランジスタ;
    前記第3トランジスタの第2導電端子に結合された第1導電端子と、第2導電端子と、制御端子とを有する第5トランジスタであって、前記第2導電端子は前記制御端子に結合される、前記第5トランジスタ;
    前記第4トランジスタの第2導電端子に結合された第1導電端子と、第1電源導線に結合された第2導電端子と、前記第5トランジスタの前記制御端子に結合された制御端子とを有する第6トランジスタ;
    前記第5トランジスタの前記第2導電端子に結合された出力を有する第2電流源;
    前記第4トランジスタの前記第2導電端子に結合された第1導電端子と、第2導電端子と、制御端子とを有する第7トランジスタであって、前記第2導電端子は前記制御端子に結合される、前記第7トランジスタ;
    前記第3トランジスタの前記第2導電端子に結合された第1導電端子と、第2電源導線に結合された第2導電端子と、前記第7トランジスタの前記制御端子に結合された制御端子とを有する第8トランジスタ;
    前記第7トランジスタの前記第2導電端子に結合された出力を有する第3電流源;
    を含む、増幅回路。
  2. さらに:
    前記入力信号を受けるために結合される入力、および前記第1増幅器の前記入力と結合される出力を有する第1減衰器;および
    前記入力信号を受けるために結合される入力、および前記第2増幅器の前記入力と結合される出力を有する第2減衰器;
    を含むことを特徴とする請求項1記載の増幅回路。
  3. 差動入力信号を受けるために結合された第1および第2入力を有し、かつ差動出力信号を提供するための第1および第2出力を有する差動増幅器であって:
    前記差動増幅器の第1および第2出力における第1および第2加算ノード;
    前記差動入力信号を受けるために結合された第1および第2入力と、それぞれ前記第1および第2加算ノードに結合された第1および第2出力とを有する双曲線正接(tan h)増幅器;および
    前記差動入力信号を受けるために結合された第1および第2入力と、それぞれ前記第1および第2加算ノードに結合された第1および第2出力とを有する双曲線正弦(sin h)増幅器;
    を具備し、
    前記tan h増幅器は:
    前記第1加算ノードに結合された第1導電端子、および前記差動入力信号の第1成分を受けるために結合された制御端子を有する第1トランジスタ;
    前記第2加算ノードに結合された第1導電端子、および前記差動入力信号の第2成分を受けるために結合された制御端子を有する第2トランジスタ;および
    前記第1トランジスタの第2導電端子に結合されかつさらに前記第2トランジスタの第2導電端子に結合された出力を有する電流源;
    を含み、
    前記sin h増幅器は:
    前記第1加算ノードに結合された第1導電端子および前記差動入力信号の第1成分を受けるために結合された制御端子を有する第3トランジスタ;
    前記第2加算ノードに結合された第1導電端子および前記差動入力信号の第2成分を受けるために結合された制御端子を有する第4トランジスタ;
    前記第3トランジスタの第2導電端子に結合された第1導電端子と、第2導電端子と、制御端子とを有する第5トランジスタであって、前記第2導電端子は前記制御端子に結合される、前記第5トランジスタ;
    前記第4トランジスタの第2導電端子に結合された第1導電端子と、第1電源導線に結合された第2導電端子と、前記第5トランジスタの前記制御端子に結合された制御端子とを有する第6トランジスタ;
    前記第5トランジスタの前記第2導電端子に結合された出力を有する第2電流源;
    前記第4トランジスタの前記第2導電端子に結合された第1導電端子と、第2導電端子と、制御端子とを有する第7トランジスタであって、前記第2導電端子は前記制御端子に結合される、前記第7トランジスタ;
    前記第3トランジスタの前記第2導電端子に結合された第1導電端子と、第2電源導線に結合された第2導電端子と、前記第7トランジスタの前記制御端子に結合された制御端子とを有する第8トランジスタ;
    前記第7トランジスタの前記第2導電端子に結合された出力を有する第3電流源;
    を含む、差動増幅器。
JP14832199A 1998-06-01 1999-05-27 双曲線正接伝達関数と双曲線正弦伝達関数とを結合することによってひずみを消去する増幅器とその方法 Expired - Fee Related JP4359359B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US088002 1993-07-02
US09/088,002 US5942939A (en) 1998-06-01 1998-06-01 Amplifier and method of canceling distortion by combining hyperbolic tangent and hyperbolic sine transfer functions

Publications (3)

Publication Number Publication Date
JP2000013151A JP2000013151A (ja) 2000-01-14
JP2000013151A5 JP2000013151A5 (ja) 2006-07-20
JP4359359B2 true JP4359359B2 (ja) 2009-11-04

Family

ID=22208523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14832199A Expired - Fee Related JP4359359B2 (ja) 1998-06-01 1999-05-27 双曲線正接伝達関数と双曲線正弦伝達関数とを結合することによってひずみを消去する増幅器とその方法

Country Status (6)

Country Link
US (1) US5942939A (ja)
EP (1) EP0963037B1 (ja)
JP (1) JP4359359B2 (ja)
KR (1) KR20000005688A (ja)
CN (1) CN1157847C (ja)
DE (1) DE69914529T2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1153477A4 (en) 1998-08-31 2004-11-24 Maxim Integrated Products LINEAR AND MULTI-SINH TRANSCONDUCTANCE CIRCUITS
US6252457B1 (en) * 1999-12-28 2001-06-26 Mitsubishi Denki Kabushiki Kaisha Differential amplifier circuit
KR100452918B1 (ko) 2002-04-12 2004-10-14 한국디엔에스 주식회사 두께측정시스템이 구비된 회전식각장치
KR100783492B1 (ko) 2004-07-31 2007-12-11 인티그런트 테크놀로지즈(주) 차동증폭회로 및 이를 포함한 믹서회로
US7548733B2 (en) * 2005-03-31 2009-06-16 Broadcom Corporation Wireless transmitter having multiple power amplifier drivers (PADs) that are selectively biased to provide substantially linear magnitude and phase responses

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4095196A (en) * 1977-07-20 1978-06-13 Bell Telephone Laboratories, Incorporated Arc-cosine phase modulators
DE2810167C2 (de) * 1978-03-09 1985-10-03 Philips Patentverwaltung Gmbh, 2000 Hamburg Transistorverstärker
CH647109A5 (de) * 1980-03-19 1984-12-28 Studer Willi Fa Differentialstufe mit genauem exponentiellem zusammenhang zwischen dem kollektorstromverhaeltnis und der spannung zwischen den beiden basen.
FR2482799A1 (fr) * 1980-05-14 1981-11-20 Lgt Lab Gen Telecomm Dispositif de precorrection de produits de non linearite et systeme de transmission de signaux de television comportant de tel dispositif
JPS5961206A (ja) * 1982-09-29 1984-04-07 Toshiba Corp 差動増幅装置
FR2676149A1 (fr) * 1991-04-30 1992-11-06 Philips Composants Amplificateur differentiel notamment du type a cascode.
US5406223A (en) * 1992-11-20 1995-04-11 Harris Corporation Amplifier system for low level sensor signal
US5815039A (en) * 1995-07-21 1998-09-29 Nec Corporation Low-voltage bipolar OTA having a linearity in transconductance over a wide input voltage range

Also Published As

Publication number Publication date
JP2000013151A (ja) 2000-01-14
EP0963037A1 (en) 1999-12-08
DE69914529D1 (de) 2004-03-11
US5942939A (en) 1999-08-24
EP0963037B1 (en) 2004-02-04
KR20000005688A (ko) 2000-01-25
CN1237825A (zh) 1999-12-08
DE69914529T2 (de) 2004-08-05
CN1157847C (zh) 2004-07-14

Similar Documents

Publication Publication Date Title
US6744319B2 (en) Exponential function generator embodied by using a CMOS process and variable gain amplifier employing the same
KR100388373B1 (ko) 증폭기
US7202741B2 (en) Highly linear variable gain amplifier
KR100427878B1 (ko) 증폭회로
EP1444777B1 (en) A power amplifier module with distortion compensation
JPH0775289B2 (ja) 相互コンダクタンス増幅回路
US6188282B1 (en) Differential amplifier with reduced even order non-linearity and associated methods
KR19990072771A (ko) 이득가변증폭회로
JP3390093B2 (ja) 差動増幅器
JPH02206210A (ja) コモンベース方式のソース駆動式差動増幅器
JP4359359B2 (ja) 双曲線正接伝達関数と双曲線正弦伝達関数とを結合することによってひずみを消去する増幅器とその方法
EP0475507B1 (en) Amplifier arrangement
EP1160717A1 (en) Analog multiplying circuit and variable gain amplifying circuit
Wiegerink et al. Offset cancelling circuit
US4155047A (en) Voltage controlled attenuator
JP3081210B2 (ja) 線形利得増幅回路
JP2002043875A (ja) 可変利得増幅器及びそれを備えた電子機器
Lee Low-voltage op amp design and differential difference amplifier design using linear transconductor with resistor input
JPH07312525A (ja) 広帯域定インピーダンス増幅器
KR970005289B1 (ko) 차동 증폭기
US6529078B1 (en) Low-distortion transimpedance amplifier structures and methods
KR100645012B1 (ko) 차동증폭기
JP4571145B2 (ja) 相互コンダクタンス回路
JPH05191157A (ja) 平衡入力型音声増幅回路
JPH051649B2 (ja)

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041217

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20051216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060525

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060525

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090721

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090810

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130814

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees