KR20030048359A

KR20030048359A - 차동증폭기

Info

Publication number: KR20030048359A
Application number: KR1020020079098A
Authority: KR
Inventors: 이마야마데루오; 스즈키츠네오
Original assignee: 가부시끼가이샤 도시바
Priority date: 2001-12-13
Filing date: 2002-12-12
Publication date: 2003-06-19
Also published as: US20030112070A1; KR100645012B1; US6806769B2; TW200301038A; JP3833530B2; JP2003179439A; TW580788B

Abstract

고주파를 취급함과 더불어, 왜곡의 발생을 대폭 억제하는 차동증폭기를 제공한다.

제1이미터 팔로워(5)의 다음 단으로서 차동앰프(15)가 접속되고, 또 부하회로(11)가 제1이미터 팔로워(5)의 출력단에 접속된다.

Description

차동증폭기{DIFFERENTIAL AMPLIFIER}

본 발명은, 무선단말에 이용되는 차동증폭기에 관한 것이다.

차동증폭기의 왜곡을 감소시키는 방법으로서는, 부귀환을 이용하는 것이나, 능동소자를 이용하는 것이 있지만, 이들 방법은 위상보상용량이나 입출력특성의 제약 때문에, 고주파를 취급하는 차동증폭기에는 적합하지 않았다. 그 때문에, 고주파를 취급하는 차동증폭기로서, 도 10에 도시한 바와 같은 차동증폭기로 하는 것이 일반적이다.

도 10에 있어서, NPN트랜지스터(Q1, Q2)와, 전류원(7, 9)으로 이미터 팔로워(5)를 구성하고 있다. 그리고, 차동쌍의 NPN트랜지스터(Q3, Q4)와, 저항(R1, R2, R3, R4) 및 전류원(13)으로 차동앰프(11)를 구성하고 있다. 이 이미터 팔로워(5)와 차동앰프(11)로 차동증폭기를 구성하고 있다.

트랜지스터(Q1, Q2)의 베이스에 입력된 신호는, 트랜지스터(Q1, Q2)에서 버퍼된 후, 트랜지스터(Q3, Q4)의 베이스로 입력되고, 차동쌍 트랜지스터(Q3, Q4)의 상호컨덕턴스에 의해 전압에서 전류로 변환되어 증폭된다.

입력단자(1, 3)에 입력되는 차동입력신호를 2톤신호(주파수는 다르지만, 레벨이 동일한 신호)로 하면, 차동앰프(11)에 의해 출력전류에는 3차상호변조왜곡(IM3; Inter Modulation3)이 생긴다.

회로기술에서 이들의 왜곡을 감소시키는 가장 용이한 방법은, 차동앰프(11)의 트랜지스터(Q3, Q4)에 흐르게 하는 전류를 크게하는 것이다.

그러나, 이 방법에서는, 왜곡의 지표인 3차출력 인터셉트점(Output Intercept Point3; 출력단(19, 21))을, 6dB 높게(개선)하기 위해서는, 차동앰프(11)에 흐르게 하는 전류를, 약 2배 크게할 필요가 있고, 저소비 전력화의 관점 때문에 이 방법은 바람직하지 않다.

본 발명은 상기한 점을 감안하여 이루어진 것으로, 적은 소비전류의 증가로, 왜곡의 발생을 대폭 억제하는 차동증폭기를 제공하는 것에 그 목적이 있다.

도 1은 본 발명의 차동증폭기의 제1실시예의 기본회로도,

도 2는 도 1중의 부하회로(11)가 부가된 제1이미터 팔로워(5)의 회로도,

도 3은 도 1중의 차동앰프(15)의 회로도,

도 4는 도 2의 부하회로(11)가 부가된 제1이미터 팔로워(5)의 이득과, 도 3의 차동앰프(15)의 이득을 나타낸 도면,

도 5는 도 1에 있어서, 제1이미터 팔로워(5)에 부하회로(11)가 부가되어 있지 않은 경우의 차동앰프(15)의 3차상호변조왜곡(IM3) 특성과, 제1이미터 팔로워(5)에 부하회로(11)가 부가된 경우의 차동앰프(15)의 3차상호변조왜곡(IM3) 특성을 나타낸 도면,

도 6은 본 발명의 제2실시예인 차동앰프(15)의 입력임피던스의 절대치가 낮은 경우의 차동증폭기의 원리도,

도 7은 차동앰프(15)의 등가저항을 가미함과 더불어, 도 6 대신에, 부하회로(11)가 부가된 제1이미터 팔로워(5)의 회로도,

도 8은 도 7의 부하회로(11)와 차동앰프(15)의 입력임피던스의 절대치가 부가된 제1이미터 팔로워(5)의 이득을 나타낸 도면,

도 9는 다단 접속할 경우의 차동증폭기의 회로도,

도 10은 고주파를 취급하는 종래의 차동증폭기의 회로도이다.

＜도면의 주요부분에 대한 부호의 설명＞

5 --- 제1이미터 팔로워, 11 --- 부하회로,

15 --- 차동앰프, 31 --- 제2이미터 팔로워.

상기한 바와 같은 목적을 달성하기 위한 본 발명의 차동증폭기는, 이미터 팔로워와, 이 이미터 팔로워의 다음 단에 접속되는 차동앰프 및, 상기 차동앰프의 왜곡을 보정하는 부하회로를 구비한 것을 특징으로 한다.

(실시예)

제1실시예

도 1에 본 발명의 차동증폭기의 제1실시예의 기본 회로도를 나타냈다.

도 1에 있어서, NPN트랜지스터(Q1, Q2)와, 전류원(7, 9)으로 제1이미터 팔로워(5)를 구성한다.

여기서, 접속관계를 설명한다. 트랜지스터(Q1)의 컬렉터는 전압원(VCC)에 접속되고, 이것의 베이스는 입력단(1)에 접속되며, 이것의 이미터는 전류원(7)의 일단에 접속되어 있다. 전류원(7)의 타단은 접지되어 있다. 트랜지스터(Q2)의 컬렉터는 전압원(VCC)에 접속되고, 이것의 베이스는 입력단(3)에 접속되며, 이것의 이미터는 전류원(9)의 일단에 접속되어 있다. 전류원(9)의 타단은 접지되어 있다.

도 1에 있어서, NPN트랜지스터(Q5, Q6)와, 저항(R3, R4, R5, R6) 및 전류원(17)으로 차동앰프(15)를 구성하고 있다.

여기서, 접속관계를 설명한다. 트랜지스터(Q5)의 컬렉터는 저항(R5)의 일단에 접속되고, 이것의 베이스는 트랜지스터(Q1)의 이미터에 접속되며, 이것의 이미터는 저항(R3)의 일단에 접속되어 있다. 저항(R5)의 타단은 전압원(VCC)에 접속되어 있다. 저항(R3)의 타단은 전류원(17)의 일단에 접속되어 있다. 전류원(17)의 타단은 접지되어 있다.

또한, 트랜지스터(Q6)의 컬렉터는 저항(R6)의 일단에 접속되고, 이것의 베이스는 트랜지스터(Q2)의 이미터에 접속되며, 이것의 이미터는 저항(R4)의 일단에 접속되어 있다. 저항(R6)의 타단은 전압원(VCC)에 접속되어 있다. 저항(R4)의 타단은 전류원(17)의 일단에 접속되어 있다. 전류원(17)의 타단은 접지되어 있다.

도 1에 있어서, 다이오드 구성으로 되어 있는 NPN트랜지스터(Q3, Q4)와, 저항(R1, R2) 및 전류원(13)으로 부하회로(11)를 구성한다.

여기서, 접속관계를 설명한다. 트랜지스터(Q3)의 컬렉터와 베이스는 공통으로 트랜지스터(Q1)의 이미터에 접속되고, 이것의 이미터는 저항(R1)의 일단에 접속되어 있다. 저항(R1)의 타단은 전류원(13)의 일단에 접속되어 있다. 전류원(13)의 타단은 접지되어 있다. 트랜지스터(Q4)의 컬렉터와 베이스는 공통으로 트랜지스터(Q2)의 이미터에 접속되고, 이것의 이미터는 저항(R2)의 일단에 접속되어 있다. 저항(R2)의 타단은 전류원(13)의 일단에 접속되어 있다.

이제, 부하회로(11)가 부가된 제1이미터 팔로워(5)와 차동앰프(15)의 소비전류가 동일한 정도인 것으로 가정하면, 차동앰프(15)의 입력임피던스는 부하회로(11)가 부가된 제1이미터 팔로워(5)의 출력임피던스에 비해 높아지기 때문에, 차동앰프(15)는 부하회로(11)가 부가된 제1이미터 팔로워(5)의 부하로 되지 않는다.

이 경우, 부하회로(11)가 부가된 제1이미터 팔로워(5)의 동작과, 차동앰프(15)의 동작을 각각 구별하여 생각할 수 있다. 즉, 도 2, 도 3에 나타낸 바와 같이 차동증폭기를 2개의 회로블록으로 나누어 생각할 수 있다. 도 2는 부하회로(11)가 부가된 제1이미터 팔로워(5)의 회로도이다. 도 3은 차동앰프(15)의 회로도이다.

우선, 도 2에 있어서, 부하회로(11)가 부가된 제1이미터 팔로워(5)의 이득(Gve)을 구한다.

도 2의 회로는 부하회로(11)가 부가된 제1이미터 팔로워(5)의 구성이 대칭적이기 때문에, 계산과정에 있어서, 입력단자 1과 3에 입력되는 차동입력신호에 의한전압변화분만 고려하면 된다.

트랜지스터(Q1, Q2)의 베이스에 입력되는 차동입력신호를 Vie, 트랜지스터(Q1, Q2)의 이미터로부터 출력되는 차동출력신호를 Voe, 전류원(7, 9)에 흐르는 전류를 I1, 전류원(13)에 흐르는 전류를 2*I2로 한다.

트랜지스터의 전류증폭률(β)은 무한대로 한다. 차동입력신호(Vie)에 의해, 전류(I2)가 ΔI 변화했다고 하면, 트랜지스터(Q1, Q2, Q3, Q4)의 베이스-이미터간에 발생하는 전압(ΔVbe1, ΔVbe2, ΔVbe3, ΔVbe4), 저항 R1(저항치 R1), R2(저항치 R2)에 발생하는 전압(ΔVr1, ΔVr2)은, 각각 다음 식으로 표시된다.

ΔVbe1=VT*ln(I1+I2+ΔI) ------ (1)

ΔVbe2=VT*ln(I1+I2-ΔI) ------ (2)

ΔVbe3=VT*ln(I2+ΔI) --------- (3)

ΔVbe4=VT*ln(I2-ΔI) --------- (4)

ΔVr1=(I2+ΔI)*R1 ------------ (5)

ΔVr2=(I2-ΔI)*R1 ------------ (6)

여기서, VT는, VT=kT/q로 표시되고, k는 볼츠만정수, T는 절대온도, q는 전자의 전하량이다.

차동출력신호(Voe)는, (3), (4), (5), (6)식을 이용하여, 다음 식으로 표시된다.

Voe=ΔVbe3+ΔVr1-(ΔVbe4+ΔVr2)

=VT·ln(I2+ΔI)+(I2+ΔI)*R1-VT·ln(I2-ΔI)-(I2-ΔI)*R2 ------- (7)

차동입력신호(Vie)는, 상기 (1), (2), (7)식을 이용하여, 다음 식으로 표시된다.

Vie=ΔVbe1-ΔVbe2+ΔVoe

=VT·ln(I1+I2+ΔI)-VT·ln(I1+I2-ΔI)+VT·ln(I2+ΔI)+

(I2+ΔI)*R1-VT·ln(I2-ΔI)-(I2-ΔI)*R2 ------------------------- (8)

따라서, 상기 (7), (8)식에서, 부하회로(11)가 부가된 제1이미터 팔로워(5)의 이득(Gve)은, 이하와 같이 표시한다.

Gve=Voe/Vie

=[VT·ln(I2+ΔI)+(I2+ΔI)*R1-VT·ln(I2-ΔI)-(I2-ΔI)*R2]/[VT·ln(I1+I2+ΔI)-VT·ln(I1+I2-ΔI)+VT·ln(I2+ΔI)+(I2+ΔI)*R1-VT·ln(I2-ΔI)-(I2-ΔI)*R2 ---- (9)

여기서, R1=R2=(a*VT)/I2라 하고, (9)식에 대입하면,

Gve=[VT·ln(I2+ΔI)+((I2+ΔI)*a*VT)/I2-VT·ln(I2-ΔI)-((I2-ΔI)*a*VT)/I2]/[VT·ln(I1+I2+ΔI)-VT·ln(I1+I2-ΔI)+VT·ln(I2+ΔI)+((I2+ΔI)*a*VT)/I2-VT·ln(I2-ΔI)-((I2-ΔI)*a*VT)/I2]

=[ln(I2+ΔI)-ln(I2-ΔI)+(2*a*ΔI)/I2]/[ln(I1+I2+ΔI)-ln(I1+I2-ΔI)+ln(I2+ΔI)-ln(I2-ΔI)+(2*a*ΔI)/I2] -------- (10)

차동입력신호(Vie)는, (8)식에 R1=R2=a*VT/I2를 대입하여,

Vie=VT·ln(I1+I2+ΔI)-VT·ln(I1+I2-ΔI)+VT·ln(I2+ΔI)+((I2+ΔI)*a*VT)/I2-VT·ln(I2-ΔI)-((I2-ΔI)*a*VT)/I2

=[ln(I1+I2+ΔI)-ln(I1+I2-ΔI)+ln(I2+ΔI)-ln(I2-ΔI)+(2*a*ΔI)/I2]*VT ------ (11)

다음에, 도 3에 있어서, 차동앰프(15)의 이득(Gva)을 계산한다.

차동쌍 트랜지스터(Q5, Q6)의 베이스에 입력되는 차동입력신호를 Via, 차동쌍 트랜지스터(Q5, Q6)의 컬렉터로부터 출력되는 차동출력신호를 Voa, 전류원(17)에 흐르는 전류를 2*I3으로 한다. 트랜지스터의 전류증폭률(β)은 무한대로 한다.

차동입력신호(Via)에 의해, 차동쌍 트랜지스터(Q5, Q6)에 흐르는 전류(I3)가 ΔI 변화했다고 하면, 트랜지스터(Q5, Q6)의 베이스-이미터간에 발생하는 전압(ΔVbe5, ΔVbe6)과, 저항 R3(저항치 R3), R4(저항치 R4), R5(저항치 R5), R6(저항치 R6)에서 발생하는 전압(ΔVr3, ΔVr4, ΔVr5, ΔVr6)은, 각각 다음 식으로 된다.

ΔVbe5=VT*ln(I3+ΔI) --------- (12)

ΔVbe6=VT*ln(I3-ΔI) --------- (13)

ΔVr3=(I3+ΔI)*R3 ------------ (14)

ΔVr4=(I3-ΔI)*R4 ------------ (15)

ΔVr5=(I3+ΔI)*R5 ------------ (16)

ΔVr6=(I3-ΔI)*R6 ------------ (17)

차동입력신호(Via)는, 상기 (12), (13), (14), (15)식을 이용하여, 다음 식으로 표시된다.

Via=ΔVbe5+ΔVr3-(ΔVbe6+ΔVr4)

=VT·ln(I3+ΔI)+(I3+ΔI)*R3-VT·ln(I3-ΔI)-(I3-ΔI)*R4 ------- (18)

차동출력신호(Voa)는, 상기 (16), (17)식을 이용하여, 다음 식으로 표시된다.

Voa=ΔVr5-ΔVr6

=(I3+ΔI)*R5-(I3-ΔI)*R6 ------------------------- (19)

따라서, 상기 (18), (19)식에서, 차동앰프(15)의 이득(Gva)은, 다음 식으로 표시된다.

Gva=Voa/Via

=[(I3+ΔI)*R5-(I3-ΔI)*R6]/[VT·ln(I3+ΔI)+(I3+ΔI)*R3-VT·ln(I3-ΔI)-(I3-ΔI)*R4] ------------- (20)

여기서, R3=R4=R5=R6=(b*VT)/I3이라 하고, 상기 (20)식에 대입하면,

Gva=[((I3+ΔI)*b*VT)/I3-((I3-ΔI)*b*VT)/I3]/[VT·ln(I3+ΔI)+((I3+ΔI)*b*VT)/I3-VT·ln(I3-ΔI)-((I3-ΔI)*b*VT)/I3]

=[(2*ΔI*b)/I3]/[ln(I3+ΔI)-ln(I3-ΔI)+(2*ΔI*b)/I3] ----- (21)

차동입력신호(Via)는, 상기 (18)식에서, R3=R4=(b*VT)/I3으로 하면, 다음식으로 된다.

Via=VT·ln(I3+ΔI)+((I3+ΔI)*b*VT)/I3-VT·ln(I3-ΔI)-((I3ΔI)-*b*VT)/I3

=[ln(I3+ΔI)-ln(I3-ΔI)+(2*b*ΔI)/I3]*VT ------------ (22)

상기 (10), (11), (21), (22)식에 있어서, I1=4, I2=1, I3=1, a=1, b=4로 해두면, 부하회로(11)가 부가된 제1이미터 팔로워(5)의 이득(Gve), 부하회로(11)가 부가된 제1이미터 팔로워(5)의 차동입력신호(Vie), 차동앰프(15)의 이득(Gva), 차동앰프(15)의 차동입력신호(Via)는, 각각 다음 식으로 표현된다.

Gve=[ln(1+ΔI)-ln(1-ΔI)+2*ΔI]/[ln(5+ΔI)-ln(5-ΔI)+ln(1+ΔI)-ln(1-ΔI)+2*ΔI] -------- (23)

Vie=[ln(5+ΔI)-ln(5-ΔI)+ln(1+ΔI)-ln(1-ΔI)+2*ΔI]*VT --------- (24)

Gva=[8*ΔI]/[ln(1+ΔI)-ln(1-ΔI)+8*ΔI] ------------------------ (25)

Via=[ln(1+ΔI)-ln(1-ΔI)+8*ΔI]*VT ----------------------------- (26)

여기서, 상기 (23), (25)식을 입력신호가 제로(zero)시의 이득을 1로 정규화한다. 즉, 차동입력신호가 제로시, 부하회로(11)가 부가된 제1이미터 팔로워(5)의 이득과, 차동앰프(15)의 이득의 출발점을 동일하게 한다.

차동입력신호가 제로시, 부하회로(11)가 부가된 제1이미터 팔로워(5)의 이득(Gve0)을 구하기 위해, 상기 (23)식의 Gve를 정리한다.

Gve=[ln(1+ΔI)-ln(1-ΔI)+2*ΔI]/[ln5+ln(1+ΔI/5)-ln5-ln(1-ΔI/5)+ln(1+ΔI)-ln(1-ΔI)+2*ΔI]

ΔI를 무한소(無限小)로 한다. 즉, 차동입력신호가 제로시, 부하회로(11)가 부가된 제1이미터 팔로워(5)의 이득(Gve0)은, 이하와 같이 된다.

Gve0=[ΔI+ΔI+2*ΔI]/[ΔI/5+ΔI/5+ΔI+ΔI+2*ΔI]

=[4*ΔI]/[(2*ΔI)/5+4*ΔI]

=20/22

마찬가지로, (25)식에 있어서, ΔI를 무한소로 함으로써, 차동입력신호가 제로시, 차동앰프(15)의 이득(Gva0)은, 이하의 식으로 된다.

Gva0=[8*ΔI]/[ΔI+ΔI+8*ΔI]

=4/5

따라서, 차동입력신호가 제로시의 이득을 1로 정규화한 부하회로(11)가 부가된 제1이미터 팔로워(5)의 이득(Gven), 차동앰프(15)의 이득(Gvan)은 ,Gven=Gve/Gve0, Gvan=Gva/Gva0에서, 다음 식으로 표시된다.

Gven=[22/20]*[ln(1+ΔI)-ln(1-ΔI)+2*ΔI]/[ln(5+ΔI)-ln(5-ΔI)+ln(1+ΔI)-ln(1-ΔI)+2*ΔI] ------------ (27)

Gvan=[(5/4)*(8*ΔI)]/[ln(1+ΔI)-ln(1-ΔI)+8*ΔI] ------- (28)

상기 (24), (26), (27), (28)식에 있어서, ΔI를 변화시킨 때의 그래프를 도 4에 나타냈다. 횡축은 차동입력신호(Vie, Via)이고, (24), (26)식에 의해 계산된다. 종축은 이득(진수로 표시)이다.

도 4로부터 알 수 있는 바와 같이, 부하회로(11)가 부가된 제1이미터 팔로워(1)의 이득과 차동앰프(15)의 이득은, 서로 역의 특성을 나타낸다. 차동증폭기 전체의 이득은, 부하회로(11)가 부가된 제1이미터 팔로워(5)의 이득과 차동앰프(15)의 이득을 곱한 특성으로 한다. 이 때문에, 차동증폭기 전체의 이득은, 광입력범위에서, 일정해진다. 이것은, 차동증폭기 전체의 왜곡이 양호해지는 것을 의미하고 있다.

부언하면, R3*I3=R4*I3의 값이 작을 때는, R1, R2가 필요한 경우도 있다.

도 5에, 도 1에 나타낸 차동증폭기의 3차상호변조왜곡(IM3) 특성의 시뮬레이션 결과를 나타냈다. 시뮬레이션 조건은, I1=80㎂, I3=160㎂, I2=20㎂, R1=R2=1.5kΩ, R3=R4=1kΩ, R5=R6=1kΩ이다. 상술한 계산식에서는, a=1, b=4로 했지만, 실제는 왜곡이 제일먼저 감소하는 값에 a, b를 합쳐 넣기 때문에, a, b의 값은 계산식과는 약간 다르다.

도 5에 있어서, A곡선은 제1이미터 팔로워(5)에 부하회로(11)가 부가되지 않은 경우의 차동앰프(15)의 3차상호변조왜곡(IM3)의 곡선이고, B곡선은 제1이미터 팔로워(5)에 부하회로(11)를 부가한 경우의 차동앰프(15)의 3차상호변조왜곡(IM3)의 곡선이다. 제1이미터 팔로워(5)에 부하회로(11)를 부가함으로써, 차동앰프(15)의 3차상호변조왜곡(IM3)이 대폭 개선되는 것을 알 수 있다.

도 5의 시뮬레이션 조건과 마찬가지로, 제1이미터 팔로워(5)의 전류와 차동앰프(15)의 전류가 동일하고, 차동증폭기의 3차출력 인터셉트점(OI3; 출력단 19, 21)을 6dB 개선할 경우, 본 발명에서는, 부하회로(11)에 제1이미터 팔로워(5)의 1/4의 전류를 흐르게 하는 것만으로 되고, 차동증폭기 전체에 흐르는 전류는, (2*I1+I3+2*I2)/(2*I1+I3)=1.125에서, +12.5% 증가한다.

그러나, 도 10의 종래의 회로기술에서는, 차동앰프(15)에 흐르게 하는 전류를 2배로 하지 않으면 안되기 때문에, 차동증폭기 전체에 흐르는 전류는, (2*I1+2*I3)/(2*I1+I3)=1.5에서, +50% 증가되 버린다.

이와 같이, 종래기술과 비교하여 소비전류의 약간의 증가의 비율로 왜곡 개선효과는 크다.

더욱이, NPN트랜지스터(Q1 내지 Q6) 대신에, PNP트랜지스터를 사용해도 된다. 이 경우, 전원관계는 역으로 된다.

제2실시예

제1실시예는, 차동앰프(15)가 제1이미터 팔로워(5)의 부하로 되지 않는 것으로 가정한 경우에 대해 기술했다. 그러나, 고주파를 취급하는 차동증폭기나 송신출력단에 이용되는 차동증폭기 등, 차동앰프(15)에서 소비하는 전류가 많은 차동증폭기의 경우는, 차동앰프(15)의 입력임피던스가 저하한다. 그 때문에, 차동앰프(15)가 제1이미터 팔로워(5)의 부하로 되어, 제1실시예에서 나타낸 가정이 성립하지 않는다.

트랜지스터의 전류 증폭률을 β, 차동쌍의 각 트랜지스터(Q5, Q6)의 이미터 저항을 re, 차동쌍의 각 트랜지스터(Q5, Q6)의 이미터에 접속되는 저항을 RE로 한다.

그러면, 차동앰프(15)의 입력임피던스의 절대치｜Zin｜는, 약 ｜Zin｜=2*β*(re+RE)로 표시된다. 여기서, β는,

약 β=[(β0*ft)/f]/[β0+ft/f]

이다. β0는 저주파에서의 전류 증폭률이고, 통상 β0=100정도이다. ft는 트랜지스터 주파수이다. f는 차동앰프(15)의 차동입력신호의 주파수이다.

차동쌍의 각 트랜지스터(Q5, Q6)의 이미터전류를 I, 저항(RE)에서 발생하는 전압강하를 c*VT라 한다. re=VT/I, RE=(c*VT)/I에서, ｜Zin｜=2*β*[VT/I+(c*VT)/I]이다.

이 식에서, ｜Zin｜는, β에 비례, I에 반비례하는 것을 알 수 있다.

또한, β=[(β0*ft)/f][β0+ft/f]에서, β는 고주파수에서 저하하는 것을 알 수 있다.

예컨대, 주파수(f)가 ft의 1/10인 때를 고려하면, β=10정도로 된다.

이상에서, 고주파수에서의 β의 저하나, 차동앰프(15)의 전류증가에 의해, 차동앰프(15)의 입력임피던스의 절대치 ｜Zin｜는 작아진다는 것을 알 수 있다. 즉, 제1이미터 팔로워(5)에 대해, 차동앰프(15)가 부하로 된다. 이 때문에, 별도 대책을 강구할 필요가 있다.

그래서, 도 6에 본 발명의 제2실시예인 차동앰프(15)의 입력임피던스의 절대치가 낮을 경우의 차동증폭기의 원리도를 나타냈다.

차동앰프(15)가 제1이미터 팔로워(5)의 부하로 될 경우는, 도 6에 나타낸 바와 같이, 제1이미터 팔로워(5)의 전단에 또 하나의 제2이미터 팔로워(31)를 추가한다.

제2이미터 팔로워(31)는, NPN트랜지스터(Q7, Q8)와, 전류원(33, 35)으로 이루어진다. 트랜지스터(Q7)의 컬렉터는 전압원(VCC)에 접속되고, 이것의 베이스는 입력단(1a)에 접속되며, 이것의 이미터는 전류원(33)의 일단에 접속되어 있다. 전류원(33)의 타단은 접지되어 있다.

트랜지스터(Q8)의 컬렉터는 전압원(VCC)에 접속되고, 이것의 베이스는 입력단(3a)에 접속되며, 이것의 이미터는 전류원(35)의 일단에 접속되어 있다. 전류원(35)의 타단은 접지되어 있다.

더욱이, 부하회로(11)는, 제1실시예와 달리, 제2이미터 팔로워(31)에 접속된다.

트랜지스터(Q3)의 컬렉터와 베이스는 공통으로 트랜지스터(Q7)의 이미터에 접속되고, 이것의 이미터는 저항(R1)의 일단에 접속되어 있다. 저항(R1)의 타단은 전류원(13)의 일단에 접속되어 있다. 전류원(13)의 타단은 접지되어 있다. 트랜지스터(Q4)의 컬렉터와 베이스는 공통으로 트랜지스터(Q8)의 이미터에 접속되고, 이것의 이미터는 저항(R2)의 일단에 접속되어 있다. 저항(R2)의 타단은 전류원(13)의 일단에 접속되어 있다.

이 때, 차동앰프(15)의 전단의 제1이미터 팔로워(5)의 입력임피던스(도 6의 A점, B점으로부터 본 입력임피던스)의 절대치 ｜Zin｜는, 약 ｜Zin｜=2*β*β*(re+RE)로 표시되기 때문에, 고주파에서 β가 작아져도, 초단의 제2이미터 팔로워(31)의 부하로는 되지 않고, 제1실시예에서 설명한 가정이 성립한다.

도 6과 달리, 부하회로(11)를 제1이미터 팔로워(5)에 접속한 경우의 다음 점을, 도 7을 참조하면서 설명한다.

도 7은, 부하회로(11)가 부가된 제1이미터 팔로워(5)에 저항(2*RL)이 접속되어 있는 회로도이다. 저항(2*RL)은, 상술한 차동앰프(15)의 입력임피던스의 절대치 ｜Zin｜를 표시하고 있다. 도 7에 있어서, 저항(RL)이 변화한 경우의 부하회로(11)가 부가된 제1이미터 팔로워(5)의 이득(Gve1)을 구한다.

트랜지스터(Q1, Q2)의 베이스에 입력되는 차동입력신호를 Vie1,트랜지스터(Q1, Q2)의 이미터로부터 출력되는 차동출력신호를 Voel, 전류원(7, 9)에 흐르는 전류를 I1, 전류원(13)에 흐르는 전류를 2*I2로 한다.

차동입력신호(Vie1)에 의해, 트랜지스터(Q1, Q2)에 흐르는 전류가 ΔI 변화하고, 트랜지스터(Q3, Q4)에 흐르는 전류가 ΔI2 변환한 것으로 한다. 이 때, 트랜지스터(Q1, Q2, Q3, Q4)의 베이스-이미터간에 발생하는 전압(ΔVbel, ΔVbe2, ΔVbe3, ΔVbe4), 저항 R1(저항치 R1), R2(저항치 R2), RL(저항치 RL)에서 발생하는 전압(ΔVr1, ΔVr2, ΔVr1)은, 각각 다음 식으로 표시한다.

ΔVbe1=VT·ln(I1+I2+ΔI) ------ (29)

ΔVbe2=VT·ln(I1+I2-ΔI) ------ (30)

ΔVbe3=VT·ln(I2+ΔI2) -------- (31)

ΔVbe4=VT·ln(I2-ΔI2) -------- (32)

ΔVr1=(I2+ΔI2)*R1 ------------ (33)

ΔVr2=(I2-ΔI2)*R2 ------------ (34)

ΔVr1=(ΔI-ΔI2)*2*RL --------- (35)

차동출력신호(Voe)는, 상기 (31), (32), (33), (34)식을 이용하여, 다음 식으로 표시된다.

Voe1=ΔVbe3+ΔVr1-(ΔVbe4+ΔVr2)

=VT·ln(I2+ΔI2)+(I2+ΔI2)*R1-VT·ln(I2-ΔI2)-(I2-ΔI2)*R2 ------- (36)

ΔVr1=Voe1이기 때문에, ΔI는, (35), (36)식을 이용하여, 다음 식으로 표시된다.

(ΔI-ΔI2)*2*RL=VT·ln(I2+ΔI2)+(I2+ΔI2)*R1-VT·ln(I2-ΔI2)-(I2-ΔI2)*R2

ΔI=ΔI2+[VT·ln(I2+ΔI2)+(I2+ΔI2)*R1-VT·ln(I2-ΔI2)-(I2-ΔI2)*R2]/[2*RL] ------------------- (37)

차동입력신호(Vie1)는, 상기 (29), (30), (36)식을 이용하여, 다음 식으로 표시된다.

Vie1=ΔVbe1-ΔVbe2+Voe1

=VT·ln(I1+I2+ΔI)-VT·ln(I1+I2-ΔI)+VT·ln(I2+ΔI2)+

(I2+ΔI2)*R1-VT·ln(I2-ΔI2)-(I2-ΔI2)*R2 ------------------- (38)

따라서, 상기 (36), (38)식에서, 부하회로(11)가 부가된 제1이미터 팔로워(5)의 이득(Gve1)은, 이하와 같이 표시된다.

Gve1=Voe1/Vie1

=[VT·ln(I2+ΔI2)+(I2+ΔI2)*R1-VT·ln(I2-ΔI2)-(I2-ΔI2)*R2]/[VT·ln(I1+I2+ΔI)-VT·ln(I1+I2-ΔI)+VT·ln(I2+ΔI2)+(I2+ΔI2)*R1-VT·ln(I2-ΔI2)-(I2-ΔI2)*R2 --------- (39)

여기서, R1=R2=(a*VT)/I2라 하고, (39)식에 대입하면,

Gve1=[VT·ln(I2+ΔI2)+((I2+ΔI2)*a*VT)/I2-VT·ln(I2-ΔI2)-((I2-ΔI2)*a*VT)/I2]/[VT·ln(I1+I2+ΔI)-VT·ln(I1+I2-ΔI)+VT·ln(I2+ΔI2)+((I2+ΔI2)*a*VT)/I2-VT·ln(I2-ΔI2)-((I2-ΔI2)*a*VT)/I2]

=[ln(I2+ΔI2)-ln(I2-ΔI2)+(2*a*ΔI2)/I2]/[ln(I1+I2+ΔI)-ln(I1+I2-ΔI)+ln(I2+ΔI2)-ln(I2-ΔI2)+(2*a*ΔI2)/I2] -------- (40)

ΔI는, R1=R2=R=(a*VT)/I2, RL=b*R=(b*a*VT)/I2라 하고, (37)식에 대입하면,

ΔI=ΔI2+[VT·ln(I2+ΔI2)+((I2+ΔI2)*a*VT)/I2-VT·ln(I2-ΔI2)-((I2-ΔI2)*a*VT)/I2]/[(2*b*a*VT)/I2]

=ΔI2+I2*[ln(I2+ΔI2)-ln(I2-ΔI2)+(2*a*ΔI2)/I2]/[2*a*b] ------ (41)

차동입력신호(Vie1)는, (38)식에서, R1=R2=a*VT/I2라 하면, 다음의 식으로 표시된다.

Vie1=VT·ln(I1+I2+ΔI)-VT·ln(I1+I2-ΔI)+VT·ln(I2+ΔI2)+((I2+ΔI2)*a*VT)/I2-VT·ln(I2-ΔI2)-((I2-ΔI2)*a*VT)/I2

=[ln(I1+I2+ΔI)-ln(I1+I2-ΔI)+ln(I2+ΔI2)-ln(I2-ΔI2)+(2*a*ΔI2)/I2]*VT ----- (42)

(40), (41), (42)식에 있어서, I1=4, I3=1, I2=1, a=1로 하면, 부하회로(11)와 차동앰프(15)의 입력임피던스의 절대치가 부가된 제1이미터 팔로워(5)의 이득 Gve1, 부하회로(11)와 차동앰프(15)의 입력임피던스의 절대치가 부가된 제1이미터 팔로워(5)의 차동입력신호 Vie1, ΔI는, 다음식으로 표시된다.

Gve1=[ln(1+ΔI2)-ln(1-ΔI2)+2*ΔI2]/[ln(5+ΔI)-ln(5-ΔI)+ln(1+ΔI2)-ln(1-ΔI2)+2*ΔI2] ------------- (43)

Vie1=[ln(5+ΔI)-ln(5-ΔI)+ln(1+ΔI2)-ln(1-ΔI2)+2*ΔI2]*VT ---- (44)

ΔI=ΔI2+[ln(1+ΔI2)-ln(1-ΔI2)+2*ΔI2]/[2*b] -------- (45)

여기서, (43)식을 입력신호가 제로시의 이득을 1로 정규화 한다. 즉, 차동입력신호가 제로시, 부하회로(11)와 차동앰프(15)의 입력임피던스의 절대치가 부가된 제1이미터 팔로워(5)의 이득과, 차동앰프(15)의 이득의 출발점을 동일하게 한다.

(45)식에 있어서, ΔI2를 무한소로 하면, ΔI는, 이하의 식으로 표시된다.

ΔI=ΔI2+[ΔI2+ΔI2+2*ΔI2]/[2*b]=(4/2b+1)*ΔI2

차동입력신호가 제로시에, 부하회로(11)와 차동앰프(15)의 입력임피던스의 절대치가 부가된 제1이미터 팔로워(5)의 이득(Gve10)을 구하기 위해, 상기 Gvel을 정리한다.

Gve1=[ln(1+ΔI2)-ln(1-ΔI2)+2*ΔI2]/[ln5+ln(1+ΔI/5)-ln5-ln(1-ΔI/5)+ln(1+ΔI2)-ln(1-ΔI2)+2*ΔI2]

ΔI2를 무한소(無限小)로 한다. 즉, 차동입력신호가 제로시, 부하회로(11)와 차동앰프(15)의 임피던스가 부가된 제1이미터 팔로워(5)의 이득(Gve10)을 구한다. 그 경우, ΔI=(4/2b+1)*ΔI2에서,

Gve10=[ΔI2+ΔI2+2*ΔI2]/[ΔI/5+ΔI/5+ΔI2+ΔI2+2*ΔI2]

=[ΔI2+ΔI2+2*ΔI2)]/[((4/2b+1)*ΔI2)/5+((4/2b+1)*ΔI2)/5+ΔI2+ΔI2+2*ΔI2]

=20/(4/b+22)

따라서, 차동입력신호가 제로시의 이득을 1로 정규화한 부하회로(11)와 차동앰프(15)의 입력임피던스의 절대치가 부가된 제1이미터 팔로워(5)의 이득(Gveln)은, Gveln=Gvel/Gve10에서, 다음 식으로 표시된다.

Gveln=[(4/b+22)/20]*[ln(1+ΔI2)-ln(1-ΔI2)+2*ΔI2]/[ln(5+ΔI)-ln(5-ΔI)+ln(1+ΔI2)-ln(1-ΔI2)+2*ΔI2] ------------ (46)

(44), (45), (46)식에 있어서 b=2, 3으로 하고, ΔI2를 변화시키고, 횡축을 차동입력신호(Viel), 종축을 이득(진수로 표시)으로 한다. 그리고, 도 4에, (44), (45), (46)식의 특성을 중첩한 도면을 도 8에 나타냈다.

도 8로부터 알 수 있는 바와 같이, 저항 RL이 저항 R에 비해 충분히 크지 않으면, 부하회로(11)와 차동앰프(15)의 입력임피던스의 절대치가 부가된 제1이미터 팔로워(5)의 이득이, 차동앰프(15)의 이득의 역특성으로 되지 않는 것을 알 수 있다.

이것은, 차동앰프(15)의 왜곡특성을, 부하회로(11)에서 보정할 수 없는 것을 의미한다. 그 결과, 차동증폭기 전체의 왜곡의 개선효과는 미약해진다.

따라서, 차동앰프(15)의 입력임피던스가 낮고, 제1이미터 팔로워(5)의 부하로 될 경우는, 차동앰프(15)의 전단의 제1이미터 팔로워(5)에 부하회로(11)를 설치하는 것은 불가능하다.

그래서, 도 6에 나타낸 바와 같이, 부하가 심하지 않은 초단의 제2이미터 팔로워(31)의 출력단에, 부하회로(11)를 접속함으로써 차동증폭기 전체의 왜곡 보정을 한다.

또한, 차동증폭기를 다단 접속할 경우에는, 차동증폭기의 입출력에 미리 이미터 팔로워가 삽입되어 있기 때문에, 새로운 이미터 팔로워를 추가할 필요는 없게 된다.

트랜지스터(Q1~Q8) 대신에, PNP트랜지스터를 이용해도 된다. 이 경우, 전원관계는 역으로 된다.

도 9에, 다단 접속할 경우의 차동증폭기의 회로도를 나타낸다. 도 6과의 다른점은, 콘덴서(C1, C2), 저항(R7, R8, R9), 전류원(41)이 추가된 점이다.

콘덴서(C1)는, 트랜지스터(Q7)의 이미터와 트랜지스터(Q1)의 베이스간에 배치된다. 콘덴서(C2)는, 트랜지스터(Q8)의 이미터와 트랜지스터(Q2)의 베이스간에 배치된다.

저항(R7)의 일단은 전압원(VCC)에 접속되고, 이것의 타단은 전류원(41)의 일단에 접속되어 있다. 전류원(41)의 타단은 접지되어 있다. 저항(R8)은 저항(R7)의 타단과 트랜지스터(Q1)의 베이스간에 배치되어 있다. 저항(R9)은 저항(R7)의 타단과 트랜지스터(Q2)의 베이스간에 배치되어 있다.

그리고, 저항(R7, R8), 전류원(41)은, 트랜지스터(Q1)에 베이스전류를 흐르게 하는 역할을 행하고 있다. 저항(R7, R8, R9), 전류원(41)은, 트랜지스터(Q2)에 베이스전류를 흐르게 하는 역할을 행하고 있다.

도 9의 차동증폭기의 왜곡 개선효과는, 저항(R8, R9)의 저항치가 크고, 초단의 제2이미터 팔로워(31)의 부하로 되지 않을 경우, 제1실시예와 동등한 왜곡 개선효과가 얻어진다.

더욱이, 트랜지스터(Q1~Q8) 대신에, PNP트랜지스터를 사용해도 된다. 이 경우, 전원관계는 역으로 된다.

차동증폭기를 다단, 종속접속할 경우, 도 6과 같이 제1과 제2이미터팔로워(5, 31)와 같이 2단 직결(直結)하면, 전단의 차동증폭기로부터 오는 직류 오프셋을 증폭하여, 후단의 차동증폭기가 동작하지 않게 되거나, 제1과 제2이미터 팔로워(5, 31)와 차동앰프(15)를 포함하는 Vbe3개분의 전압이 필요하게 된다. 이 때문에, 전원전압이 낮을 경우, 차동증폭기가 동작하지 않게 되거나 할 우려가 있다.

이 경우, 도 9에 나타낸 바와 같이, 1단째, 2단째의 이미터 팔로워(5, 31)간에 콘덴서(C1, C2)를 삽입함으로써, 전단의 차동증폭기로부터 오는 직류 오프셋의 영향을 받지 않도록 함과 동시에, 전원전압이 낮을 경우에도 사용할 수 있도록 하는 것이 일반적이다.

이상 설명한 바와 같이 본 발명에 의하면, 차동앰프의 왜곡특성을 부정하는 특성을 갖는 왜곡을 이미터 팔로워와 부하회로에 의해 발생시켜, 차동앰프의 왜곡과 서로 합침으로써, 차동증폭기의 왜곡을 감소시킨다. 또한, 부하회로에 필요한 소비전류는 이미터 팔로워의 소비전류의 1/4로 충분히 효과적이고, 차동증폭기의 대폭적인 소비전류의 증가없이 왜곡특성이 좋은 차동증폭기를 실현할 수 있다.

또한, 고주파를 취급하는 차동증폭기나 송신단에 이용되는 대전류를 취급하는 차동증폭기에 있어서도, 차동앰프의 전단에 이미터 팔로워를 2단 설치하고, 초단의 이미터 팔로워에 부하회로를 설치함으로써, 왜곡특성이 좋은 차동증폭기를 실현할 수 있다.

더욱이, 본 발명에서 사용하는 부하회로는, 능동소자를 이용하지 않고, 모두수동소자로 구성되기 때문에, 고주파를 취급하는 차동증폭기에 있어서도, 양호한 왜곡특성을 갖는 차동증폭기를 실현할 수 있다.

Claims

이미터 팔로워와,

상기 이미터 팔로워의 다음 단에 접속되는 차동앰프 및,

상기 차동앰프의 왜곡을 보정하는 부하회로를 구비하여 구성된 것을 특징으로 하는 차동증폭기.
제1항에 있어서, 상기 부하회로를 다이오드로 구성하는 것을 특징으로 하는 차동증폭기.
제1항에 있어서, 상기 부하회로를 다이오드와 저항으로 구성하는 것을 특징으로 하는 차동증폭기.
제2항 또는 제3항에 있어서, 상기 다이오드를, 베이스와 컬렉터를 단락한 트랜지스터로 구성하는 것을 특징으로 하는 차동증폭기.
제1항 내지 제3항중 어느 한항에 있어서, 상기 부하회로를 상기 이미터 팔로워의 출력단에 접속한 것을 특징으로 하는 차동증폭기.
제1항 내지 제3항중 어느 한항에 있어서, 상기 이미터 팔로워를 2단 설치하고, 1단째의 상기 이미터 팔로워의 출력단에 상기 부하회로를 접속한 것을 특징으로 하는 차동증폭기.
제6항에 있어서, 제1단째의 상기 이미터 팔로워와 제2단째의 상기 이미터 팔로워간에 콘덴서를 삽입한 것을 특징으로 하는 차동증폭기.