JPS61219208A - 利得可変増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、利得可変増幅器に関し、特に多段増幅器の直
接結合が可能な民生用および通信用の利得可変増幅器に
関するものである。

〔発明の背景〕

例えば、光通信等では、利得が高く、かつその利得の可
変幅が広い利得可変増幅器が必要である。

このため、従来より増幅器を直接に多段接続して。

高利得、広可変幅を実現しているが、ここで問題となる
のは、直流動作点の安定度が悪いことである。すなわち
、従来の利得可変増幅器としては、増幅用差動対トラン
ジスタのコレクタ部に、電流制御用のトランジスタ対を
カスコード接続して利得を制御する、いわゆるカスコー
ド型利得可変増幅器が一般に用いられている。しかし、
この型のＡＧＣ増幅器では、利得可変時に出力ＤＣ電圧
が大幅に変動し、性能劣化を生じる。そこで、直流電位
変動を低減するために、第４図に示すような利得可変増
幅器が提案された（昭和５９年度電子通信学会通信部門
全国大会予稿集、７２２．ｒ動作点補償付き集積化広帯
域ＡＧＣ増幅器」参照）。

この回路は、トランジスタ１，２．抵抗９，１０゜１２
．１３および定電流ｔ［２０より構成された差動増幅器
が基本となっている。利得制御は、端子ＶＩおよびＶＩ
から入力される逆極性の信号電圧に応じて、トランジス
タ１．２に流れる電流１１ｔＩ２をトランジスタ５，６
およびトランジスタ３゜４で構成された２組の差動対で
制御することにより行う、この場合、トランジスタ５，
６あるいはトランジスタ３，４に流れる電流の分流比は
、端子ＶＶＩＥＦＩ　ＶＡＣＣに印加される電圧によっ
て制御することができる６信号Ｖ　Ｏ＋　Ｖ　Ｏは、２
組の差動対のそれぞれ一方のトランジスタ６および３の
コレクタより取出される。また、抵抗１１は、端子ＶＲ
ＥＦＩ　ｖＡｃｃの制御電圧により分流比が変化するト
ランジスタ４，５から供給される電流を電圧に変換し５
分離用トランジスタ１４を介して出力信号の直流分を補
正し、出力電位変動を低減するものである。第４図にお
いて、例えば、トランジスタ３，６に流れる電流が減少
した場合、抵抗１０，９の各電圧降下分が減少するため
、出力電圧Ｖａ　、Ｖｏの直流電位は上昇する。一方。

この時に、トランジスタ４，５に流れる電流は増加する
ので、抵抗１１の電圧降下が大きくなり、トランジスタ
１４のベース電位の低下によってエミッタ電位も下る。

エミッタ電位が下ると、抵抗１０．９を介して接続され
ている端子の出力電圧Ｖ　Ｏｖ　Ｖ　Ｏも下ることにな
る。従って、抵抗１１の電圧降下を出力電圧Ｖ　Ｏｅ　
Ｖ　Ｏの直流電位上昇分で相殺するように設定すれば、
出力電圧の変動を抑圧できる。いま、抵抗１１の値をＲ
Ｍ　ｅ抵抗９、ｌＯの値をともにＲＥ　ｌ　トランジス
タ１４のベース・エミッタ間電圧をＶＢｇｔ　トランジ
スタ対５，６およびトランジスタ対３，４の電流分流比
をｋとすると、出力電圧Ｖｏ　、Ｖｏは。

Ｖ（１＝ＶＣＣ２（１ｋ）Ｉｑ　ＲＭ　　ＶＢＥ　　ｋ
　Ｉ２　ＲＥ・・・・・・（１） Ｖｏ＝Ｖｃｃ　　２（１ｋ）Ｉ□ＲＭ　ＶＢＨ−ｋＩＩ
ＲＨ・・・・・・（１）′ で表わされる。ここでＶＣＣは電源電圧、２Ｉａは定電
流源電流であって、（Ｉｉ＋Ｉ２）に等しい。

上式（１）、（１）’で、ＲＭ＝ＲＥ／２，１１　＝Ｉ
Ｏ＋ΔＩｓ（ΔＩｓは信号分）ｙＩｚ＝Ｉｏ−ΔＩｓと
すると、上式（１）、（１）’　は次のように表わせる
。

Ｖｏ　＝Ｖｃｃ　　１０ＲＥ−ＶＢＨ＋ｋＲＨΔＩ。

ｖｏ＝ｖｃｃ−１，ＲＥ−ＶＢＥ−ｋＲＥΔＩｓ・・・
・・・（２） 上式（２）から明らかなように、直流電位は電流分流比
に依存せず、信号分のみがｋに依存することになる。し
かし、トランジスタ１４のベース・エミッタ間電圧ＶＢ
Ｅは電流依存性があるので。

出力の直流電位はこのＶＢＨの変動が主因で変動するこ
とになる。第４図の例では、トランジスタ１４に流れる
電流は、０〜２１．の範囲で変化するため、ベース・エ
ミッタ間電圧ＶＩ３１Ｅの変動による出力直流電位の変
動は本質的に発生することになる。実際に、利得可変幅
２８ｄＢに対して直流電位の変動は１００ｍＶと非常に
大きな値となり、次段増幅器に直接接続する場合には問
題である。

〔発明の目的〕 本発明の目的は、このような従来の問題を解決し、増幅
器の多段直接接続を実現する場合に、広範囲にわたり利
得が変化するときでも、出力直流電位の変動がきわめて
小さい利得可変増幅器を提供することにある。

〔発明の概要〕

上記目的を達成するため、本発明の利得可変増幅器は、
入力信号電圧に応じて電流が変化する第１の差動トラン
ジスタ対と、該トランジスタ対を流れる電流を制御する
ため、該トランジスタ対のコレクタにカスコード接続さ
れた第２と第３の差動トランジスタ対とを備え、該第２
．第３の差動トランジスタ対の各々片方のトランジスタ
のコレクタに接続された負荷抵抗より信号を出力する利
得可変増幅器において、上記第２と第３のトランジスタ
対を構成するトランジスタのうち、同じ分流比となる１
組のトランジスタのコレクタ電流を加算するための電流
加算器と、該電流加算器により加算された電流を等分配
して、同じ分流比となる他の１組のトランジスタのコレ
クタ電流に各々加算する電流分配器とを具備することに
特徴がある。

〔発明の実施例〕

以下、本発明の実施例を、図面により詳細に説明する。

第１図は１本発明の一実施例を示す利得可変増幅器の基
本構成図である。

第１図において、第４図の従来の利得可変増幅器と異な
る点は、電流加算１１７．および電流分配器８を新たに
接続し、分離用トランジスタ１４を除去したことである
。第１図から明らかなように。

基本的な信号増幅および利得制御動作は、第４図と同じ
であるが、出力直流電位変動を低減する方法が従来とは
異なる。すなわち、第１図では、トランジスタ５，４の
コレクタ電流を電流加算器７で加算した後、電流分配器
８により再び電流分配して、トランジスタ６および３の
コレクタ電流に各々加算するように構成している。さら
に、正確に述べると、入力信号と同相および逆相の信号
電流の分流比を各々制御する２組の差動対トランジスタ
６．５と４，３のうち、同じ分流比となる１組のトラン
ジスタ５，４のコレクタ電流を加算した後、等分配し、
同じ分流比となる他の１組のトランジスタ６．３のコレ
クタ電流に各々加算することにより、利得可変時に生じ
る出力直流電位変動を低減している。

次に１本発明によって、出力直流電位変動を非常番；小
さくできることを定量的に求める。前述の第４図と同じ
考え方により、出力電位Ｖｏ　、　Ｖ。

は次式で表わされる。

Ｖｏ　＝Ｖｃｃ　　ＲＥ（（１ｋ）　Ｉ２　＋ｋ　Ｉｏ
　）＝ｖｃｃ−ＲＥＩａ＋ＲＥΔＩ　ｓ（１−ｋ）Ｖｏ
＝Ｖｃｃ−ＲＥ（（１＋ｋ）１１＋ｋＩｏ）＝ｖｃＣＲ
ＥＩＯＲＥΔｌ５（１−ｋ）・・・・・・（３） 上式（３）では、出力電圧Ｖｏ　、Ｖｏが直流分に分流
比ｋを含まず、また第４図の従来例と異なり。

電流依存性のあるデバイスを含まないため、利得変化に
よる変動は生じない。

第２図は、第１［ｉｉｉの具体例を示す利得可変増幅器
の基本構成図である。

第２図においては、電流加算器７をトランジスタ４およ
び５のコレクタを互に接続することにより実現し、また
電流分配＃１８を、各々一端を接続された抵抗８１．８
２により実現している。抵抗８１および８２の値を同じ
に設定すれば、抵抗８１および８２の接続点から抵抗８
１．８２を見込んだ抵抗値が等しくなるので、電流は等
分配されることになる。抵抗９，１０および抵抗８１，
８２の値を各々ＩＫΩとすると、出力の直流電位変動は
、利得可変幅２８ｄＢにおいて４ｍＶであり、この値は
従来の１／２５に低減された値である。

第３図は、第１図のさらに他の具体例を示す利得可変増
幅器の構成図である。

第３図においては、第２図の場合と同じく、電流加算器
７をトランジスタ４と５のコレクタを接続することによ
り実現しており、また電流分配器８は、ベースが接地さ
れたトランジスタ９１，９２により実現している。この
具体例では、トランジスタ９１．９２のエミッタを共通
接続して、コレクタを各々トランジスタ６または３のコ
レクタに接続している。いま、トランジスタ９１．９２
の電流増幅率をαとすると、電流分配器として抵抗８１
．８２を用いた第２図の例に比べて、トランジスタ９１
．９２の電流増幅重分だけ変動が−やや大きるなる。こ
れを式で表わすと１次のようになる。

ＶＯ＝ＶＣＣＲＥ（（１ｋ）Ｉ２　＋ｋａＩｏ）＝Ｖ（
ｃ−ＲＥＣｋ　（１−ａ）＋　１　）Ｉ　□　＋ＲＥΔ
Ｉｓ（１−ｋ）ＶＯ＝ＶＣＣＲＥ（（１−ｋ）１１＋ｋ
ａＩｇ）＝Ｖｃｃ　　ＲＥ（ｋ（１（Ｅ）＋１）ＩＯＲ
ＥΔｌ５（１ｋ）・・・・・・（４） 従って、出力電位の直流変動分は、ＲＥＩＯｋ（ｌ−α
）となる、　しかし、抵抗９，１０の値をＩＫΩ、α＝
０．９９とした場合、出力直流電位の変動は、利得可変
幅２８ｄＢにおいて５．５＋＋＋Ｖであり、これは従来
の約１７２０の値である。

このように、本実施例においては、カスコード型利得可
変増幅器における入力信号と同相および逆相の信号電流
の分流比を各々制御する差動対トランジスタのうち、同
じ分流比となる１組のトランジスタのコレクタ電流を加
算した後、これを等配分して、同じ分流比となる他の１
組のトランジスタのコレクタ電流に各々加算すること番
；よって、出力直流電位変動をきわめて小さくすること
ができる。

〔発明の効果〕

以上、説明したように１本発明によれば、広範囲にわた
る利得変化時にも、出力直流電位変動をきわめて低減で
きるので、増幅器の多段直接結合が可能となる。従って
、光通信機器および民生機器等において、利得が高く、
かつ利得の制御範囲の広い利得可変増幅が必要となる分
野に使用すれば、きわめて有効である。

【図面の簡単な説明】

第１図は本発明の一実施例を示す利得可変増幅器の基本
構成図、第２図、第３図はそれぞれ第１図の具体例を示
す利得可変増幅器の構成図、第４図は従来の利得可変増
幅器の構成図である。 １〜６，９１，９２：　トランジスタ、７：電流加算器
、８：電流分配器、９〜１３，８１．８２：抵抗、２０
：定電流源。 特許出願人　株式会社日立製作所（ほか１名）第　　　
１　　　図 ＮＤ 第　　　２　　　図 ＮＤ 第　　　３　　　図 第　　　Φ　　　図 手続補正書（自発） 昭和６０年　４月２３日 昭和６０年特　許　願第６０２２８号 ２、発明の名称　利得可変増幅器 ３、　補正をする者 事件との関係　特許出願人 ４、代理人 肩 τ：′ ５・１．　補正により増加する発明の数　　な　　　し
６・う、補正の対象 明細書の「発明の詳細な説明Ｊの欄 （１）明細書第３頁１４行目のｒＶＩおよびＶＩから」
を、［ｖＩおよびＶＩからＪに補正する（バーを付加）
。 （２）明細書第４頁１行目、１１行目、ｌフ行目および
１８行目の「信号Ｖ　Ｏ＊　Ｖ　Ｏは」を、それぞれ「
信号Ｖ　Ｏ＊　Ｖ　Ｏは」に補正する（バーを付加）。 （３）明細書第５頁４行目の「出力電圧Ｖ　Ｏｅ　Ｖ　
Ｏは」を、「出力電圧Ｖ　Ｏｖ　Ｖ　Ｏは」に補正する
。 （４）明細書第５頁１５行目と１６行目の（２）式を次
のように補正する。 ｒＶｏ−Ｖｃｃ−１ｏＲＥ−ＶａＨ＋ｋＲＨΔｔｓＶｏ
”Ｖｃｃ−ＩｏＲＥ−Ｖａｇ−ｋＲＥΔＩ　ｓ　　・・
・・・（２）Ｊ（５）明細書簡８頁２０行目の「出力電
位Ｖｏ　＋ＶＯＪを、「出力電位Ｖｏ　ｅ　Ｖｏ　Ｊに
補正する。 （６）明細書簡９頁７行目の「出力電圧ＶＱｅＶＤが１
を、「出力電圧Ｖ　Ｏ＊　Ｖ　Ｏが」に補正する。 （７）明細書簡９頁２行目〜６行目の式（３）を、次の
ように補正する（バーを付加）。 ｒｖｏ＝Ｖｃｃ−ＲＥ（（１−ｋ）　１２　＋ｋ　Ｉｏ
　）＝Ｖｃｃ−ＲＨＴｇ＋ＲＥΔＩｓ（１−ｋ）Ｖｏ＝
Ｖｃｃ−ＲＥ［（１＋ｋ）１１　＋ｋＩｏ）”ＶＣＣ−
ＲＥＩＯ−ＲＥΔｌ５（１−ｋ）・・・・・・（３）」 （８）明細書筒１１頁１行目〜３行目の式（４）を、次
のように補正する（バーを付加）。 ｒＶｏ＝Ｖｃｃ−ＲＥ［（１−ｋ）Ｉｔ　＋にαＩｏ）
＝ＶＣＣ−ＲＥ［ｋ（１（Ｅ）＋１）１０−ＲＥΔｌ５
（１ｋ）・・・・・・（４）」 （９）第１図を別添の図に補正する（差替）。 第　　　ｌ　　　　図 ＮＤ

Claims (3)

【特許請求の範囲】
1. （１）入力信号電圧に応じて電流が変化する第１の差動
   トランジスタ対と、該トランジスタ対を流れる電流を制
   御するため、該トランジスタ対のコレクタにカスコード
   接続された第２と第３の差動トランジスタ対とを備え、
   該第２、第３の差動トランジスタ対の各々片方のトラン
   ジスタのコレクタに接続された負荷抵抗より信号を出力
   する利得可変増幅器において、上記第２と第３のトラン
   ジスタ対を構成するトランジスタのうち、同じ分流比と
   なる１組のトランジスタのコレクタ電流を加算するため
   の電流加算器と、該電流加算器により加算された電流を
   等分配して、同じ分流比となる他の１組のトランジスタ
   のコレクタ電流に各々加算する電流分配器とを具備する
   ことを特徴とする利得可変増幅器。
2. （２）上記電流加算器は、第２と第３のトランジスタ対
   のうち、同じ分流比となる１組のトランジスタのコレク
   タを単に接続して構成されることを特徴とする特許請求
   の範囲第１項記載の利得可変増幅器。
3. （３）上記電流分配器は、各々その一端が接続された抵
   抗で構成されるか、またはベース接地のトランジスタで
   構成されることを特徴とする特許請求の範囲第１項記載
   の利得可変増幅器。