JPS61157015A - 可変利得増幅器 - Google Patents
可変利得増幅器Info
- Publication number
- JPS61157015A JPS61157015A JP27541584A JP27541584A JPS61157015A JP S61157015 A JPS61157015 A JP S61157015A JP 27541584 A JP27541584 A JP 27541584A JP 27541584 A JP27541584 A JP 27541584A JP S61157015 A JPS61157015 A JP S61157015A
- Authority
- JP
- Japan
- Prior art keywords
- differential
- current
- transistor
- transistors
- collector current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、可変利得増幅器に関し、Ｓ／Ｎの劣化等の
悪影響を及ぼす、２次歪を除去できるようにしたものに
関する。
悪影響を及ぼす、２次歪を除去できるようにしたものに
関する。
従来、この種の可変利得増幅器として第２図に示すもの
があった０図において、ＱｌとＱ２．Ｑ３とＱ４．Ｑ５
とＱ６が各々差動増幅器１０〜３０を構成するｎｐｎ）
ランジスタであり、トランジスタＱ１とＱ２のエミッタ
は抵抗ＲＥ１．ＲＥ２を介して定電流源１１に接続され
、トランジスタＱ５とＱ６の共通エミッタには定電流源
Ｉ２が接続されている。ここで定電流源１１を流れる電
流を２Ｉ、定電流源■２を流れる電流を！とし、各校に
流れる電流を図の通りの記号で示す。
があった０図において、ＱｌとＱ２．Ｑ３とＱ４．Ｑ５
とＱ６が各々差動増幅器１０〜３０を構成するｎｐｎ）
ランジスタであり、トランジスタＱ１とＱ２のエミッタ
は抵抗ＲＥ１．ＲＥ２を介して定電流源１１に接続され
、トランジスタＱ５とＱ６の共通エミッタには定電流源
Ｉ２が接続されている。ここで定電流源１１を流れる電
流を２Ｉ、定電流源■２を流れる電流を！とし、各校に
流れる電流を図の通りの記号で示す。
次にこの増幅器が利得を変えられることを説明する。ト
ランジスタＱ１．Ｑ２のベースに信号源Ｖから信号が加
えられたときにトランジスタＱ２のコレクタを流れる信
号電流をｉとする。トランジスタＱ４．Ｑ５のベースに
は電源■１電圧が印加されトランジスタＱ３．Ｑ６のベ
ースには利得を変えるための制御電圧が可変電源■２よ
り印加される。トランジスタＱ３．Ｑ６のベース電圧（
Ｖ１＋Ｖ２）がトランジスタＱ４．Ｑ５のベース電圧■
１より高く、差動トランジスタがスイッチングしたとす
ると、トランジスタＱ３〜Ｑ６のコレクタ電流１１〜■
４は １１＝ｉ、１２＝Ｏ，ｌ３＝０．１４＝Ｉとなり、抵抗
ＲＬＩ、ＲＬ２を流れる電流ＩＬＬ。
ランジスタＱ１．Ｑ２のベースに信号源Ｖから信号が加
えられたときにトランジスタＱ２のコレクタを流れる信
号電流をｉとする。トランジスタＱ４．Ｑ５のベースに
は電源■１電圧が印加されトランジスタＱ３．Ｑ６のベ
ースには利得を変えるための制御電圧が可変電源■２よ
り印加される。トランジスタＱ３．Ｑ６のベース電圧（
Ｖ１＋Ｖ２）がトランジスタＱ４．Ｑ５のベース電圧■
１より高く、差動トランジスタがスイッチングしたとす
ると、トランジスタＱ３〜Ｑ６のコレクタ電流１１〜■
４は １１＝ｉ、１２＝Ｏ，ｌ３＝０．１４＝Ｉとなり、抵抗
ＲＬＩ、ＲＬ２を流れる電流ＩＬＬ。
ＩＬ２はそれぞれ
ＩＬ１＝Ｉ １＋１３−ｉ
ＩＬ２＝１２＋１４−Ｉ
となって、このとき出力端子１でみた利得は最大となる
。
。
次にトランジスタＱ３〜Ｑ６のベース電圧がすべて同じ
場合、上記コレクタ電流■１〜■４は１１＝Ｉ２＝ｉ／
２ １３＝１４＝Ｉ／２ となり、上記電流ＩＬＬ、ＩＬ２はそれぞれＩＬ１＝１
１＋１３＝ （ｉ＋Ｉ）／２ＩＬ２＝Ｉ２＋１４−
（ｉ＋Ｉ）／２となって、このとき出力端子１でみた
利得は最大利得の１／２となる。
場合、上記コレクタ電流■１〜■４は１１＝Ｉ２＝ｉ／
２ １３＝１４＝Ｉ／２ となり、上記電流ＩＬＬ、ＩＬ２はそれぞれＩＬ１＝１
１＋１３＝ （ｉ＋Ｉ）／２ＩＬ２＝Ｉ２＋１４−
（ｉ＋Ｉ）／２となって、このとき出力端子１でみた
利得は最大利得の１／２となる。
次にトランジスタＱ３．Ｑ６のベース電圧がトランジス
タＱ４．Ｑ５のベース電圧より低く、差動トランジスタ
がスイッチングしたとすると、上記コレクタ電流１１〜
Ｉ４は １１＝０．１２＝ｉ、１３−１．！４＝０となり、上記
電流ＩＬ１．ＩＬ２はそれぞれＩＬ１＝１１＋ｌ３−１ １Ｌ２干Ｉ ２＋Ｉ ４−ｉ となって、このとき出力端子１でみた利得はゼロとなる
０以上のように可変電源ｖ２値を変えて差動トランジス
タＱ３．Ｑ４及びＱ５．Ｑ６゛に流れる電流の比を変え
ることにより利得を可変することができる。
タＱ４．Ｑ５のベース電圧より低く、差動トランジスタ
がスイッチングしたとすると、上記コレクタ電流１１〜
Ｉ４は １１＝０．１２＝ｉ、１３−１．！４＝０となり、上記
電流ＩＬ１．ＩＬ２はそれぞれＩＬ１＝１１＋ｌ３−１ １Ｌ２干Ｉ ２＋Ｉ ４−ｉ となって、このとき出力端子１でみた利得はゼロとなる
０以上のように可変電源ｖ２値を変えて差動トランジス
タＱ３．Ｑ４及びＱ５．Ｑ６゛に流れる電流の比を変え
ることにより利得を可変することができる。
次にこの増幅器における歪の発生について考えてみる。
トランジスタＱ２に流゛れる電流ｉはｉ＝■＋ΔＩｓｉ
ｎｗｔと記述することができる。今、Ｖ２＝ΔＶなる電
圧がトランジスタＱ３〜Ｑ６のベースに印加され、その
コレクタ電流■１〜■４の比が１１：ｌ２＝Ｉ４：１３
＝４：Ｌになったとすると、 １１＝０．８（Ｉ＋ΔＩｓｉｎｗｔ） ｌ２＝０．２（Ｉ＋ΔＩｓｉｎｗｔ） Ｉ ３＝０．２ １ 、 Ｉ ４＝０．８ Ｉ
となり、この”とき上記電流ＩＬ１．ＩＬ２はＩ Ｌ
１ ＝ Ｉ １ ＋ １３ ＝ Ｉ ＋０．８ΔＩｓｉ
ｎｗｔＩＬ２＝１２＋Ｉ ４−１＋０．２ΔＩｓｉｎｗ
ｔとなって、信号が出力される。
ｎｗｔと記述することができる。今、Ｖ２＝ΔＶなる電
圧がトランジスタＱ３〜Ｑ６のベースに印加され、その
コレクタ電流■１〜■４の比が１１：ｌ２＝Ｉ４：１３
＝４：Ｌになったとすると、 １１＝０．８（Ｉ＋ΔＩｓｉｎｗｔ） ｌ２＝０．２（Ｉ＋ΔＩｓｉｎｗｔ） Ｉ ３＝０．２ １ 、 Ｉ ４＝０．８ Ｉ
となり、この”とき上記電流ＩＬ１．ＩＬ２はＩ Ｌ
１ ＝ Ｉ １ ＋ １３ ＝ Ｉ ＋０．８ΔＩｓｉ
ｎｗｔＩＬ２＝１２＋Ｉ ４−１＋０．２ΔＩｓｉｎｗ
ｔとなって、信号が出力される。
しかしながら、これはトランジスタ素子を理想素子と考
えた場合のことであり、実際の素子においては、トラン
ジスタＱ３〜Ｑ６のエミッタの部分の拡散抵抗、エミッ
タとＡＩｔ電極とのコンタクト抵抗、及び（トランジス
タＱ３〜Ｑ６に電圧を与える電圧源の出力インピーダン
ス）÷（トランジスタＱ３〜Ｑ６の直流電流増幅率ｈ
ＦＥ）で与えられる抵抗等が寄生抵抗として該トランジ
スタＱ３〜Ｑ６のエミッタ動抵抗と直列に入って（るた
め、差動特性は第３図に示すように、差動増幅器を流れ
る電流量に応じてわずかに変化する。従って、電源ｖ２
の出力電圧差ΔＶが一定であっても差動増幅器を流れる
電流量によって電流の分配比が変化する。第３図に示す
ように、トランジスタＱ３．Ｑ４のベースにΔＶの電圧
差が与えられたときに、その共通エミッタ電流ｉがｉ＝
Ｉ＋Δ■から１＝Ｉ−ΔＩまで変化したときに電流分配
比が０．７５〜０．８５まで変化したとすると、上記コ
レクタ電流１１〜■４は Ｉ １ ＝ （０，８−０，０５ｓｉｎ ｗｔ） ・（
Ｉ＋Δｌ５ｉｎ ｎｔ）Ｉ ２ ＝ （０，２＋０．０
５ｓｉｎ ｗｔ） ・（１＋ΔＩｓｉｎｗｔ）１３＝０
．２Ｉ 、 １４＝０．８！となる。よって電流
ＩＬＬ、ＩＬ２は ＩＬ１＝１１＋ｌ３ ＝１＋（０，８ΔＩ −０，０５Ｉ ） ｓｉｎ ｗ
ｔ−０，０５ΔＩｓｉｎ２ｗｔ ＝Ｉ＋（０，８ΔＩ −０，０５１） ｓｉｎ ｗ ｔ
Ｚ ＩＬ２＝Ｉ２＋１４ ＝Ｉ＋（０，２ΔＩ ＋０．０５ Ｉ ） ｓｉｎ ｗ
ｔ＋０．０５ΔＩｓｉｎ２ｗｔ ＝Ｉ＋（０，２ΔＩ ＋０．０５１ ） ｓｉｎ
ｗ ｔとなり、２次歪が発生することが分かる。上式の
０．０５Δ■ うち□ｃｏｓＺｗｔが２次歪量を表わす項である。
えた場合のことであり、実際の素子においては、トラン
ジスタＱ３〜Ｑ６のエミッタの部分の拡散抵抗、エミッ
タとＡＩｔ電極とのコンタクト抵抗、及び（トランジス
タＱ３〜Ｑ６に電圧を与える電圧源の出力インピーダン
ス）÷（トランジスタＱ３〜Ｑ６の直流電流増幅率ｈ
ＦＥ）で与えられる抵抗等が寄生抵抗として該トランジ
スタＱ３〜Ｑ６のエミッタ動抵抗と直列に入って（るた
め、差動特性は第３図に示すように、差動増幅器を流れ
る電流量に応じてわずかに変化する。従って、電源ｖ２
の出力電圧差ΔＶが一定であっても差動増幅器を流れる
電流量によって電流の分配比が変化する。第３図に示す
ように、トランジスタＱ３．Ｑ４のベースにΔＶの電圧
差が与えられたときに、その共通エミッタ電流ｉがｉ＝
Ｉ＋Δ■から１＝Ｉ−ΔＩまで変化したときに電流分配
比が０．７５〜０．８５まで変化したとすると、上記コ
レクタ電流１１〜■４は Ｉ １ ＝ （０，８−０，０５ｓｉｎ ｗｔ） ・（
Ｉ＋Δｌ５ｉｎ ｎｔ）Ｉ ２ ＝ （０，２＋０．０
５ｓｉｎ ｗｔ） ・（１＋ΔＩｓｉｎｗｔ）１３＝０
．２Ｉ 、 １４＝０．８！となる。よって電流
ＩＬＬ、ＩＬ２は ＩＬ１＝１１＋ｌ３ ＝１＋（０，８ΔＩ −０，０５Ｉ ） ｓｉｎ ｗ
ｔ−０，０５ΔＩｓｉｎ２ｗｔ ＝Ｉ＋（０，８ΔＩ −０，０５１） ｓｉｎ ｗ ｔ
Ｚ ＩＬ２＝Ｉ２＋１４ ＝Ｉ＋（０，２ΔＩ ＋０．０５ Ｉ ） ｓｉｎ ｗ
ｔ＋０．０５ΔＩｓｉｎ２ｗｔ ＝Ｉ＋（０，２ΔＩ ＋０．０５１ ） ｓｉｎ
ｗ ｔとなり、２次歪が発生することが分かる。上式の
０．０５Δ■ うち□ｃｏｓＺｗｔが２次歪量を表わす項である。
この発明に係る可変利得増幅器は、差動トランジスタの
共通エミッタにそれぞれ正相、逆相の信号が印加される
２つの差動増幅器と、該各差動増幅器の一方の差動トラ
ンジスタ同志のコレクタに流れる電流を平均化しこれを
該各差動増幅器の他方の差動トランジスタのコレクタに
流れる電流に加算する平均、加算手段とを設けたもので
ある。
共通エミッタにそれぞれ正相、逆相の信号が印加される
２つの差動増幅器と、該各差動増幅器の一方の差動トラ
ンジスタ同志のコレクタに流れる電流を平均化しこれを
該各差動増幅器の他方の差動トランジスタのコレクタに
流れる電流に加算する平均、加算手段とを設けたもので
ある。
この発明においては、平均、加算手段が差動増幅器が一
部振り分けた信号電流を合成しこれを１／２ずつに分割
して差動増幅器の他方の差動トランジスタのコレクタ電
流に加算するから、２次歪が相殺される。
部振り分けた信号電流を合成しこれを１／２ずつに分割
して差動増幅器の他方の差動トランジスタのコレクタ電
流に加算するから、２次歪が相殺される。
以下、この発明の実施例を図について説明する。
第１図は本発明の一実施例による可変利得増幅器を示し
、図において、第２図と同一符号は同一のものを示す。
、図において、第２図と同一符号は同一のものを示す。
４０は第１の差動増幅器２０の第２のトランジスタＱ４
のコレクタ電流と第２の差動増幅器３０の第３のトラン
ジスタＱ５のコレクタ電流とを平均化し該平均電流を第
１及び第４のトランジスタＱ３及びＱ６のコレクタ電流
に加算する平均、加算手段であり、これはトランジスタ
Ｑ７．Ｑ８からなり、そのベースには電源ｖ３が接続さ
れエミッタは共通接続されてトランジスタＱ４．Ｑ５の
コレクタに接続されコレクタはそれぞれトランジスタＱ
３．Ｑ６のコレクタに接続されている。
のコレクタ電流と第２の差動増幅器３０の第３のトラン
ジスタＱ５のコレクタ電流とを平均化し該平均電流を第
１及び第４のトランジスタＱ３及びＱ６のコレクタ電流
に加算する平均、加算手段であり、これはトランジスタ
Ｑ７．Ｑ８からなり、そのベースには電源ｖ３が接続さ
れエミッタは共通接続されてトランジスタＱ４．Ｑ５の
コレクタに接続されコレクタはそれぞれトランジスタＱ
３．Ｑ６のコレクタに接続されている。
なお本実施例において、差動トランジスタＱｌ。
Ｑ２のコレクタはそれぞれ差動増幅器２０．３０の共通
エミッタに接続されており、差動増幅器１０は第１．第
２の各差動増幅器２０．３０に正相。
エミッタに接続されており、差動増幅器１０は第１．第
２の各差動増幅器２０．３０に正相。
逆相の信号電流ｉ、ｉ’を供給しでいる。
次に動作について説明する。
信号電流ｔ、 ｉｌ は互いに逆相であり、これらは
次式で表わされる。
次式で表わされる。
ｉ＝Ｉ＋ΔＩｓｉｎｗｔ
ｉ’＝Ｉ−ΔＩｓｉｎｗｔ
利得はトランジスタＱ３．Ｑ６のベース電圧がトランジ
スタＱ４，５のベース電圧より十分高く差動トランジス
タがスイッチングすると、トランジスタＱ３〜Ｑ６のコ
レクタ電流■１〜■４はＩ １＝ｉ、Ｉ ２−０．Ｉ
３−０．Ｉ ４＝ｉ”となり、平均、加算手段４０のト
ランジスタＱ７゜Ｑ８のコレクタ電流１５．Ｉ６は Ｉ ５＝Ｉ ６− （１２＋Ｉ ３）／２＝０となり、
従って抵抗ＲＬＩ、ＲＬ２を流れる電流ＩＬ１゜ＩＬ２
は ＩＬ１＝１１＋１５＝ｉ＝Ｉ＋ΔＩｓｉｎｗｔＩＬ２＝
１４＋１６−ｉ’−Ｉ−ΔＩｓｉｎｗｔとなる。ここで
１５＝Ｉ ６− （Ｉ ２＋１３） ／２となるのはト
ランジスタＱ７とＱ８がベース共通かつエミッタ共通の
ためである。そしてこのとき最大利得となる。
スタＱ４，５のベース電圧より十分高く差動トランジス
タがスイッチングすると、トランジスタＱ３〜Ｑ６のコ
レクタ電流■１〜■４はＩ １＝ｉ、Ｉ ２−０．Ｉ
３−０．Ｉ ４＝ｉ”となり、平均、加算手段４０のト
ランジスタＱ７゜Ｑ８のコレクタ電流１５．Ｉ６は Ｉ ５＝Ｉ ６− （１２＋Ｉ ３）／２＝０となり、
従って抵抗ＲＬＩ、ＲＬ２を流れる電流ＩＬ１゜ＩＬ２
は ＩＬ１＝１１＋１５＝ｉ＝Ｉ＋ΔＩｓｉｎｗｔＩＬ２＝
１４＋１６−ｉ’−Ｉ−ΔＩｓｉｎｗｔとなる。ここで
１５＝Ｉ ６− （Ｉ ２＋１３） ／２となるのはト
ランジスタＱ７とＱ８がベース共通かつエミッタ共通の
ためである。そしてこのとき最大利得となる。
次にトランジスタＱ３〜Ｑ６のベース電圧がすべて等し
い場合、そのコレクタ電流■１〜Ｉ４はＩＩ −夏
２− （Ｉ ＋Δ Ｉｓｉｎｗｔ）／２Ｉ ３−１４＝
ＣＩ−Δｓｉｎｗｔ）／２となり、トランジスタＱ７
．Ｑ８のコレクタ電流１５、Ｉ６は Ｉ ５＝Ｉ ６＝ （Ｉ ２＋１３）／２＝Ｉ／２とな
る。従って、抵抗ＲＬ１．ＲＬ２を流れる電流ＩＬ１．
ＩＬ２は ｘｔ、ｔ＝ｔｔ＋ｔｓ−ｘ＋（１／２）−ΔＩｓｉｎｗ
ｔＩＬ２−１４＋１６−１−（１／２）・ΔＩｓｉｎｗ
ｔとなり、最大利得の１／２の利得となる。
い場合、そのコレクタ電流■１〜Ｉ４はＩＩ −夏
２− （Ｉ ＋Δ Ｉｓｉｎｗｔ）／２Ｉ ３−１４＝
ＣＩ−Δｓｉｎｗｔ）／２となり、トランジスタＱ７
．Ｑ８のコレクタ電流１５、Ｉ６は Ｉ ５＝Ｉ ６＝ （Ｉ ２＋１３）／２＝Ｉ／２とな
る。従って、抵抗ＲＬ１．ＲＬ２を流れる電流ＩＬ１．
ＩＬ２は ｘｔ、ｔ＝ｔｔ＋ｔｓ−ｘ＋（１／２）−ΔＩｓｉｎｗ
ｔＩＬ２−１４＋１６−１−（１／２）・ΔＩｓｉｎｗ
ｔとなり、最大利得の１／２の利得となる。
またトランジスタＱ３．Ｑ６のベース電圧がトランジス
タＱ４．Ｑ５のベース電圧より十分低く、差動トランジ
スタがスイッチングすると、電流１１〜■４は １１＝Ｏ，ｌ２＝ｉ、１３＝ｉ’、１４＝０となり、平
均、加算手段４０によりコレクタ電流ＩＩ、１４に加算
される電流Ｉ５．Ｉ６はｔ５＝１６＝１／２ （Ｉ２＋
ｌ３） ＝１／２ （１＋ΔＩ ｓｉｎ ｈｔ＋ Ｉ−ΔＩ ｓ
ｉｎ ｗｔ）≠Ｉ となる。よって電流ＩＬＬ、ＩＬ２は ＩＬ１＝１１＋１５−Ｉ ＩＬ２＝１４＋Ｉ ６−１ となり、信号は出力されない。以上のようにトランジス
タＱ３〜Ｑ６のベースに加える電圧を変えることにより
、利得を可変できる。
タＱ４．Ｑ５のベース電圧より十分低く、差動トランジ
スタがスイッチングすると、電流１１〜■４は １１＝Ｏ，ｌ２＝ｉ、１３＝ｉ’、１４＝０となり、平
均、加算手段４０によりコレクタ電流ＩＩ、１４に加算
される電流Ｉ５．Ｉ６はｔ５＝１６＝１／２ （Ｉ２＋
ｌ３） ＝１／２ （１＋ΔＩ ｓｉｎ ｈｔ＋ Ｉ−ΔＩ ｓ
ｉｎ ｗｔ）≠Ｉ となる。よって電流ＩＬＬ、ＩＬ２は ＩＬ１＝１１＋１５−Ｉ ＩＬ２＝１４＋Ｉ ６−１ となり、信号は出力されない。以上のようにトランジス
タＱ３〜Ｑ６のベースに加える電圧を変えることにより
、利得を可変できる。
次に２次歪について考えると、従来例のところで考えた
のと同様、トランジスタＱ３〜Ｑ６のエミッタに寄生抵
抗が入って差動に流れる電流によって電流分配比が変わ
ったとすると、そのコレクタ電流１１〜■４は １１ ＝ （０，８０，０５ｓｉｎ ｗｔ） ・（
１＋ΔＩ ｓｉｎ ｗｔ）Ｉ ２ ＝ （０，２＋０
．０５ｓｉｎ ｗｔ） ・（１＋ΔＩｓｉｎｗｔ）Ｉ
３ ＝ （０，２０，０５ｓｉｎ ｗｔ） ・（
ｒ−ΔＩ ｓｉｎ ｗｔ）１４ ＝ （０，８＋０．
０５ｓｉｎ ｗｔ） ・（ｒ−ΔＩ ｓｉｎ ｗｔ）
となる。よって電流Ｉ５，１６は Ｉ ５＝１６＝ （１２＋１３）／２ ＝ （０，４Ｉ ＋ ０．１Δｌ５ｉｎ ２ ｗ ｔ）
／ ２−０．２１ ＋０．０５ΔＩｓｉｎ２ｗｔとな
り、上記電流ＩＬＩ、ＩＬ２ば ＩＬＩ−Ｉ １＋１５ ＝ ０．８１ ＋ （０，８ΔＩ −０，０５Ｉ ）
ｓｉｎ ｗ ｔ−０，０５ΔＩ ５ｉｎ２ ｗ ｔ ＋
０，２Ｉ＋Ｏ，ＯＳΔＩｓｉｎ２ｗｔ −Ｉ＋（０，８ΔＩ −０，０５１） ｓｉｎ ｗ ｔ
ＩＬ２１４＋Ｉ６ −０．８Ｉ−（０，８ΔＩ −０，０５Ｉ ） ｓｉｎ
ｗ ｔ−０，０５ΔＩ ５ｉｎ２ ｗ ｔ ＋ ０．
２１＋０．０５ΔＩｓｉｎ２ｗｔ −Ｉ−＜０．８ΔＩ −０，０５ｒ ） ｓｉｎ ｗ
ｔとなる。
のと同様、トランジスタＱ３〜Ｑ６のエミッタに寄生抵
抗が入って差動に流れる電流によって電流分配比が変わ
ったとすると、そのコレクタ電流１１〜■４は １１ ＝ （０，８０，０５ｓｉｎ ｗｔ） ・（
１＋ΔＩ ｓｉｎ ｗｔ）Ｉ ２ ＝ （０，２＋０
．０５ｓｉｎ ｗｔ） ・（１＋ΔＩｓｉｎｗｔ）Ｉ
３ ＝ （０，２０，０５ｓｉｎ ｗｔ） ・（
ｒ−ΔＩ ｓｉｎ ｗｔ）１４ ＝ （０，８＋０．
０５ｓｉｎ ｗｔ） ・（ｒ−ΔＩ ｓｉｎ ｗｔ）
となる。よって電流Ｉ５，１６は Ｉ ５＝１６＝ （１２＋１３）／２ ＝ （０，４Ｉ ＋ ０．１Δｌ５ｉｎ ２ ｗ ｔ）
／ ２−０．２１ ＋０．０５ΔＩｓｉｎ２ｗｔとな
り、上記電流ＩＬＩ、ＩＬ２ば ＩＬＩ−Ｉ １＋１５ ＝ ０．８１ ＋ （０，８ΔＩ −０，０５Ｉ ）
ｓｉｎ ｗ ｔ−０，０５ΔＩ ５ｉｎ２ ｗ ｔ ＋
０，２Ｉ＋Ｏ，ＯＳΔＩｓｉｎ２ｗｔ −Ｉ＋（０，８ΔＩ −０，０５１） ｓｉｎ ｗ ｔ
ＩＬ２１４＋Ｉ６ −０．８Ｉ−（０，８ΔＩ −０，０５Ｉ ） ｓｉｎ
ｗ ｔ−０，０５ΔＩ ５ｉｎ２ ｗ ｔ ＋ ０．
２１＋０．０５ΔＩｓｉｎ２ｗｔ −Ｉ−＜０．８ΔＩ −０，０５ｒ ） ｓｉｎ ｗ
ｔとなる。
上式よりわかる通りＩＬＩ、ＩＬ２にはｓｉｎ２ｗｔの
項が含まれないゆえに２次歪の無い信号を得ることがで
き、電子ボリウムや自動利得制御回路（ＡＧＣ，ＡＣＣ
，ＡＬＣ等）の増幅器として使用することができる。
項が含まれないゆえに２次歪の無い信号を得ることがで
き、電子ボリウムや自動利得制御回路（ＡＧＣ，ＡＣＣ
，ＡＬＣ等）の増幅器として使用することができる。
以上のように、本発明に係る可変利得増幅器によれば、
２つの差動増幅器の一方の差動トランジスタのコレクタ
電流を平均し該平均電流を各差動増幅器の他方の差動ト
ランジスタのコレクタ電流に加算するようにしたので、
可変利得増幅器の２次歪を除去でき、Ｓ／Ｎ等の秀れた
ものが得られる効果がある。
２つの差動増幅器の一方の差動トランジスタのコレクタ
電流を平均し該平均電流を各差動増幅器の他方の差動ト
ランジスタのコレクタ電流に加算するようにしたので、
可変利得増幅器の２次歪を除去でき、Ｓ／Ｎ等の秀れた
ものが得られる効果がある。
第１図はこの発明の一実施例による可変利得増幅器を示
す回路図、第２図は従来の可変利得増幅器を示す回路図
、第３図は２次元歪発生のメカニズムを説明するための
差動特性図である。 ２０．３０・・・第１．第２の差動増幅器、Ｖ２・・・
制御電源、４０・・・平均、加算手段、１．２・・・第
１゜第２の出力端子、Ｑ３〜Ｑ６・・・第１〜第４の差
動トランジスタ。 なお図中同一符号は同−又は相当部分を示す。
す回路図、第２図は従来の可変利得増幅器を示す回路図
、第３図は２次元歪発生のメカニズムを説明するための
差動特性図である。 ２０．３０・・・第１．第２の差動増幅器、Ｖ２・・・
制御電源、４０・・・平均、加算手段、１．２・・・第
１゜第２の出力端子、Ｑ３〜Ｑ６・・・第１〜第４の差
動トランジスタ。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）第１、第２の差動トランジスタからなりその共通
エミッタに正相の信号電流が印加される第１の差動増幅
器と、第３、第４の差動トランジスタからなりその共通
エミッタに逆相の信号電流が印加される第２の差動増幅
器と、上記第１、第４の差動トランジスタの共通ベース
と上記第２、第３の差動トランジスタの共通ベース間に
制御電圧を印加し上記正相及び逆相の信号電流が上記第
１、第２及び第３、第４の差動トランジスタを流れる比
率を制御する制御電源と、上記第１と第４又は第２と第
３の差動トランジスタ対の一方の各コレクタ電流を平均
化し該平均電流を他方の差動トランジスタ対の各コレク
タ電流に加算する平均、加算手段と、上記一方の差動ト
ランジスタ対のコレクタから取出された第１、第２の出
力端子とを備えたことを特徴とする可変利得増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27541584A JPS61157015A (ja) | 1984-12-28 | 1984-12-28 | 可変利得増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27541584A JPS61157015A (ja) | 1984-12-28 | 1984-12-28 | 可変利得増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61157015A true JPS61157015A (ja) | 1986-07-16 |
Family
ID=17555180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27541584A Pending JPS61157015A (ja) | 1984-12-28 | 1984-12-28 | 可変利得増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61157015A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61219208A (ja) * | 1985-03-25 | 1986-09-29 | Hitachi Ltd | 利得可変増幅器 |
| JPH02218207A (ja) * | 1989-02-20 | 1990-08-30 | Fuji Photo Film Co Ltd | 利得制御回路 |
| US5949285A (en) * | 1996-06-07 | 1999-09-07 | Nec Corporation | Gain-variable amplifier having small DC output deviation and small distortion |
| US6177839B1 (en) * | 1998-02-20 | 2001-01-23 | Nec Corporation | Variable gain amplifier circuit |
-
1984
- 1984-12-28 JP JP27541584A patent/JPS61157015A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61219208A (ja) * | 1985-03-25 | 1986-09-29 | Hitachi Ltd | 利得可変増幅器 |
| JPH02218207A (ja) * | 1989-02-20 | 1990-08-30 | Fuji Photo Film Co Ltd | 利得制御回路 |
| US5949285A (en) * | 1996-06-07 | 1999-09-07 | Nec Corporation | Gain-variable amplifier having small DC output deviation and small distortion |
| US6177839B1 (en) * | 1998-02-20 | 2001-01-23 | Nec Corporation | Variable gain amplifier circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0058448A1 (en) | Transconductance amplifier | |
| JP3390093B2 (ja) | 差動増幅器 | |
| JPS6156642B2 (ja) | ||
| US5469106A (en) | Voltage controlled amplifier which reduces differential gain | |
| US5751192A (en) | Integrated circuit and method for generating a transimpedance function | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| JPS61157015A (ja) | 可変利得増幅器 | |
| GB2295289A (en) | Wideband constant impedance amplifiers | |
| EP0090543A1 (en) | Differential amplifier with improved linear amplification | |
| US4360786A (en) | Variable-gain differential amplifier | |
| JP2619858B2 (ja) | 折線近似型関数発生回路 | |
| US4267521A (en) | Compound transistor circuitry | |
| JPS631768B2 (ja) | ||
| EP3713082B1 (en) | Amplification circuit | |
| JPS61219208A (ja) | 利得可変増幅器 | |
| JP2504075B2 (ja) | トランジスタ増幅器 | |
| JPH0478044B2 (ja) | ||
| JP3367875B2 (ja) | 対数変換回路及びこれを用いたトランスコンダクター | |
| JPH0528825Y2 (ja) | ||
| JPS5912206B2 (ja) | 直結式ｂ級増巾器 | |
| KR830002297B1 (ko) | 가변이득 차동증폭기 회로 | |
| JPS6113650B2 (ja) | ||
| JPS6259485B2 (ja) | ||
| JPH01213008A (ja) | 増幅回路 | |
| JP2600648B2 (ja) | 差動増幅回路 |