JPH02218207A - 利得制御回路 - Google Patents

利得制御回路

Info

Publication number
JPH02218207A
JPH02218207A JP1038303A JP3830389A JPH02218207A JP H02218207 A JPH02218207 A JP H02218207A JP 1038303 A JP1038303 A JP 1038303A JP 3830389 A JP3830389 A JP 3830389A JP H02218207 A JPH02218207 A JP H02218207A
Authority
JP
Japan
Prior art keywords
gain
amplifier
circuit
signal
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1038303A
Other languages
English (en)
Other versions
JP3074387B2 (ja
Inventor
Hiroshi Tamayama
宏 玉山
Takashi Yano
孝 矢野
Naomoto Kubo
直基 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Priority to JP01038303A priority Critical patent/JP3074387B2/ja
Publication of JPH02218207A publication Critical patent/JPH02218207A/ja
Application granted granted Critical
Publication of JP3074387B2 publication Critical patent/JP3074387B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、各種電子機器に多用されている利得制御回路
に関し、特にビデオカメラや電子スチルカメラにおける
ホワイトバランス回路、輝度調整回路等の如く、微小な
映像信号について増幅、利得制御を行う際に用いて好適
な利得制御回路に関する。
[従来の技術] 利得制御回路は、映像機器やオーディオ機器等において
信号レベル制御を行う際に多用されているものであり、
その回路構成については各種提案がなされている。
第9図は、本発明に先立って検討された利得制御回路を
示すものである。トランジスタQ5、Q6、抵抗Re、
定電流回路C3I、C32は人力差動増幅器1を構成す
る。映像信号等の人力信号Vinは、トランジスタQ5
のベースに印加され、その出力はトランジスタQ6のコ
レクク電流IC6の変化分として取り出される。そして
、トランジスタQ6のコレクタには、一対のトランジス
タQl、Q2からなる差動増幅器2が接続されこの差動
増幅器2は前記コレクク電流Ic6によってバイアスさ
れる。また、トランジスタQ7のコレクタにもトランジ
スタQ3.Q4からなる差動増幅器3が接続されている
が、トランジスタC7のベースはバイアス電圧vbに固
定され、そのエミックーGND間には定電流回路C33
が接続されている。従って、トランジスタQ7のコレク
タ電流Ic7は定電流になり、差動増幅器3はIc7に
よってバイアスされることになる。
ところで、差動増幅器2,3のうちトランジスタQ2.
Q3のベースは、バイアス電圧Vaにより一定のバイア
ス電圧になされているが、トランジスタQl、Q4のバ
イアス電圧は制御電圧Vcによって所望の電圧レベルに
可変される。即ち、差動増幅器2,3は、双差動対(ギ
ルバートセル)に接続されたものである。制御電圧Vc
をVcV○に制御したとき、トランジスタQl、Q2の
各コレクタ電流は1/2Ic5になり、トランジスタQ
3、C4の各コレクタ電流は1/2Ic7になる。一般
に、Vc>Voに制御した場合は、トランジスタQl、
Q4のコレクタ電流が増加し、その増加分に反比例して
トランジスタQ2.Q3のコレクタ電流が減少する。
トランジスタQ2.Q4の各コレクタは、共通負荷であ
る負荷抵抗R1に接続されている。従って、この負荷抵
抗R1の一端は、いわば加算回路と見なすことができ、
トランジスタQ2.Q4のコレクタ電流を加算した電流
に対応した電圧降下が出力信号V○として得られる。
前記利得制御回路によれば、制御電圧Vcにより前記の
ようにトランジスタQ1〜Q4の電流比を制御し、利得
Gvを可変することができる。そして、利得Gvは(R
1/Re)  ・kで決定され、最大利得はRI / 
Re、最小利得は無限小になる。
但し、ki′!Q1とC2及びC3とC4に流れる電流
比であり、0≦に≦1の関係にある。
以上に説明したように、前記利得制御回路は制御電圧V
cをレベル調整することにより、出力信号Voのレベル
を容易に制御することができる。
しかし、本発明者の検討によると、更に改善すべき問題
点が明かになった。
[発明が解決しようとする課題] 先ず、前記利得制御回路におけるノイズ発生について説
明する。入力信号Vinに対する利得は、前記のように
抵抗ReとR1との比、更に差動増幅器2,3を構成す
るトランジスタQ1〜Q4の電流分配比によって決定さ
れる。
一方、制御電圧Vcの設定に対応してトランジスタQ1
〜Q4から発生するノイズ電圧は、高利得の差動増幅器
2,3によって増幅され、出力信号Voに表れるので、
S/N比が劣化することになる。前記S/N比の劣化は
、差動増幅器2.3の双方について同様に表れるので、
差動増幅器2について説明する。第10図は、トランジ
スタQl、Q2で発生するノイズ電圧Vnを用いた差動
増幅器1の等価回路を示すものである。
トランジスタQl、Q2の制御端子、即ち各ベースに同
一のバイアス電圧Vaを均等に印加した場合、トランジ
スタQl、Q2はバランス状態になり、各コレクタ電流
は1/2Ieになる。
この状態における入力換算ノイズ電圧Vnは、次式で表
すことができる。なお、入力換算ノイズについては、r
Analysis and Desin of Ana
logIntegrated C1rcuits J 
 (P、R,Gray著、2ndBdition 、p
、p、 635〜681 ) にも記載されている。
但し、kはボルツマン定数、Tは絶対温度、rbはQl
、C2のベース抵抗、gmはIe/2VTそして、Vア
はkT/qである。
前記(1)式における右辺第1項はベース抵抗による熱
ノイズ、第2項はショットノイズである。
差動対に接続されたトランジスタQI  C2の利得G
は、G−(Ie  −RI)/4Vtで決定され、差動
増幅器3を構成するトランジスタQ3゜C4についても
同様に利得Gが決定される。
前記利得可変増幅回路は、この差動増幅器2゜3を備え
ているのであるから、出力信号Voに表れるトランジス
タQ1〜Q4の全出力雑音電圧Vnoは、 =6 但し、■1人人力ダイナミックレンジあり、Ie  −
Reで決定され、最大ゲインGmは、RL /Reで決
定される。また、前記ゲインGmV、はいずれも回路の
設計使用によって設定される。
一方、入力増幅器1を構成するトランジスタQ5、Q6
からもノイズが発生する。
しかし、人力増幅器1の利得RI / Reと、前記差
動増幅器2.3の利得I e R1/ 4 V tとは
、R] / Re < I e R1/ 4 V tの
関係にあるので、出力信号VOに現れる入力増幅器1の
ノイズ成分は無視することができる。
ところで、前記利得制御回路において、入力ダイナミッ
クレンジV1、最大利得Cmは回路仕様により決定され
るものである。回路電流Ieを大きくすると、前記(2
)式の第2項のショットノイズ成分を小さ(できるが、
消費電力が大きくなってしまう。
第1項のベース抵抗vbの熱雑音を小さくするには、ベ
ース抵抗の小さい低雑音トランジスタを使う必要がある
が、素子サイズが大きくなるため、チップ面積も大きく
なり集積度が低下する一因になる。また、寄生容量が大
になるため、周波数特性が悪化する一因になる。
特にビデオカメラのγ補正される以前の撮像信号におい
ては、最大飽和出力の1/3程度のところに白100%
が設定されるため、利得制御回路のダイナミックレンジ
は標準信号の3倍以上に広くしなければならず、(2)
式から明かなようにS/N比を劣化させている。
更に、γ補正回路では、低輝度部のみが3〜4倍程度に
増幅されるので低輝度のS/Nが大幅に劣化されること
になり、γ補正前では特にS/N比の優れた利得制御回
路が必要である。
本発明は、前記実状に鑑みてなされたものであり、その
目的はS/N比を改善した利得制御回路を提供すること
にある。
[課題を解決するための手段] このような目的を達成するために本発明は、双差動対の
増幅手段を有し、かつ制御信号により利得を可変し得る
第2の利得可変増幅器の前段に、制御信号により複数の
利得を切り換えることのできる第1の利得可変増幅器を
設けたものである。
[作用] このような構成を有する本発明にあっては、入力信号に
対する全体の利得は、前記第1及び第2の利得可変増幅
器の利得により設定することができると共に、ノイズを
発生する第2の利得可変増幅器の利得を小となし得るの
で、利得制御回路全体のS/N比を改善することができ
る。
[実施例] 以下、図面を参照して本発明を適用した利得制御回路の
実施例を説明する。先ず、第1図を参照して利得制御回
路11の基本概念を説明する。
利得制御回路11は、本発明でいう第1の利得可変増幅
器に相当する利得切り換えアンプ12、更に第2の利得
可変増幅器に相当する利得制御アンプ13から構成され
ている。
利得切り換えアンプ12は、本発明でいう第1の制御信
号に相当する利得切り換え(言号(以下において切り換
え信号という)Vgによって利得gl、g2に切り換え
られるものである。
そして、利得制御アンプ13は第9図について説明した
ものを援用してよく、この場合は前記制御電圧Vcが本
発明でいう第2の制御信号に相当する。利得制御アンプ
13について、人力ダイナミックレンジをVl、出力ダ
イナミックレンジをVo、利得可変範囲をGlow −
Ghigh (以下においてGj2.Ghという)とし
たとき、最大ノイズ出は、 Vn  =に−VI −G h          (
3)で決定される。但し、kは比例定数である。
ところで、前記利得制御アンプ13の前段に利得切り換
えアンプ12を設け、その利得をgl及びg2に切り換
え、かつ利得制御アンプ13の利得制御をgβ〜ghの
範囲で行うことにすると、全体の利得はgl・gβ=G
1、R2・gh=Gh、R2・gβ≦g1・ghの関係
に設定することにより、全体の利得可変範囲(Gj!−
Gh)をカバーすることができる。
利得制御アンプ13に必要な人力ダイナミックレンジは
V o / glとなるから、この利得制御アンプ13
で発生するノイズは前記(3)式から従って、前記(3
)(4)式より、R2・gl>Vo/Viとなる利得を
設定すれば、ノイズを低減することができる。
ここて、前記利得制御回路11の応用例として、例えば
ビデオカメラにおけるホワイトバランス回路の利得制御
に用いた場合を説明する。 ホワイトバランス回路の利
得制御範囲0.5〜4倍(−6dB〜12dB)、入力
及び出力ダイナミックレンジをそれぞれlVppとすれ
ば、gl=0.5、g 2=、/T、gA=1、g h
 = 2./’Hに設計すとにより、前記利得切り換え
アンプ12の利得をglに制御したとき0.5〜./T
倍、またR2に制御したとき、/′T〜4倍の範囲で利
得制御を行うことができる。
この場合の出力ノイズVnは前記(4)式より、Vno
=K ・ 21丁である。
これに対し、前記のように利得切り換え回路12を設け
ない場合は、前記(3)式に示したよう従って、本発明
を適用することにより、利得制御回路11から発生する
全雑音電圧の2乗平均は1丁倍、平均出力ノイズ電圧は
2”“ (+1.5 dB)改善される。
次に、第2図を参照して前記利得切り換えアンプ12の
第1の具体例を説明する。
本例に示す利得切り換えアンプ12は、入力信号Vin
を利得g1のアンプ21と、利得g2のアンプ22とに
共通に供給し、かつ前記アンプ21.22の出力側に切
り換え回路23を設けたものであり、該切り換え回路2
3の出力端子に、第1図について説明した利得制御アン
プを接続する。
前記構成によれば、切り換え信号Vgによって切り換え
回路23を切り換え操作することにより、21倍された
出力信号Vgl及び22倍された出力信号Vg2を利得
制御アンプに選択的に供給することができる。この結果
、第1図について説明した場合と同様のノイズ低減が行
われる。
ところで、前記利得切り換え回路12の回路構成では、
アンプ21.22は常に通電された状態であり、仮に利
得g1で増幅する場合であっても、アンプ22が利得g
2で増幅を行っている。
前記第1の具体例では、利得がgl、R2の2種である
から、2種のアンプ21.22を設けるだけでよいが、
更に多数の利得に切り換えたい場合は利得数に対応して
多数のアンプを設けることになる。
この場合、必要に応じて1種の利得を得るにも関わらず
、多数のアンプに通電し続けるので、消費電力が大にな
ってしまう。
次に、利得切り換えアンプ12について具体的回路例を
用いて説明する。
第3図に示すトランジスタQ1.Q2、抵抗Reによっ
て構成された増幅器は、前記アンプ21に相当するもの
であり、トランジスタQ3.Q4、抵抗Reeで構成さ
れた増幅器は、前記アンプ22に相当するものである。
トランジスタQl、Q2の各エミッタとGNDとの間に
は、アンプ21のバイアス電流を供給するトランジスタ
Qll、Q12及び抵抗R11R12からなるオン・オ
フ可能な電流源回路31が設けられている。
また、トランジスタQ3.Q4の各エミッタとGNDと
の間には、アンプ22のバイアス電流を供給するトラン
ジスタQ13.Q14及び抵抗R13、R14からなる
オン・オフ切換え可能な電流源32が設けられている。
そして、切り換え回路23は、電流源31.32をオン
及びオフに切り換えるためのバイアス電圧を発生するも
のである。
この切り換え回路23は、定電流回路Csl、基準電圧
Vb2と切り換え信号Vgの電圧レベルとを比較する差
動対に接続されたPNP l−ランジスタQ21.Q2
2、更に前記スイッチ回路31゜32を駆動するための
バイアス電圧を発生するダイオード接続されたトランジ
スタQ23.Q24及び抵抗R21,R22からなる。
前記アンプ21.22は、共通の基準電圧Vblと共通
に供給される人力信号Vinとを比較し、gl倍された
出力信号Vglと22倍された出力信号Vg2とを得る
ものである。
そして、利得g1はR1/Re、利得g2はR1/Re
eにて決定されるが、アンプ21.22が同時に動作す
ることはない。
即ち、切り換え信号Vgと基準電圧Vb2とがVg>V
b2の関係に設定されたとき、切り換え回路23のトラ
ンジスタQ21がオンに動作し、定電流回路Csl、ト
ランジスタQ21.Q23、抵抗R21の電流経路が構
成される。この結果、トランジスタQ23とカレント・
ミラー回路を構成するトランジスタQ13.Q14に所
定の電流が流れ、電流源回路32がオンに動作し、アン
プ22が増幅動作可能になる。
一方、切り換え回路23のトランジスタQ22はオフに
なり、この電流経路は構成されない。
従って、トランジスタQ24からバイアス電圧が発生せ
ず、電流源回路31はオフになる。
この結果、アンプ22は動作するものの、アンプ21は
動作せず、負荷抵抗R1の一端から22倍された出力信
号Vg2が得られる。 これに対し、Vg<Vb2に設
定された場合は、トランジスタQ22がオンに動作し、
トランジスタQ21がオフになる。
従って、トランジスタQ24からバイアス電圧が発生し
、トランジスタQ23からバイアス電圧は発生しない。
この結果、電流源回路31がオンに動作し、アンプ21
が増幅動作を行う一方、電流源回路32、アンプ22は
非動作になり、負荷抵抗R1の一端からgl倍された出
力信号Vglを得ることができる。
以上に説明したように、本実施例における利得切り換え
回路12によれば、アンプ21.22の何れか一方を選
択的に動作させることができる。
以下、第4図〜第7図を参照して本発明の第3実施例を
説明する。即ち、本実施例における利得切り換え回路は
、ディジタル制御電圧によって前記同様の利得切り換え
を行うように構成したものである。
先ず、第4図を参照して基本概念を説明すると、利得切
り換えアンプ12は2bitのディジタ・し制御信号a
Q、alによって、利得を例えば4段階に切り換え得る
ように構成されている。利得切り換えアンプ12の出力
側には利得制御アンプ13が配されている。そして、前
記構成の利得制御回路11を例えばホワイトバランス用
利得制御に応用した場合について説明する。即ち、利得
の可変範囲をGβ−0,5からGh=4とし、入出力ダ
イナミックレンジV1及びVOを夫々I Vppに設定
する。
又、利得可変アンプ13の最小利得をgl−1、最大利
得ghを、 と設定し、利得切換えアンプ12の各利得gl。
g2.g3.g4について、 gl  =GL  =  0.5 g2=gl・gh  =(GL3・Gh) ”’  =
 (0,5) ’/4g3=g2・gh  =(GL”
・Gh2)”’  −(2)”’g4 =g3・gh 
−(OL  −Gh3)”’  =(2)”’と設定す
ると、全利得領域(GA−Gh)にって利得制御を行う
ことができ、全出力雑音電圧Vn。
は、 で決定される。
ここで第9図について説明した検討回路と比較すると、
検討回路では(3)式に示したようにVn=4にである
のに対し、本例に示した利得制御回路11では全出力雑
音電圧Vnoは2574倍、即ち7.5dB、平均ノイ
ズ出力電圧Vnについて25′8倍即ち、3.75 d
 B改善される。
次に、具体的回路構成及び回路動作を説明する。
第5図は利得切り換えアンプ12を構成する一個のアン
プを示すものであり、差動対に接続されたトランジスタ
Q31.Q32、能動負荷のトランジスタQ33.Q3
4、更に出力トランジスタQ35、トランジスタQ36
.Q37等により構成された差動増幅器41、利得を設
定する抵抗Ra、Rbからなる。
なお、Vrはバイアス電圧を示すものであり、所定電圧
レベルの切り換え信号Vgが供給されてスイッチトラン
ジスタQ36、Q37がオンに動作した場合、Q36.
Q37は電流源として作動し、前記差動増幅器にバイア
ス電流が供給され、人力信号Vinはg−(1+Ra/
Rb)で決定される利得で増幅される。
前記アンプを用いて第6図に示すように構成することに
より、第4図について説明したようなディジタル信号a
o、alによる利得制御を行うことができる。即ち、4
個のアンプ41の各利得を抵抗Ra、Rbによってg1
〜g4に設定し、入力信号Vinを共通に供給すると共
に、出力信号VOを共通に得るように構成する。
そして、利得の異なる4個のアンプ41を選択的に駆動
する切り換え信号Vgl〜Vg4を切り換え回路13か
ら供給する。
この結果、4個のアンプ41の何れかが駆動され、その
アンプ41に対応した出力信号Voが後段の利得制御ア
ンプ(図示せず)に供給されている間、他の3個のアン
プ41は非動作になる。
依って、前記のようにノイズ低減を行い得ると共に、消
費電力を低減することもできる。
なお、前記切り換え回路13は、第7図に示すような回
路構成であってよい。即ち、ディジクル信号aOは、バ
イアス電圧Vrlに対しハイレベルまたはローレベルの
何れかに設定される。
また、ディジタル信号a1についても、バイアス電圧V
r2に対シハイレベルかローレベルノ何れかに設定する
先ず、Vrl<ao、Vr 2<a 1に設定された場
合の回路動作を説明する。この場合、トランジスタQ4
1、Q43がオンに動作し、トランジスタQ47から切
り換え信号Vglが発生する。
Vrl<ao、Vr2>alに設定された場合、トラン
ジスタQ41.Q44がオンに動作し、トランジスタQ
48から切り換え信号Vg2が発生する。
Vrl>ao、Vr2<alに設定された場合、トラン
ジスタQ42.Q45がオンに動作し、トランジスタQ
49から切り換え信号Vg3が発生する。
Vrl>ao、vr2>alに設定された場合、トラン
ジスタQ42.Q46がオンに動作し、トランジスタQ
50から切り換え信号Vg4が発生ずる。
このようにして得られた切り換え信号Vgl〜Vg4に
よって、第6図について説明したように各アンプ41の
駆動切り換えが行われる。従って、本実施例に示した回
路構成によれば、低ノイズかつ低消費電力で4種の利得
切り換えを行うことができる。
次に、第8図を参照して本発明の詳細な説明する。第8
図はビデオカメラの一例を示す回路ブロック図であり、
51はCCD等の撮像素子、52はプリアンプ及び色分
離回路を示している。
色分離回路によって分離された色信号G(緑)、R(赤
)、B(青)のうち、色信号GはT補正回路を含むプロ
セスマトリクス回路53に供給されるが、色信号R,B
は前記利得制御回11にそれぞれ供給される。そして、
ホワイトバランス調整を行うために、前記のように利得
制御された色信号R,Bがプロセスマトリクス回路53
に供給されるのであるが、以下に利得制御を行うための
制御信号の発生を説明する。
即ち、ホワイトバランスセンサー61は、赤及び青を検
知した出力信号を色温度検出回路62に供給する。
コントロール回路63は、赤及び青の色温度に対応した
検出信号から色信号Rの利得制御を行うためのディジタ
ル制御信号と、色信号Bの利得制御を行うためのディジ
タル制御信号とを得て、D/A変換器64.65に供給
するものである。
D/A変換器64.65からアナログ制御信号が得られ
、該アナログ制御信号によって利得制御回路11の利得
制御が行われる。ここで、本発明の利得制御回路を用い
る場合、デジタル信号の上位ビットを前記利得切換えア
ンプの制御信号とし、残りのビットをD/A変換して後
段の利得制御アンプ13の制御信号とすれば、D/A変
換器のビット数を少なくすることができる。
そして、プロセスマトリクス回路53は、色信号Gと利
得制御された色信号R,Bとにより信号処理を行い、輝
度信号Yと色差信号R−Y、  BYを発生する。
[発明の効果] 以上に説明したように、本発明によれば、双差動対の増
幅手段を有する利得制御アンプの前段に利得切り換えア
ンプを配置し、入力信号を利得切り換えアンプの所望の
利得で増幅した後、前記利得制御アンプに供給するよう
に構成したものであるから、前記利得制御アンプの利得
は、前記利得切り換えアンプの利得に対応して低減する
ことができる。
依って、この低減によって双差動対の増幅手段から発生
するノイズ成分の増幅も低減され、入力信号に対する利
得制御回路全体の利得を低下させることなく、S/N比
を改善することができる。
【図面の簡単な説明】
第1図は本発明を適用した利得制御回路の基本概念を示
す回路図、 第2図は利得制御回路の第1実施例を示す利得切り換え
アンプの回路図、 第3図は利得制御回路の第2実施例を示す回路図、 第4図は本発明の第3実施例の基本概念を示す回路図、 第5図は利得切り換えアンプの要部の回路図、第6図は
利得切り換えアンプの全体の回路図、第7図は切り換え
回路の一例を示す回路図、第8図は本発明の応用例を示
すビデオカメラの回路図、 第9図は本発明に先立って検討した利得制御回路の回路
図、 第10図はノイズ発生を説明する差動増幅器の回路図を
示すものである。 図中の符号 1:人力増幅器 2.3:差動増幅器 11:利得制御回路 12:利得切り換えアンプ 13:利得制御アンプ 21 22.41アンプ 23:切り換え回路 31 32:スイッチ回路 Vin :入力信号 V○:出力信号 Vg:切り換え信号 01〜Q50:)ランジスタ R1:負荷抵抗。 手 続 ネ山 正 1鴎 平成 1年 3月31日 !lN5−n午庁長¥f 殿 2゜ 発明の名称 利得制御回路 4゜ 代 理 人 5゜ 補正命令の日刊: (自 発) 6゜ 補11−にJ、り増加りる請求項の数:1) 明細書簡
3頁13行目のrVoJをro[ポルトコ」と補正する
。 2〉 同書第3頁16行目のrVoJをEO[ポル1−
]」ど補正する。 同書第6頁16行目のrVno」を「nξ」と補正Jる

Claims (1)

    【特許請求の範囲】
  1. 第1の制御信号により複数の利得を切り換えるように構
    成した第1の利得可変増幅器の後段に、第2の制御信号
    により利得を可変するように構成した第2の利得可変増
    幅器を設けると共に、前記第1の利得可変増幅器により
    設定された利得に対応して前記第2の利得可変増幅器の
    利得を小になし、該第2の利得可変増幅器内から発生す
    るノイズ成分の増幅を小にするように構成した利得制御
    回路。
JP01038303A 1989-02-20 1989-02-20 利得制御回路 Expired - Lifetime JP3074387B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01038303A JP3074387B2 (ja) 1989-02-20 1989-02-20 利得制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01038303A JP3074387B2 (ja) 1989-02-20 1989-02-20 利得制御回路

Publications (2)

Publication Number Publication Date
JPH02218207A true JPH02218207A (ja) 1990-08-30
JP3074387B2 JP3074387B2 (ja) 2000-08-07

Family

ID=12521533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01038303A Expired - Lifetime JP3074387B2 (ja) 1989-02-20 1989-02-20 利得制御回路

Country Status (1)

Country Link
JP (1) JP3074387B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006522570A (ja) * 2003-04-03 2006-09-28 フェアチャイルド・セミコンダクター・コーポレーション 低シャットダウン電流を有する切替自在な増幅回路
JP2012065159A (ja) * 2010-09-16 2012-03-29 Fujitsu Ten Ltd 増幅回路システム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS592415A (ja) * 1982-06-28 1984-01-09 Fujitsu Ltd 増幅器
JPS59147514A (ja) * 1983-02-10 1984-08-23 Rohm Co Ltd 利得可変増幅回路
JPS6053313A (ja) * 1983-09-02 1985-03-27 Oki Electric Ind Co Ltd 可変利得方式
JPS61157015A (ja) * 1984-12-28 1986-07-16 Mitsubishi Electric Corp 可変利得増幅器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS592415A (ja) * 1982-06-28 1984-01-09 Fujitsu Ltd 増幅器
JPS59147514A (ja) * 1983-02-10 1984-08-23 Rohm Co Ltd 利得可変増幅回路
JPS6053313A (ja) * 1983-09-02 1985-03-27 Oki Electric Ind Co Ltd 可変利得方式
JPS61157015A (ja) * 1984-12-28 1986-07-16 Mitsubishi Electric Corp 可変利得増幅器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006522570A (ja) * 2003-04-03 2006-09-28 フェアチャイルド・セミコンダクター・コーポレーション 低シャットダウン電流を有する切替自在な増幅回路
JP2012065159A (ja) * 2010-09-16 2012-03-29 Fujitsu Ten Ltd 増幅回路システム

Also Published As

Publication number Publication date
JP3074387B2 (ja) 2000-08-07

Similar Documents

Publication Publication Date Title
US6545534B1 (en) Low voltage variable gain amplifier with constant input impedance and adjustable one-pole filtering characteristic
JP2971552B2 (ja) ディスプレイ装置
US4426625A (en) Circuit for linearly gain controlling a differential amplifier
JPH02218207A (ja) 利得制御回路
JPS5945775A (ja) ガンマ補正回路
JPH08172549A (ja) γ補正回路
JP2740211B2 (ja) 映像信号補正回路
US4675726A (en) Drive adjustment control for video output stage
JP2722351B2 (ja) 撮像信号処理装置
CA1142608A (en) Symmetrically gain controlled differential amplifier
JP2946885B2 (ja) 利得制御回路
JP4388606B2 (ja) 利得制御付デジタル処理回路
KR100209901B1 (ko) 가변감마보정회로
KR940003513Y1 (ko) 모니터의 화이트 밸런스 보상회로
JP2003046341A (ja) Ifアンプ回路およびrssi回路系
JP2545999B2 (ja) γ補正回路
JPH089198A (ja) ガンマ補正回路
JPH06118895A (ja) 表示装置の映像信号処理回路及びそれを用いた液晶表示装置
JPS60212068A (ja) フイ−ドバツククランプ回路
JP3285153B2 (ja) 直流レベルシフト回路
JPS6113403B2 (ja)
KR900002303Y1 (ko) 디스플레이 장치의 입력 레벨 조정회로
JP2001045326A (ja) 抑圧回路
JPS6311839B2 (ja)
KR900003545Y1 (ko) 자동 휘도 제어회로

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080609

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080609

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090609

Year of fee payment: 9

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090609

Year of fee payment: 9