JPS6311839B2 - - Google Patents
Info
- Publication number
- JPS6311839B2 JPS6311839B2 JP54047487A JP4748779A JPS6311839B2 JP S6311839 B2 JPS6311839 B2 JP S6311839B2 JP 54047487 A JP54047487 A JP 54047487A JP 4748779 A JP4748779 A JP 4748779A JP S6311839 B2 JPS6311839 B2 JP S6311839B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transistor
- controlled
- circuit
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 claims 8
- 238000003199 nucleic acid amplification method Methods 0.000 claims 8
- 230000000630 rising effect Effects 0.000 claims 1
- 230000005669 field effect Effects 0.000 description 10
- 101100096627 Caenorhabditis elegans srg-4 gene Proteins 0.000 description 8
- 238000001514 detection method Methods 0.000 description 6
- 101100366612 Caenorhabditis elegans srg-13 gene Proteins 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
- H03G3/301—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being continuously variable
- H03G3/3015—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being continuously variable using diodes or transistors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】
本発明は例えばカラーテレビジヨン受像機の色
信号系に使用して好適な利得調整回路に関し、特
に周囲温度の変化に拘わらず出力信号レベルを一
定に保つことができる様にしたものである。
信号系に使用して好適な利得調整回路に関し、特
に周囲温度の変化に拘わらず出力信号レベルを一
定に保つことができる様にしたものである。
従来カラーテレビジヨン受像機の色信号系に於
ける色飽和度を調整するのに搬送色信号や復調さ
れた色差信号を利得制御可能な利得制御増幅回路
に供給し、この利得制御増幅回路の利得をボリユ
ームで調整して得た直流電圧により制御して行つ
ていた。しかしながら一般に従来の利得制御増幅
回路は温度特性を有しているため周囲の温度変化
に対して一旦調整した利得が変動し、所望の色飽
和度が動く不都合があつた。又この場合利得制御
増幅回路の出力信号レベルを検出してこの検出誤
差信号によりこの利得制御増幅回路の利得を制御
することも考えられるが、この場合信号伝送系に
出力信号レベル検出回路を接続することになり、
このため出力信号波形が歪んだりする不都合があ
ると共にこの出力信号レベル検出回路の構成が比
較的複雑となる欠点があつた。
ける色飽和度を調整するのに搬送色信号や復調さ
れた色差信号を利得制御可能な利得制御増幅回路
に供給し、この利得制御増幅回路の利得をボリユ
ームで調整して得た直流電圧により制御して行つ
ていた。しかしながら一般に従来の利得制御増幅
回路は温度特性を有しているため周囲の温度変化
に対して一旦調整した利得が変動し、所望の色飽
和度が動く不都合があつた。又この場合利得制御
増幅回路の出力信号レベルを検出してこの検出誤
差信号によりこの利得制御増幅回路の利得を制御
することも考えられるが、この場合信号伝送系に
出力信号レベル検出回路を接続することになり、
このため出力信号波形が歪んだりする不都合があ
ると共にこの出力信号レベル検出回路の構成が比
較的複雑となる欠点があつた。
本発明は斯る点に鑑み上述欠点を除去した利得
調整回路を提案せんとするものである。
調整回路を提案せんとするものである。
以下図面を参照し乍ら本発明利得調整回路をカ
ラーテレビジヨン受像機の復調された色差信号
（Ｒ−Ｙ）及び（Ｂ−Ｙ）（ここでＲは赤信号、Ｂ
は青信号、Ｙは輝度信号である。）のレベルを調
整し、所望の色飽和度を得る回路に使用した例に
つき説明しよう。
ラーテレビジヨン受像機の復調された色差信号
（Ｒ−Ｙ）及び（Ｂ−Ｙ）（ここでＲは赤信号、Ｂ
は青信号、Ｙは輝度信号である。）のレベルを調
整し、所望の色飽和度を得る回路に使用した例に
つき説明しよう。
第１図に於いて、１は（Ｒ−Ｙ）信号が供給さ
れる（Ｒ−Ｙ）信号入力端子を示し、この入力端
子１に供給される（Ｒ−Ｙ）信号をコンデンサ２
を介して利得制御増幅回路を構成するnpn形トラ
ンジスタ３のベースに供給する。このトランジス
タ３のエミツタを抵抗ゲート形電界効果トランジ
スタ（以下SRGと略称する）４のドレインに接
続し、このSRG４のソースを接地する。又この
トランジスタ３のエミツタを（Ｒ−Ｙ）信号の直
流レベル調整用の定電流回路５を介して負の電圧
が供給される電源端子７′に接続する。又トラン
ジスタ３のコレクタを負荷抵抗器６を介して正の
直流電圧が供給される電源端子７に接続すると共
にこのトランジスタ３のコレクタを増幅回路８を
介して（Ｒ−Ｙ）信号出力端子９を導出する。こ
の場合SRG４はゲートに供給される電圧EGによ
りドレイン−ソース間のインピーダンス値R1が
変化するもので、R1∝１／EGの関係があり、このト ランジスタ３の利得Ｇは負荷抵抗器６の抵抗値を
RLとしたとき Ｇ＝コレクタ抵抗／エミツタ抵抗＝RL／R1＝RL／Ｋ／EG
＝RL・EG／Ｋ （Ｋは定数） となり、電圧EGにより利得を制御できる。この
SRG４はゲート電圧EGに対するR1の変化の直線
性は良いが、この定数Ｋが温度依存性を持つてい
る。又１０は（Ｂ−Ｙ）信号が供給される（Ｂ−
Ｙ）信号入力端子を示しこの入力端子１０に供給
される（Ｂ−Ｙ）信号をコンデンサ１１を介して
利得制御増幅回路を構成するnpn形トランジスタ
１２のベースに供給する。このトランジスタ１２
のエミツタをSRG１３のドレインに接続し、こ
のSRG１３のソースを接地する。又このトラン
ジスタ１２のエミツタを（Ｂ−Ｙ）信号の直流レ
ベル調整用の定電流回路１４を介して負の電圧が
供給される電源端子１６′に接続する。又トラン
ジスタ１２のコレクタを負荷抵抗器１５を介して
正の直流電圧が供給される電源端子１６に接続す
ると共にこのトランジスタ１２のコレクタを増幅
回路１７を介して（Ｂ−Ｙ）信号出力端子１８に
接続する。この場合トランジスタ１２はトランジ
スタ３と同様にSRG１３のゲートに供給される
電圧EGにより利得が制御される。又１９は基準
パルス信号入力端子を示す。この基準パルス信号
入力端子１９に供給される基準パルス信号Saは
例えば第２図Ｂに示す如く映像信号（第２図Ａ）
の水平ブランキング期間内に対応すると共に一定
レベルV0としたものである。この入力端子１９
に供給される基準パルス信号Saをコンデンサ２
０を介して利得制御増幅回路を構成するnpn形ト
ランジスタ２１のベースに供給する。このトラン
ジスタ２１のエミツタをSRG２２のドレインに
接続し、このSRG２２のソースを接地する。又
このトランジスタ２１のエミツタを定電流回路５
及び１４と同様に構成された定電流回路２３を介
して負の電圧が供給される電源端子２５′に接続
する。この場合トランジスタ２１はトランジスタ
３及び１２の温度特性と実質的に同一の温度特性
を有するものを使用すると共にこれらトランジス
タ３，１２及び２１を温度変化の等しい位置例え
ば同一基板上で且つ接近した位置に配する。又
SRG４，１３及び２２の夫々の温度特性が同一
のもの例えば同一ICに形成されたものを使用す
ると共にこれらSRG４，１３及び２２を温度変
化の等しい位置に配する。又トランジスタ２１の
コレクタを負荷抵抗器２４を介して正の直流電圧
が供給される電源端子２５に接続すると共にこの
トランジスタ２１のコレクタをnpn形トランジス
タ２６のベースに接続する。この場合トランジス
タ２１はトランジスタ３と同様にSRG２２のゲ
ートに供給される電圧EGにより利得が制御され
る。このトランジスタ２６のコレクタを電源端子
２５に接続すると共にこのトランジスタ２６のエ
ミツタを抵抗器２７を介して接地し、このトラン
ジスタ２６のエミツタをクランプ回路２８を構成
するコンデンサ２８ａを介してnpn形トランジス
タ２９のベースに接続する。このコンデンサ２８
ａ及びトランジスタ２９のベースの接続点を抵抗
器３０を介してクランプ回路２８を構成する電界
効果トランジスタ３１のドレインに接続し、この
電界効果トランジスタ３１のソースを接地し、こ
のトランジスタ３１のゲートよりゲート信号入力
端子３２を導出する。この場合ゲート信号入力端
子３２に供給するゲート信号としては第２図Ｃに
示す如く第２図B′に示す如きトランジスタ２１
のコレクタに現われる基準パルス信号Sa′がハイ
レベルの時にこの電界効果トランジスタ３１が導
通する信号とし、この基準パルス信号Sa′のハイ
レベル部を零電位にクランプする如くする。又こ
のトランジスタ２９のコレクタを電源端子２５に
接続すると共にこのトランジスタ２９のエミツタ
を抵抗器３３を介して接地し、このトランジスタ
２９のエミツタをゲート回路を構成する電界効果
トランジスタ３４のドレインに接続する。この電
界効果トランジスタ３４のソースを抵抗器３５を
介して演算増幅回路３６の負入力端子に接続し、
この電界効果トランジスタ３４のゲートより抵抗
器３７を介してゲート信号入力端子３８を導出す
る。この場合ゲート信号入力端子３８に供給する
ゲート信号として第２図Ｅに示す如く基準パルス
信号Sa′のローレベル期間この電界効果トランジ
スタ３４が連通する如き信号とする。又電源端子
２５と大地との間に色飽和度調整用の可変抵抗器
３９を設け、この可変抵抗器３９の可動子３９ａ
を演算増幅回路３６の正入力端子に接続し、この
可動子３９ａを抵抗器４０及びコンデンサ４１の
並列回路を介して接地する。この場合可変抵抗器
３９の可動子３９ａに基準電圧V1を得るように
したものである。正入力端子に供給される基準電
圧V1と負入力端子に供給される信号のピークホ
ールド電圧V2とにより、この演算増幅回路３６
の出力側に得られる比較誤差信号をSRG２２の
ゲートに供給すると共にこの演算増幅回路３６の
出力側に得られる比較誤差信号をゲート電圧EG
としてSRG４及び１３の夫々のゲートに供給す
る如くする。
れる（Ｒ−Ｙ）信号入力端子を示し、この入力端
子１に供給される（Ｒ−Ｙ）信号をコンデンサ２
を介して利得制御増幅回路を構成するnpn形トラ
ンジスタ３のベースに供給する。このトランジス
タ３のエミツタを抵抗ゲート形電界効果トランジ
スタ（以下SRGと略称する）４のドレインに接
続し、このSRG４のソースを接地する。又この
トランジスタ３のエミツタを（Ｒ−Ｙ）信号の直
流レベル調整用の定電流回路５を介して負の電圧
が供給される電源端子７′に接続する。又トラン
ジスタ３のコレクタを負荷抵抗器６を介して正の
直流電圧が供給される電源端子７に接続すると共
にこのトランジスタ３のコレクタを増幅回路８を
介して（Ｒ−Ｙ）信号出力端子９を導出する。こ
の場合SRG４はゲートに供給される電圧EGによ
りドレイン−ソース間のインピーダンス値R1が
変化するもので、R1∝１／EGの関係があり、このト ランジスタ３の利得Ｇは負荷抵抗器６の抵抗値を
RLとしたとき Ｇ＝コレクタ抵抗／エミツタ抵抗＝RL／R1＝RL／Ｋ／EG
＝RL・EG／Ｋ （Ｋは定数） となり、電圧EGにより利得を制御できる。この
SRG４はゲート電圧EGに対するR1の変化の直線
性は良いが、この定数Ｋが温度依存性を持つてい
る。又１０は（Ｂ−Ｙ）信号が供給される（Ｂ−
Ｙ）信号入力端子を示しこの入力端子１０に供給
される（Ｂ−Ｙ）信号をコンデンサ１１を介して
利得制御増幅回路を構成するnpn形トランジスタ
１２のベースに供給する。このトランジスタ１２
のエミツタをSRG１３のドレインに接続し、こ
のSRG１３のソースを接地する。又このトラン
ジスタ１２のエミツタを（Ｂ−Ｙ）信号の直流レ
ベル調整用の定電流回路１４を介して負の電圧が
供給される電源端子１６′に接続する。又トラン
ジスタ１２のコレクタを負荷抵抗器１５を介して
正の直流電圧が供給される電源端子１６に接続す
ると共にこのトランジスタ１２のコレクタを増幅
回路１７を介して（Ｂ−Ｙ）信号出力端子１８に
接続する。この場合トランジスタ１２はトランジ
スタ３と同様にSRG１３のゲートに供給される
電圧EGにより利得が制御される。又１９は基準
パルス信号入力端子を示す。この基準パルス信号
入力端子１９に供給される基準パルス信号Saは
例えば第２図Ｂに示す如く映像信号（第２図Ａ）
の水平ブランキング期間内に対応すると共に一定
レベルV0としたものである。この入力端子１９
に供給される基準パルス信号Saをコンデンサ２
０を介して利得制御増幅回路を構成するnpn形ト
ランジスタ２１のベースに供給する。このトラン
ジスタ２１のエミツタをSRG２２のドレインに
接続し、このSRG２２のソースを接地する。又
このトランジスタ２１のエミツタを定電流回路５
及び１４と同様に構成された定電流回路２３を介
して負の電圧が供給される電源端子２５′に接続
する。この場合トランジスタ２１はトランジスタ
３及び１２の温度特性と実質的に同一の温度特性
を有するものを使用すると共にこれらトランジス
タ３，１２及び２１を温度変化の等しい位置例え
ば同一基板上で且つ接近した位置に配する。又
SRG４，１３及び２２の夫々の温度特性が同一
のもの例えば同一ICに形成されたものを使用す
ると共にこれらSRG４，１３及び２２を温度変
化の等しい位置に配する。又トランジスタ２１の
コレクタを負荷抵抗器２４を介して正の直流電圧
が供給される電源端子２５に接続すると共にこの
トランジスタ２１のコレクタをnpn形トランジス
タ２６のベースに接続する。この場合トランジス
タ２１はトランジスタ３と同様にSRG２２のゲ
ートに供給される電圧EGにより利得が制御され
る。このトランジスタ２６のコレクタを電源端子
２５に接続すると共にこのトランジスタ２６のエ
ミツタを抵抗器２７を介して接地し、このトラン
ジスタ２６のエミツタをクランプ回路２８を構成
するコンデンサ２８ａを介してnpn形トランジス
タ２９のベースに接続する。このコンデンサ２８
ａ及びトランジスタ２９のベースの接続点を抵抗
器３０を介してクランプ回路２８を構成する電界
効果トランジスタ３１のドレインに接続し、この
電界効果トランジスタ３１のソースを接地し、こ
のトランジスタ３１のゲートよりゲート信号入力
端子３２を導出する。この場合ゲート信号入力端
子３２に供給するゲート信号としては第２図Ｃに
示す如く第２図B′に示す如きトランジスタ２１
のコレクタに現われる基準パルス信号Sa′がハイ
レベルの時にこの電界効果トランジスタ３１が導
通する信号とし、この基準パルス信号Sa′のハイ
レベル部を零電位にクランプする如くする。又こ
のトランジスタ２９のコレクタを電源端子２５に
接続すると共にこのトランジスタ２９のエミツタ
を抵抗器３３を介して接地し、このトランジスタ
２９のエミツタをゲート回路を構成する電界効果
トランジスタ３４のドレインに接続する。この電
界効果トランジスタ３４のソースを抵抗器３５を
介して演算増幅回路３６の負入力端子に接続し、
この電界効果トランジスタ３４のゲートより抵抗
器３７を介してゲート信号入力端子３８を導出す
る。この場合ゲート信号入力端子３８に供給する
ゲート信号として第２図Ｅに示す如く基準パルス
信号Sa′のローレベル期間この電界効果トランジ
スタ３４が連通する如き信号とする。又電源端子
２５と大地との間に色飽和度調整用の可変抵抗器
３９を設け、この可変抵抗器３９の可動子３９ａ
を演算増幅回路３６の正入力端子に接続し、この
可動子３９ａを抵抗器４０及びコンデンサ４１の
並列回路を介して接地する。この場合可変抵抗器
３９の可動子３９ａに基準電圧V1を得るように
したものである。正入力端子に供給される基準電
圧V1と負入力端子に供給される信号のピークホ
ールド電圧V2とにより、この演算増幅回路３６
の出力側に得られる比較誤差信号をSRG２２の
ゲートに供給すると共にこの演算増幅回路３６の
出力側に得られる比較誤差信号をゲート電圧EG
としてSRG４及び１３の夫々のゲートに供給す
る如くする。
斯る第１図に於いては基準パルス信号入力端子
１９に第２図Ｂに示す如き基準パルス信号Saを
供給しているのでクランプ回路２８の出力側即ち
トランジスタ２９のエミツタには第２図Ｄに示す
如く基準パルス信号Saの位相が反転され、この
基準パルス信号Sa′のハイレベル期間が零電位に
クランプされ、その他の期間が増幅された電圧
V3のパルス信号が得られ、この電圧V3の期間が
ゲート回路を構成する電界効果トランジスタ３４
を通して演算増幅回路３６の負入力端子に供給さ
れ、この第２図Ｄに示す如きパルス信号がピーク
ホールドされた直流信号の電圧V2と可変抵抗器
３９の可動子３９ａよりの基準電圧V1とが比較
され、この比較誤差信号EGによりSRG２２の抵
抗値R1を制御しているので、トランジスタ２１
及びSRG２２の温度変化による特性の変化があ
つてもトランジスタ２１のコレクタに一定レベル
のパルス信号を得ることができる。この場合この
パルス信号のレベルを変えたい時には可変抵抗器
３９の可動子３９ａを調整すればよい。
１９に第２図Ｂに示す如き基準パルス信号Saを
供給しているのでクランプ回路２８の出力側即ち
トランジスタ２９のエミツタには第２図Ｄに示す
如く基準パルス信号Saの位相が反転され、この
基準パルス信号Sa′のハイレベル期間が零電位に
クランプされ、その他の期間が増幅された電圧
V3のパルス信号が得られ、この電圧V3の期間が
ゲート回路を構成する電界効果トランジスタ３４
を通して演算増幅回路３６の負入力端子に供給さ
れ、この第２図Ｄに示す如きパルス信号がピーク
ホールドされた直流信号の電圧V2と可変抵抗器
３９の可動子３９ａよりの基準電圧V1とが比較
され、この比較誤差信号EGによりSRG２２の抵
抗値R1を制御しているので、トランジスタ２１
及びSRG２２の温度変化による特性の変化があ
つてもトランジスタ２１のコレクタに一定レベル
のパルス信号を得ることができる。この場合この
パルス信号のレベルを変えたい時には可変抵抗器
３９の可動子３９ａを調整すればよい。
本発明に於いてはこの演算増幅回路３６の出力
側の比較誤差信号EGによりSRG４及び１３の抵
抗値R1を制御し、しかもトランジスタ３，１２
の温度特性をトランジスタ２１の温度特性と等し
くしていると共に温度変化が同じになるように構
成し、更にSRG４，１３の温度特性をSRG２２
の温度特性と等しくすると共に温度変化が同じに
なるように構成しているので出力端子９及び１８
に得られる（Ｒ−Ｙ）信号及び（Ｂ−Ｙ）信号の
レベルを温度変化に関係なく一定にすることがで
き常に所望の色飽和度を得ることができる利益が
ある。又本発明に於いては（Ｒ−Ｙ）信号系及び
（Ｂ−Ｙ）信号系の夫々に出力信号検出回路を設
けていないので、これにより信号歪を生ずること
がない。又本発明に於いては基準パルス信号を使
用しているのでこの基準パルス信号を検出し易い
波形とすることができ、出力レベル検出回路を簡
単とすることができると共により正確なレベル検
出ができる様にすることができる利益がある。又
本発明はトランジスタ３，１２，２４、SRG４，
１３及び２２等夫々対応する素子の特性及び周囲
温度条件を実質的に同一にする様にするのでIC
化する場合に、それらの条件がそろうので有利で
ある。
側の比較誤差信号EGによりSRG４及び１３の抵
抗値R1を制御し、しかもトランジスタ３，１２
の温度特性をトランジスタ２１の温度特性と等し
くしていると共に温度変化が同じになるように構
成し、更にSRG４，１３の温度特性をSRG２２
の温度特性と等しくすると共に温度変化が同じに
なるように構成しているので出力端子９及び１８
に得られる（Ｒ−Ｙ）信号及び（Ｂ−Ｙ）信号の
レベルを温度変化に関係なく一定にすることがで
き常に所望の色飽和度を得ることができる利益が
ある。又本発明に於いては（Ｒ−Ｙ）信号系及び
（Ｂ−Ｙ）信号系の夫々に出力信号検出回路を設
けていないので、これにより信号歪を生ずること
がない。又本発明に於いては基準パルス信号を使
用しているのでこの基準パルス信号を検出し易い
波形とすることができ、出力レベル検出回路を簡
単とすることができると共により正確なレベル検
出ができる様にすることができる利益がある。又
本発明はトランジスタ３，１２，２４、SRG４，
１３及び２２等夫々対応する素子の特性及び周囲
温度条件を実質的に同一にする様にするのでIC
化する場合に、それらの条件がそろうので有利で
ある。
又上述実施例に於いては基準パルス信号として
映像信号の水平ブランキング期間に対応する如く
したのでこの基準パルス信号がプリント基板のア
ースを通つて映像信号系に混入したとしてもこれ
が映像画面に全く影響を及ぼさない利益がある。
又上述実施例に於いては出力信号レベル即ち色飽
和度即ち（Ｒ−Ｙ）信号及び（Ｂ−Ｙ）信号のレ
ベルを調整するのに可変抵抗器３９の可動子３９
ａを調整することにより任意に行うことができ
る。
映像信号の水平ブランキング期間に対応する如く
したのでこの基準パルス信号がプリント基板のア
ースを通つて映像信号系に混入したとしてもこれ
が映像画面に全く影響を及ぼさない利益がある。
又上述実施例に於いては出力信号レベル即ち色飽
和度即ち（Ｒ−Ｙ）信号及び（Ｂ−Ｙ）信号のレ
ベルを調整するのに可変抵抗器３９の可動子３９
ａを調整することにより任意に行うことができ
る。
又上述実施例に於ける利得制御増幅回路の代り
に第３図に示す如き回路が使用できる。この第３
図に於いて対応する部分に同一符号を付しその詳
細説明を省略する。この第３図に於いてはトラン
ジスタ３のエミツタを抵抗器４２を介して接地
し、トランジスタ３のコレクタを差動増幅回路を
構成する２個のnpn形トランジスタ４３ａ及び４
３ｂの夫々のエミツタの接続点に接続し、トラン
ジスタ４３ｂのコレクタを負荷抵抗器６を介して
電源端子７に接続すると共にこのトランジスタ４
３ｂのコレクタより出力端子９を導出し、トラン
ジスタ４３ａのコレクタを電源端子７に接続しト
ランジスタ４３ａ及び４３ｂの夫々のベース間に
演算増幅回路３６の出力側の比較誤差信号EGを
供給するようにしたもので、斯る第３図に示す如
き利得制御増幅回路を第１図のＲ−Ｙ信号系、Ｂ
−Ｙ信号系及び制御系の夫々の利得制御増幅回路
として使用し夫々のトランジスタ３，４３ａ，４
３ｂに対応するトランジスタを夫々温度特性が等
しいものを使用すると共に夫々を温度変化の等し
く得られる位置に配置するようにすれば第１図同
様の作用効果が得られることは容易に理解できよ
う。
に第３図に示す如き回路が使用できる。この第３
図に於いて対応する部分に同一符号を付しその詳
細説明を省略する。この第３図に於いてはトラン
ジスタ３のエミツタを抵抗器４２を介して接地
し、トランジスタ３のコレクタを差動増幅回路を
構成する２個のnpn形トランジスタ４３ａ及び４
３ｂの夫々のエミツタの接続点に接続し、トラン
ジスタ４３ｂのコレクタを負荷抵抗器６を介して
電源端子７に接続すると共にこのトランジスタ４
３ｂのコレクタより出力端子９を導出し、トラン
ジスタ４３ａのコレクタを電源端子７に接続しト
ランジスタ４３ａ及び４３ｂの夫々のベース間に
演算増幅回路３６の出力側の比較誤差信号EGを
供給するようにしたもので、斯る第３図に示す如
き利得制御増幅回路を第１図のＲ−Ｙ信号系、Ｂ
−Ｙ信号系及び制御系の夫々の利得制御増幅回路
として使用し夫々のトランジスタ３，４３ａ，４
３ｂに対応するトランジスタを夫々温度特性が等
しいものを使用すると共に夫々を温度変化の等し
く得られる位置に配置するようにすれば第１図同
様の作用効果が得られることは容易に理解できよ
う。
尚、利得制御増幅回路としては上述実施例に限
らずその他のものが使用できることは勿論であ
る。又本発明は上述実施例に限らず本発明の要旨
を逸脱することなくその他種々の構成が取り得る
ことは勿論である。
らずその他のものが使用できることは勿論であ
る。又本発明は上述実施例に限らず本発明の要旨
を逸脱することなくその他種々の構成が取り得る
ことは勿論である。
第１図は本発明利得調整回路の一実施例を示す
構成図、第２図は本発明の説明に供する線図、第
３図は利得制御増幅回路の他の例を示す接続図で
ある。 １及び１０は夫々（Ｒ−Ｙ）信号及び（Ｂ−
Ｙ）信号入力端子、３，１２及び２１は夫々トラ
ンジスタ、４，１３及び２２は夫々SRG、６，
１５及び２４は夫々負荷抵抗器、９及び１８は
夫々出力端子、３１及び３４は夫々電界効果トラ
ンジスタ、３６は演算増幅回路、３９は可変抵抗
器である。
構成図、第２図は本発明の説明に供する線図、第
３図は利得制御増幅回路の他の例を示す接続図で
ある。 １及び１０は夫々（Ｒ−Ｙ）信号及び（Ｂ−
Ｙ）信号入力端子、３，１２及び２１は夫々トラ
ンジスタ、４，１３及び２２は夫々SRG、６，
１５及び２４は夫々負荷抵抗器、９及び１８は
夫々出力端子、３１及び３４は夫々電界効果トラ
ンジスタ、３６は演算増幅回路、３９は可変抵抗
器である。
Claims (1)
- １ 一方の被制御電極と一方の基準電位間に負荷
が接続され、他方の被制御電極と他方の基準電位
間に定電流源が接続された第１増幅トランジスタ
の該他方の被制御電極と接地間に接続された第１
の可変インピーダンス素子に与えられる制御信号
によつて利得制御可能な第１の増幅回路の上記第
１増幅トランジスタの制御電極に色差信号が供給
され、一方の被制御電極と一方の基準電位間に負
荷が接続され、他方の被制御電極と他方の基準電
位間に定電流源が接続された第２増幅トランジス
タの該他方の被制御電極と接地間に接続された第
２の可変インピーダンス素子に与えられる制御信
号によつて利得制御可能な、上記第１の増幅回路
と温度特性が実質的に同一の第２の増幅回路の上
記第２増幅トランジスタの制御電極に、立上り、
立下り時点が上記色差信号の水平ブランキング期
間内に在る基準パルス信号が供給され、該第２の
増幅回路の出力パルス信号がクランプ後ピークホ
ールドされた直流電圧と、利得調整手段によつて
そのレベルが制御される基準電圧との比較誤差信
号が上記第１の増幅回路に供給されることによ
り、上記利得調整手段によつて行つた上記第１の
増幅回路出力端子に得られる色差信号出力設定レ
ベルの温度による変化を防止したことを特徴とす
る利得調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4748779A JPS55138909A (en) | 1979-04-18 | 1979-04-18 | Gain adjusting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4748779A JPS55138909A (en) | 1979-04-18 | 1979-04-18 | Gain adjusting circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55138909A JPS55138909A (en) | 1980-10-30 |
| JPS6311839B2 true JPS6311839B2 (ja) | 1988-03-16 |
Family
ID=12776470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4748779A Granted JPS55138909A (en) | 1979-04-18 | 1979-04-18 | Gain adjusting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55138909A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3315616A1 (de) * | 1983-04-29 | 1984-10-31 | Agfa-Gevaert Ag, 5090 Leverkusen | Verfahren zur einstellung der farbsaettigung von farbsignalen |
| JPS6139711A (ja) * | 1984-07-31 | 1986-02-25 | Nec Home Electronics Ltd | コンピユ−タ制御システム |
| JPH0411380Y2 (ja) * | 1986-12-19 | 1992-03-23 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51111036A (en) * | 1975-03-26 | 1976-10-01 | Sony Corp | Transistor circuit |
-
1979
- 1979-04-18 JP JP4748779A patent/JPS55138909A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51111036A (en) * | 1975-03-26 | 1976-10-01 | Sony Corp | Transistor circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55138909A (en) | 1980-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1078504A (en) | Video amplifier including an a-c coupled voltage follower output stage | |
| JPS6311839B2 (ja) | ||
| US4536800A (en) | Additive pulse sampling circuit | |
| US3970948A (en) | Controller gain signal amplifier | |
| JP2740211B2 (ja) | 映像信号補正回路 | |
| US4308555A (en) | Television picture display device | |
| JPS6358434B2 (ja) | ||
| US6313884B1 (en) | Gamma correction | |
| CA1142608A (en) | Symmetrically gain controlled differential amplifier | |
| JP3322890B2 (ja) | ガンマオフセット調整回路 | |
| US4482921A (en) | Level shifter for an automatic kinescope bias sampling system | |
| KR900002303Y1 (ko) | 디스플레이 장치의 입력 레벨 조정회로 | |
| US4962417A (en) | Chroma overload detector using a differential amplifier | |
| JPS6342595Y2 (ja) | ||
| KR910005231Y1 (ko) | Tv영상 신호의 입출력 레벨 등화 회로 | |
| JPS6314531Y2 (ja) | ||
| JP2756892B2 (ja) | 色差信号マトリクス回路 | |
| JPS6113403B2 (ja) | ||
| KR910005806Y1 (ko) | 텔레비젼의 고주파 특성 개선회로 | |
| KR790001792B1 (ko) | 제어가능 이득신호 증폭기 | |
| JPS62173811A (ja) | 利得制御回路 | |
| JPH083108Y2 (ja) | カラーテレビジョン受像機の調整回路 | |
| JPS61196689A (ja) | 色飽和度調整回路 | |
| JP2571406Y2 (ja) | 利得調整装置 | |
| JPH0510457Y2 (ja) |