JP3322890B2 - ガンマオフセット調整回路 - Google Patents
ガンマオフセット調整回路Info
- Publication number
- JP3322890B2 JP3322890B2 JP21973891A JP21973891A JP3322890B2 JP 3322890 B2 JP3322890 B2 JP 3322890B2 JP 21973891 A JP21973891 A JP 21973891A JP 21973891 A JP21973891 A JP 21973891A JP 3322890 B2 JP3322890 B2 JP 3322890B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- input
- level
- gamma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Picture Signal Circuits (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、例えば液晶ＴＶの映
像信号処理回路において、ガンマ補正回路のガンマ補正
カーブに対して、映像信号の入力基準ＤＣレベルを正確
に設定するガンマオフセット調整回路に関する。
像信号処理回路において、ガンマ補正回路のガンマ補正
カーブに対して、映像信号の入力基準ＤＣレベルを正確
に設定するガンマオフセット調整回路に関する。
【０００２】
【従来の技術】図７は従来のガンマ補正回路を示すもの
である。この回路は、電流出力アンプ１の非反転入力＋
に入力端子２を接続し、反転入力−に入力基準電源３を
接続し、出力に出力端子４を接続するとともに、非線形
インピーダンス５の一端を接続し、非線形インピーダン
ス５の他端は基準電源６に接続している。
である。この回路は、電流出力アンプ１の非反転入力＋
に入力端子２を接続し、反転入力−に入力基準電源３を
接続し、出力に出力端子４を接続するとともに、非線形
インピーダンス５の一端を接続し、非線形インピーダン
ス５の他端は基準電源６に接続している。
【０００３】図８は図７の非線形インピーダンス５の具
体的な構成を示したものである。電流出力アンプ１の出
力４側にはトランジスタＱ9 、Ｑ10の各ベース、コレク
タそれに抵抗Ｒ5 の一端を接続する。トランジスタＱ9
のエミッタは抵抗Ｒ６を介して基準電源１１の正極に、
トランジスタＱ10のエミッタは、抵抗Ｒ7 を介して基準
電源１１の負極と基準電源１２の正極にそれぞれ接続す
る。抵抗Ｒ5 の他端は基準電源１２の負極と基準電極６
に接続する。
体的な構成を示したものである。電流出力アンプ１の出
力４側にはトランジスタＱ9 、Ｑ10の各ベース、コレク
タそれに抵抗Ｒ5 の一端を接続する。トランジスタＱ9
のエミッタは抵抗Ｒ６を介して基準電源１１の正極に、
トランジスタＱ10のエミッタは、抵抗Ｒ7 を介して基準
電源１１の負極と基準電源１２の正極にそれぞれ接続す
る。抵抗Ｒ5 の他端は基準電源１２の負極と基準電極６
に接続する。
【０００４】図７に示す回路の入出力特性は、図９に示
すガンマ補正カーブを有するものである。例えば入力端
子２の映像信号のペデスタルレベルをガンマ補正カーブ
の原点に取りたければ、入力端子２のＤＣレベルか入力
基準電位３のＤＣレベルを調整して、出力端子４で所望
のＤＣレベルが得られるようにすればよい。
すガンマ補正カーブを有するものである。例えば入力端
子２の映像信号のペデスタルレベルをガンマ補正カーブ
の原点に取りたければ、入力端子２のＤＣレベルか入力
基準電位３のＤＣレベルを調整して、出力端子４で所望
のＤＣレベルが得られるようにすればよい。
【０００５】しかしながら、上記回路をＩＣ内で構成し
ようとした場合、この方法ではガンマ補正カーブの基準
電位がＩＣ毎にばらつき、また電流出力アンプ１の出力
オフセット電流もあり、出力で正確にガンマ補正カーブ
の原点を知ることはできないため、正確な調整もできな
い。なお、この調整の一手段として、入力でペデスタル
クランプを行う方法が考えられている。しかし、実際の
映像信号のペデスタルレベルは直流伝送補正などによ
り、信号レベルに応じて変化していることがあるため、
このような信号が入力される場合は有効でない。
ようとした場合、この方法ではガンマ補正カーブの基準
電位がＩＣ毎にばらつき、また電流出力アンプ１の出力
オフセット電流もあり、出力で正確にガンマ補正カーブ
の原点を知ることはできないため、正確な調整もできな
い。なお、この調整の一手段として、入力でペデスタル
クランプを行う方法が考えられている。しかし、実際の
映像信号のペデスタルレベルは直流伝送補正などによ
り、信号レベルに応じて変化していることがあるため、
このような信号が入力される場合は有効でない。
【０００６】
【発明が解決しようとする課題】上記した従来のガンマ
オフセット調整回路は、入力にペデスタルクランプ回路
が用いられない場合は、ＩＣ内の基準電位に対する入力
レベルの相対位置がわからないため、ガンマ補正カーブ
に対し所望の位置に合わせることが難しいという問題が
あった。
オフセット調整回路は、入力にペデスタルクランプ回路
が用いられない場合は、ＩＣ内の基準電位に対する入力
レベルの相対位置がわからないため、ガンマ補正カーブ
に対し所望の位置に合わせることが難しいという問題が
あった。
【０００７】この発明は、入力のペデスタルクランプ回
路がなくても、入力ＤＣレベルをガンマ補正カーブに対
して所望の位置に正確に合わせることができる回路を提
供することを目的とする。
路がなくても、入力ＤＣレベルをガンマ補正カーブに対
して所望の位置に正確に合わせることができる回路を提
供することを目的とする。
【０００８】
【課題を解決するための手段】 この発明は、ガンマ補
正出力を決定する基準電位に、任意のタイミングで固定
できるバッファ回路を備え、所定の入力レベルに対し、
前記バッファ回路を動作させたときと動作させないとき
との電位差を調整可能としたものである。
正出力を決定する基準電位に、任意のタイミングで固定
できるバッファ回路を備え、所定の入力レベルに対し、
前記バッファ回路を動作させたときと動作させないとき
との電位差を調整可能としたものである。
【０００９】
【作用】上記した手段により、ある一定入力レベルに対
し、この回路を作動させたときと作動させないときの出
力ＤＣレベル差を読みとり、このレベル差を任意に設定
するよう調整することで、ガンマ補正カーブのと入力Ｄ
Ｃレベルとの関係を適切に定めることができる。
し、この回路を作動させたときと作動させないときの出
力ＤＣレベル差を読みとり、このレベル差を任意に設定
するよう調整することで、ガンマ補正カーブのと入力Ｄ
Ｃレベルとの関係を適切に定めることができる。
【００１０】
【実施例】以下、この発明の実施例につき図面を参照し
て詳細に説明する。図１はこの発明のー実施例を示すも
ので、図７と同一部分には同一の符号を付し、ここでは
異なる部分を中心に説明する。
て詳細に説明する。図１はこの発明のー実施例を示すも
ので、図７と同一部分には同一の符号を付し、ここでは
異なる部分を中心に説明する。
【００１１】図１において、この回路は、非線形インピ
ーダンス５に並列に、制御端子８に入力される制御信号
で制御するバッファ回路７を接続した点が、図７と異な
る部分である。バッファ回路７は、非線形インピーダン
ス５と基準電源６の接続点に入力９を接続し、出力１０
を出力端子４に接続する。
ーダンス５に並列に、制御端子８に入力される制御信号
で制御するバッファ回路７を接続した点が、図７と異な
る部分である。バッファ回路７は、非線形インピーダン
ス５と基準電源６の接続点に入力９を接続し、出力１０
を出力端子４に接続する。
【００１２】図２は図１のバッファ回路７を具体的に示
したものである。すなわち、トランジスタＱ１、Ｑ２、
Ｑ３、カレントミラーＣＭ１は、オペアンプを構成す
る。オペアンプの非反転入力となるトランジスタＱ１の
ベースは、バッファ回路７の入力９を介して図１の非線
形インピーダンス５と基準電源６に接続し、オペアンプ
の出力を出力端子５に接続する。トランジスタＱ４、Ｑ
５、抵抗Ｒ１、Ｒ２で構成されたオペアンプの電流源は
電流制御入力となるトランジスタＱ４、Ｑ５のベースを
制御端子８に接続する。
したものである。すなわち、トランジスタＱ１、Ｑ２、
Ｑ３、カレントミラーＣＭ１は、オペアンプを構成す
る。オペアンプの非反転入力となるトランジスタＱ１の
ベースは、バッファ回路７の入力９を介して図１の非線
形インピーダンス５と基準電源６に接続し、オペアンプ
の出力を出力端子５に接続する。トランジスタＱ４、Ｑ
５、抵抗Ｒ１、Ｒ２で構成されたオペアンプの電流源は
電流制御入力となるトランジスタＱ４、Ｑ５のベースを
制御端子８に接続する。
【００１３】このバッファ回路７は、制御端子８の制御
により、トランジスタＱ4 、Ｑ5 にコレクタ電流を流す
と、図１の電流出力アンプ１の出力オフセットがあって
も、出力端子４の電位は入力９の電位に等しくなる。
により、トランジスタＱ4 、Ｑ5 にコレクタ電流を流す
と、図１の電流出力アンプ１の出力オフセットがあって
も、出力端子４の電位は入力９の電位に等しくなる。
【００１４】図１において、例えば出力端子４に図３
（ａ）のような映像入力が出力されているとき、そのペ
デスタル期間にＯＮする図３（ｂ）のような制御パルス
を制御端子８に与えると、出力端子４は図３（ｃ）のよ
うに出力波形が得られる。これは、制御パルスＯＮのと
き図１の基準電位６が出力に挿入されたことになる。そ
こで出力端子４に挿入された基準電位の振幅を調整すれ
ば、ガンマ補正カーブに対して入力信号ＤＣレベルを適
切に設定することができる。ちなみに入力信号のペデス
タルを、ガンマ補正カーブの原点に合わせたいときは、
基準電位を挿入しても段差が出ないように調整すればよ
い。
（ａ）のような映像入力が出力されているとき、そのペ
デスタル期間にＯＮする図３（ｂ）のような制御パルス
を制御端子８に与えると、出力端子４は図３（ｃ）のよ
うに出力波形が得られる。これは、制御パルスＯＮのと
き図１の基準電位６が出力に挿入されたことになる。そ
こで出力端子４に挿入された基準電位の振幅を調整すれ
ば、ガンマ補正カーブに対して入力信号ＤＣレベルを適
切に設定することができる。ちなみに入力信号のペデス
タルを、ガンマ補正カーブの原点に合わせたいときは、
基準電位を挿入しても段差が出ないように調整すればよ
い。
【００１５】上記した実施例では、比較的簡単な構成で
ガンマ補正回路で生じる入力換算ＤＣオフセットを簡単
に調べることができるので、入力ＤＣレベルを最適に設
定することができる。
ガンマ補正回路で生じる入力換算ＤＣオフセットを簡単
に調べることができるので、入力ＤＣレベルを最適に設
定することができる。
【００１６】図４は、この発明の他の実施例を示すもの
である。この実施例は、図１におけるバッファ回路７の
入出力を逆に接続するとともに、並列接続したバッファ
回路７の出力１０側から抵抗Ｒ３を介して非線形インピ
ーダンス５と基準電源６の接続点に接続し、バッファ回
路７の入出力を差動増幅アンプ１１に供給し、その出力
を出力端子４に接続したものである。
である。この実施例は、図１におけるバッファ回路７の
入出力を逆に接続するとともに、並列接続したバッファ
回路７の出力１０側から抵抗Ｒ３を介して非線形インピ
ーダンス５と基準電源６の接続点に接続し、バッファ回
路７の入出力を差動増幅アンプ１１に供給し、その出力
を出力端子４に接続したものである。
【００１７】この実施例では、電流出力アンプ１の出力
波形は、図５（ａ）に示すようになる。制御端子８から
の制御パルスにより、バッファ回路７がアクティブにな
ったとき、この出力は図５（ｂ）のようになる。この結
果、差動増幅アンプ１０により、（ａ）、（ｂ）の波形
のレベルを減算し、最終的な出力は図５（ｃ）に示すよ
うになる。この実施例では、バッファ回路７の入力が信
号経路に接続してあるので、これによるｆ特劣化の影響
が無視できるという効果があり、広帯域化には極めて有
利なものとなる。
波形は、図５（ａ）に示すようになる。制御端子８から
の制御パルスにより、バッファ回路７がアクティブにな
ったとき、この出力は図５（ｂ）のようになる。この結
果、差動増幅アンプ１０により、（ａ）、（ｂ）の波形
のレベルを減算し、最終的な出力は図５（ｃ）に示すよ
うになる。この実施例では、バッファ回路７の入力が信
号経路に接続してあるので、これによるｆ特劣化の影響
が無視できるという効果があり、広帯域化には極めて有
利なものとなる。
【００１８】ここで説明した実施例のバッファ回路７の
構成は、特に図２に限定されるものではない。例えば、
図２と同様なオペアンプであって、電流源のＯＦＦなど
によりその機能を停止できるものであればよく、図６に
示すようなスイッチ回路でもよい。図６の回路は、トラ
ンジスタＱ６、Ｑ７のベースを相互接続するとともにト
ランジスタＱ８のコレクタに接続し、トランジスタＱ６
のコレクタ、Ｑ７のエミッタを入力９に接続し、トラン
ジスタＱ６のエミッタ、Ｑ７のコレクタを出力端子４に
接続し、トランジスタＱ８のエミッタは抵抗Ｒ４を介し
て接地し、ベースは制御端子８に接続している。
構成は、特に図２に限定されるものではない。例えば、
図２と同様なオペアンプであって、電流源のＯＦＦなど
によりその機能を停止できるものであればよく、図６に
示すようなスイッチ回路でもよい。図６の回路は、トラ
ンジスタＱ６、Ｑ７のベースを相互接続するとともにト
ランジスタＱ８のコレクタに接続し、トランジスタＱ６
のコレクタ、Ｑ７のエミッタを入力９に接続し、トラン
ジスタＱ６のエミッタ、Ｑ７のコレクタを出力端子４に
接続し、トランジスタＱ８のエミッタは抵抗Ｒ４を介し
て接地し、ベースは制御端子８に接続している。
【００１９】この回路は、制御端子８の制御により、ト
ランジスタＱ8 のコレクタ電流を流すと、トランジスタ
Ｑ6 、Ｑ7 はサチュレーションモードに入り、スイッチ
入力９と出力端子４間のインピーダンスが低くなり導通
する。一方トランジスタＱ8をカットオフさせるとスイ
ッチ入力９、出力端子４間はオープン状態となる。要
は、制御入力の状態により、等価的に入力９のＤＣレベ
ルに対し、出力端子４のＤＣレベルが略同電位になれば
よい。
ランジスタＱ8 のコレクタ電流を流すと、トランジスタ
Ｑ6 、Ｑ7 はサチュレーションモードに入り、スイッチ
入力９と出力端子４間のインピーダンスが低くなり導通
する。一方トランジスタＱ8をカットオフさせるとスイ
ッチ入力９、出力端子４間はオープン状態となる。要
は、制御入力の状態により、等価的に入力９のＤＣレベ
ルに対し、出力端子４のＤＣレベルが略同電位になれば
よい。
【００２０】なお、この説明においては、基準レベルを
映像信号のペデスタルレベルに対し適切な位置に合わせ
るようにしたが、特にペデスタルレベルでなくても特に
差し支えない。
映像信号のペデスタルレベルに対し適切な位置に合わせ
るようにしたが、特にペデスタルレベルでなくても特に
差し支えない。
【００２１】
【発明の効果】以上説明したようにこの発明のガンマオ
フセット調整回路によれば、非常に簡単な構成で入力信
号に対し、ガンマ補正を適切に施すことができる、とい
う効果がある。
フセット調整回路によれば、非常に簡単な構成で入力信
号に対し、ガンマ補正を適切に施すことができる、とい
う効果がある。
【図１】この発明のー実施例を示す回路構成図である。
【図２】図１の要部を具体的に示した回路図である。
【図３】図１の要部の波形図である。
【図４】この発明の他の実施例を示す回路構成図であ
る。
る。
【図５】図４の要部の波形図である。
【図６】図４の要部を具体的に示した回路図である。
【図７】従来の回路構成図である。
【図８】図６の要部を具体的に示した回路図である。
【図９】図６の入出力特性図である。
１………電流出力アンプ ２………入力端子 ４………出力端子 ５………非線形インピーダンス ６………基準電源 ７………バッファ回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/14 - 5/217
Claims (1)
- 【請求項１】 基準直流レベルを有する期間を含む信号
の直流オフセットの調整が可能でかつ前記信号にガンマ
補正を施すガンマオフセット調整回路であって、 前記信号を差動入力の一方とし前記直流オフセットを調
整するための可変直流電圧源を差動入力の他方とする差
動増幅回路と、 前記差動増幅回路の電流出力により駆動される非線形イ
ンピーダンス回路と、 前記駆動により生ずる電圧出力の基準となり、前記非線
形インピーダンス回路の一端が接続される基準電圧源
と、 前記非線形インピーダンス回路の他端が出力にかつ前記
基準電圧源の電圧出力側が入力に接続されるか、あるい
は前記非線形インピーダンス回路の他端が入力にかつ前
記基準電圧源の電圧出力側が出力に接続され、前記信号
が前記基準直流レベルを有する期間のみに前記入力を前
記出力に伝えるバッファ回路とを有し、前記可変直流電圧源は、前記信号が前記基準直流レベル
を有する期間における、前記バッファ回路の出力側波形
を基準に調整され、 前記差動増幅器の電流出力による駆動により前記非線型
インピーダンス回路に生じる電圧出力を出力とする こと
を特徴とするガンマオフセット調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21973891A JP3322890B2 (ja) | 1991-08-30 | 1991-08-30 | ガンマオフセット調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21973891A JP3322890B2 (ja) | 1991-08-30 | 1991-08-30 | ガンマオフセット調整回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0564036A JPH0564036A (ja) | 1993-03-12 |
| JP3322890B2 true JP3322890B2 (ja) | 2002-09-09 |
Family
ID=16740214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21973891A Expired - Fee Related JP3322890B2 (ja) | 1991-08-30 | 1991-08-30 | ガンマオフセット調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3322890B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4670172B2 (ja) * | 2001-04-20 | 2011-04-13 | ソニー株式会社 | 画像表示装置 |
| JP4217041B2 (ja) * | 2002-09-12 | 2009-01-28 | Ｈｏｙａ株式会社 | フィルタ処理 |
| DE112013006977T5 (de) | 2013-04-23 | 2016-01-07 | Mitsubishi Electric Corporation | Stromrichter |
-
1991
- 1991-08-30 JP JP21973891A patent/JP3322890B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0564036A (ja) | 1993-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0134501B2 (ja) | ||
| JP3322890B2 (ja) | ガンマオフセット調整回路 | |
| EP0196694A1 (en) | Picture display device | |
| US4973890A (en) | Cascode mirror video amplifier | |
| JPS60132469A (ja) | テレビジョン信号の階調補正回路 | |
| US4979044A (en) | Automatic contrast circuit for instantaneous compensation | |
| JP2557552B2 (ja) | ピーククリップ回路 | |
| US5999045A (en) | Amplification circuit which includes an input-current compensation device | |
| US4160936A (en) | Fast-start vertical current feedback circuit | |
| JPS62117404A (ja) | 可変利得増幅回路 | |
| JP3227716B2 (ja) | 集積回路装置 | |
| JPH0810989Y2 (ja) | 映像信号のフェーダ回路 | |
| JPS6311839B2 (ja) | ||
| JPS6342595Y2 (ja) | ||
| JPH0139014Y2 (ja) | ||
| JPH057805Y2 (ja) | ||
| KR960009144Y1 (ko) | 가변 이득 증폭기를 이용한 주사속도 변조회로 | |
| JP2548220B2 (ja) | 映像信号処理装置 | |
| KR940000264B1 (ko) | 이득 조정회로 | |
| KR910005231Y1 (ko) | Tv영상 신호의 입출력 레벨 등화 회로 | |
| JP3271078B2 (ja) | ゲインコントロール回路 | |
| KR940002287Y1 (ko) | 모니터의 영상 증폭장치 | |
| KR940004388Y1 (ko) | Tv수상기용 영상 출력장치 | |
| KR830001146B1 (ko) | 신호 변환회로 | |
| JP3068876B2 (ja) | 周波数調整回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020611 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110628 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |