JP3322890B2 - Gamma offset adjustment circuit - Google Patents

Gamma offset adjustment circuit

Info

Publication number
JP3322890B2
JP3322890B2 JP21973891A JP21973891A JP3322890B2 JP 3322890 B2 JP3322890 B2 JP 3322890B2 JP 21973891 A JP21973891 A JP 21973891A JP 21973891 A JP21973891 A JP 21973891A JP 3322890 B2 JP3322890 B2 JP 3322890B2
Authority
JP
Japan
Prior art keywords
output
circuit
input
level
gamma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21973891A
Other languages
Japanese (ja)
Other versions
JPH0564036A (en
Inventor
俊治 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP21973891A priority Critical patent/JP3322890B2/en
Publication of JPH0564036A publication Critical patent/JPH0564036A/en
Application granted granted Critical
Publication of JP3322890B2 publication Critical patent/JP3322890B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Transforming Electric Information Into Light Information (AREA)
  • Picture Signal Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、例えば液晶TVの映
像信号処理回路において、ガンマ補正回路のガンマ補正
カーブに対して、映像信号の入力基準DCレベルを正確
に設定するガンマオフセット調整回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gamma offset adjustment circuit for accurately setting an input reference DC level of a video signal with respect to a gamma correction curve of a gamma correction circuit in a video signal processing circuit of a liquid crystal TV, for example.

【0002】[0002]

【従来の技術】図7は従来のガンマ補正回路を示すもの
である。この回路は、電流出力アンプ1の非反転入力+
に入力端子2を接続し、反転入力−に入力基準電源3を
接続し、出力に出力端子4を接続するとともに、非線形
インピーダンス5の一端を接続し、非線形インピーダン
ス5の他端は基準電源6に接続している。
2. Description of the Related Art FIG. 7 shows a conventional gamma correction circuit. This circuit includes the non-inverting input of the current output amplifier 1 +
Is connected to the input terminal 2, the input reference power supply 3 is connected to the inverted input −, the output terminal 4 is connected to the output, and one end of the nonlinear impedance 5 is connected. The other end of the nonlinear impedance 5 is connected to the reference power supply 6. Connected.

【0003】図8は図7の非線形インピーダンス5の具
体的な構成を示したものである。電流出力アンプ1の出
力4側にはトランジスタQ9 、Q10の各ベース、コレク
タそれに抵抗R5 の一端を接続する。トランジスタQ9
のエミッタは抵抗R6を介して基準電源11の正極に、
トランジスタQ10のエミッタは、抵抗R7 を介して基準
電源11の負極と基準電源12の正極にそれぞれ接続す
る。抵抗R5 の他端は基準電源12の負極と基準電極6
に接続する。
FIG. 8 shows a specific configuration of the nonlinear impedance 5 shown in FIG. The output 4 of the current output amplifier 1 is connected to the bases and collectors of the transistors Q9 and Q10 and one end of a resistor R5. Transistor Q9
Is connected to the positive electrode of the reference power supply 11 via the resistor R6.
The emitter of the transistor Q10 is connected to the negative electrode of the reference power supply 11 and the positive electrode of the reference power supply 12 via the resistor R7. The other end of the resistor R5 is connected to the negative electrode of the reference power source 12 and the reference electrode 6.
Connect to

【0004】図7に示す回路の入出力特性は、図9に示
すガンマ補正カーブを有するものである。例えば入力端
子2の映像信号のペデスタルレベルをガンマ補正カーブ
の原点に取りたければ、入力端子2のDCレベルか入力
基準電位3のDCレベルを調整して、出力端子4で所望
のDCレベルが得られるようにすればよい。
The input / output characteristics of the circuit shown in FIG. 7 have a gamma correction curve shown in FIG. For example, if the pedestal level of the video signal at the input terminal 2 is to be taken as the origin of the gamma correction curve, the DC level at the input terminal 2 or the DC level at the input reference potential 3 is adjusted, and the desired DC level is obtained at the output terminal 4. What should be done is.

【0005】しかしながら、上記回路をIC内で構成し
ようとした場合、この方法ではガンマ補正カーブの基準
電位がIC毎にばらつき、また電流出力アンプ1の出力
オフセット電流もあり、出力で正確にガンマ補正カーブ
の原点を知ることはできないため、正確な調整もできな
い。なお、この調整の一手段として、入力でペデスタル
クランプを行う方法が考えられている。しかし、実際の
映像信号のペデスタルレベルは直流伝送補正などによ
り、信号レベルに応じて変化していることがあるため、
このような信号が入力される場合は有効でない。
However, when the above circuit is to be constructed in an IC, in this method, the reference potential of the gamma correction curve varies from one IC to another, and there is also an output offset current of the current output amplifier 1, so that the gamma correction can be accurately performed by the output. Since the origin of the curve cannot be known, accurate adjustment cannot be performed. As one means of this adjustment, a method of performing pedestal clamping by input has been considered. However, the pedestal level of the actual video signal may change according to the signal level due to DC transmission correction, etc.
When such a signal is input, it is not effective.

【0006】[0006]

【発明が解決しようとする課題】上記した従来のガンマ
オフセット調整回路は、入力にペデスタルクランプ回路
が用いられない場合は、IC内の基準電位に対する入力
レベルの相対位置がわからないため、ガンマ補正カーブ
に対し所望の位置に合わせることが難しいという問題が
あった。
In the conventional gamma offset adjustment circuit described above, when a pedestal clamp circuit is not used for input, the relative position of the input level with respect to the reference potential in the IC is not known. On the other hand, there is a problem that it is difficult to adjust to a desired position.

【0007】この発明は、入力のペデスタルクランプ回
路がなくても、入力DCレベルをガンマ補正カーブに対
して所望の位置に正確に合わせることができる回路を提
供することを目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a circuit capable of accurately adjusting an input DC level to a desired position with respect to a gamma correction curve without an input pedestal clamp circuit.

【0008】[0008]

【課題を解決するための手段】 この発明は、ガンマ補
正出力を決定する基準電位に、任意のタイミングで固定
できるバッファ回路を備え、所定の入力レベルに対し、
前記バッファ回路を動作させたときと動作させないとき
との電位差を調整可能としたものである。
Means for Solving the Problems The present invention provides a gamma complement.
Fixed at any timing to the reference potential that determines the positive output
It has a buffer circuit that can
When the buffer circuit operates and when it does not operate
Is adjustable.

【0009】[0009]

【作用】上記した手段により、ある一定入力レベルに対
し、この回路を作動させたときと作動させないときの出
力DCレベル差を読みとり、このレベル差を任意に設定
するよう調整することで、ガンマ補正カーブのと入力D
Cレベルとの関係を適切に定めることができる。
According to the above-mentioned means, for a certain input level, the output DC level difference between when this circuit is operated and when it is not operated is read, and the level difference is adjusted so as to be set arbitrarily. Curve input D
The relationship with the C level can be appropriately determined.

【0010】[0010]

【実施例】以下、この発明の実施例につき図面を参照し
て詳細に説明する。図1はこの発明のー実施例を示すも
ので、図7と同一部分には同一の符号を付し、ここでは
異なる部分を中心に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 shows an embodiment of the present invention, in which the same parts as those in FIG. 7 are denoted by the same reference numerals, and different parts will be mainly described here.

【0011】図1において、この回路は、非線形インピ
ーダンス5に並列に、制御端子8に入力される制御信号
で制御するバッファ回路7を接続した点が、図7と異な
る部分である。バッファ回路7は、非線形インピーダン
ス5と基準電源6の接続点に入力9を接続し、出力10
を出力端子4に接続する。
FIG. 1 differs from FIG. 7 in that a buffer circuit 7 controlled by a control signal input to a control terminal 8 is connected in parallel with the nonlinear impedance 5 in FIG. The buffer circuit 7 connects the input 9 to the connection point between the nonlinear impedance 5 and the reference power supply 6, and
Is connected to the output terminal 4.

【0012】図2は図1のバッファ回路7を具体的に示
したものである。すなわち、トランジスタQ1、Q2、
Q3、カントミラーCM1は、オペアンプを構成す
る。オペアンプの非反転入力となるトランジスタQ1の
ベースは、バッファ回路7の入力9を介して図1の非線
形インピーダンス5と基準電源6に接続し、オペアンプ
の出力を出力端子5に接続する。トランジスタQ4、Q
5、抵抗R1、R2で構成されたオペアンプの電流源は
電流制御入力となるトランジスタQ4、Q5のベースを
制御端子8に接続する。
FIG. 2 specifically shows the buffer circuit 7 of FIG. That is, transistors Q1, Q2,
Q3, mosquito Les Ntomira CM1 constitute an operational amplifier. The base of the transistor Q 1, which is the non-inverting input of the operational amplifier, is connected to the nonlinear impedance 5 and the reference power supply 6 of FIG. 1 via the input 9 of the buffer circuit 7, and the output of the operational amplifier is connected to the output terminal 5. Transistors Q4, Q
5. The current source of the operational amplifier composed of the resistors R1 and R2 connects the bases of the transistors Q4 and Q5 serving as current control inputs to the control terminal 8.

【0013】このバッファ回路7は、制御端子8の制御
により、トランジスタQ4 、Q5 にコレクタ電流を流す
と、図1の電流出力アンプ1の出力オフセットがあって
も、出力端子4の電位は入力9の電位に等しくなる。
When a collector current flows through the transistors Q4 and Q5 under the control of the control terminal 8, the buffer circuit 7 changes the potential of the output terminal 4 to the input 9 even if there is an output offset of the current output amplifier 1 of FIG. Of the potential.

【0014】図1において、例えば出力端子4に図3
(a)のような映像入力が出力されているとき、そのペ
デスタル期間にONする図3(b)のような制御パルス
を制御端子8に与えると、出力端子4は図3(c)のよ
うに出力波形が得られる。これは、制御パルスONのと
き図1の基準電位6が出力に挿入されたことになる。そ
こで出力端子に挿入された基準電位の振幅を調整すれ
ば、ガンマ補正カーブに対して入力信号DCレベルを適
切に設定することができる。ちなみに入力信号のペデス
タルを、ガンマ補正カーブの原点に合わせたいときは、
基準電位を挿入しても段差が出ないように調整すればよ
い。
In FIG. 1, for example, the output terminal 4 is connected to FIG.
When a control pulse as shown in FIG. 3B, which is turned on during the pedestal period, is given to the control terminal 8 while the video input as shown in FIG. 3A is being output, the output terminal 4 is turned on as shown in FIG. Output waveform is obtained. This means that the reference potential 6 in FIG. 1 is inserted into the output when the control pulse is ON. Therefore, by adjusting the amplitude of the reference potential inserted into the output terminal 4 , the input signal DC level can be appropriately set for the gamma correction curve. By the way, if you want to adjust the pedestal of the input signal to the origin of the gamma correction curve,
What is necessary is just to adjust so that a step does not appear even if the reference potential is inserted.

【0015】上記した実施例では、比較的簡単な構成で
ガンマ補正回路で生じる入力換算DCオフセットを簡単
に調べることができるので、入力DCレベルを最適に設
定することができる。
In the above-described embodiment, the input-referred DC offset generated in the gamma correction circuit can be easily checked with a relatively simple configuration, so that the input DC level can be set optimally.

【0016】図4は、この発明の他の実施例を示すもの
である。この実施例は、図1におけるバッファ回路7の
入出力を逆に接続するとともに、並列接続したバッファ
回路7の出力10側から抵抗R3を介して非線形インピ
ーダンス5と基準電源6の接続点に接続し、バッファ回
路7の入出力を差動増幅アンプ11に供給し、その出
出力端子4に接続したものである。
FIG. 4 shows another embodiment of the present invention. In this embodiment, the input and output of the buffer circuit 7 in FIG. 1 are connected in reverse, and the output 10 of the buffer circuit 7 connected in parallel is connected to the connection point of the nonlinear impedance 5 and the reference power supply 6 via the resistor R3. supplies the output of the buffer circuit 7 to the differential amplifier 11, its output
Are connected to the output terminal 4.

【0017】この実施例では、電流出力アンプ1の出力
波形は、図5(a)に示すようになる。制御端子8から
の制御パルスにより、バッファ回路7がアクティブにな
ったとき、この出力は図5(b)のようになる。この結
果、差動増幅アンプ10により、(a)、(b)の波形
のレベルを減算し、最終的な出力は図5(c)に示すよ
うになる。この実施例では、バッファ回路7の入力が信
号経路に接続してあるので、これによるf特劣化の影響
が無視できるという効果があり、広帯域化には極めて有
利なものとなる。
In this embodiment, the output waveform of the current output amplifier 1 is as shown in FIG. When the control pulse from the control terminal 8 activates the buffer circuit 7, this output becomes as shown in FIG. 5B. As a result, the levels of the waveforms (a) and (b) are subtracted by the differential amplifier 10, and the final output is as shown in FIG. In this embodiment, since the input of the buffer circuit 7 is connected to the signal path, the effect of the f characteristic deterioration due to this is negligible, which is extremely advantageous for widening the band.

【0018】ここで説明した実施例のバッファ回路7の
構成は、特に図2に限定されるものではない。例えば、
図2と同様なオペアンプであって、電流源のOFFなど
によりその機能を停止できるものであればよ、図6に
示すようなスイッチ回路でもよい。図6の回路は、トラ
ンジスタQ6、Q7のベースを相互接続するとともにト
ランジスタQ8のコレクタに接続し、トランジスタQ6
のコレクタ、Q7のエミッタを入力9に接続し、トラン
ジスタQ6のエミッタ、Q7のコレクタを出力端子4に
接続し、トランジスタQ8のエミッタは抵抗R4を介し
て接地し、ベースは制御端子8に接続している。
The configuration of the buffer circuit 7 of the embodiment described here is not particularly limited to FIG. For example,
A similar operational amplifier as in FIG. 2, rather I as long as it can stop its function due to OFF current source may be a switching circuit as shown in FIG. The circuit of FIG. 6 interconnects the bases of transistors Q6, Q7 and the collector of transistor Q8,
The collector of Q7, the emitter of Q7 is connected to input 9, the emitter of transistor Q6, the collector of Q7 is connected to output terminal 4, the emitter of transistor Q8 is grounded via resistor R4, and the base is connected to control terminal 8. ing.

【0019】この回路は、制御端子8の制御により、ト
ランジスタQ8 のコレクタ電流を流すと、トランジスタ
Q6 、Q7 はサチュレーションモードに入り、スイッチ
入力9と出力端子4間のインピーダンスが低くなり導通
する。一方トランジスタQ8をカットオフさせるとスイ
ッチ入力9、出力端子4間はオープン状態となる。要
は、制御入力の状態により、等価的に入力9のDCレベ
ルに対し、出力端子4のDCレベルが略同電位になれば
よい。
In this circuit, when the collector current of the transistor Q8 flows under the control of the control terminal 8, the transistors Q6 and Q7 enter the saturation mode, the impedance between the switch input 9 and the output terminal 4 becomes low, and the circuit becomes conductive. On the other hand, when the transistor Q8 is cut off, the area between the switch input 9 and the output terminal 4 is open. The point is that the DC level of the output terminal 4 may be equivalent to the DC level of the input 9 equivalently depending on the state of the control input.

【0020】なお、この説明においては、基準レベルを
映像信号のペデスタルレベルに対し適切な位置に合わせ
るようにしたが、特にペデスタルレベルでなくても特に
差し支えない。
In this description, the reference level is set to an appropriate position with respect to the pedestal level of the video signal. However, the reference level is not particularly limited.

【0021】[0021]

【発明の効果】以上説明したようにこの発明のガンマオ
フセット調整回路によれば、非常に簡単な構成で入力信
号に対し、ガンマ補正を適切に施すことができる、とい
う効果がある。
As described above, according to the gamma offset adjusting circuit of the present invention, there is an effect that gamma correction can be appropriately performed on an input signal with a very simple configuration.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明のー実施例を示す回路構成図である。FIG. 1 is a circuit diagram showing an embodiment of the present invention.

【図2】図1の要部を具体的に示した回路図である。FIG. 2 is a circuit diagram specifically showing a main part of FIG.

【図3】図1の要部の波形図である。FIG. 3 is a waveform diagram of a main part of FIG. 1;

【図4】この発明の他の実施例を示す回路構成図であ
る。
FIG. 4 is a circuit diagram showing another embodiment of the present invention.

【図5】図4の要部の波形図である。FIG. 5 is a waveform diagram of a main part of FIG.

【図6】図の要部を具体的に示した回路図である。FIG. 6 is a circuit diagram specifically showing a main part of FIG. 4 ;

【図7】従来の回路構成図である。FIG. 7 is a circuit diagram of a conventional circuit.

【図8】図6の要部を具体的に示した回路図である。FIG. 8 is a circuit diagram specifically showing a main part of FIG. 6;

【図9】図6の入出力特性図である。9 is an input / output characteristic diagram of FIG.

【符号の説明】[Explanation of symbols]

1………電流出力アンプ 2………入力端子 4………出力端子 5………非線形インピーダンス 6………基準電源 7………バッファ回路 1 ... current output amplifier 2 ... input terminal 4 ... output terminal 5 ... nonlinear impedance 6 ... reference power supply 7 ... buffer circuit

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04N 5/14 - 5/217 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int.Cl. 7 , DB name) H04N 5/14-5/217

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基準直流レベルを有する期間を含む信号
の直流オフセットの調整が可能でかつ前記信号にガンマ
補正を施すガンマオフセット調整回路であって、 前記信号を差動入力の一方とし前記直流オフセットを調
整するための可変直流電圧源を差動入力の他方とする差
動増幅回路と、 前記差動増幅回路の電流出力により駆動される非線形イ
ンピーダンス回路と、 前記駆動により生ずる電圧出力の基準となり、前記非線
形インピーダンス回路の一端が接続される基準電圧源
と、 前記非線形インピーダンス回路の他端が出力にかつ前記
基準電圧源の電圧出力側が入力に接続されるか、あるい
は前記非線形インピーダンス回路の他端が入力にかつ前
記基準電圧源の電圧出力側が出力に接続され、前記信
が前記基準直流レベルを有する期間のみ前記入力を
出力に伝えるバッファ回路とを有し、前記可変直流電圧源は、前記信号が前記基準直流レベル
を有する期間における、前記バッファ回路の出力側波形
を基準に調整され、 前記差動増幅器の電流出力による駆動により前記非線型
インピーダンス回路に生じる電圧出力を出力とする こと
を特徴とするガンマオフセット調整回路。
[Claim 1] A reference DC level can be adjusted in the DC offset of the signal including the period with and the signal a gamma offset adjustment circuit for performing gamma correction, the preceding item relaxin as one differential input said A differential amplifier circuit having a variable DC voltage source for adjusting a DC offset as the other of the differential inputs; a non-linear impedance circuit driven by a current output of the differential amplifier circuit; a reference of a voltage output generated by the driving A reference voltage source to which one end of the nonlinear impedance circuit is connected , and the other end of the nonlinear impedance circuit to the output and
The voltage output of the reference voltage source is connected to the input or
Indicates that the other end of the nonlinear impedance circuit is
Serial voltage output of the reference voltage source is connected to the output, before the input only in the period in which the preceding item relaxin has a pre-Symbol reference dc level
A buffer circuit for transmitting the signal to the output.
Output waveform of the buffer circuit during the period having
Is adjusted based on the reference, and the non-linear
A gamma offset adjustment circuit, which outputs a voltage output generated in an impedance circuit .
JP21973891A 1991-08-30 1991-08-30 Gamma offset adjustment circuit Expired - Fee Related JP3322890B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21973891A JP3322890B2 (en) 1991-08-30 1991-08-30 Gamma offset adjustment circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21973891A JP3322890B2 (en) 1991-08-30 1991-08-30 Gamma offset adjustment circuit

Publications (2)

Publication Number Publication Date
JPH0564036A JPH0564036A (en) 1993-03-12
JP3322890B2 true JP3322890B2 (en) 2002-09-09

Family

ID=16740214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21973891A Expired - Fee Related JP3322890B2 (en) 1991-08-30 1991-08-30 Gamma offset adjustment circuit

Country Status (1)

Country Link
JP (1) JP3322890B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4670172B2 (en) * 2001-04-20 2011-04-13 ソニー株式会社 Image display device
JP4217041B2 (en) * 2002-09-12 2009-01-28 Hoya株式会社 Filtering
DE112013006977T5 (en) 2013-04-23 2016-01-07 Mitsubishi Electric Corporation power converters

Also Published As

Publication number Publication date
JPH0564036A (en) 1993-03-12

Similar Documents

Publication Publication Date Title
JPH0134501B2 (en)
JP3322890B2 (en) Gamma offset adjustment circuit
EP0196694A1 (en) Picture display device
US4973890A (en) Cascode mirror video amplifier
JPS60132469A (en) Method and circuit for correcting halftone of television signal
US4979044A (en) Automatic contrast circuit for instantaneous compensation
JP2557552B2 (en) Peak clip circuit
US5999045A (en) Amplification circuit which includes an input-current compensation device
US4160936A (en) Fast-start vertical current feedback circuit
JPS62117404A (en) Variable gain amplifier circuit
JP3227716B2 (en) Integrated circuit device
JPH0810989Y2 (en) Video signal fader circuit
JPS6311839B2 (en)
JPS6342595Y2 (en)
JPH0139014Y2 (en)
JPH057805Y2 (en)
KR960009144Y1 (en) Scan speed modulation circuit
JP2548220B2 (en) Video signal processing device
KR910005231Y1 (en) Level control circuit
JP3271078B2 (en) Gain control circuit
KR940002287Y1 (en) Video signal amplifier
KR940004388Y1 (en) Picture image output apparatus of tv
JP3068876B2 (en) Frequency adjustment circuit
KR950007772Y1 (en) Black noise cancellon
JP2814501B2 (en) Automatic gain control amplifier

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020611

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090628

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090628

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100628

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100628

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110628

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees