JP2557552B2 - Peak clip circuit - Google Patents
Peak clip circuitInfo
- Publication number
- JP2557552B2 JP2557552B2 JP2127468A JP12746890A JP2557552B2 JP 2557552 B2 JP2557552 B2 JP 2557552B2 JP 2127468 A JP2127468 A JP 2127468A JP 12746890 A JP12746890 A JP 12746890A JP 2557552 B2 JP2557552 B2 JP 2557552B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- base
- circuit
- polarity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/38—Transmitter circuitry for the transmission of television signals according to analogue transmission standards
- H04N5/40—Modulation circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は特にテレビ映像信号で振幅変調を行う変調
回路の前段に用いられるピーククリップ回路に関する。DETAILED DESCRIPTION OF THE INVENTION Object of the Invention (Industrial field of application) The present invention relates to a peak clip circuit used before a modulation circuit for performing amplitude modulation on a television video signal.
（従来の技術） 第３図は従来のピーククリップ回路の構成を示す回路
図である。PNP型の差動対トランジスタQ11,Q12における
Q11のベースには入力信号Vinが印加され、Q12のベース
には基準電圧Vrefから抵抗R11を介して設定される電位
が印加される。Q12のベースは接地電圧GNDに接続された
定電流源I11によりバイアスされる。差動対Q11,Q12は定
電流源I12によりバイアスされ、この差動対Q11,Q12の両
エミッタから正相出力Vot＋が得られようになってい
る。また、基準電圧Vrefがベースに印加されるPNPトラ
ンジスタQ13では、エミッタが定電流源I13を介してVcc
に、コレクタはGNDに接続され、エミッタから逆相出力V
out−が得られるようになっている。(Prior Art) FIG. 3 is a circuit diagram showing a configuration of a conventional peak clip circuit. In PNP type differential pair transistor Q11, Q12
The input signal Vin is applied to the base of Q11, and the potential set from the reference voltage Vref via the resistor R11 is applied to the base of Q12. The base of Q12 is biased by a constant current source I11 connected to ground voltage GND. The differential pair Q11, Q12 is biased by the constant current source I12 so that the positive phase output Vot + can be obtained from both emitters of the differential pair Q11, Q12. Further, in the PNP transistor Q13 to which the reference voltage Vref is applied to the base, the emitter is Vcc via the constant current source I13.
, The collector is connected to GND and the negative output V
out- is available.
上記構成の回路の動作は、単に一対の差動対トランジ
スタQ11,Q12における切換え動作の特性を利用してい
る。The operation of the circuit having the above configuration simply utilizes the characteristics of the switching operation in the pair of differential pair transistors Q11 and Q12.
すなわち、第４図（ａ）の特性図に示すように、設定
されたVref（Vout−）に対して、抵抗R11と定電流源I11
で決まる設定電圧（R11・I11）を差し引いたクリップレ
ベル（Vref−R11・I11）にVout＋がクリップされる。こ
の過程は、Vinの増大に伴い、クリップレベルに近づく
につれ、徐々にVout＋変化が鈍くなり、クリップレベル
に固定されるという緩慢な動作である。That is, as shown in the characteristic diagram of FIG. 4 (a), the resistor R11 and the constant current source I11 with respect to the set Vref (Vout−).
Vout + is clipped to the clipping level (Vref-R11 ・ I11) which is the setting voltage (R11 ・ I11) determined by. This process is a slow operation in which the Vout + change gradually becomes slower as it approaches the clip level as Vin increases and the clip level is fixed.
この結果、Vout＋とVout−の出力差 （Vout＋）−（Vout−）は、第４図（ｂ）の特性図に
示すように、リニア領域が挟まり、非理想的な変化領域
Ａが大きくなってしまう。この領域Ａに映像信号がかか
ると映像信号が歪む原因となる。As a result, the output difference (Vout +) − (Vout−) between Vout + and Vout− has the linear region sandwiched and the non-ideal change region A becomes large as shown in the characteristic diagram of FIG. 4 (b). I will end up. When a video signal is applied to this area A, it causes distortion of the video signal.
（発明が解決しようとする課題） このように、従来では、単に一対の差動対トランジス
タにおける切換え動作の特性を利用しているものであっ
た。このため、クリップ特性が悪く、クリップ点にさし
かかる前の入力電圧時から除去にクリップがかかり始め
てしまい、リニア領域を挟めるという欠点があった。(Problems to be Solved by the Invention) As described above, conventionally, the characteristics of the switching operation in the pair of differential pair transistors are simply used. For this reason, the clip characteristic is poor, and there is a drawback that the linear region is sandwiched because the clip begins to be removed from the input voltage before reaching the clip point.
この発明は上記のような事情を考慮してなされたもの
であり、その目的は、クリップ点近傍の電圧変化により
シャープな特性にピーククリップ回路を提供することに
ある。The present invention has been made in consideration of the above circumstances, and an object thereof is to provide a peak clip circuit having sharp characteristics due to a voltage change near the clip point.
［発明の構成］ （課題を解決するための手段） この発明のピーククリップ回路は、エミッタが共通の
第１極性の第１、第２のトランジスタから構成され、前
記第１のトランジスタのベースは入力信号に応じた入力
電圧を受け、前記第２のトランジスタのベースは前記入
力信号を所定の電圧レベルでクリップするためのクリッ
プ電圧を受ける差動回路と、前記クリップ電圧を越える
入力電圧によって前記差動回路で切換え動作が始まる
と、前記差動回路の切換え動作速度を上げるように前記
第２のトランジスタのベースに前記クリップ電圧と共に
前記第２のトランジスタのコレクタ電流の変化に比例し
た電圧変化を伴う帰還電圧を加える電圧供給手段と、前
記第１極性の第１、第２のトランジスタの共通のエミッ
タに接続される正相出力端子と、前記電圧供給手段を介
して前記第２のトランジスタのベースに結合され、前記
第２のトランジスタのベース電位からシフトした電圧レ
ベルを出力する逆相出力端子とを具備し、前記正相出力
端子と逆相出力端子との間の出力電圧を得ることを特徴
としている。[Structure of the Invention] (Means for Solving the Problems) A peak clip circuit of the present invention is composed of first and second transistors of a first polarity having a common emitter, and the base of the first transistor is an input. A differential circuit that receives an input voltage according to a signal, the base of the second transistor receives a clip voltage for clipping the input signal at a predetermined voltage level, and the differential circuit that receives the input voltage exceeding the clip voltage. When the switching operation is started in the circuit, the feedback with the voltage change proportional to the change of the collector current of the second transistor together with the clipping voltage is applied to the base of the second transistor so as to increase the switching operation speed of the differential circuit. Voltage supply means for applying a voltage and a positive phase output terminal connected to the common emitter of the first and second transistors of the first polarity A negative phase output terminal coupled to the base of the second transistor through the voltage supply means and outputting a voltage level shifted from the base potential of the second transistor, the positive phase output terminal The feature is that an output voltage between the negative-phase output terminal and the negative-phase output terminal is obtained.
（作用） この発明では、第２のトランジスタのコレクタ電流に
比例した電位差をこの第２のトランジスタのベース端子
に正帰還して与える第２の電位差回路により差動回路の
切換えを促進すると共に、逆相出力の電圧を下げるよう
に作用する。これにより、差電圧出力ではクリップ点の
緩慢な変化が補正される。(Operation) According to the present invention, the switching of the differential circuit is facilitated by the second potential difference circuit that positively feeds back the potential difference proportional to the collector current of the second transistor to the base terminal of the second transistor. It acts to reduce the voltage of the phase output. As a result, in the differential voltage output, a slow change in the clipping point is corrected.
（実施例） 以下、図面を参照してこの発明を実施例により説明す
る。(Examples) Hereinafter, the present invention will be described by examples with reference to the drawings.
第１図はこの発明の一実施例によるピーククリップ回
路の構成を示す回路図である。なお、この回路を構成す
るNPN及びPNP型のトランジスタのベース，エミッタ間電
圧VBEはすべて同一とし、ベース電流は無視する。FIG. 1 is a circuit diagram showing a configuration of a peak clip circuit according to an embodiment of the present invention. The base-emitter voltage V BE of the NPN-type and PNP-type transistors forming this circuit are all the same, and the base current is ignored.
NPNトランジスタQ1のベースには入力信号Vinが印加さ
れる。Q1のコレクタは電源電圧Vccに接続され、エミッ
タは定電流源I4を介して接地電圧GNDに接続されると共
にPNPトランジスタQ2のベースに接続されている。Q2の
コレクタはGNDに接続されたエミッタはPNPトランジスタ
Q3のエミッタに接続されている。トランジスタQ2,Q3の
両エミッタは定電流源I2を介してVccに接続さると共に
正相出力Vout＋の出力端となっている。Q3のコレクタは
NPNトランジタQ4のベース及びコレクタに接続され、Q4
のエミッタはGNDに接続されている。The input signal Vin is applied to the base of the NPN transistor Q1. The collector of Q1 is connected to the power supply voltage Vcc, the emitter is connected to the ground voltage GND via the constant current source I4, and is also connected to the base of the PNP transistor Q2. The collector of Q2 is connected to GND and the emitter is a PNP transistor
It is connected to the emitter of Q3. Both emitters of the transistors Q2 and Q3 are connected to Vcc via the constant current source I2 and serve as an output terminal of the positive phase output Vout +. Q3's collector
Connected to the base and collector of NPN Transistor Q4, Q4
Are connected to GND.
上記Q3のベースは定電流源I1を介してGNDに接続され
ると共に抵抗R1の一端に接続されている。R1の他端はPN
PトランジスタQ5のベースに接続されると共にコレクタ
がVccに接続されたNPNトランジスタQ6のエミッタに接続
されている。Q6のベースには抵抗R2の一端が接続される
と共にNPNトランジスタQ7のコレクタが接続されてい
る。Ｑ−のベースは上記Q4のベースに接続され、エミッ
タはGNDに接続されている。R2の他端は基準電圧Vrefの
入力端となっている。The base of Q3 is connected to the GND via the constant current source I1 and is also connected to one end of the resistor R1. The other end of R1 is PN
It is connected to the base of P-transistor Q5 and the collector is connected to the emitter of NPN transistor Q6 which is connected to Vcc. The base of Q6 is connected to one end of a resistor R2 and the collector of NPN transistor Q7. The base of Q- is connected to the base of Q4, and the emitter is connected to GND. The other end of R2 is an input end of the reference voltage Vref.
上記R1の他端にベースが接続されたQ5のコレクタはGN
Dに接続され、エミッタは定電流源I3を介してVccに接続
されると共に逆相出力Vout−の出力端となっている。The collector of Q5 whose base is connected to the other end of R1 is GN
It is connected to D, the emitter is connected to Vcc via the constant current source I3, and is the output end of the negative-phase output Vout-.
上記構成の回路の動作について第２図（ａ）及び
（ｂ）の特性曲線を参照して説明する。なお、出力値は
Vout＋とVout−との差電圧（Vout＋）−（Vout−）とな
る。非クリップ動作の延長はVin＝Vrefのとき、（Vout
＋）＝（Vout−）となるように構成されている。クリッ
プレベルはR1・I1で設定され、Vinが（Vref−R1・I1）
より大きくなったときにクリップが起こり、出力値（Vo
ut＋）−（Vout−）は−R1・I1だけの電圧を残し、変化
しないように動作する。The operation of the circuit having the above configuration will be described with reference to the characteristic curves of FIGS. 2 (a) and 2 (b). The output value is
The voltage difference between Vout + and Vout- is (Vout +)-(Vout-). The extension of non-clip operation is (Vout
+) = (Vout−). Clip level is set by R1 ・ I1 and Vin is (Vref−R1 ・ I1)
Clipping occurs when it becomes larger, and the output value (Vo
ut +)-(Vout-) leaves the voltage of only -R1 · I1 and operates so as not to change.
Vin＜＜（Vref−R1・I1）のとき、差動回路Q2,Q3のう
ちQ2のベースには、Vin−VBEの電圧が加わっており、Q2
はオン状態である。このため、Q4とQ7で構成されたカレ
ントミラー回路の電流は０で、R2には電圧が生じない。
従って、（Vout＋）＝Vin、（Vout−）＝Vrefとなり、
出力は入力に従って変化する。When Vin << (Vref−R1 · I1), the voltage of Vin−V BE is applied to the base of Q2 of the differential circuits Q2 and Q3, and Q2
Is on. Therefore, the current of the current mirror circuit composed of Q4 and Q7 is 0, and no voltage is generated in R2.
Therefore, (Vout +) = Vin, (Vout −) = Vref
The output changes according to the input.
Vin＜＜（Vref−R1・I1）のとき、Q2はオフ状態、Q3
はオン状態となり、カレントミラー回路構成のQ4とQ7に
流れる電流を介して、R2にはI2の電流が流れる。このと
き、クリップ動作が起こり、（Vout＋）＝Vref−R2・I2
−R1・I1、（Vout−）＝Vref−R2・I2となり、出力は
（Vout＋）−（Vout−）＝−R1・I1に固定される。When Vin << (Vref-R1 · I1), Q2 is off, Q3
Is turned on, and the current I2 flows through R2 via the current flowing through Q4 and Q7 in the current mirror circuit configuration. At this time, the clipping operation occurs and (Vout +) = Vref−R2 · I2
-R1 · I1, (Vout −) = Vref−R2 · I2, and the output is fixed to (Vout +) − (Vout −) = − R1 · I1.
また、Vin＝Vref−R1・I1付近では差動回路Q2,Q3の切
換え動作領域となる。In the vicinity of Vin = Vref−R1 · I1, the switching operation area of the differential circuits Q2 and Q3 is set.
この発明では、Q4とQ7のカレントミラー回路とR2によ
り、差動回路の基準電圧入力側のQ3のベース電圧に帰還
がかけられる。In the present invention, feedback is applied to the base voltage of Q3 on the reference voltage input side of the differential circuit by the current mirror circuit of Q4 and Q7 and R2.
すなわち、Vinが上昇し、Vref−R1・I1付近になるとQ
3がオンし始め、Q3のコレクタ電流相当の電流がR2に流
れる。これにより、Q6のエミッタ電圧が下がり、Q3のベ
ース電圧を下げるように作用し、差動回路（Q2,Q3）の
切換えを促進すると共に、Q5のベース電圧を下げてもVo
ut−も下げるように作用する。よって、電圧変化は第２
図（ａ）のようになり、R2及びI2を適切な値に選ぶとVo
ut＋とVout−の変化が補正的に変化し、第２図（ｂ）の
ように出力の非理想的な変化領域Ａを小さくすることが
できる。That is, when Vin rises and becomes near Vref−R1 ・ I1, Q
3 starts to turn on, and a current equivalent to the collector current of Q3 flows through R2. This lowers the emitter voltage of Q6, acts to lower the base voltage of Q3, promotes the switching of the differential circuit (Q2, Q3), and lowers the base voltage of Q5 by Vo.
ut- also acts to lower. Therefore, the voltage change is the second
As shown in Figure (a), if R2 and I2 are set to appropriate values, Vo
The changes in ut + and Vout- are corrected to change, and the non-ideal change region A of the output can be reduced as shown in FIG.
なお、Q6は電圧バッファの役割をし、Q1はQ6のVBEを
補償するレベルシフト、Q5はQ2またはQ3のVBEを補償す
るレベルシフトとして作用するが、これらは必ずしも必
要ではない。Incidentally, Q6 is the role of the voltage buffer, Q1 level shift to compensate for the V BE of Q6, Q5 is acts as a level shift to compensate for the V BE of Q2 or Q3, it is not always necessary.
上記実施例回路によれば、第２図（ｂ）に示されるよ
うに、出非理想的な変化領域Ａが小さくなり、リニア領
域が広がる。この結果、振幅が大きい映像信号の歪みが
改善される。According to the above-described embodiment circuit, as shown in FIG. 2B, the non-ideal change area A becomes smaller and the linear area becomes wider. As a result, the distortion of the video signal having a large amplitude is improved.
［発明の効果］ 以上説明したようにこの発明によれば、差電圧出力で
は、クリップ点の緩慢な変化が補正されるので、クリッ
プ点近傍の電圧変化がシャープな特性のピーククリップ
回路が提供できる。[Effects of the Invention] As described above, according to the present invention, since the slow change of the clip point is corrected in the differential voltage output, it is possible to provide the peak clip circuit having the characteristic that the voltage change near the clip point is sharp. .
第１図はこの発明の一実施例による構成の回路図、第２
図（ａ）は第１図の回路における各２出力の特性曲線
図、第２図（ｂ）は第１図の回路における出力差を示す
特性曲線図、第３図は従来のピーククリップ回路の構成
を示す回路図、第４図（ａ）は第３図の回路における各
２出力の特性曲線図、第４図（ｂ）は第３図の回路にお
ける出力差を示す特性曲線図である。 Q1,Q4,Q6,Q7……NPNトランジスタ、Q2,Q3,Q5……PNPト
ランジスタ、R1,R2……抵抗。I1,I2,I3,I4……電流源。FIG. 1 is a circuit diagram of a configuration according to an embodiment of the present invention, and FIG.
FIG. 3A is a characteristic curve diagram of each two outputs in the circuit of FIG. 1, FIG. 2B is a characteristic curve diagram showing an output difference in the circuit of FIG. 1, and FIG. 3 is a conventional peak clip circuit. 4 is a circuit diagram showing the configuration, FIG. 4 (a) is a characteristic curve diagram of two outputs in the circuit of FIG. 3, and FIG. 4 (b) is a characteristic curve diagram showing an output difference in the circuit of FIG. Q1, Q4, Q6, Q7 …… NPN transistor, Q2, Q3, Q5 …… PNP transistor, R1, R2 …… Resistance. I1, I2, I3, I4 ... Current sources.
Claims (2)
トランジスタから構成され、前記第１のトランジスタの
ベースは入力信号に応じた入力電圧を受け、前記第２の
トランジスタのベースは前記入力信号を所定の電圧レベ
ルでクリップするためのクリップ電圧を受ける差動回路
と、 前記クリップ電圧を越える入力電圧によって前記差動回
路で切換え動作が始まると、前記差動回路の切換え動作
速度を上げるように前記第２のトランジスタのベースに
前記クリップ電圧と共に前記第２のトランジスタのコレ
クタ電流の変化に比例した電圧変化を伴う帰還電圧を加
える電圧供給手段と、 前記第１極性の第１、第２のトランジスタの共通のエミ
ッタに接続される正相出力端子と、 前記電圧供給手段を介して前記第２のトランジスタのベ
ースに結合され、前記第２のトランジスタのベース電位
からシフトした電圧レベルを出力する逆相出力端子とを
具備し、 前記正相出力端子と逆相出力端子との間の出力電圧を得
ることを特徴とするピーククリップ回路。1. An emitter is composed of a first and a second transistor having a common first polarity, a base of the first transistor receives an input voltage according to an input signal, and a base of the second transistor is A differential circuit that receives a clipping voltage for clipping the input signal at a predetermined voltage level, and a switching operation speed of the differential circuit when a switching operation starts in the differential circuit due to an input voltage exceeding the clipping voltage. Voltage supplying means for applying a feedback voltage to the base of the second transistor so as to raise the clip voltage and a voltage change proportional to the change of the collector current of the second transistor; and first and second polarities of the first polarity. A positive-phase output terminal connected to the common emitter of the second transistor and a base of the second transistor via the voltage supply means. And a negative-phase output terminal for outputting a voltage level shifted from the base potential of the second transistor, to obtain an output voltage between the positive-phase output terminal and the negative-phase output terminal. Peak clip circuit.
４のトランジスタからなり前記入力電圧とクリップ電圧
との電位差で前記差動回路の切換え動作が始まるとオン
する、前記第２のトランジスタのコレクタに結合された
カレントミラー回路と、 前記カレントミラー回路の電流路にベースが接続され、
エミッタが前記第２のトランジスタのベースに結合され
た、前記カレントミラー回路がオンし前記電流路に電流
が流れると帰還電圧が前記第２のトランジスタのベース
に印加される第２極性の第５のトランジスタとを含むこ
とを特徴とする請求項１に記載のピーククリップ回路。2. The voltage supply means is composed of third and fourth transistors having a second polarity, and is turned on when a switching operation of the differential circuit starts due to a potential difference between the input voltage and the clip voltage. A current mirror circuit coupled to the collector of the transistor, and a base connected to a current path of the current mirror circuit,
When the current mirror circuit, whose emitter is coupled to the base of the second transistor, is turned on and a current flows in the current path, a feedback voltage is applied to the base of the second transistor, and a fifth polarity of the second polarity is applied. The peak clipping circuit according to claim 1, further comprising a transistor.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2127468A JP2557552B2 (en) | 1990-05-17 | 1990-05-17 | Peak clip circuit |
| KR1019910007947A KR930006185B1 (en) | 1990-05-17 | 1991-05-16 | Peak clip circuit |
| US07/927,717 US5266853A (en) | 1990-05-17 | 1992-08-11 | Peak clipper with an expanded linear characteristic region for video signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2127468A JP2557552B2 (en) | 1990-05-17 | 1990-05-17 | Peak clip circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0422206A JPH0422206A (en) | 1992-01-27 |
| JP2557552B2 true JP2557552B2 (en) | 1996-11-27 |
Family
ID=14960677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2127468A Expired - Fee Related JP2557552B2 (en) | 1990-05-17 | 1990-05-17 | Peak clip circuit |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2557552B2 (en) |
| KR (1) | KR930006185B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007208114A (en) * | 2006-02-03 | 2007-08-16 | Disco Abrasive Syst Ltd | Cutting device |
| KR100899259B1 (en) * | 2007-05-28 | 2009-05-26 | 리믹스포인트, 인코포레이션 | Drill inspection apparatus, drill inspection method, and redording media recording the program |
-
1990
- 1990-05-17 JP JP2127468A patent/JP2557552B2/en not_active Expired - Fee Related
-
1991
- 1991-05-16 KR KR1019910007947A patent/KR930006185B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910021123A (en) | 1991-12-20 |
| KR930006185B1 (en) | 1993-07-08 |
| JPH0422206A (en) | 1992-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4004244A (en) | Dynamic current supply | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| JP2557552B2 (en) | Peak clip circuit | |
| JPH0787314B2 (en) | amplifier | |
| CA1210089A (en) | Current source circuit arrangement | |
| JPH05102755A (en) | Differential amplifier | |
| JPH0527282B2 (en) | ||
| JP2623954B2 (en) | Variable gain amplifier | |
| JPH0230902Y2 (en) | ||
| JP2759156B2 (en) | Amplifier circuit | |
| JP3318161B2 (en) | Low voltage operation type amplifier and optical pickup using the same | |
| JPH0441612Y2 (en) | ||
| JP3733188B2 (en) | Power Amplifier | |
| JPS6127927B2 (en) | ||
| JP2902277B2 (en) | Emitter follower output current limiting circuit | |
| JP2577212B2 (en) | Color noise reduction circuit | |
| JPS6123687B2 (en) | ||
| JP3135590B2 (en) | Transistor circuit | |
| JPS6119547Y2 (en) | ||
| JP3290264B2 (en) | Gamma correction circuit | |
| JPH0419881Y2 (en) | ||
| JP3063432B2 (en) | Voltage control amplifier circuit | |
| JPS6256685B2 (en) | ||
| JPH04225618A (en) | Comparison circuit | |
| JPH0522275B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |