JP3290264B2 - Gamma correction circuit - Google Patents

Gamma correction circuit

Info

Publication number
JP3290264B2
JP3290264B2 JP22333193A JP22333193A JP3290264B2 JP 3290264 B2 JP3290264 B2 JP 3290264B2 JP 22333193 A JP22333193 A JP 22333193A JP 22333193 A JP22333193 A JP 22333193A JP 3290264 B2 JP3290264 B2 JP 3290264B2
Authority
JP
Japan
Prior art keywords
voltage
transistor
input
gamma correction
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22333193A
Other languages
Japanese (ja)
Other versions
JPH0779362A (en
Inventor
剛 山本
則夫 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP22333193A priority Critical patent/JP3290264B2/en
Publication of JPH0779362A publication Critical patent/JPH0779362A/en
Application granted granted Critical
Publication of JP3290264B2 publication Critical patent/JP3290264B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は映像信号を液晶表示装
置により表示する場合の、映像信号処理回路におけるガ
ンマ補正回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gamma correction circuit in a video signal processing circuit when a video signal is displayed on a liquid crystal display device.

【0002】[0002]

【従来の技術】従来、液晶表示装置におけるガンマ補正
回路として特開平1-175467号に記載されたものがある。
以下、これについて図4を用いて説明する。図4におい
て、入力端子3の電圧が基準電圧V11、V12より十分小
さいとき、トランジスタQ18、Q17、Q16には、ほぼ定
電流I12に等しい電流が流れる。しかし、この電流は第
1電圧比較回路AのトランジスタQ15を通過するため、
トランジスタQ13側には電流が流れずレベルシフト回路
は動作しない。従って、出力端子4はエミッタフォロワ
Q11のエミッタと同じ電圧となる。入力端子3の電圧が
上昇して基準電圧V11に近づくにつれ、カレントミラー
回路Q13、Q12を流れる電流が増加して出力端子4の電
位が持ち上がる。
2. Description of the Related Art A gamma correction circuit in a liquid crystal display device is disclosed in Japanese Patent Application Laid-Open No. 1-175467.
Hereinafter, this will be described with reference to FIG. In FIG. 4, when the voltage at the input terminal 3 is sufficiently smaller than the reference voltages V11 and V12, a current substantially equal to the constant current I12 flows through the transistors Q18, Q17 and Q16. However, since this current passes through the transistor Q15 of the first voltage comparison circuit A,
No current flows to the transistor Q13 side, and the level shift circuit does not operate. Therefore, the output terminal 4 has the same voltage as that of the emitter of the emitter follower Q11. As the voltage at the input terminal 3 rises and approaches the reference voltage V11, the current flowing through the current mirror circuits Q13 and Q12 increases and the potential at the output terminal 4 rises.

【0003】V11<入力端子3の電圧<V12になると、
出力端子4の電圧は、Q11のエミッタ電圧+I12・R11
に近づき急峻に持ち上げられる。入力端子3の電圧が基
準電圧V12に近づくと、トランジスタQ17に供給される
電流が減少されるため、出力端子4とトランジスタQ11
のエミッタとの電圧差が減少する。
When V11 <voltage of input terminal 3 <V12,
The voltage at output terminal 4 is equal to the emitter voltage of Q11 + I12.R11
Approaching and lifted sharply. When the voltage at the input terminal 3 approaches the reference voltage V12, the current supplied to the transistor Q17 decreases, so that the output terminal 4 and the transistor Q11
The voltage difference between the emitter and the emitter decreases.

【0004】入力端子3の電圧が基準電圧V12より十分
大きくなると、第2電圧比較回路Bも反転してトランジ
スタQ17に電流が供給されなくなり、第1電圧比較回路
Aおよびレベルシフト回路が動作しなくなるので、抵抗
R11の両端間に電位差がなくなり、出力端子はトランジ
スタQ11と同じ電圧となる。図5は、このような動作に
よって得られる、図4のガンマ補正特性を示すものであ
る。
When the voltage at the input terminal 3 becomes sufficiently higher than the reference voltage V12, the second voltage comparison circuit B is also inverted, so that no current is supplied to the transistor Q17 and the first voltage comparison circuit A and the level shift circuit do not operate. Therefore, there is no potential difference between both ends of the resistor R11, and the output terminal has the same voltage as the transistor Q11. FIG. 5 shows the gamma correction characteristics of FIG. 4 obtained by such an operation.

【0005】このようなガンマ補正回路では、入力信号
レベルが基準電圧V12付近にある場合、第1電圧比較回
路Aの動作電流が減少する。一般的な回路の特性とし
て、動作電流が減少すると回路の周波数特性が劣化する
ため入力信号のレベルによって周波数特性が変わるとい
う問題がある。さらに、入力信号経路にPNPトランジ
スタの差動回路、NPN・PNPトランジスタのカラン
トミラ回路を使用しているため、周波数特性が劣化する
という問題がある。
In such a gamma correction circuit, when the input signal level is near the reference voltage V12, the operating current of the first voltage comparison circuit A decreases. As a characteristic of a general circuit, there is a problem that when the operating current decreases, the frequency characteristic of the circuit deteriorates, so that the frequency characteristic changes depending on the level of the input signal. Further, since a differential circuit of a PNP transistor and a current mirror circuit of an NPN / PNP transistor are used for an input signal path, there is a problem that frequency characteristics are deteriorated.

【0006】[0006]

【発明が解決しようとする課題】上記説明した従来のガ
ンマ補正回路においては、入力信号レベルが高い方の基
準電圧付近にある場合、第1電圧比較回路Aの動作電流
が減少して周波数特性が劣化することから、入力信号の
レベルによって周波数特性が変わるという問題がある。
この発明は、良好なガンマ補正特性を有するとともに、
周波数特性の優れたガンマ補正回路を提供することを目
的とする。
In the conventional gamma correction circuit described above, when the input signal level is near the higher reference voltage, the operating current of the first voltage comparison circuit A decreases and the frequency characteristic is reduced. There is a problem that the frequency characteristic changes depending on the level of the input signal because of deterioration.
This invention has good gamma correction characteristics,
It is an object to provide a gamma correction circuit having excellent frequency characteristics.

【0007】[0007]

【課題を解決するための手段】上記課題を解決するた
め、第1〜第3のトランジスタおよびエミッタ抵抗で構
成される差動マトリックス回路の、それぞれのトランジ
スタのベースに、入力信号、基準電圧、基準電圧でクリ
ップされる入力信号を入力することによって、これらの
各入力信号と上記差動マトリックス回路で決定されるあ
る区間に出力される該差動マトリックス回路の出力信号
を入力信号に加算し、所望のガンマ補正特性を得るよう
に構成する。
In order to solve the above-mentioned problems, an input signal, a reference voltage, and a reference voltage are applied to the bases of respective transistors in a differential matrix circuit including first to third transistors and an emitter resistor. By inputting an input signal that is clipped by voltage, each of these input signals and an output signal of the differential matrix circuit output in a certain section determined by the differential matrix circuit are added to the input signal, The gamma correction characteristic is obtained.

【0008】[0008]

【作用】上記手段により、入力信号が基準電圧より十分
低いとき、差動マトリックス回路からの出力はなく、入
力信号に差動マトリックス回路の出力信号との加算はな
い。入力信号電圧が基準電圧に近づくと差動マトリック
ス回路と3つの入力信号によって決定されるある電圧か
ら入力信号に差動マトリックス回路の出力を加算する。
このとき、入力信号電圧が高くなるにつれて差動マトリ
ックス回路の出力の加算量も増加する。入力信号電圧が
基準電圧より高くなると差動マトリックス回路の出力は
減少し、差動マトリックス回路と3つの入力信号によっ
て決まるある電圧から差動マトリックス回路の出力がな
くなる。このようにして、所望のガンマ補正特性を得る
ことができる。
According to the above means, when the input signal is sufficiently lower than the reference voltage, there is no output from the differential matrix circuit, and there is no addition of the input signal to the output signal of the differential matrix circuit. When the input signal voltage approaches the reference voltage, the output of the differential matrix circuit is added to the input signal from a voltage determined by the differential matrix circuit and the three input signals.
At this time, as the input signal voltage increases, the added amount of the output of the differential matrix circuit also increases. When the input signal voltage becomes higher than the reference voltage, the output of the differential matrix circuit decreases, and the output of the differential matrix circuit disappears from a certain voltage determined by the differential matrix circuit and three input signals. Thus, a desired gamma correction characteristic can be obtained.

【0009】[0009]

【実施例】以下、この発明の実施例について図面を参照
しながら詳細に説明する。図1はこの発明の一実施例を
説明するための回路図である。図1において、ベースが
入力端子1に接続されたトランジスタQ1 と定電流源I
1 とによりエミッタフォロワ2を構成し、抵抗R1 が加
算器3を構成する。トランジスタQ5 〜Q7、抵抗R2
〜R5 、定電流源I5 ,I6 は差動マトリックス回路4
を構成し、トランジスタQ6 ,Q7 のコレクタは、出力
端子5に接続するとともに、抵抗R1 と電流源I2 との
間に接続する。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a circuit diagram for explaining an embodiment of the present invention. In FIG. 1, a transistor Q1 whose base is connected to an input terminal 1 and a constant current source I
1 forms an emitter follower 2, and the resistor R1 forms an adder 3. Transistors Q5 to Q7, resistor R2
R5, constant current sources I5 and I6 are differential matrix circuits 4
The collectors of the transistors Q6 and Q7 are connected to the output terminal 5 and between the resistor R1 and the current source I2.

【0010】トランジスタQ1 のエミッタは、トランジ
スタQ6 のベースに接続し、ベースが基準電圧6に接続
されたトランジスタQ4 と定電流源I4 とによりエミッ
タフォロワ7を構成する。トランジスタQ4 のエミッタ
は、トランジスタQ7 のベースに接続する。また、ベー
スが入力端子1に接続されたトランジスタQ2 、ベース
が基準電圧6に接続されたトランジスタQ3 それに定電
流源I3 は、電圧比較回路8を構成する。トランジスタ
Q2 ,Q3 のエミッタは、トランジスタQ5 のベースに
接続する。差動マトリックス回路4および3つの入力信
号によって、ガンマ補正の加算を開始する位置の第1の
レベルと終了位置の第2のレベルを設定している。
The emitter of the transistor Q1 is connected to the base of the transistor Q6. The transistor Q4 whose base is connected to the reference voltage 6 and the constant current source I4 constitute an emitter follower 7. The emitter of transistor Q4 is connected to the base of transistor Q7. The transistor Q2 whose base is connected to the input terminal 1, the transistor Q3 whose base is connected to the reference voltage 6, and the constant current source I3 constitute a voltage comparison circuit 8. The emitters of the transistors Q2 and Q3 are connected to the base of the transistor Q5. The first level at the position where the addition of gamma correction is started and the second level at the end position are set by the differential matrix circuit 4 and the three input signals.

【0011】次に、上記回路の動作について、入力端子
1の入力端電圧Vinと出力端子5の出力端電圧Vout の
関係を示す図2(a)と、入力端子電圧と抵抗R1 に流
れる、ガンマ補正電流IG=I2 −IC(Q6 )−IC
(Q7 )の関係を示す図2(b)、それに入力端電圧V
inと差動マトリックス回路4のトランジスタQ5 〜Q7
のベース電圧の関係を示す図2(c)とともに説明す
る。
Next, regarding the operation of the above circuit, FIG. 2A showing the relationship between the input terminal voltage Vin of the input terminal 1 and the output terminal voltage Vout of the output terminal 5, and the gamma flowing through the input terminal voltage and the resistor R1. Correction current IG = I2-IC (Q6) -IC
FIG. 2B showing the relationship of (Q7), and the input terminal voltage V
in and transistors Q5 to Q7 of the differential matrix circuit 4
FIG. 2C showing the relationship between the base voltages.

【0012】入力端子1の電位Vinが基準電圧6より十
分小さいとき、電圧比較回路8にてトランジスタQ3 は
オフ、トランジスタQ2 はオン状態となる。このためト
ランジスタQ5 ,Q6 のベースは同電位になる。このと
きの、トランジスタQ5 〜Q7 の各ベース電位を比較す
ると、Vb(Q5 ) =Vb(Q6 )<Vb(Q7 )とな
る。従って、差動マトリックス回路4はトランジスタQ
7 だけがオン状態になる。このときトランジスタQ7 の
コレクタに流れる電流を、定電流源I2 と同じに設定す
ると、抵抗R1 には電流が流れず、入力信号にガンマ補
正分は加算しない。このため、出力端子5は、エミッタ
フォロワのトランジスタQ1のエミッタと同電位にな
る。
When the potential Vin of the input terminal 1 is sufficiently lower than the reference voltage 6, the transistor Q3 is turned off and the transistor Q2 is turned on in the voltage comparison circuit 8. For this reason the base of the transistor Q5, Q 6 is the same potential. Comparing the base potentials of the transistors Q5 to Q7 at this time, Vb (Q5) = Vb (Q6) <Vb (Q7). Therefore, the differential matrix circuit 4 includes the transistor Q
Only 7 goes on. At this time, if the current flowing through the collector of the transistor Q7 is set to be the same as that of the constant current source I2, no current flows through the resistor R1 and no gamma correction is added to the input signal. Therefore, the output terminal 5 has the same potential as the emitter of the transistor Q1 of the emitter follower.

【0013】入力端子1の電位が基準電圧6に近づくに
つれてトランジスタQ5 、Q6 もオンし始め、トランジ
スタQ7 に流れる電流が減少することによって、ガンマ
補正電流IGは増加する。ガンマ補正電流IGが抵抗R
1 に流れることにより、入力信号にガンマ補正分を加算
して出力端子5に出力する。
As the potential of the input terminal 1 approaches the reference voltage 6, the transistors Q5 and Q6 also start to turn on, and the current flowing through the transistor Q7 decreases, so that the gamma correction current IG increases. Gamma correction current IG is resistance R
When the signal flows to 1, the input signal is added with the amount of gamma correction and output to the output terminal 5.

【0014】差動マトリックス回路4のトランジスタQ
5 〜Q7 の各ベース電圧が、Vb(Q5 ) =Vb(Q6
Vb(Q7 )の関係のときに、ガンマ補正分は加
算量が最大となる。入力端子1の電位Vinが基準電圧6
より大きくなると、電圧比較回路8にてトランジスタQ
2 はオフし、トランジスタQ3 はオン状態になる。トラ
ンジスタQ5 のベース電位は、トランジスタQ7 のベー
ス電位と同じになる。
The transistor Q of the differential matrix circuit 4
When the base voltages of 5 to Q7 are Vb (Q5) = Vb (Q6
) = Vb (Q7), the amount of addition of the gamma correction amount becomes the maximum. The potential Vin of the input terminal 1 is equal to the reference voltage 6
When the voltage becomes larger, the voltage of the transistor Q
2 is turned off, and the transistor Q3 is turned on. The base potential of the transistor Q5 becomes the same as the base potential of the transistor Q7.

【0015】Vb(Q6 )≧Vb(Q5 )=Vb(Q7
)の関係、すなわち、入力端子1の電位が基準電圧6
より大きくなると、トランジスタQ5 ,Q7 はオフ状態
に近づき、トランジスタQ6 に流れる電流は増加する。
これによって、ガンマ補正電流IGは減少していくた
め、抵抗R1 でのガンマ補正分の加算量はさくなる。
Vb (Q6) ≧ Vb (Q5) = Vb (Q7
), That is, the potential of the input terminal 1 is equal to the reference voltage 6
When it becomes larger, the transistors Q5 and Q7 approach the off state, and the current flowing through the transistor Q6 increases.
Thus, since the gamma correction current IG is gradually decreased, the addition amount of the gamma correction component at the resistor R1 is small fence.

【0016】入力端子1の電位が基準電圧6より十分大
きいとき、差動マトリックス回路4はトランジスタQ6
だけがオン状態になるため、I2 −IC(Q6 )−IC
(Q7 )=0となり、入力信号にガンマ補正分は加算し
ない。従って、出力端子5はエミッタフォロワのトラン
ジスタQ1 のエミッタと同電位になり、図2(b)に示
すガンマ補正特性となる。
When the potential of the input terminal 1 is sufficiently higher than the reference voltage 6, the differential matrix circuit 4
Is turned on, I2 -IC (Q6) -IC
(Q7) = 0, and no gamma correction is added to the input signal. Therefore, the output terminal 5 has the same potential as the emitter of the transistor Q1 of the emitter follower, and has the gamma correction characteristic shown in FIG.

【0017】この実施例では、周波数特性の良好なNP
Nトランジスタの差動マトリックス回路4で実現できる
ため十分な周波数特性を得ることができる。ただし、P
NPトランジスタの構成で所望の周波数特性が得られる
場合は、PNPトランジスタで構成しても問題ない。ま
た、従来のように入力信号レベルによって動作電流が変
わることがないため、入力信号レベルに依存する周波数
特性の変化がない。更に、ガンマ補正特性の中心動作点
は、単一の基準電圧で決めることができるため、回路特
性の変更も容易である。
In this embodiment, NP having good frequency characteristics is used.
Since this can be realized by the differential matrix circuit 4 having N transistors, sufficient frequency characteristics can be obtained. Where P
If desired frequency characteristics can be obtained with the configuration of the NP transistor, there is no problem even if the configuration is made of the PNP transistor. Further, since the operating current does not change depending on the input signal level as in the related art, there is no change in the frequency characteristic depending on the input signal level. Furthermore, since the central operating point of the gamma correction characteristic can be determined by a single reference voltage, it is easy to change the circuit characteristic.

【0018】上記実施例では、差動マトリックス回路4
の2つのトランジスタの出力を利用する回路を示した
が、回路構成上、他の1つのトランジスタの出力は特性
の逆特性を有している。この関係を利用した、図3はこ
の発明の他の実施例を示すものである。
In the above embodiment, the differential matrix circuit 4
Although the circuit using the outputs of the two transistors has been shown, the output of the other transistor has a characteristic opposite to the characteristic in terms of the circuit configuration. FIG. 3 shows another embodiment of the present invention utilizing this relationship.

【0019】この実施例は、トランジスタQ5 のコレク
タを、トランジスタQ8 ,Q9 より構成されるカレント
ミラーCMの入力に、カレントミラーCMの出力を出力
端子5と抵抗R1 に接続し、トランジスタQ6 ,Q7 の
コレクタを電源に接続した部分が図1の構成と異なる部
分である。
In this embodiment, the collector of the transistor Q5 is connected to the input of a current mirror CM composed of the transistors Q8 and Q9, the output of the current mirror CM is connected to the output terminal 5 and the resistor R1, and the transistors Q6 and Q7 are connected. The portion where the collector is connected to the power supply is a portion different from the configuration of FIG.

【0020】入力端子1の電位Vinが基準電圧6より十
分小さいとき、電圧比較回路8にてトランジスタQ3 は
オフ、トランジスタQ2 はオン状態となる。このためト
ランジスタQ5 ,Q7 のベースは同電位になり、トラン
ジスタQ5 〜Q7 の各ベース電位を比較すると、Vb
(Q5 )=Vb(Q6 )<Vb(Q7 )となる。差動マ
トリックス回路4´はトランジスタQ7 だけがオン状態
となる。カレントミラーCMはオフ状態にあることから
抵抗R1 には電流が流れず、入力信号にガンマ補正分は
加算しない。このため、出力端子5は、エミッタフォロ
ワのトランジスタQ1 のエミッタと同電位になる。
When the potential Vin of the input terminal 1 is sufficiently lower than the reference voltage 6, the transistor Q3 is turned off and the transistor Q2 is turned on in the voltage comparison circuit 8. Therefore, the bases of the transistors Q5 and Q7 have the same potential, and when the base potentials of the transistors Q5 to Q7 are compared, Vb
(Q5) = Vb (Q6) <Vb (Q7). In the differential matrix circuit 4 ', only the transistor Q7 is turned on. Since the current mirror CM is in the off state, no current flows through the resistor R1 and no gamma correction is added to the input signal. Therefore, the output terminal 5 has the same potential as the emitter of the transistor Q1 of the emitter follower.

【0021】入力端子1の電位が基準電圧6に近づくに
つれてトランジスタQ5 、Q6 もオンし始め、トランジ
スタQ5 に流れる電流が増加することによって、カレン
トミラーCMの出力電流が増加し、これによってガンマ
補正電流IGも増加する。ガンマ補正電流IGが抵抗R
1 に流れることにより、入力信号にガンマ補正分を加算
して出力端子5に出力する。
As the potential of the input terminal 1 approaches the reference voltage 6, the transistors Q5 and Q6 also start to turn on, and the current flowing through the transistor Q5 increases, so that the output current of the current mirror CM increases. IG also increases. Gamma correction current IG is resistance R
When the signal flows to 1, the input signal is added with the amount of gamma correction and output to the output terminal 5.

【0022】差動マトリックス回路4´のトランジスタ
Q5 〜Q7 の各ベース電圧が、Vb(Q5 )=Vb(Q
6 )=Vb(Q7 )の関係のときに、ガンマ補正分は加
算量が最大となる。入力端子1の電位Vinが基準電圧6
より大きくなると、電圧比較回路8にてトランジスタQ
2 はオフし、トランジスタQ3 はオン状態になる。トラ
ンジスタQ5 のベース電位は、トランジスタQ7 のベー
ス電位と同じになる。Vb(Q6 )≧Vb(Q5 )=V
b(Q7 )の関係、すなわち、入力端子1の電位が基準
電圧6より大きくなると、トランジスタQ5 ,Q7 はオ
フ状態に近づく。トランジスタQ5 のコレクタ電流は減
少し、これによって、ガンマ補正電流IGは減少してい
くため、抵抗R1 でのガンマ補正分の加算量は少さくな
る。
The base voltages of the transistors Q5 to Q7 of the differential matrix circuit 4 'are Vb (Q5) = Vb (Q
6) = Vb (Q7), the amount of addition for the gamma correction is the maximum. The potential Vin of the input terminal 1 is equal to the reference voltage 6
When the voltage becomes larger, the voltage of the transistor Q
2 is turned off, and the transistor Q3 is turned on. The base potential of the transistor Q5 becomes the same as the base potential of the transistor Q7. Vb (Q6) ≧ Vb (Q5) = V
When the relationship of b (Q7), that is, the potential of the input terminal 1 becomes higher than the reference voltage 6, the transistors Q5 and Q7 approach the off state. Since the collector current of the transistor Q5 decreases, and thereby the gamma correction current IG decreases, the added amount of the gamma correction in the resistor R1 decreases.

【0023】入力端子1の電位が基準電圧6より十分大
きいときは、カレントミラーCMはオフし、抵抗R1 に
電流が流れず、入力信号にガンマ補正分は加算しない。
従って、出力端子5はエミッタフォロワのトランジスタ
Q1 のエミッタと同電位になり、図2(b)に示すガン
マ補正特性となる。
When the potential of the input terminal 1 is sufficiently higher than the reference voltage 6, the current mirror CM is turned off, no current flows through the resistor R1, and no gamma correction is added to the input signal.
Therefore, the output terminal 5 has the same potential as the emitter of the transistor Q1 of the emitter follower, and has the gamma correction characteristic shown in FIG.

【0024】この実施例でも、差動マトリックス回路4
´は、周波数特性の良好なNPNトランジスタにより実
現できるため、十分な周波数特性を得ることができ、従
来のように入力信号レベルによって動作電流が変わるこ
とがないため、入力信号レベルに依存する周波数特性の
変化がない。更に、ガンマ補正特性の中心動作点は、単
一の基準電圧で決めることができるため、回路特性の変
更も容易であるなど同様の効果を奏する。
Also in this embodiment, the differential matrix circuit 4
'Can be realized by an NPN transistor having a good frequency characteristic, so that a sufficient frequency characteristic can be obtained, and the operating current does not change depending on the input signal level as in the related art. There is no change. Further, since the central operating point of the gamma correction characteristic can be determined by a single reference voltage, the same effect is obtained such that the circuit characteristic can be easily changed.

【0025】[0025]

【発明の効果】以上説明したように、この発明のガンマ
補正回路によれば、入力信号レベルによって動作電流が
変わないことから、入力信号レベルに依存した周波数特
性の変化を防止できるばかりか、回路全体としての周波
数特性の向上も図ることができる。
As described above, according to the gamma correction circuit of the present invention, since the operating current does not change with the input signal level, not only can the frequency characteristic change depending on the input signal level be prevented, but also the circuit can be prevented. The frequency characteristics as a whole can also be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の一実施例を説明するための回路図。FIG. 1 is a circuit diagram for explaining an embodiment of the present invention.

【図2】(a)、(b)、(c)は図1の動作を説明す
るための特性図。
FIGS. 2A, 2B, and 2C are characteristic diagrams for explaining the operation of FIG.

【図3】この発明の他の実施例を説明するための回路
図。
FIG. 3 is a circuit diagram for explaining another embodiment of the present invention.

【図4】従来のガンマ補正回路を説明するための回路
図。
FIG. 4 is a circuit diagram for explaining a conventional gamma correction circuit.

【図5】図4の動作を説明するための特性図。FIG. 5 is a characteristic diagram for explaining the operation of FIG. 4;

【符号の説明】[Explanation of symbols]

1…入力端子、2,7…エミッタフォロワ、3…加算
器、4,4´…差動マトリックス回路、5…出力端子、
6…基準電圧、8…電圧比較回路、Q1 〜Q8 …トラン
ジスタ、CM…カレントミラー。
DESCRIPTION OF SYMBOLS 1 ... Input terminal, 2,7 ... Emitter follower, 3 ... Adder, 4,4 '... Differential matrix circuit, 5 ... Output terminal,
6: Reference voltage, 8: Voltage comparison circuit, Q1 to Q8: Transistor, CM: Current mirror.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭64−60062(JP,A) 特開 平1−175467(JP,A) 特開 平4−351071(JP,A) 特開 昭57−188182(JP,A) (58)調査した分野(Int.Cl.7,DB名) H04N 5/202 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-64-60062 (JP, A) JP-A-1-175467 (JP, A) JP-A-4-351071 (JP, A) JP-A-57-167 188182 (JP, A) (58) Field surveyed (Int. Cl. 7 , DB name) H04N 5/202

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 入力信号を第1の入力、所定の基準電圧
を第2の入力、前記入力信号を基準電圧でクリップした
信号を第3の入力としこれら第1ないし第3の入力か
前記基準電圧を中心該基準電圧から所定の電圧レベ
ルの幅をもった第1およ第2の動作レベルを設定する
手段と、前記第1ないし第3の入力から 、前記入力信号の電圧レ
ベルが前記第1の動作レベルより大きくなると出力し始
め、前記入力信号の電圧レベルが前記基準電圧で最大と
なり、前記入力信号の電圧レベルが前記基準電圧より大
きくなると減少し始め、前記入力信号の電圧レベルが
記第2の動作レベル以上になると出力が0となる補正
号を生成して該補正信号を電圧に変換する電圧変換手段
と、 前記電圧変換手段により変換された電圧の電圧レベル
前記第1の入力の電圧レベルを加算する加算器とからな
ることを特徴とするガンマ補正回路。
An input signal is supplied to a first input, a predetermined reference voltage.
A second input, a <br/> signal clipped by the reference voltage the input signal to the third input, if these first to third input
A predetermined voltage level from the reference voltage around the reference voltage.
Means for setting the first and second operating level having the width of the Le, from the first to third input, the voltage les of the input signal
When the bell becomes higher than the first operation level, output starts, the voltage level of the input signal becomes maximum at the reference voltage, and the voltage level of the input signal is higher than the reference voltage.
When the voltage level of the input signal becomes higher than or equal to the second operation level, a correction signal whose output becomes 0 is generated , and the correction signal is converted into a voltage. gamma correction circuit for a voltage converting means <br/> for, characterized by comprising an adder for adding the voltage level of the voltage level and the first input of the voltage converted by the voltage converting means.
【請求項2】 前記電圧変換手段は、前記第1の入力
ベースに入力する第1のトランジスタ、前記第2の入力
をベースに入力する第2のトランジスタ、前記第3の入
をベースに入力する第3のトランジスタ、 各トランジスタのエミッタ間に接続されたエミッタ抵抗
とからなる差動マトリックス回路で構成してなることを
特徴とする請求項1記載のガンマ補正回路。
Wherein said voltage conversion means includes a first transistor for inputting the first input to the base, a second transistor to be input to the second base inputs <br/> of said third inlet
Third transistor and, a gamma correction circuit according to claim 1, wherein a differential matrix circuit consisting of the connected emitter resistors be configured between the emitter of the transistor for inputting a force to the base.
JP22333193A 1993-09-08 1993-09-08 Gamma correction circuit Expired - Fee Related JP3290264B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22333193A JP3290264B2 (en) 1993-09-08 1993-09-08 Gamma correction circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22333193A JP3290264B2 (en) 1993-09-08 1993-09-08 Gamma correction circuit

Publications (2)

Publication Number Publication Date
JPH0779362A JPH0779362A (en) 1995-03-20
JP3290264B2 true JP3290264B2 (en) 2002-06-10

Family

ID=16796483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22333193A Expired - Fee Related JP3290264B2 (en) 1993-09-08 1993-09-08 Gamma correction circuit

Country Status (1)

Country Link
JP (1) JP3290264B2 (en)

Also Published As

Publication number Publication date
JPH0779362A (en) 1995-03-20

Similar Documents

Publication Publication Date Title
US4647839A (en) High precision voltage-to-current converter, particularly for low supply voltages
JP2669389B2 (en) Voltage-current converter
JPH0322723B2 (en)
JP3290264B2 (en) Gamma correction circuit
US5155429A (en) Threshold voltage generating circuit
JP2870323B2 (en) Window comparator
JPH05102755A (en) Differential amplifier
JPS5986316A (en) Switching circuit of differential amplifier pair
JP3257491B2 (en) Voltage-current conversion circuit
JPH0527282B2 (en)
JP3107590B2 (en) Current polarity conversion circuit
US5285121A (en) Current switching circuit
JPH03112214A (en) Voltage comparator
JP2853485B2 (en) Voltage-current converter
JP2861868B2 (en) Comparator with hysteresis
JP2602984Y2 (en) Differential amplifier circuit
JP2829773B2 (en) Comparator circuit
JP2783797B2 (en) Differential output comparator
JP3406468B2 (en) Constant voltage generator
JP3381100B2 (en) amplifier
JPH0419881Y2 (en)
JP2809157B2 (en) Voltage-current conversion circuit
JPH04316203A (en) Voltage/current converting circuit
JP2829738B2 (en) comparator
JPH0564486B2 (en)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020226

LAPS Cancellation because of no payment of annual fees