JP2853485B2 - Voltage-current converter - Google Patents
Voltage-current converterInfo
- Publication number
- JP2853485B2 JP2853485B2 JP4299446A JP29944692A JP2853485B2 JP 2853485 B2 JP2853485 B2 JP 2853485B2 JP 4299446 A JP4299446 A JP 4299446A JP 29944692 A JP29944692 A JP 29944692A JP 2853485 B2 JP2853485 B2 JP 2853485B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- base
- current
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は電圧電流変換回路に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voltage / current conversion circuit.
【０００２】[0002]
【従来の技術】従来技術の電圧電流変換回路について図
３を参照して説明する。この電圧電流変換回路は、トラ
ンジスタＱ１，Ｑ２，Ｑ３およびＱ４を備え、トランジ
スタＱ１およびＱ２は互いにカレントミラー回路を形成
している。トランジスタＱ１のエミッタ抵抗として抵抗
Ｒ１が接続され、トランジスタＱ２のエミッタ抵抗とし
て抵抗Ｒ２が接続される。抵抗Ｒ１およびＲ２はそれぞ
れ電源に接続される。次に、トランジスタＱ３のエミッ
タはトランジスタＱ１のコレクタに接続され、トランジ
スタＱ４のエミッタはトランジスタＱ２のコレクタに接
続される。トランジスタＱ５のコレクタはトランジスタ
Ｑ３のコレクタに接続されトランジスタＱ５のエミッタ
はトランジスタＱ６のベースへダーリントン接続されて
いる。2. Description of the Related Art A conventional voltage-current conversion circuit will be described with reference to FIG. This voltage-current conversion circuit includes transistors Q1, Q2, Q3 and Q4, and transistors Q1 and Q2 form a current mirror circuit with each other. The resistor R1 is connected as an emitter resistor of the transistor Q1, and the resistor R2 is connected as an emitter resistor of the transistor Q2. The resistors R1 and R2 are each connected to a power supply. Next, the emitter of transistor Q3
Is connected to the collector of the transistor Q1.
The emitter of the star Q4 is connected to the collector of the transistor Q2.
Continued. The collector of transistor Q5 is connected to the collector of transistor Q3, and the emitter of transistor Q5 is Darlington connected to the base of transistor Q6.
【０００３】入力信号は端子１に接続された演算増幅器
１０の正端子から入力され演算増幅器１０の出力からト
ランジスタＱ５のベースへと供給される。さらにトラン
ジスタＱ６のエミッタから演算増幅器１０へ負帰還をか
ける構成を有している。An input signal is inputted from a positive terminal of an operational amplifier 10 connected to a terminal 1 and supplied from an output of the operational amplifier 10 to a base of a transistor Q5. Further, the configuration is such that negative feedback is applied to the operational amplifier 10 from the emitter of the transistor Q6.
【０００４】このため、端子１と端子３は同電位にな
る。端子３に流れる電流Ｉ３は、端子３から接地間に接
続されている抵抗Ｒ３と端子１の電圧Ｖ１よってＩ３＝
Ｖ１／Ｒ３の電流が流れる。Therefore, the terminals 1 and 3 have the same potential. The current I3 flowing through the terminal 3 is determined by the resistor R3 connected between the terminal 3 and the ground and the voltage V1 of the terminal 1, so that I3 =
A current of V1 / R3 flows.
【０００５】抵抗Ｒ３に流れる電流が決まると同量の電
流がトランジスタＱ１に流れ、トランジスタＱ２の電流
は電流ミラーによりトランジスタＱ１の電流の（Ｒ１／
Ｒ２）倍の電流が流れ、この電流を端子４から出力電流
として取り出す。抵抗Ｒ１およびＲ２に流れる電流Ｉ１
およびＩ２の電流比の精度を高くするために電流ミラー
を２段に構成している。さらに電流ミラーの入力側では
入力からの影響を小さくし電流ミラーの精度を高くする
ために、トランジスタＱ３の出力側にトラジスタＱ５お
よびＱ６のダーリントン回路を接続しトランジスタＱ６
のベース電流を補正している。When the current flowing through the resistor R3 is determined, the same amount of current flows through the transistor Q1, and the current of the transistor Q2 is reduced by the current mirror by (R1 / R1) of the current of the transistor Q1.
R2) times the current flows, and this current is taken out from the terminal 4 as an output current. Current I1 flowing through resistors R1 and R2
In order to increase the accuracy of the current ratio of I2 and I2, the current mirror is configured in two stages. Further, on the input side of the current mirror, a Darlington circuit of transistors Q5 and Q6 is connected to the output side of transistor Q3 to reduce the influence from the input and increase the accuracy of the current mirror.
Is corrected.
【０００６】[0006]
【発明が解決しようとする課題】従来の電圧電流変換回
路では、トランジスタＱ１〜Ｑ６と電源〜接地間に４ケ
のトランジスタが縦続に接続されているため、トランジ
スタの順方向電圧ＶBEの４倍で３Ｖ程度の電源電圧が最
低でも必要になる。信号の振幅、さらに抵抗Ｒ１および
抵抗Ｒ３での電圧降下を考慮すると、電源電圧を５Ｖと
した場合、端子３の取り得る最高電位は２Ｖ以下とな
る。このため、入力電圧範囲が非常に狭くなり端子１の
信号電圧が大きくとれないためノイズの影響を受けやす
い。また電源電圧変動により電圧が下がった場合には正
常に動作しなくなるという欠点があった。In the conventional voltage-to-current converter, four transistors are cascaded between the transistors Q1 to Q6 and the power supply to the ground, so that four times the forward voltage V BE of the transistors is used. Therefore, a power supply voltage of about 3 V is required at least. In consideration of the signal amplitude and the voltage drop at the resistors R1 and R3, when the power supply voltage is 5 V, the highest potential that the terminal 3 can take is 2 V or less. For this reason, the input voltage range becomes very narrow, and the signal voltage at the terminal 1 cannot be increased. Further, when the voltage is lowered due to the fluctuation of the power supply voltage, there is a disadvantage that normal operation is not performed.
【０００７】[0007]
【課題を解決するための手段】本発明の電圧電流変換回
路は、第１のトランジスタおよび前記第１のトランジス
タのベースにベースを接続し、ベースとコレクタとを短
絡接続した第２のトランジスタからなり、少なくとも１
つ以上の電流出力端を有する電流ミラー回路と、前記第
１のトランジスタのコレクタにエミッタを接続し、ベー
スとコレクタとを短絡接続した第３のトランジスタと、
前記第２のトランジスタのコレクタにエミッタを接続
し、前記第３のトランジスタのベースにベースを接続し
た第４のトランジスタと、入力電圧を非反転入力端に受
ける演算増幅器と、前記演算増幅器の出力をベースに受
け前記第１のトランジスタのコレクタにコレクタを接続
した第５のトランジスタと、前記第５のトランジスタの
エミッタにベースを接続し、前記第３のトランジスタの
コレクタにコレクタを接続した第６のトランジスタと、
前記第６のトランジスタのエミッタと前記演算増幅器の
反転入力端とを負帰還を形成するように接続し、前記第
６のトランジスタのエミッタに前記演算増幅器の非反転
入力端の前記入力電圧を電流変換する変換抵抗とを備
え、前記第５のトランジスタと前記第６のトランジスタ
とでダーリントン回路を構成し、前記入力電圧に対応し
た所定の電流を前記第４のトランジスタのコレクタから
出力する構成である。また、本発明の他の電圧電流変換
回路は、第１のトランジスタおよび前記第１のトランジ
スタのベースにベースを接続した第２のトランジスタか
らなり、少なくとも１つ以上の電流出力端を有する電流
ミラー回路と、前記第１のトランジスタのコレクタにエ
ミッタを接続し、ベースとコレクタとを短絡接続した第
３のトランジスタと、前記第２のトランジスタのベース
にエミッタを接続し、前記第３のトランジスタのベース
にベースを接続した第４のトランジスタと、入力電圧を
非反転入力端に受ける演算増幅器と、前記演算増幅器の
出力をベースに受け前記第１のトランジスタのコレクタ
にコレクタを接続した第５のトランジスタと、前記第５
のトランジスタのエミッタにベースを接続し、前記第３
のトランジスタのコレクタにコレクタを接続した第６の
トランジスタと、前記第６のトランジスタのエミッタと
前記演算増幅器の反転入力端とを負帰還を形成するよう
に接続し、前記第６のトランジスタのエミッタに前記演
算増幅器の非反転入力端の 前記入力電圧を電流変換する
変換抵抗とを備え、前記第５のトランジスタと前記第６
のトランジスタとでダーリントン回路を構成し、前記入
力電圧に対応した所定の電流を前記第２のトランジスタ
のコレクタから出力する構成である。 A voltage-current conversion circuit according to the present invention comprises a first transistor and a first transistor.
Connect the base to the base of the
A second transistor, which is at least one
A current mirror circuit having one or more current output terminals;
Connect the emitter to the collector of
A third transistor having a source and a collector short-circuited,
Connecting the emitter to the collector of the second transistor
And connecting the base to the base of the third transistor.
A fourth transistor and an input voltage received at a non-inverting input terminal.
Operational amplifier, and an output based on the output of the operational amplifier.
Connect the collector to the collector of the first transistor
A fifth transistor, and the fifth transistor
The base is connected to the emitter, and the third transistor
A sixth transistor having a collector connected to the collector,
The emitter of the sixth transistor and the operational amplifier
Connected to the inverting input to form a negative feedback,
Non-inverting of the operational amplifier to the emitter of transistor 6
A conversion resistor for converting the input voltage at the input end into a current;
The fifth transistor and the sixth transistor
And constitute a Darlington circuit, corresponding to the input voltage
From the collector of the fourth transistor
It is a configuration to output. In addition, other voltage-current conversion of the present invention
The circuit comprises a first transistor and the first transistor.
Is the second transistor with its base connected to the base of the star
Current having at least one current output end
The mirror circuit and the collector of the first transistor
Connect the base and collector short-circuited
3 transistors and the base of the second transistor
To the base of the third transistor.
And a fourth transistor having a base connected to
An operational amplifier received at a non-inverting input terminal;
An output receiving a base, a collector of the first transistor;
A fifth transistor having a collector connected to the fifth transistor;
The base is connected to the emitter of the third transistor, and the third
6th collector connected to the collector of the transistor
A transistor; and an emitter of the sixth transistor.
The inverting input terminal of the operational amplifier is connected to form a negative feedback.
Connected to the emitter of the sixth transistor.
Converts the input voltage at the non-inverting input terminal of the operational amplifier into a current
A conversion resistor, the fifth transistor and the sixth transistor
A Darlington circuit is composed of
A predetermined current corresponding to a force voltage is supplied to the second transistor
Output from the collector.
【０００８】[0008]
【実施例】本発明の第１の実施例の電圧電流変換回路に
ついて図１を参照して説明する。この実施例の電圧電流
変換回路は、トランジスタＱ１，Ｑ２，Ｑ３およびＱ４
を有し、トランジスタＱ１およびＱ２は互いにカレント
ミラー回路を構成する。トランジスタＱ１のエミッタ抵
抗として抵抗Ｒ１が接続され、トランジスタＱ２のエミ
ッタ抵抗として抵抗Ｒ２が接続されている。そして抵抗
Ｒ１およびＲ２は電源に接続される。次に、トランジス
タＱ３のエミッタはトランジスタＱ１のコレクタに接続
され、トランジスタＱ４のエミッタはトランジスタＱ２
のコレクタに接続される。トランジスタＱ５のコレクタ
はトランジスタＱ１のコレクタに接続されトラジスタＱ
５のエミッタはトランジスタＱ６のベースへとダーリン
トン接続されている。入力信号は演算増幅器の正端子か
ら入力され演算増幅器の出力からトランジスタＱ５のベ
ースへと接続される。さらにトランジスタＱ６のエミッ
タから演算増幅器へ負帰還をかける構成を有している。
この電流ミラー回路の出力端４から出力される電流値
は、入力電圧と抵抗Ｒ３、Ｒ１およびＲ２とで定められ
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described with reference to FIG. The voltage-current conversion circuit of this embodiment includes transistors Q1, Q2, Q3 and Q4
And the transistors Q1 and Q2 form a current mirror circuit with each other. The resistor R1 is connected as an emitter resistor of the transistor Q1, and the resistor R2 is connected as an emitter resistor of the transistor Q2. Then, the resistors R1 and R2 are connected to a power supply. Next, Transis
The emitter of the transistor Q3 is connected to the collector of the transistor Q1
The emitter of the transistor Q4 is connected to the transistor Q2.
Connected to the collector. The collector of the transistor Q5 is connected to the collector of the transistor Q1 and connected to the transistor Q5.
The emitter of 5 is Darlington connected to the base of transistor Q6. The input signal is input from the positive terminal of the operational amplifier and is connected from the output of the operational amplifier to the base of the transistor Q5. Further, the configuration is such that negative feedback is applied from the emitter of the transistor Q6 to the operational amplifier.
The current value output from the output terminal 4 of the current mirror circuit is determined by the input voltage and the resistors R3, R1, and R2.
【０００９】演算増幅器１０の出力は、トラジスタＱ５
およびＱ６を介して演算増幅器１０に負帰還に接続され
ているため、端子１および端子３はそれぞれ同電位にな
る。抵抗Ｒ３に流れる電流Ｉ３は、端子３から接地間に
接続されている抵抗Ｒ３と端子１の電圧Ｖ１によってＩ
３＝Ｖ１／Ｒ３と決まる。抵抗Ｒ３に流れる電流が決ま
ると電流ミラーにより端子４に流れる電流Ｉ４が決ま
る。The output of the operational amplifier 10 is a transistor Q5
And Q6 are connected to the operational amplifier 10 in a negative feedback manner, so that the terminals 1 and 3 have the same potential. Current flowing through the resistor R3 I3 is, I by the voltage V1 of the resistor R3 and the terminal 1 from terminal 3 is connected between the ground
3 = V1 / R3. When the current flowing through the resistor R3 is determined, the current I4 flowing through the terminal 4 is determined by the current mirror.
【００１０】トランジスタＱ１のコレクタとダーリント
ン接続されているトラジスタＱ５のコレクタとトランジ
スタＱ３のエミッタが共通で接続されているため、トラ
ンジスタ飽和させないで使用できる最低電圧は、従来例
と比較してトランジスタＱ３の順方向電圧ＶBE分だけ少
なくなり３ケ分の順方向電圧だけですむ。[0010] Since the emitter of the collector and collected by Lunge <br/> static Q3 of Torajisuta Q5 being collector and Darlington connection of the transistor Q1 are connected in common, the minimum voltage that can be used without the transistor saturation of the conventional example By comparison, the forward voltage V BE of the transistor Q3 is reduced by only the forward voltage V BE, and only three forward voltages are required.
【００１１】次に、本発明の第２の実施例の電圧電流変
換について図２を参照して説明する。Next, a voltage-current conversion according to a second embodiment of the present invention will be described with reference to FIG.
【００１２】この第２の実施例の電圧電流変換回路は、
トランジスタＱ１およびＱ２からなる第１の電流ミラー
回路を有し、トランジスタＱ３のエミッタはトランジス
タＱ１のコレクタに接続され、トランジスタＱ４のエミ
ッタはトランジスタＱ２のベースに接続される。トラン
ジスタＱ４の出力は端子５に接続され、トラジスタＱ２
の出力を出力電流とする。それ以外は第１の実施例と同
一構成であるので詳細な説明は省略する。The voltage-current conversion circuit according to the second embodiment comprises:
It has a first current mirror circuit consisting of transistors Q1 and Q2, and the emitter of transistor Q3 is a transistor.
The collector of the transistor Q4
Is connected to the base of transistor Q2. The output of transistor Q4 is connected to terminal 5 and transistor Q2
Is the output current. Otherwise, the configuration is the same as that of the first embodiment, and a detailed description is omitted.
【００１３】この第２の実施例の電圧電流変換回路の出
力はトランジスタＱ２のみとなるため従来と比較してト
ランジスタの順方向電圧ＶBEが１ケ分少ないので出力電
圧範囲を大きくとることができる。Since the output of the voltage-current converter of the second embodiment is only the transistor Q2, the output voltage range can be widened because the forward voltage V BE of the transistor is smaller than that of the conventional one by one. .
【００１４】[0014]
【発明の効果】以上説明したように本発明は、端子１か
ら信号を入力し、電流ミラー回路により出力電流を得る
場合、電流ミラー２段で構成されるためミラー係数の精
度が非常に高い。さらにトランジスタＱ５と第２の電流
ミラー回路の構成上、電源〜接地間にトランジスタ３ケ
挿入されていることになるため回路動作に必要な電圧は
従来よりトラジスタの順方向電圧ＶBEが１ケ分小さくな
り、電流ミラー回路が１段の時と同程度になる。このた
め信号電圧範囲を広くできるためノイズにも強くなる。
なお、トランジスタの極性を変えて回路を構成したとし
ても、動作に何等不都合無く、全く同様の効果を有する
のは明白である。As described above, according to the present invention, when a signal is input from the terminal 1 and an output current is obtained by the current mirror circuit, the accuracy of the mirror coefficient is very high because the current mirror circuit has two stages. Further, because of the configuration of the transistor Q5 and the second current mirror circuit, three transistors are inserted between the power supply and the ground, so that the voltage required for the circuit operation is smaller than that of the conventional transistor by one forward voltage VBE. That is, the current mirror circuit is almost the same as that of a single stage. For this reason, since the signal voltage range can be widened, noise is also strong.
It should be noted that even if the circuit is configured by changing the polarity of the transistor, it is apparent that the circuit has exactly the same effect without any inconvenience in operation.
【図１】本発明の第１の実施例の電圧電流変換回路の回
路図である。FIG. 1 is a circuit diagram of a voltage-current conversion circuit according to a first embodiment of the present invention.
【図２】本発明の第２の実施例の電圧電流変換回路の回
路図である。FIG. 2 is a circuit diagram of a voltage-current conversion circuit according to a second embodiment of the present invention.
【図３】従来の電圧電流変換回路の回路図である。FIG. 3 is a circuit diagram of a conventional voltage-current conversion circuit.
１〜５ 端子 １０ 演算増幅器 Ｒ１〜Ｒ３ 抵抗 Ｑ１〜Ｑ６ トランジスタ 1 to 5 terminal 10 Operational amplifier R1 to R3 Resistance Q1 to Q6 Transistor
Claims (2)
ランジスタのベースにベースを接続し、ベースとコレク
タとを短絡接続した第２のトランジスタからなり、少な
くとも１つ以上の電流出力端を有する電流ミラー回路
と、 前記第１のトランジスタのコレクタにエミッタを接続
し、ベースとコレクタとを短絡接続した第３のトランジ
スタと、 前記第２のトランジスタのコレクタにエミッタを接続
し、前記第３のトランジスタのベースにベースを接続し
た第４のトランジスタと、 入力電圧を非反転入力端に受ける演算増幅器と、 前記演算増幅器の出力をベースに受け前記第１のトラン
ジスタのコレクタにコレクタを接続した第５のトランジ
スタと、 前記第５のトランジスタのエミッタにベースを接続し、
前記第３のトランジスタのコレクタにコレクタを接続し
た第６のトランジスタと、 前記第６のトランジスタのエミッタと前記演算増幅器の
反転入力端とを負帰還を形成するように接続し、前記第
６のトランジスタのエミッタに前記演算増幅器の非反転
入力端の前記入力電圧を電流変換する変換抵抗とを備
え、 前記第５のトランジスタと前記第６のトランジスタとで
ダーリントン回路を構成し、前記入力電圧に対応した所
定の電流を前記第４のトランジスタのコレクタから出力
する ことを特徴とする電圧電流変換回路。A first transistor and the first transistor;
Connect the base to the base of the transistor, and collect it with the base.
And a second transistor with a short circuit
Current mirror circuit having at least one current output
And an emitter connected to the collector of the first transistor
And a third transistor in which the base and the collector are short-circuited.
And an emitter connected to the collector of the second transistor
And connecting the base to the base of the third transistor.
A fourth transistor , an operational amplifier receiving an input voltage at a non-inverting input terminal, and a first transistor receiving an output of the operational amplifier as a base.
Fifth transistor with collector connected to collector of transistor
And a base connected to the emitter of the fifth transistor.
Connecting a collector to the collector of the third transistor,
A sixth transistor; an emitter of the sixth transistor;
Connected to the inverting input to form a negative feedback,
Non-inverting of the operational amplifier to the emitter of transistor 6
A conversion resistor for converting the input voltage at the input end into a current;
For example, the fifth transistor and the sixth transistor
A Darlington circuit is configured to correspond to the input voltage.
Output a constant current from the collector of the fourth transistor
A voltage-current conversion circuit.
ランジスタのベースにベースを接続した第２のトランジ
スタからなり、少なくとも１つ以上の電流出力端を有す
る電流ミラー回路と、 前記第１のトランジスタのコレクタにエミッタを接続
し、ベースとコレクタとを短絡接続した第３のトランジ
スタと、 前記第２のトランジスタのベースにエミッタを接続し、
前記第３のトランジスタのベースにベースを接続した第
４のトランジスタと、 入力電圧を非反転入力端に受ける演算増幅器と、 前記演算増幅器の出力をベースに受け前記第１のトラン
ジスタのコレクタにコレクタを接続した第５のトランジ
スタと、 前記第５のトランジスタのエミッタにベースを接続し、
前記第３のトランジスタのコレクタにコレクタを接続し
た第６のトランジスタと、 前記第６のトランジスタのエミッタと前記演算増幅器の
反転入力端とを負帰還を形成するように接続し、前記第
６のトランジスタのエミッタに前記演算増幅器の非反転
入力端の前記入力電圧を電流変換する変換抵抗とを備
え、 前記第５のトランジスタと前記第６のトランジスタとで
ダーリントン回路を構成し、前記入力電圧に対応した所
定の電流を前記第２のトランジスタのコレクタから出力
することを特徴とする電圧電流変換回路。 2. A first transistor and said first transistor.
Second transistor with base connected to base of transistor
And at least one current output terminal
Current mirror circuit, and an emitter connected to the collector of the first transistor
And a third transistor in which the base and the collector are short-circuited.
An emitter and an emitter connected to the base of the second transistor;
A third transistor having a base connected to the base of the third transistor;
4 transistor , an operational amplifier receiving an input voltage at a non-inverting input terminal, and the first transistor receiving an output of the operational amplifier as a base.
Fifth transistor with collector connected to collector of transistor
And a base connected to the emitter of the fifth transistor.
Connecting a collector to the collector of the third transistor,
A sixth transistor; an emitter of the sixth transistor;
Connected to the inverting input to form a negative feedback,
Non-inverting of the operational amplifier to the emitter of transistor 6
A conversion resistor for converting the input voltage at the input end into a current;
For example, the fifth transistor and the sixth transistor
A Darlington circuit is configured to correspond to the input voltage.
Output a constant current from the collector of the second transistor
A voltage-current conversion circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4299446A JP2853485B2 (en) | 1992-11-10 | 1992-11-10 | Voltage-current converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4299446A JP2853485B2 (en) | 1992-11-10 | 1992-11-10 | Voltage-current converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06152257A JPH06152257A (en) | 1994-05-31 |
| JP2853485B2 true JP2853485B2 (en) | 1999-02-03 |
Family
ID=17872688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4299446A Expired - Fee Related JP2853485B2 (en) | 1992-11-10 | 1992-11-10 | Voltage-current converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2853485B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9929705B2 (en) * | 2016-05-24 | 2018-03-27 | Fluke Corporation | Transconductance amplifier having low distortion |
-
1992
- 1992-11-10 JP JP4299446A patent/JP2853485B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06152257A (en) | 1994-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4797629A (en) | Wide range operational amplifier input stage | |
| EP0439071B1 (en) | Logarithmic amplifier | |
| KR870002693B1 (en) | Amplifier device | |
| EP0817372B1 (en) | Voltage to current conversion circuit for converting voltage to multiple current outputs | |
| JP3404209B2 (en) | Transimpedance amplifier circuit | |
| JPH0770935B2 (en) | Differential current amplifier circuit | |
| JP2853485B2 (en) | Voltage-current converter | |
| US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| US5534813A (en) | Anti-logarithmic converter with temperature compensation | |
| JP2896029B2 (en) | Voltage-current converter | |
| JPH0527282B2 (en) | ||
| JP2665840B2 (en) | Voltage-current converter | |
| US4933578A (en) | Voltage follower circuit | |
| JP2902277B2 (en) | Emitter follower output current limiting circuit | |
| JP3169698B2 (en) | Bias conversion type filter circuit | |
| JPS6133710Y2 (en) | ||
| JPH0478044B2 (en) | ||
| JPH0818398A (en) | Impedance transformation circuit | |
| JP3290264B2 (en) | Gamma correction circuit | |
| JPH06120784A (en) | Window comparator | |
| JPH07336161A (en) | Differential amplifier | |
| JP2809157B2 (en) | Voltage-current conversion circuit | |
| JP3063124B2 (en) | Amplifier circuit | |
| JPH04317580A (en) | Current sense amplifier | |
| JPH0918252A (en) | Output stage of high-voltage operational amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981020 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071120 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081120 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081120 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091120 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |