JPH0478044B2 - - Google Patents

Info

Publication number
JPH0478044B2
JPH0478044B2 JP58056157A JP5615783A JPH0478044B2 JP H0478044 B2 JPH0478044 B2 JP H0478044B2 JP 58056157 A JP58056157 A JP 58056157A JP 5615783 A JP5615783 A JP 5615783A JP H0478044 B2 JPH0478044 B2 JP H0478044B2
Authority
JP
Japan
Prior art keywords
transistors
current
emitters
base
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58056157A
Other languages
Japanese (ja)
Other versions
JPS59182610A (en
Inventor
Masayuki Katakura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP58056157A priority Critical patent/JPS59182610A/en
Publication of JPS59182610A publication Critical patent/JPS59182610A/en
Publication of JPH0478044B2 publication Critical patent/JPH0478044B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197Pl types
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45098PI types
    • H03F3/45103Non-folded cascode stages

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、一対の差動入力端子に印加された入
力信号の差動電圧に対応する出力電流を得る電流
増幅器に関し、特に、集積回路化に好適なもので
ある。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a current amplifier that obtains an output current corresponding to a differential voltage of input signals applied to a pair of differential input terminals, and particularly relates to a current amplifier that obtains an output current corresponding to a differential voltage of input signals applied to a pair of differential input terminals, and in particular, It is suitable for

〔背景技術とその問題点〕[Background technology and its problems]

たとえば、平衡信号として伝送された信号から
同相成分を除去し不平衡信号に変換する計測用増
幅器や、利得を電気的に制御可能な電圧−電流変
換器、電圧増幅器、又は可変インピーダンス回路
等を実現する手段として、差動入力−差動出力の
電圧−電流変換回路と乗算回路とを組み合わせて
電流出力を得る手段が必要とされる。
For example, it is possible to realize an instrumentation amplifier that removes the common mode component from a signal transmitted as a balanced signal and converts it into an unbalanced signal, a voltage-to-current converter whose gain can be electrically controlled, a voltage amplifier, or a variable impedance circuit. As a means for achieving this, a means for obtaining a current output by combining a differential input-differential output voltage-current conversion circuit and a multiplication circuit is required.

このような形態の電流増幅器の一例を第1図に
示す。この第1図において、1は正電源供給端
子、2は負電源供給端子である。差動入力−差動
出力の電圧電流変換回路3は、一対の互いに等し
い電流IXをそれぞれ供給する電流源4の各出力端
子間に接続された抵抗値R0の抵抗5と、これら
の電流源4と抵抗5とのそれぞれの接続点にエミ
ツタが接続されたPNP形トランジスタ6,7と
より成る。これらのトランジスタ6,7のそれぞ
れのベースである差動入力端子8,9に供給され
た差動入力電圧が電流に変換され、これらのトラ
ンジスタ6,7のそれぞれのコレクタである差動
出力端子10,11から電流I1、I2となつて出力
される。これらの出力電流I1、I2は、PN接合対
12を構成するNPN形トランジスタ13,14
にそれぞれ供給される。トランジスタ13,14
は、各ベースがそれぞれのコレクタに接続されて
PN接合のアノードを形成しており、これらのダ
イオード接続されたトランジスタ13,14のカ
ソードとなる各エミツタが共通接続されて定電圧
源に接続されている。さらに、PN接合対12を
構成する各トランジスタ14,13の上記各アノ
ードは、エミツタ共通トランジスタ対15を構成
するNPN形トランジスタ16,17の各ベース
にそれぞれ接続されている。これらのPN接合対
12とエミツタ共通トランジスタ対15とは乗算
器18を構成する。エミツタ共通トランジスタ対
15の共通エミツタに接続された電流源19は、
電流2IYを流し、上記乗算器18の乗算係数を定
めるものである。乗算器18の出力端子20,2
1には電流反転(カレントミラー)回路22が接
続され、エミツタ共通トランジスタ対15の各ト
ランジスタ16,17のそれぞれのコレクタ出力
電流I3、I4の差電流が出力電流i0として出力端子
23に取り出される。すなわち、端子20の出力
電流I4は電流反転回路22により極性が反転さ
れ、端子21,20の出力電流I4、I3の差成分が
出力電流i0となつて、出力端子23に表われる。
なお、電流反転(カレントミラー)回路22は
PNP形トランジスタ24,25により構成され
ている。
An example of such a current amplifier is shown in FIG. In FIG. 1, 1 is a positive power supply terminal, and 2 is a negative power supply terminal. The differential input-differential output voltage-current conversion circuit 3 includes a resistor 5 with a resistance value R 0 connected between each output terminal of a current source 4 that supplies a pair of mutually equal currents I It consists of PNP type transistors 6 and 7 whose emitters are connected to the connection points of the source 4 and the resistor 5, respectively. The differential input voltages supplied to the differential input terminals 8 and 9, which are the bases of these transistors 6 and 7, are converted into currents, and the differential output terminals 10, which are the collectors of these transistors 6 and 7, are converted into currents. , 11 as currents I 1 and I 2 . These output currents I 1 and I 2 are supplied to the NPN transistors 13 and 14 forming the PN junction pair 12.
are supplied respectively. Transistors 13, 14
With each base connected to its respective collector
The anode of the PN junction is formed, and the emitters serving as cathodes of these diode-connected transistors 13 and 14 are commonly connected and connected to a constant voltage source. Further, the anodes of the transistors 14 and 13 forming the PN junction pair 12 are respectively connected to the bases of NPN transistors 16 and 17 forming the common emitter transistor pair 15. These PN junction pair 12 and common emitter transistor pair 15 constitute a multiplier 18. A current source 19 connected to the common emitter of the common emitter transistor pair 15 is
A current 2I Y is applied to determine the multiplication coefficient of the multiplier 18. Output terminals 20, 2 of multiplier 18
A current inversion (current mirror) circuit 22 is connected to the terminal 1, and the difference current between the collector output currents I 3 and I 4 of each transistor 16 and 17 of the common emitter transistor pair 15 is sent to the output terminal 23 as an output current i 0 . taken out. That is, the polarity of the output current I 4 at the terminal 20 is reversed by the current inversion circuit 22, and the difference component between the output currents I 4 and I 3 at the terminals 21 and 20 becomes the output current i 0 and appears at the output terminal 23. .
Note that the current inversion (current mirror) circuit 22 is
It is composed of PNP type transistors 24 and 25.

このような第1図の構成において、電圧−電流
反転回路3の出力電流I1、I2は、 I1≒IXV/R0 …… I2≒IXV/R0 …… となり、乗算器18の出力電流I3、I4は、 I3=I1(IY/IX) …… I4=I2(IY/IX) …… となる。これらの〜式により、出力電流i0
は、 i0=I4−I3=2VIY/IXR0 …… となる。したがつて、この回路は、端子8,9間
の電位差を電流に変換し、その出力電流への変換
係数は電流源19の電流値IYによつて制御し得
る。すなわち、この回路は、2IY/IXR0のトラン
スコンダクタンスを持ち、このトランスコンダク
タンスは電流比IY/IXと抵抗値R0とで決定され
る。
In the configuration shown in FIG. 1, the output currents I 1 and I 2 of the voltage-current inversion circuit 3 are as follows: I 1 ≒ I XV /R 0 ... I 2 ≒ I X + V / R 0 ... Therefore, the output currents I 3 and I 4 of the multiplier 18 are as follows: I 3 =I 1 (I Y /I X ) . . . I 4 = I 2 (I Y /I X ) . With these formulas, the output current i 0
is, i 0 = I 4 − I 3 = 2 V I Y /I X R 0 ……. Therefore, this circuit converts the potential difference between the terminals 8 and 9 into a current, and the conversion coefficient to the output current can be controlled by the current value I Y of the current source 19. That is, this circuit has a transconductance of 2I Y /I X R 0 , and this transconductance is determined by the current ratio I Y /I X and the resistance value R 0 .

ところで、この第1図に示した電流増幅器にお
いて、上記、式における電流I1、I2は、厳密
にはトランジスタ6,7のコレクタ電流変化によ
るベース−エミツタ間電圧の変化を考慮に入れな
ければならず、I1、I2は単純にVとR0のみでは定
まらない。したがつて、変換係数に差異を生じ、
かつ非線形成分を生ずる。
By the way, in the current amplifier shown in FIG. 1, the currents I 1 and I 2 in the above equation must be strictly taken into account the change in the base-emitter voltage due to the change in the collector current of the transistors 6 and 7. Therefore, I 1 and I 2 are not determined simply by V and R 0 . Therefore, there will be a difference in the conversion coefficients,
and generates nonlinear components.

〔発明の目的〕[Purpose of the invention]

本発明は、このような従来の欠点を除去し、電
圧−電流変換器におけるトランジスタのベース−
エミツタ間電圧の変化が出力電流に影響を及ぼす
ことなく、電圧−電流変換係数が抵抗値のみで定
まり、線形性の良好な特性が得られるような電流
増幅器の提供を目的とする。
The present invention eliminates such conventional drawbacks and improves the base of the transistor in the voltage-to-current converter.
It is an object of the present invention to provide a current amplifier in which a change in the voltage between emitters does not affect the output current, a voltage-current conversion coefficient is determined only by the resistance value, and a characteristic with good linearity can be obtained.

〔発明の概要〕[Summary of the invention]

すなわち、本発明に係る電流増幅器の特徴は、
第1、第2の入力端子に各ベースがそれぞれ接続
された第1導電形の第1、第2のトランジスタ
と、各ベースが上記第1、第2のトランジスタの
各エミツタにそれぞれ接続され、各エミツタ間に
抵抗が接続された第2導電形の第3、第4のトラ
ンジスタと、基準電位から上記各エミツタに定電
流を供給する第1の電流源と、上記各エミツタ間
に接続された抵抗と、各コレクタが上記第3、第
4のトランジスタの各コレクタにそれぞれ接続さ
れ、該各コレクタからそれぞれのトランジスタの
ベースに直流バイアスが帰還され、各エミツタが
互いに接続された第1導電形の第5、第6のトラ
ンジスタと、各ベースが上記第5、第6のトラン
ジスタの各ベースにそれぞれ接続され、各コレク
タが上記第1、第2の各エミツタにそれぞれ接続
され、各エミツタが互いに接続された第1導電形
の第7、第8のトランジスタより成る第1の差動
トランジスタ対と、この第1の差動トランジスタ
対の共通エミツタに接続された第2の電流源と、
各ベースが上記第5、第6のトランジスタの各ベ
ースに接続され、各エミツタが互いに接続された
第9、第10のトランジスタより成る第2の差動ト
ランジスタ対と、この第2の差動トランジスタ対
の共通エミツタに接続された第3の電流源とを具
備して成ることである。
That is, the characteristics of the current amplifier according to the present invention are as follows:
first and second transistors of a first conductivity type, each having its base connected to the first and second input terminals; each base connected to each emitter of the first and second transistors; a third and fourth transistor of a second conductivity type with a resistor connected between the emitters; a first current source that supplies a constant current from a reference potential to each of the emitters; and a resistor connected between the emitters. and a first conductivity type transistor whose collectors are respectively connected to the collectors of the third and fourth transistors, a DC bias is fed back from the collectors to the bases of the respective transistors, and whose emitters are connected to each other. 5. A sixth transistor, each base of which is connected to the bases of the fifth and sixth transistors, each collector connected to each of the first and second emitters, and the emitters connected to each other. a first differential transistor pair comprising seventh and eighth transistors of a first conductivity type; a second current source connected to a common emitter of the first differential transistor pair;
a second differential transistor pair consisting of a ninth and tenth transistor whose bases are connected to the bases of the fifth and sixth transistors, and whose emitters are connected to each other; and the second differential transistor. and a third current source connected to the common emitters of the pair.

〔実施例〕〔Example〕

以下、本発明の好ましい実施例について図面を
参照しながら説明する。
Preferred embodiments of the present invention will be described below with reference to the drawings.

第2図は本発明の第1の実施例としての電流増
幅器を示す回路図である。この第2図において、
1は正電源供給端子、2は負電源供給端子であ
り、差動入力−差動出力の電圧電流変換回路3
は、正電源供給端子1から一対の互いに等しい電
流IXをそれぞれ供給する電流源4を有している。
この電圧電流変換回路3は、上記電流源4の一対
の出力端子間に接続された抵抗値R0の抵抗5と、
これらの出力端子と抵抗5とのそれぞれの接続点
にエミツタが接続された電圧−電流変換を行なう
PNP形トランジスタ6,7とを有し、第1、第
2の入力端子8,9にそれぞれのベースが接続さ
れたNPN形トランジスタ31,32の各エミツ
タが、上記PNP形トランジスタ6,7の各ベー
スにそれぞれ接続されている。NPN形トランジ
スタ31,32はエミツタフオロワとして動作
し、PNP形トランジスタ6,7をそれぞれ駆動
する。これらのトランジスタ6,7の各コレクタ
の差動出力端子10,11からの出力電流I1、I2
は、乗算器18のPN接合対12のNPN形トラン
ジスタ13,14の各コレクタにそれぞれ供給さ
れている。
FIG. 2 is a circuit diagram showing a current amplifier as a first embodiment of the present invention. In this figure 2,
1 is a positive power supply terminal, 2 is a negative power supply terminal, and a differential input-differential output voltage-current conversion circuit 3
has a current source 4 that supplies a pair of mutually equal currents IX from the positive power supply terminal 1, respectively.
This voltage-current conversion circuit 3 includes a resistor 5 having a resistance value R 0 connected between a pair of output terminals of the current source 4;
Emitters are connected to the respective connection points between these output terminals and the resistor 5 to perform voltage-current conversion.
The respective emitters of NPN type transistors 31 and 32, which have PNP type transistors 6 and 7 and whose bases are connected to the first and second input terminals 8 and 9, respectively each connected to the base. NPN transistors 31 and 32 operate as emitter followers and drive PNP transistors 6 and 7, respectively. Output currents I 1 and I 2 from the differential output terminals 10 and 11 of the respective collectors of these transistors 6 and 7
are supplied to the collectors of the NPN transistors 13 and 14 of the PN junction pair 12 of the multiplier 18, respectively.

乗算器18のPN接合対12の各トランジスタ
13,14は、それぞれのベース−コレクタ間が
接続されることにより、いわゆるダイオード接続
の構成となつている。トランジスタ差動対33を
構成するNPN形トランジスタ34,35は、各
ベースが上記PN接合対12の各トランジスタ1
3,14の各ベースにそれぞれ接続され、各コレ
クタが各トランジスタ31,32の各エミツタに
それぞれ接続され、各エミツタは共通接続されて
電流2IBを流す定電流源36に接続されている。
Each of the transistors 13 and 14 of the PN junction pair 12 of the multiplier 18 has a so-called diode-connected configuration by connecting its base and collector. The NPN type transistors 34 and 35 constituting the transistor differential pair 33 have their respective bases connected to each transistor 1 of the PN junction pair 12.
The transistors 3 and 14 are connected to their bases, and their collectors are connected to the emitters of the transistors 31 and 32, respectively, and the emitters are commonly connected to a constant current source 36 through which a current 2I B flows.

次に、トランジスタ34,35の各ベースは、
トランジスタ差動対15のNPN形トランジスタ
17,16の各ベースにそれぞれ接続され、各ト
ランジスタ16,17の共通エミツタには電流2
IYを流す定電流源19が接続されている。これら
のトランジスタ16,17の各コレクタは、乗算
器18の乗算出力端子20,21となつており、
これらの出力端子20,21が電流反転(カレン
トミラー)回路22に接続されることによつて、
それぞれの出力電流I3、I4の差電流が出力電流i0
として端子23から取り出される。
Next, each base of the transistors 34 and 35 is
The bases of the NPN transistors 17 and 16 of the transistor differential pair 15 are connected to each other, and the common emitter of each transistor 16 and 17 receives a current of 2.
A constant current source 19 that flows IY is connected. The respective collectors of these transistors 16 and 17 serve as multiplication output terminals 20 and 21 of the multiplier 18,
By connecting these output terminals 20 and 21 to a current inversion (current mirror) circuit 22,
The difference current between the respective output currents I 3 and I 4 is the output current i 0
It is taken out from the terminal 23 as a.

以上の構成において、トランジスタ34,35
の各ベースは、PN接合対12に接続されること
により、PN接合対と差動トランジスタ対33と
は乗算器を構成する。
In the above configuration, the transistors 34 and 35
Each base of is connected to the PN junction pair 12, so that the PN junction pair and the differential transistor pair 33 constitute a multiplier.

その結果、トランジスタ13と34、及び14
と35は、一定比に保たれた電流が流れる。その
比は、電流源4を流れる電流IXと電流源36を流
れる電流2IBの比により設定される。従つて、ト
ランジスタ6と31、及び7と32を流れる電流
は、それぞれ同一比に保たれる。すなわち、トラ
ンジスタ31を流れる電流I5、及びトランジスタ
32を流れる電流I6は、それぞれ概略、 I5=(IB/IX)・I1 …… I6=(IB/IX)・I2 …… という関係に保たれる。例えばIX=IBの場合、ト
ランジスタ6と31、及び7と32を流れる電流
が概略等しい関係に保たれた結果、入力信号V
よるI1、I2の変化に起因して生じたトランジスタ
6及び7のベース−エミツタ間電圧の変化に等し
い電圧変化が、トランジスタ31及び32のベー
ス−エミツタ間に発生する。トランジスタ6と3
1、及び7と32のベース−エミツタ間電圧の変
化がそれぞれ相殺した結果、入力端子8,9に印
加された入力信号は、忠実に抵抗5の両端に伝達
される。従つて、電圧−電流変換回路3の出力電
流I1、I2は、入力電圧Vと抵抗5のみによつて定ま
り、高い線形性が得られる。
As a result, transistors 13 and 34 and 14
and 35, a current maintained at a constant ratio flows. The ratio is set by the ratio of the current I X flowing through the current source 4 and the current 2I B flowing through the current source 36. Therefore, the currents flowing through transistors 6 and 31 and 7 and 32 are kept in the same ratio. That is, the current I 5 flowing through the transistor 31 and the current I 6 flowing through the transistor 32 are approximately as follows: I 5 =(I B /I X )·I 1 ... I 6 = (I B /I X )·I 2 The relationship is maintained as follows. For example, when I X = IB, the currents flowing through transistors 6 and 31 and between transistors 7 and 32 are kept approximately equal. A voltage change equal to the change in the base-emitter voltage of transistors 31 and 32 occurs between the base-emitters of transistors 31 and 32. transistors 6 and 3
1, 7, and 32 cancel each other out, the input signals applied to the input terminals 8 and 9 are faithfully transmitted to both ends of the resistor 5. Therefore, the output currents I 1 and I 2 of the voltage-current conversion circuit 3 are determined only by the input voltage V and the resistor 5, and high linearity can be obtained.

ところで、以上説明した本発明の第1の実施例
においては、乗算器18の電流利得を大きく設定
すると、トランジスタ16,17のベース電流が
無視し得なくなるためIY/IXは電流増幅率hFEより
充分小さい範囲で設定することが必要とされる。
By the way, in the first embodiment of the present invention described above, when the current gain of the multiplier 18 is set large, the base currents of the transistors 16 and 17 cannot be ignored, so that I Y /I X becomes the current amplification factor h. It is necessary to set it within a sufficiently smaller range than FE .

第3図は本発明の第2の実施例を示し、電流増
幅率hFEを越える電流利得IY/IXをも設定可能な例
を示している。この第3図において、第2図と対
応する部分には同じ参照番号を付し、説明を省略
している。
FIG. 3 shows a second embodiment of the present invention, and shows an example in which a current gain I Y /I X that exceeds the current amplification factor h FE can also be set. In FIG. 3, parts corresponding to those in FIG. 2 are given the same reference numerals and their explanations are omitted.

この第2の実施例によれば乗算器18のPN接
合対12の各トランジスタ13,14の各コレク
タ−ベース間に、NPN形トランジスタ41,4
2の各ベース−エミツタをそれぞれ接続し、これ
らのトランジスタ41,42の各コレクタを正電
源供給端子1にそれぞれ接続している。
According to this second embodiment, NPN transistors 41 and 4 are connected between the collectors and bases of the transistors 13 and 14 of the PN junction pair 12 of the multiplier 18.
2, and the collectors of these transistors 41 and 42 are connected to the positive power supply terminal 1, respectively.

これらのエミツタフオロワとして動作するトラ
ンジスタ41,42を付加したことにより、トラ
ンジスタ16,17のベース電流がトランジスタ
41,42よりそれぞれ供給され、従つてhFE
越える電流利得IY/IXを設定しても、動作上何ら
問題を生じない。
By adding the transistors 41 and 42 that operate as emitter followers, the base currents of the transistors 16 and 17 are supplied from the transistors 41 and 42, respectively, so that a current gain I Y /I X exceeding h FE is set. does not cause any operational problems.

以上のような構成の電流増幅器は、種々の応用
が考えらえるが、たとえば第4図のような構成と
することにより可変抵抗回路を得ることができ
る。
Various applications can be considered for the current amplifier having the above structure, and for example, by having the structure as shown in FIG. 4, a variable resistance circuit can be obtained.

すなわち、第4図の回路ブロツク51は本発明
に係る電流増幅器を示しており、第2図、第3図
における入力端子9と出力端子23との間を接続
して帰還路を形成することにより、可変抵抗回路
が構成できる。このとき、可変抵抗回路の入力端
子52および出力端子53は、電流増幅器の入力
端子8および出力端子23に対応し、この回路の
入出力端子52,53から見た等価回路は、第5
図に示すようなバツフアアンプ54と抵抗55と
の直列接続回路とみなすことができる。この場合
の等価抵抗は、電流源の電流によつて抵抗値を制
御し得ることより、非接地形の可変抵抗回路が実
現できることになる。
That is, the circuit block 51 in FIG. 4 shows the current amplifier according to the present invention, and by connecting the input terminal 9 and the output terminal 23 in FIGS. 2 and 3 to form a feedback path. , a variable resistance circuit can be constructed. At this time, the input terminal 52 and output terminal 53 of the variable resistance circuit correspond to the input terminal 8 and output terminal 23 of the current amplifier, and the equivalent circuit seen from the input and output terminals 52 and 53 of this circuit is the fifth
It can be regarded as a series connection circuit of a buffer amplifier 54 and a resistor 55 as shown in the figure. Since the resistance value of the equivalent resistance in this case can be controlled by the current of the current source, a non-grounded variable resistance circuit can be realized.

なお、本発明は上記実施例のみに限定されるも
のではなく、たとえば、乗算器のPN接合対に複
数個のエミツタ共通トランジスタを接続して複数
出力を得るような電流増幅器に本発明を適用する
ことも容易に行なえる。さらに、上記各トランジ
スタの導電形のPNP形とNPN形とを互いに変換
してもよく、また、2個の並列的な電流源を用い
る代わりに1個の電流源出力を分流して用いても
よい。
It should be noted that the present invention is not limited to the above-mentioned embodiments; for example, the present invention can be applied to a current amplifier that obtains multiple outputs by connecting a plurality of common emitter transistors to a PN junction pair of a multiplier. It's also easy to do. Furthermore, the conductivity type of each of the transistors described above may be converted into PNP type and NPN type, and instead of using two parallel current sources, one current source output may be divided and used. good.

〔発明の効果〕〔Effect of the invention〕

以上の説明からも明らかなように、本発明に係
る電流変換器によれば、電圧−電流変換器におけ
るトランジスタのベース−エミツタ間電圧の変化
が、特性に影響を及ぼさなくなり、変換係数が抵
抗値のみで定まり、線形性が向上する。
As is clear from the above description, according to the current converter according to the present invention, changes in the voltage between the base and emitter of the transistor in the voltage-current converter do not affect the characteristics, and the conversion coefficient changes to the resistance value. The linearity is improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の電流増幅器の先行技術を示す
回路図、第2図は本発明に係る電流増幅器の第1
の実施例を示す回路図、第3図は第2の実施例を
示す回路図、第4図は本発明の応用例を示すブロ
ツク回路図、第5図は第4図の等価回路を示す回
路図である。 3……電圧−電流変換回路、5……抵抗、6,
7……第3、第4のトランジスタ、8,9……第
1、第2の入力端子、13,14……第5、第6
のトランジスタ、15……第2の差動トランジス
タ対、19……第2の電流源、31,32……第
1、第2のトランジスタ、33……第1の差動ト
ランジスタ対、34,35……第7、第8のトラ
ンジスタ、36……第1の電流源。
FIG. 1 is a circuit diagram showing a prior art of a current amplifier according to the present invention, and FIG. 2 is a circuit diagram showing a prior art of a current amplifier according to the present invention.
3 is a circuit diagram showing a second embodiment, FIG. 4 is a block circuit diagram showing an application example of the present invention, and FIG. 5 is a circuit showing an equivalent circuit of FIG. 4. It is a diagram. 3... Voltage-current conversion circuit, 5... Resistor, 6,
7...Third and fourth transistors, 8, 9...First and second input terminals, 13, 14...Fifth and sixth transistors
transistors, 15... second differential transistor pair, 19... second current source, 31, 32... first and second transistors, 33... first differential transistor pair, 34, 35 ...Seventh and eighth transistors, 36...First current source.

Claims (1)

【特許請求の範囲】 1 第1、第2の入力端子に各ベースがそれぞれ
接続された第1導電形の第1、第2のトランジス
タと、 各ベースが上記第1、第2のトランジスタの各
エミツタにそれぞれ接続され、各エミツタ間に抵
抗が接続された第2導電形の第3、第4のトラン
ジスタと、 基準電位から上記各エミツタに定電流を供給す
る第1の電流源と、 上記各エミツタ間に接続された抵抗と、 各コレクタが上記第3、第4のトランジスタの
各コレクタにそれぞれ接続され、該各コレクタか
らそれぞれトランジスタのベースに直流バイアス
が帰還され、各エミツタが互いに接続された第1
導電形の第5、第6のトランジスタと、 各ベースが上記第5、第6のトランジスタの各
ベースにそれぞれ接続され、各コレクタが上記第
1、第2の各エミツタにそれぞれ接続され、各エ
ミツタが互いに接続された第1導電形の第7、第
8のトランジスタより成る第1の差動トランジス
タ対と、 この第1の差動トランジスタ対の共通エミツタ
に接続された第2の電流源と、 各ベースが上記第5、第6のトランジスタの各
ベースに接続され、各エミツタが互いに接続され
た第9、第10のトランジスタより成る第2の差動
トランジスタ対と、 この第2の差動トランジスタ対の共通エミツタ
に接続された第3の電流源と を具備して成る電流増幅器。
[Scope of Claims] 1. First and second transistors of a first conductivity type whose bases are connected to first and second input terminals, respectively; and each base of which is connected to each of the first and second transistors. third and fourth transistors of a second conductivity type connected to each emitter and having a resistor connected between each emitter; a first current source that supplies a constant current from a reference potential to each of the emitters; A resistor is connected between the emitters, each collector is connected to each collector of the third and fourth transistors, and a DC bias is fed back from each collector to the base of the transistor, and each emitter is connected to each other. 1st
conductivity type fifth and sixth transistors, each base being connected to each base of the fifth and sixth transistors, each collector being connected to each of the first and second emitters, and each emitter being connected to each of the first and second emitters; a first differential transistor pair comprising seventh and eighth transistors of a first conductivity type connected to each other; a second current source connected to a common emitter of the first differential transistor pair; a second differential transistor pair consisting of a ninth and tenth transistor, each base of which is connected to each base of the fifth and sixth transistors, and each emitter of which is connected to each other; a third current source connected to the common emitters of the pair.
JP58056157A 1983-03-31 1983-03-31 Current amplifier Granted JPS59182610A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58056157A JPS59182610A (en) 1983-03-31 1983-03-31 Current amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58056157A JPS59182610A (en) 1983-03-31 1983-03-31 Current amplifier

Publications (2)

Publication Number Publication Date
JPS59182610A JPS59182610A (en) 1984-10-17
JPH0478044B2 true JPH0478044B2 (en) 1992-12-10

Family

ID=13019251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58056157A Granted JPS59182610A (en) 1983-03-31 1983-03-31 Current amplifier

Country Status (1)

Country Link
JP (1) JPS59182610A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011105101A1 (en) 2010-02-26 2011-09-01 Jfeスチール株式会社 Surface-treating agent for zinc-plated steel sheet, and zinc-plated steel sheet and process for production thereof
WO2012039128A1 (en) 2010-09-24 2012-03-29 Jfeスチール株式会社 Surface treatment fluid for zinc-plated steel sheet, zinc-plated steel sheet, and manufacturing method for same
WO2012043864A1 (en) 2010-09-29 2012-04-05 Jfeスチール株式会社 Hot-dip galvanized steel sheet and manufacturing method therefor

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0760981B2 (en) * 1984-12-28 1995-06-28 ロ−ム株式会社 Voltage-current conversion circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011105101A1 (en) 2010-02-26 2011-09-01 Jfeスチール株式会社 Surface-treating agent for zinc-plated steel sheet, and zinc-plated steel sheet and process for production thereof
WO2012039128A1 (en) 2010-09-24 2012-03-29 Jfeスチール株式会社 Surface treatment fluid for zinc-plated steel sheet, zinc-plated steel sheet, and manufacturing method for same
WO2012043864A1 (en) 2010-09-29 2012-04-05 Jfeスチール株式会社 Hot-dip galvanized steel sheet and manufacturing method therefor

Also Published As

Publication number Publication date
JPS59182610A (en) 1984-10-17

Similar Documents

Publication Publication Date Title
JPH08242125A (en) Amplifier circuit
JPH0452645B2 (en)
JPH0775289B2 (en) Transconductance amplifier circuit
EP0142081B1 (en) Signal processing circuit
JP3251759B2 (en) Variable gain amplifier circuit
JP2953383B2 (en) Voltage-current converter
US5751192A (en) Integrated circuit and method for generating a transimpedance function
EP0090543A1 (en) Differential amplifier with improved linear amplification
JP3162732B2 (en) Amplifier circuit
KR890004771B1 (en) Differential amplication
JPH0770935B2 (en) Differential current amplifier circuit
JPH0478044B2 (en)
JPH08250942A (en) Trans-impedance amplifier circuit
EP0051362B1 (en) Electronic gain control circuit
JPH0547868B2 (en)
JPH01198816A (en) Broad band differential amplifier
JPH04227306A (en) Differential circuit with distortion compensation
JP3058087B2 (en) Variable gain amplifier
JPH04369105A (en) Amplifier
JP3367875B2 (en) Logarithmic conversion circuit and transconductor using the same
JPH0527282B2 (en)
EP3713082B1 (en) Amplification circuit
JP3507530B2 (en) Logarithmic conversion circuit
JPH04343505A (en) Four quadrant multiplying circuit
JP3237793B2 (en) Current source circuit