JPH04343505A - Four quadrant multiplying circuit - Google Patents

Four quadrant multiplying circuit

Info

Publication number
JPH04343505A
JPH04343505A JP11502791A JP11502791A JPH04343505A JP H04343505 A JPH04343505 A JP H04343505A JP 11502791 A JP11502791 A JP 11502791A JP 11502791 A JP11502791 A JP 11502791A JP H04343505 A JPH04343505 A JP H04343505A
Authority
JP
Japan
Prior art keywords
circuit
trs
transistors
differential
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11502791A
Other languages
Japanese (ja)
Inventor
Yoshifumi Ogata
緒方 吉文
Noboru Ishihara
昇 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP11502791A priority Critical patent/JPH04343505A/en
Publication of JPH04343505A publication Critical patent/JPH04343505A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To make it possible to drive this four quadrant multiplying circuit by a low constant voltage source by constituting transistors(TRs) of two vertical stacking stages. CONSTITUTION:A constant voltage is supplied from a constant voltage source to four differential amplifier pairs respectively formed by TRs 11, 12, TRs 13, 14, TRs 15, 16, and TRs 17, 18 and respectively grounded through resistors 25, 26 and a TR 38 and resistors 28, 29 and a TR 30. An input voltage Vin1 from input terminals 20, 21 is supplied to the bases of the TRs 11, 15 and TRs 12, 18 and an input voltage Vin2 from input terminals 22, 23 is supplied to the bases of the TRs 12, 13 and TRs 16, 17. Then an output from the 1st differential circuit and a reverse phase output from the 2nd differential circuit are added to output terminals S1, S2 through the collectors of the differential pairs and only a multiplied component Vo of voltages Vin1, Vin2 excluding the voltage components Vin1, Vin2 themselves is outputted. Consequently the four quadrant multiplier capable of operating even under the low voltage source <=2.4V by means of the TR constitution of two vertical stacking stages and having linearity and a dynamic range in a wide output range can be obtained.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は、無線用送受信回路その
他に使用される変復調回路において、2つのアナログ入
力信号に対する4現象の乗算出力を得る4現象乗算回路
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a four-phenomenon multiplication circuit that obtains a four-phenomenon multiplication output for two analog input signals in a modulation/demodulation circuit used in radio transmitting/receiving circuits and the like.

【0002】0002

【従来の技術】図7は、従来の4現象乗算回路の構成例
を示す回路図である。図において、作動増幅回路を構成
するトランジスタ71,72のベースが一方の入力端子
85,86に接続される。トランジスタ71,72のコ
レクタは、それぞれダイオード73,74のカソードに
接続され、各ダイオード73,74のアノードがともに
抵抗器75を介して定電圧源98に接続される。また、
トランジスタ71,72のエミッタは、それぞれトラン
ジスタ76,77のコレクタに接続されるとともに、抵
抗器78を介して接続される。
2. Description of the Related Art FIG. 7 is a circuit diagram showing an example of the configuration of a conventional four-phenomenon multiplier circuit. In the figure, the bases of transistors 71 and 72 forming a differential amplifier circuit are connected to one input terminal 85 and 86. The collectors of the transistors 71 and 72 are connected to the cathodes of diodes 73 and 74, respectively, and the anodes of the diodes 73 and 74 are both connected to a constant voltage source 98 via a resistor 75. Also,
The emitters of transistors 71 and 72 are connected to the collectors of transistors 76 and 77, respectively, and via a resistor 78.

【0003】トランジスタ81,82およびトランジス
タ83,84はそれぞれ差動対を形成し、トランジスタ
81,84のベースがトランジスタ71のコレクタに接
続され、トランジスタ82,83のベースがトランジス
タ72のコレクタに接続される。トランジスタ81,8
2の各エミッタとトランジスタ87のコレクタが接続さ
れ、トランジスタ83,84の各エミッタとトランジス
タ88のコレクタが接続される。トランジスタ87,8
8のエミッタは、それぞれトランジスタ89,90のコ
レクタに接続されるとともに、抵抗器91を介して接続
される。また、トランジスタ87,88の各ベースは、
他方の入力端子92,93に接続される。トランジスタ
81,83のコレクタとトランジスタ82,84のコレ
クタは、それぞれ出力端子94,95に接続されるとと
もに、抵抗器96,97を介して定電圧源98に接続さ
れる。
Transistors 81 and 82 and transistors 83 and 84 form a differential pair, with the bases of transistors 81 and 84 connected to the collector of transistor 71, and the bases of transistors 82 and 83 connected to the collector of transistor 72. Ru. Transistor 81, 8
The emitters of transistors 83 and 84 are connected to the collector of transistor 87, and the emitters of transistors 83 and 84 are connected to the collector of transistor 88. Transistor 87, 8
The emitters of transistors 8 and 8 are connected to the collectors of transistors 89 and 90, respectively, and are also connected via a resistor 91. Further, each base of the transistors 87 and 88 is
It is connected to the other input terminals 92 and 93. The collectors of transistors 81 and 83 and the collectors of transistors 82 and 84 are connected to output terminals 94 and 95, respectively, and to a constant voltage source 98 via resistors 96 and 97.

【0004】定電圧源98に抵抗器101を介してコレ
クタおよびベースが接続されたトランジスタ102と、
トランジスタ102のベースに各ベースが接続されるト
ランジスタ76,77,89,90と、トランジスタ7
6,77,89,90,102の各エミッタとアース間
に接続される抵抗器103,104,105,106,
107とにより、カレントミラー回路による定電流源が
構成される。
a transistor 102 whose collector and base are connected to a constant voltage source 98 via a resistor 101;
Transistors 76, 77, 89, and 90 whose bases are connected to the base of transistor 102, and transistor 7
Resistors 103, 104, 105, 106 connected between each emitter of 6, 77, 89, 90, 102 and ground
107 constitutes a constant current source using a current mirror circuit.

【0005】ここに示す左側のダイオード差動回路は、
入力端子85,86の入力電圧Vxを変換する回路であ
り、ダイオード93,94の間に中間電圧V1 を発生
する。このとき、入力電圧Vx から中間電圧V1を発
生する際に入力信号Vx に導入された非線形性は、差
動対(トランジスタ81,82およびトランジスタ83
,PP)のベース・エミッタ接合に関係した非線形性の
逆特性を示す。したがって、出力端子94,95に得ら
れる出力電圧Vo は、入力端子85,86の入力電圧
Vx と入力端子92,93の入力電圧Vy の線形積
に比例する。
The diode differential circuit on the left shown here is
This circuit converts the input voltage Vx at input terminals 85 and 86, and generates an intermediate voltage V1 between diodes 93 and 94. At this time, the nonlinearity introduced into the input signal Vx when generating the intermediate voltage V1 from the input voltage Vx is caused by the differential pair (transistors 81, 82 and transistor 83).
, PP) shows the inverse characteristics of the nonlinearity associated with the base-emitter junction. Therefore, the output voltage Vo obtained at the output terminals 94 and 95 is proportional to the linear product of the input voltage Vx at the input terminals 85 and 86 and the input voltage Vy at the input terminals 92 and 93.

【0006】エミッタ負帰還抵抗となる抵抗器78,9
1は、入力電圧Vx ,Vy を差動電流Ix ,Iy
 に線形変換し、各抵抗値をRx ,Ry とすると、
Ix =Vx /Rx         … (1)I
y =Vy /Ry         … (2)とな
る。ここで、入力端子における電圧−電流変化をより線
形化するためには、各抵抗値Rx ,Ry は、トラン
ジスタの熱電圧をVt とすると、 Rx >>Vt /I1         … (3)
Ry >>Vt /I2         … (4)
の条件を満足するように選定しなければならない。なお
、I1 ,I2 は、それぞれ定電流源を構成するトラ
ンジスタ76,77およびトランジスタ89,90に流
れる電流である。
Resistors 78 and 9 serve as emitter negative feedback resistances.
1 converts input voltages Vx and Vy into differential currents Ix and Iy
When linearly converted into and each resistance value is Rx, Ry,
Ix = Vx /Rx... (1) I
y=Vy/Ry (2). Here, in order to make the voltage-current change at the input terminal more linear, each resistance value Rx, Ry is set as Rx >> Vt /I1 (3) where Vt is the thermal voltage of the transistor.
Ry >>Vt/I2... (4)
must be selected so as to satisfy the following conditions. Note that I1 and I2 are currents flowing through transistors 76 and 77 and transistors 89 and 90, respectively, which constitute constant current sources.

【0007】したがって、出力電圧Vo は、抵抗器9
6,97の抵抗値をRL とし、トランジスタ81〜8
4の各コレクタに流れる電流をI6 ,I8 ,I7 
,I5 とすると、 Vo =RL・((I6+I7)−(I5+I8)) 
        … (5)となる。また、回路の各枝
路電流には、  I6/(I2+Iy)=I5/(I2
−Iy)=(I1+Ix)/2・I1     … (
6)および   I8/(I2+Iy)=I7/(I2−Iy)=(
I1−Ix)/2・I1     … (7)の関係が
ある。ここで、 (6)式および (7)式を (5)
式に代入して、I6 〜I8 を消去すると、Vo =
2・RL・(Ix・Iy)/I1  … (8)となり
、さらに、Ix ,Iy が入力電圧Vx ,Vy と
線形関係にあるので、 Vo =K1・Vx・Vy             
 … (9)と表すことができる。なお、K1=2・R
L/(I1・Rx・Ry) である。
[0007] Therefore, the output voltage Vo is
The resistance value of 6,97 is set as RL, and the transistors 81 to 8
The current flowing in each collector of 4 is I6, I8, I7
, I5, then Vo = RL・((I6+I7)-(I5+I8))
... (5). Also, each branch current of the circuit is given by I6/(I2+Iy)=I5/(I2
-Iy)=(I1+Ix)/2・I1... (
6) and I8/(I2+Iy)=I7/(I2-Iy)=(
I1-Ix)/2・I1... (7) There is a relationship. Here, equations (6) and (7) are replaced by (5)
Substituting into the formula and eliminating I6 to I8, Vo =
2・RL・(Ix・Iy)/I1... (8) Furthermore, since Ix and Iy have a linear relationship with the input voltages Vx and Vy, Vo = K1・Vx・Vy
... It can be expressed as (9). In addition, K1=2・R
L/(I1・Rx・Ry).

【0008】このような動作により、2入力に対して線
形な4現象の乗算出力を得ることができる。
[0008] Through such an operation, it is possible to obtain a multiplication output of four linear phenomena for two inputs.

【0009】[0009]

【発明が解決しようとする課題】ところで、このような
従来構成では、左側のダイオード差動回路および右側の
ギルバートセル部の各定電流源をトランジスタと抵抗器
によるカレントミラー構成とすると、乗算回路全体のト
ランジスタの縦積み段数は3段となる。したがって、こ
の4現象乗算回路を正しく動作させるには、定電圧源9
8の電圧値を 2.4Vより大きくする必要がある。
By the way, in such a conventional configuration, if each constant current source of the diode differential circuit on the left side and the Gilbert cell section on the right side is configured as a current mirror configuration using transistors and resistors, the entire multiplier circuit becomes The number of vertically stacked transistors is three. Therefore, in order to operate this four-phenomenon multiplier circuit correctly, the constant voltage source 9
It is necessary to make the voltage value of 8 greater than 2.4V.

【0010】すなわち、従来構成では、移動無線送受信
機の変復調回路内に使用される乗算回路のように3V以
下の低い定電圧源のもとでは、広い入出力レベル範囲で
の直線性と広いダイナミックレンジを確保することが困
難であった。また、 2.4V以下の定電圧源のもとで
は、ダイオード差動回路に適当なバイアスをもった信号
が入力できず、ギルバートセル部において4現象乗算回
路として動作させることができなかった。
That is, in the conventional configuration, under a low constant voltage source of 3 V or less, such as a multiplier circuit used in a modulation/demodulation circuit of a mobile radio transmitter/receiver, linearity over a wide input/output level range and wide dynamic range cannot be achieved. It was difficult to secure a microwave. Furthermore, under a constant voltage source of 2.4 V or less, a signal with an appropriate bias could not be input to the diode differential circuit, and the Gilbert cell section could not operate as a four-phenomenon multiplier circuit.

【0011】本発明は、 2.4V以下の低い定電圧源
のもとで動作可能な4現象乗算回路を提供することを目
的とする。
An object of the present invention is to provide a four-phenomenon multiplier circuit that can operate under a low constant voltage source of 2.4V or less.

【0012】0012

【課題を解決するための手段】請求項1に記載の発明は
、第1の差動入力信号と第2の差動入力信号の一方とを
取り込み、各差動入力信号の乗算成分および各差動入力
信号成分を出力する第1の差動増幅回路と、前記第1の
差動入力信号と前記第2の差動入力信号の他方とを取り
込み、各差動入力信号の乗算成分および各差動入力信号
成分を出力する第2の差動増幅回路と、前記第1の差動
増幅回路および第2の差動増幅回路の各出力信号の逆相
成分同士を加算し、前記各差動入力信号の乗算成分のみ
を出力することを特徴とする。
[Means for Solving the Problems] The invention according to claim 1 takes in one of a first differential input signal and a second differential input signal, and obtains a multiplication component of each differential input signal and each difference. a first differential amplifier circuit that outputs a dynamic input signal component; and a first differential amplifier circuit that takes in the other of the first differential input signal and the second differential input signal, and outputs the multiplication component and each difference of each differential input signal; A second differential amplifier circuit outputs a dynamic input signal component, and the opposite phase components of each output signal of the first differential amplifier circuit and the second differential amplifier circuit are added together, and each of the differential input signal components is It is characterized by outputting only the multiplication component of the signal.

【0013】請求項2に記載の発明は、請求項1に記載
の4現象乗算回路に入力される第1の差動入力信号およ
び第2の差動入力信号をカレントソース構成のダイオー
ド差動回路を介して供給することを特徴とする。
[0013] The invention according to claim 2 is a diode differential circuit having a current source configuration, in which the first differential input signal and the second differential input signal input to the four-phenomenon multiplication circuit according to claim 1 are It is characterized by being supplied through.

【0014】[0014]

【作用】請求項1に記載の発明は、第1の差動増幅回路
および第2の差動増幅回路において、2つの入力信号の
乗算成分と各入力信号成分が得られるが、各差動増幅回
路を対称形に構成して各出力信号の逆相成分同士を出力
段で加算することにより、各入力信号成分がキャンセル
されて乗算成分のみを出力させることができる。
[Operation] According to the invention described in claim 1, in the first differential amplifier circuit and the second differential amplifier circuit, a multiplication component of two input signals and each input signal component are obtained. By configuring the circuit symmetrically and adding the antiphase components of each output signal at the output stage, each input signal component can be canceled and only the multiplied component can be output.

【0015】すなわち、2つの入力信号を同一のバイア
スレベルで供給し、カレントソース電流源を使用するこ
とにより、トランジスタの縦積み段数を2段にすること
ができる。請求項2に記載の発明は、入力段に接続され
るダイオード差動回路についてもカレントソース構成と
することにより、トランジスタの縦積み段数を2段にす
ることができる。
That is, by supplying two input signals at the same bias level and using a current source current source, the number of vertically stacked transistors can be reduced to two. According to the second aspect of the present invention, the diode differential circuit connected to the input stage also has a current source configuration, thereby making it possible to increase the number of vertically stacked transistors to two.

【0016】[0016]

【実施例】図1は、請求項1に記載の発明の実施例構成
を示す回路図である。図において、トランジスタ11,
12、トランジスタ13,14、トランジスタ15,1
6、トランジスタ17,18はそれぞれ差動対を形成し
、トランジスタ11,15の各ベースが入力端子20に
接続され、トランジスタ14,18の各ベースが入力端
子21に接続され、トランジスタ12,13の各ベース
が入力端子22に接続され、トランジスタ16,17の
各ベースが入力端子23に接続される。トランジスタ1
1,12の各エミッタと、トランジスタ13,14の各
エミッタは、抵抗器25,26を介して接続され、各抵
抗器の接続点にトランジスタ27のコレクタが接続され
る。トランジスタ15,16の各エミッタと、トランジ
スタ17,18の各エミッタは、抵抗器28,29を介
して接続され、各抵抗器の接続点にトランジスタ30の
コレクタが接続される。トランジスタ11,12の各コ
レクタとトランジスタ17,18の各コレクタが接続さ
れ、トランジスタ13,14の各コレクタとトランジス
タ15,16の各コレクタが接続される。各接続点には
、それぞれ出力端子31,32が接続されるとともに、
抵抗器33,34を介して定電圧源35が接続される。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a circuit diagram showing an embodiment of the invention as set forth in claim 1. In the figure, transistors 11,
12, transistors 13, 14, transistors 15, 1
6. The transistors 17 and 18 form a differential pair, with the bases of the transistors 11 and 15 connected to the input terminal 20, the bases of the transistors 14 and 18 connected to the input terminal 21, and the bases of the transistors 12 and 13 connected to the input terminal 20. Each base is connected to input terminal 22, and each base of transistors 16 and 17 is connected to input terminal 23. transistor 1
The emitters of transistors 1 and 12 and the emitters of transistors 13 and 14 are connected via resistors 25 and 26, and the collector of transistor 27 is connected to the connection point of each resistor. The emitters of transistors 15 and 16 and the emitters of transistors 17 and 18 are connected via resistors 28 and 29, and the collector of transistor 30 is connected to the connection point of each resistor. The collectors of transistors 11 and 12 are connected to the collectors of transistors 17 and 18, and the collectors of transistors 13 and 14 are connected to the collectors of transistors 15 and 16. Output terminals 31 and 32 are connected to each connection point, and
A constant voltage source 35 is connected via resistors 33 and 34.

【0017】定電圧源35に抵抗器36を介してコレク
タおよびベースが接続されたトランジスタ37と、トラ
ンジスタ37のベースに各ベースが接続されるトランジ
スタ27,30と、トランジスタ27,30,37の各
エミッタとアース間に接続される抵抗器38,39,4
0とにより、カレントソースによる定電流源が構成され
る。
A transistor 37 whose collector and base are connected to a constant voltage source 35 via a resistor 36, transistors 27 and 30 whose bases are connected to the base of the transistor 37, and each of the transistors 27, 30, and 37. Resistors 38, 39, 4 connected between emitter and ground
0 constitutes a constant current source using a current source.

【0018】以下、図1の実施例構成の左半分を示す図
2、およびその等価半回路を示す図3を参照して、本実
施例のアナログ乗算動作について説明する。図3におい
て、Vin1 ,Vin2 は各入力端子20,21の
入力電圧である。RE は抵抗器25,26の抵抗値、
RL は抵抗器33,34の抵抗値、RS は定電流源
のインピーダンスである。rπは、トランジスタのベー
ス・エミッタ間電圧VBE、ベース電流IB とすると
、rπ=dVBE/dIB となる抵抗であり、V1 
およびV2 は各トランジスタのrπの両端の電圧であ
る。gm1およびgm2は各トランジスタのトランスコ
ンダクタンス、I0 は抵抗器33,34を流れる電流
、iX およびiy は各rπを流れる電流であり、V
o は出力端子31,32に取り出される出力電圧であ
る。
The analog multiplication operation of this embodiment will be explained below with reference to FIG. 2 showing the left half of the embodiment configuration of FIG. 1, and FIG. 3 showing its equivalent half circuit. In FIG. 3, Vin1 and Vin2 are the input voltages of the input terminals 20 and 21, respectively. RE is the resistance value of resistors 25 and 26,
RL is the resistance value of the resistors 33 and 34, and RS is the impedance of the constant current source. rπ is a resistance that satisfies rπ=dVBE/dIB, where VBE is the base-emitter voltage of the transistor and base current IB, and V1
and V2 is the voltage across rπ of each transistor. gm1 and gm2 are the transconductances of each transistor, I0 is the current flowing through the resistors 33 and 34, iX and iy are the currents flowing through each rπ, and V
o is the output voltage taken out to the output terminals 31 and 32.

【0019】ここで、   Vin1 =V1+(iX+gm1・V1)・RE
                 …(10)  V
in2 =V2+(iy+gm2・V2)・(RE+R
S)          …(11)  V1 =iX
・rπ                      
               …(12)  V2 
=iy・rπ                   
                  …(13)  
Vo =−(gm1・V1+gm2・V2)・RL  
              …(14)である。した
がって、(10)式および(12)式によりV1 につ
いて整理すると、   V1 =Vin1 /(1+(1/rπ+gm1)
RE )        …(15)となり、(11)
式および(13)式によりV2 について整理すると、   V2 =Vin2 /(1+(1/rπ+gm2)
(RE+RS))      …(16)となる。(1
4)式をトランジスタの熱電圧Vt を用いて表すと、   Vo =−(I1・V1/Vt+I2・V2/Vt
)・RL      =−(I0・V1/Vt+I2・
V2/Vt−gm2・V1・V2/Vt)・RL   
                         
                         
    …(17)となる。(17)式に(15)式お
よび(16)式を代入して整理すると、   Vo =−(I0/Vt)・Vin1/(1+(1
/rπ+gm1)RE)        +(I2/V
t)・Vin2/(1+(1/rπ+gm2)(RE+
RS))        −(gm2/Vt)・Vin
1/(1+(1/rπ+gm1)RE)       
   ・(Vin2/(1+(1/rπ+gm2)(R
E+RS))      ≒−(1+gm2/gm1)
RL・Vin1/RE−RL・Vin2/(RE+RS
)         +RL・Vin1・Vin2/V
t・gm1・RE(RE+RS)      …(18
)となる。したがって、   Vo =−α・Vin1−β・Vin2+γ・Vi
n1・Vin2            …(19)と
なる。なお、 α=(1+gm2/gm1)RL/REβ=RL/(R
E+RS) γ=RL/Vt・gm1・RE(RE+RS)である。 このように、出力端子31,32に取り出される出力電
圧Vo には、2つの入力電圧の乗算成分(γ・Vin
1・Vin2)とともに、各入力信号成分(−α・Vi
n1 ,−β・Vin2 )が含まれる。
[0019] Here, Vin1=V1+(iX+gm1・V1)・RE
...(10) V
in2 =V2+(iy+gm2・V2)・(RE+R
S) ...(11) V1 = iX
・rπ
...(12) V2
=iy・rπ
…(13)
Vo =-(gm1・V1+gm2・V2)・RL
...(14). Therefore, when V1 is rearranged using equations (10) and (12), V1 = Vin1 / (1 + (1/rπ + gm1)
RE ) ...(15) becomes (11)
When V2 is rearranged using formula and formula (13), V2 = Vin2 / (1 + (1/rπ + gm2)
(RE+RS))...(16). (1
4) Expressing the equation using the thermal voltage Vt of the transistor, Vo = -(I1・V1/Vt+I2・V2/Vt
)・RL=−(I0・V1/Vt+I2・
V2/Vt-gm2・V1・V2/Vt)・RL


...(17). Substituting equations (15) and (16) into equation (17) and sorting it out, Vo = -(I0/Vt)・Vin1/(1+(1
/rπ+gm1)RE) +(I2/V
t)・Vin2/(1+(1/rπ+gm2)(RE+
RS)) -(gm2/Vt)・Vin
1/(1+(1/rπ+gm1)RE)
・(Vin2/(1+(1/rπ+gm2)(R
E+RS)) ≒-(1+gm2/gm1)
RL・Vin1/RE-RL・Vin2/(RE+RS
) +RL・Vin1・Vin2/V
t・gm1・RE(RE+RS)…(18
). Therefore, Vo = -α・Vin1−β・Vin2+γ・Vi
n1·Vin2 (19). In addition, α=(1+gm2/gm1)RL/REβ=RL/(R
E+RS) γ=RL/Vt・gm1・RE(RE+RS). In this way, the output voltage Vo taken out to the output terminals 31 and 32 includes the multiplication component (γ・Vin) of the two input voltages.
1・Vin2), each input signal component (−α・Vi
n1, -β·Vin2).

【0020】ここで、図1の回路において、抵抗器25
,26のペアと抵抗器28,29のペアの各抵抗値を等
しくした条件では、その出力は、例えば図2の回路の2
入力のそれぞれに正の信号を入力した場合の出力と負の
信号を入力した場合の出力を出力段で加算した信号成分
と考えられる。すなわち、(19)式において、Vin
1 =Vc1、Vin2 =Vc2とし、そのときの出
力をVo1とすると、   Vo1=−α・Vc1−β・Vc2+γ・Vc1・
Vc2            …(20)となる。ま
た、(19)式において、Vin1 =−Vc1、Vi
n2 =−Vc2とし、そのときの出力をVo2とする
と、  Vo2=α・Vc1+β・Vc2+γ・Vc1
・Vc2              …(21)とな
る。
In the circuit of FIG. 1, the resistor 25
, 26 and the pair of resistors 28, 29, the output is, for example, 2 of the circuit in FIG.
It can be thought of as a signal component obtained by adding the output when a positive signal is input to each input and the output when a negative signal is input at the output stage. That is, in equation (19), Vin
1 = Vc1, Vin2 = Vc2, and the output at that time is Vo1, then Vo1 = -α・Vc1−β・Vc2+γ・Vc1・
Vc2...(20). Also, in equation (19), Vin1 = -Vc1, Vi
If n2 = -Vc2 and the output at that time is Vo2, then Vo2 = α・Vc1+β・Vc2+γ・Vc1
・Vc2...(21).

【0021】このとき、(20)式のVo1と、(21
)式のVo2を加算すると、   Vo1+Vo2=2γ・Vc1・Vc2     
                     …(22
)となる。この結果により、抵抗器25,26および抵
抗器28,29の各抵抗値を等しく、かつ左側および右
側の各トランジスタサイズおよびカレントソースによる
電流源の電流量が等しい条件において、図1の回路出力
として出力電圧Vo の成分中のVin1 成分および
Vin2 成分が完全に除去され、入力端子55,56
の入力電圧Vin1 と入力端子62,63の入力電圧
Vin2 の乗算成分のみを得ることができる。
At this time, Vo1 in equation (20) and (21
) Adding Vo2 of the formula, Vo1+Vo2=2γ・Vc1・Vc2
…(22
). As a result, the circuit output of FIG. The Vin1 and Vin2 components of the output voltage Vo are completely removed, and the input terminals 55, 56
Only the multiplication component of the input voltage Vin1 of the input terminals 62 and 63 and the input voltage Vin2 of the input terminals 62 and 63 can be obtained.

【0022】このような構成では、定電流源を構成する
トランジスタを含めても、トランジスタの縦積み段数は
2段となり、低電圧源のもとでの動作を可能にすること
ができる。図4は、請求項1に記載の発明の他の実施例
構成を示す回路図である。本実施例の特徴は、図1に示
す構成における抵抗器25,26および抵抗器28,2
9の各ペアをそれぞれ抵抗器41,42に置き換え、2
個のカレントソース電流源(トランジスタ27,30、
抵抗器38,39)を4個のカレントソース電流源(ト
ランジスタ43〜46、抵抗器47〜50)に置き換え
る構成にある。なお、4現象乗算回路としての動作は図
1〜図3を用いて説明したものと同様である。
In such a configuration, even if the transistor constituting the constant current source is included, the number of vertically stacked transistors is two, making it possible to operate under a low voltage source. FIG. 4 is a circuit diagram showing another embodiment of the invention according to claim 1. The feature of this embodiment is that the resistors 25 and 26 and the resistors 28 and 2 in the configuration shown in FIG.
9 are replaced with resistors 41 and 42, respectively, and 2
current source current sources (transistors 27, 30,
The configuration is such that the resistors 38, 39) are replaced with four current source current sources (transistors 43-46, resistors 47-50). Note that the operation as a four-phenomenon multiplier circuit is the same as that described using FIGS. 1 to 3.

【0023】このような構成により、抵抗器25および
抵抗器26、抵抗器28および抵抗器29による電圧降
下分の低減が可能となる。すなわち、4現象乗算回路と
してさらに低電圧動作を実現することができる。図5は
、請求項2に記載の発明の実施例構成を示す回路図であ
る。本実施例の構成は、図1に示す4現象乗算回路の2
つの入力側のそれぞれに、入力側をカレントソース構成
としたダイオード差動回路を備えたことを特徴とする。
With this configuration, it is possible to reduce the voltage drop caused by the resistors 25, 26, 28, and 29. In other words, even lower voltage operation can be realized as a four-phenomenon multiplier circuit. FIG. 5 is a circuit diagram showing the configuration of an embodiment of the invention according to claim 2. The configuration of this example is two of the four-phenomenon multiplier circuit shown in FIG.
The device is characterized in that each of the two input sides is provided with a diode differential circuit whose input side is configured as a current source.

【0024】以下、入力端子20,21の入力側のダイ
オード差動回路(aを付す)の構成について示すが、入
力端子22,23の入力側のダイオード差動回路(bを
付す)の構成についも同様である。すなわち、トランジ
スタ51a,52aのベースが一方の入力端子53a,
54aに接続される。トランジスタ51aのエミッタは
、トランジスタ55aのコレクタおよびベースとトラン
ジスタ56aのベースに接続され、トランジスタ52a
のエミッタは、トランジスタ57aのコレクタおよびベ
ースとトランジスタ58aのベースに接続される。トラ
ンジスタ56a,58aのエミッタは抵抗器59aを介
して接続され、さらにトランジスタ55a,56a,5
7a,58aのエミッタが抵抗器60a,61a,62
a,63aを介してアースに接続される。トランジスタ
56a,58aのコレクタは、それぞれダイオード64
a,65aのカソードに接続されるとともに、4現象乗
算回路の入力端子20,21に接続される。トランジス
タ51a,52aのコレクタおよびダイオード64a,
65aのアノードは定電圧源35に接続される。
The configuration of the diode differential circuit (labeled a) on the input side of the input terminals 20 and 21 will be described below, but the configuration of the diode differential circuit (labeled b) on the input side of the input terminals 22 and 23 will be described below. The same is true. That is, the bases of the transistors 51a and 52a are connected to one input terminal 53a,
54a. The emitter of transistor 51a is connected to the collector and base of transistor 55a and the base of transistor 56a, and the emitter of transistor 52a is connected to the base of transistor 56a.
The emitter of is connected to the collector and base of transistor 57a and the base of transistor 58a. The emitters of the transistors 56a, 58a are connected via a resistor 59a, and the emitters of the transistors 55a, 56a, 5
The emitters of 7a, 58a are resistors 60a, 61a, 62
It is connected to ground via a and 63a. The collectors of the transistors 56a and 58a are each connected to a diode 64.
a, 65a, and is also connected to the input terminals 20, 21 of the four-phenomenon multiplier circuit. Collectors of transistors 51a and 52a and diode 64a,
The anode of 65a is connected to constant voltage source 35.

【0025】このような構成により、トランジスタ11
〜14およびトランジスタ15〜18の出力段で生じる
非線形性に対して、逆特性を有するダイオード差動回路
の出力を入力端子20,21および入力端子22,23
に取り込むことにより、図1に示す構成の4現象乗算回
路に比べて線形性の優れた4現象乗算出力を得ることが
できる。なお、このダイオード差動回路についてもカレ
ントソース構成としてトランジスタの縦積み段数を2段
とすることにより、 2.4V以下の低電圧源のもとで
の動作を可能にすることができる。
With such a configuration, the transistor 11
14 and the output stage of transistors 15 to 18, the output of the diode differential circuit having opposite characteristics is input to input terminals 20, 21 and 22, 23.
By incorporating the four-phenomenon multiplication circuit into the four-phenomenon multiplication circuit shown in FIG. Note that this diode differential circuit can also operate under a low voltage source of 2.4 V or less by using a current source configuration in which the number of vertically stacked transistors is two.

【0026】図6は、請求項2に記載の発明の他の実施
例構成を示す回路図である。本実施例の特徴は、4現象
乗算回路として図4に示す構成のものを用いる。すなわ
ち、図5に示す構成における抵抗器25,26および抵
抗器28,29の各ペアをそれぞれ抵抗器41,42に
置き換え、2個のカレントソース電流源(トランジスタ
27,30、抵抗器38,39)を4個のカレントソー
ス電流源(トランジスタ43〜46、抵抗器47〜50
)に置き換える構成にある。なお、4現象乗算回路とし
ての動作は図1〜図3および図5を用いて説明したもの
と同様である。
FIG. 6 is a circuit diagram showing another embodiment of the invention according to claim 2. The feature of this embodiment is that the configuration shown in FIG. 4 is used as the four-phenomenon multiplier circuit. That is, each pair of resistors 25, 26 and resistors 28, 29 in the configuration shown in FIG. ) with four current source current sources (transistors 43-46, resistors 47-50
). Note that the operation as a four-phenomenon multiplier circuit is the same as that described using FIGS. 1 to 3 and FIG. 5.

【0027】このような構成により、抵抗器25および
抵抗器26、抵抗器28および抵抗器29による電圧降
下分の低減が可能となる。すなわち、ダイオード差動回
路を含む4現象乗算回路としてさらに低電圧動作を実現
することができる。なお、以上説明した実施例では、バ
イポーラトランジスタとしてNPNトランジスタを用い
た例を示したが、PNPトランジスタを用いても同様に
本発明を実現することができる。
With this configuration, it is possible to reduce the voltage drop caused by the resistors 25, 26, 28, and 29. That is, even lower voltage operation can be realized as a four-phenomenon multiplier circuit including a diode differential circuit. Note that in the embodiments described above, an example was shown in which an NPN transistor was used as a bipolar transistor, but the present invention can be similarly implemented using a PNP transistor.

【0028】[0028]

【発明の効果】以上説明したように本発明は、トランジ
スタの縦積み段数を2段で構成することができるので、
 2.4V以下の定電圧源でも十分に乗算動作をさせる
ことができる。したがって、従来の4現象乗算回路に比
べて、広い入出力レベル範囲における直線性と広いダイ
ナミックレンジを実現することができる。
[Effects of the Invention] As explained above, in the present invention, the number of vertically stacked transistors can be two.
Even a constant voltage source of 2.4 V or less can sufficiently perform the multiplication operation. Therefore, compared to the conventional four-phenomenon multiplication circuit, it is possible to achieve linearity over a wide input/output level range and a wide dynamic range.

【0029】さらに、移動無線送受信機用の変復調回路
内に使用されるミキサとして利用した場合には、低電圧
動作が可能であるので消費電力の低減に大きな効果を得
ることができる。
Furthermore, when used as a mixer in a modulation/demodulation circuit for a mobile radio transmitter/receiver, low voltage operation is possible, so a great effect can be obtained in reducing power consumption.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】請求項1に記載の発明の実施例構成を示す回路
図である。
FIG. 1 is a circuit diagram showing the configuration of an embodiment of the invention according to claim 1.

【図2】図1の実施例構成の左半分を示す回路図である
FIG. 2 is a circuit diagram showing the left half of the embodiment configuration of FIG. 1;

【図3】図2の回路の等価半回路を示す図である。FIG. 3 shows an equivalent half-circuit of the circuit of FIG. 2;

【図4】請求項1に記載の発明の他の実施例構成を示す
回路図である。
FIG. 4 is a circuit diagram showing another embodiment of the invention according to claim 1;

【図5】請求項2に記載の発明の実施例構成を示す回路
図である。
FIG. 5 is a circuit diagram showing the configuration of an embodiment of the invention according to claim 2;

【図6】請求項2に記載の発明の他の実施例構成を示す
回路図である。
FIG. 6 is a circuit diagram showing a configuration of another embodiment of the invention according to claim 2.

【図7】従来の4現象乗算回路の構成例を示す回路図で
ある。
FIG. 7 is a circuit diagram showing a configuration example of a conventional four-phenomenon multiplication circuit.

【符号の説明】[Explanation of symbols]

11〜18,27,30,37  トランジスタ20〜
22  入力端子 25,26,28,29,33,34,36,38〜4
0  抵抗器 31,32  出力端子 35  定電圧源 41,42,47〜50  抵抗器 43〜46  トランジスタ 51,52,55〜58  トランジスタ53,54 
 入力端子 59〜63  抵抗器 64,65  ダイオード 71〜74,76,77,81〜84,89,90,1
02  トランジスタ 73,74  ダイオード 75,78,91,96,97,101,103〜10
7  抵抗器 85,86,92,93  入力端子
11-18, 27, 30, 37 transistor 20-
22 Input terminals 25, 26, 28, 29, 33, 34, 36, 38-4
0 Resistors 31, 32 Output terminal 35 Constant voltage sources 41, 42, 47-50 Resistors 43-46 Transistors 51, 52, 55-58 Transistors 53, 54
Input terminals 59-63 Resistors 64, 65 Diodes 71-74, 76, 77, 81-84, 89, 90, 1
02 Transistor 73, 74 Diode 75, 78, 91, 96, 97, 101, 103-10
7 Resistor 85, 86, 92, 93 Input terminal

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】  第1の差動入力信号と第2の差動入力
信号の一方とを取り込み、各差動入力信号の乗算成分お
よび各差動入力信号成分を出力する第1の差動増幅回路
と、前記第1の差動入力信号と前記第2の差動入力信号
の他方とを取り込み、各差動入力信号の乗算成分および
各差動入力信号成分を出力する第2の差動増幅回路と、
前記第1の差動増幅回路および第2の差動増幅回路の各
出力信号の逆相成分同士を加算し、前記各差動入力信号
の乗算成分のみを出力することを特徴とする4現象乗算
回路。
1. A first differential amplifier that takes in one of a first differential input signal and a second differential input signal and outputs a multiplication component of each differential input signal and each differential input signal component. a circuit, and a second differential amplifier that takes in the other of the first differential input signal and the second differential input signal and outputs a multiplication component of each differential input signal and each differential input signal component. circuit and
Four-phenomenon multiplication characterized in that antiphase components of the output signals of the first differential amplifier circuit and the second differential amplifier circuit are added together, and only the multiplied components of the respective differential input signals are output. circuit.
【請求項2】  請求項1に記載の4現象乗算回路に入
力される第1の差動入力信号および第2の差動入力信号
をカレントソース構成のダイオード差動回路を介して供
給することを特徴とする4現象乗算回路
2. Supplying the first differential input signal and the second differential input signal input to the four-phenomenon multiplication circuit according to claim 1 via a diode differential circuit having a current source configuration. Features 4-phenomenon multiplication circuit
JP11502791A 1991-05-20 1991-05-20 Four quadrant multiplying circuit Pending JPH04343505A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11502791A JPH04343505A (en) 1991-05-20 1991-05-20 Four quadrant multiplying circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11502791A JPH04343505A (en) 1991-05-20 1991-05-20 Four quadrant multiplying circuit

Publications (1)

Publication Number Publication Date
JPH04343505A true JPH04343505A (en) 1992-11-30

Family

ID=14652412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11502791A Pending JPH04343505A (en) 1991-05-20 1991-05-20 Four quadrant multiplying circuit

Country Status (1)

Country Link
JP (1) JPH04343505A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06208635A (en) * 1993-01-11 1994-07-26 Nec Corp Multiplier
JPH06236449A (en) * 1993-01-11 1994-08-23 Nec Corp Analog multiplier
US5774010A (en) * 1994-06-13 1998-06-30 Nec Corporation MOS four-quadrant multiplier including the voltage-controlled-three-transistor V-I converters
US6029059A (en) * 1997-06-30 2000-02-22 Lucent Technologies, Inc. Quadrature mixer method and apparatus

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06208635A (en) * 1993-01-11 1994-07-26 Nec Corp Multiplier
JPH06236449A (en) * 1993-01-11 1994-08-23 Nec Corp Analog multiplier
US5889425A (en) * 1993-01-11 1999-03-30 Nec Corporation Analog multiplier using quadritail circuits
US5774010A (en) * 1994-06-13 1998-06-30 Nec Corporation MOS four-quadrant multiplier including the voltage-controlled-three-transistor V-I converters
US5825232A (en) * 1994-06-13 1998-10-20 Nec Corporation MOS four-quadrant multiplier including the voltage-controlled-three-transistor V-I converters
US6029059A (en) * 1997-06-30 2000-02-22 Lucent Technologies, Inc. Quadrature mixer method and apparatus

Similar Documents

Publication Publication Date Title
CA2179469C (en) Linear low-noise mixer
US7197292B1 (en) Chopper stabilized analog multiplier
EP0565299A1 (en) Double-balanced active mixer with single-ended-to-differential voltage-current conversion circuits
EP0114731B1 (en) Differential amplifier with high common-mode rejection
JPH0452645B2 (en)
JPH11504791A (en) Operational amplifier
WO1993017495A1 (en) Amplifier circuit with switch
US5717360A (en) High speed variable gain amplifier
US20010048336A1 (en) Analog multiplying circuit and variable gain amplifying circuit
JPH0766643A (en) Voltage - current converter
JPH04343505A (en) Four quadrant multiplying circuit
EP0090543A1 (en) Differential amplifier with improved linear amplification
US6345178B1 (en) Linear balanced RF mixer
EP0051362B1 (en) Electronic gain control circuit
KR960012794B1 (en) Stereo demodulator
JPH04227306A (en) Differential circuit with distortion compensation
JPH0478044B2 (en)
US5650743A (en) Common mode controlled signal multiplier
US4137506A (en) Compound transistor circuitry
JPH06120747A (en) Differential amplifier
GB2364190A (en) Low noise rf amplifier with good input impedance matching using two tranconductance stages and feedback
JPH1041750A (en) Gain controlled frequency converter circuit
US7061300B2 (en) Low supply voltage analog multiplier
JPH0527282B2 (en)
US7592794B2 (en) Integrated low power received signal strength indicator (RSSI) with linear characteristic