JPH06152257A - Voltage-current conversion circuit - Google Patents
Voltage-current conversion circuitInfo
- Publication number
- JPH06152257A JPH06152257A JP4299446A JP29944692A JPH06152257A JP H06152257 A JPH06152257 A JP H06152257A JP 4299446 A JP4299446 A JP 4299446A JP 29944692 A JP29944692 A JP 29944692A JP H06152257 A JPH06152257 A JP H06152257A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- voltage
- circuit
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は電圧電流変換回路に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voltage / current conversion circuit.
【0002】[0002]
【従来の技術】従来技術の電圧電流変換回路について図
3を参照して説明する。この電圧電流変換回路は、トラ
ンジスタQ1,Q2,Q3およびQ4を備え、トランジ
スタQ1およびQ2は互いにカレントミラー回路を形成
している。トランジスタQ1のエミッタ抵抗として抵抗
R1が接続され、トランジスタQ2のエミッタ抵抗とし
て抵抗R2が接続される。抵抗R1およびR2はそれぞ
れ電源に接続される。ここでは、ミラー係数の精度を高
めるためにカレントミラーを2段にしている。次にトラ
ンジスタQ3およびQ4のエミッタはそれぞれトランジ
スタQ1およびQ2のコレクタに接続され互いにカレン
トミラー回路を構成している。トランジスタQ5のコレ
クタはトランジスタQ3のコレクタに接続されトランジ
スタQ5のエミッタはトランジスタQ6のベースへダー
リントン接続されている。2. Description of the Related Art A conventional voltage-current conversion circuit will be described with reference to FIG. This voltage-current conversion circuit includes transistors Q1, Q2, Q3 and Q4, and the transistors Q1 and Q2 mutually form a current mirror circuit. The resistor R1 is connected as the emitter resistance of the transistor Q1, and the resistor R2 is connected as the emitter resistance of the transistor Q2. The resistors R1 and R2 are each connected to a power supply. Here, the current mirror has two stages in order to improve the precision of the mirror coefficient. The emitters of the transistors Q3 and Q4 are connected to the collectors of the transistors Q1 and Q2, respectively, to form a current mirror circuit with each other. The collector of the transistor Q5 is connected to the collector of the transistor Q3, and the emitter of the transistor Q5 is Darlington-connected to the base of the transistor Q6.
【0003】入力信号は端子1に接続された演算増幅器
10の正端子から入力され演算増幅器10の出力からト
ランジスタQ5のベースへと供給される。さらにトラン
ジスタQ6のエミッタから演算増幅器10へ負帰還をか
ける構成を有している。The input signal is input from the positive terminal of the operational amplifier 10 connected to the terminal 1 and supplied from the output of the operational amplifier 10 to the base of the transistor Q5. Further, the negative feedback is provided from the emitter of the transistor Q6 to the operational amplifier 10.
【0004】このため、端子1と端子3は同電位にな
る。端子3に流れる電流I3は、端子3から接地間に接
続されている抵抗R3と端子1の電圧V1よってI3=
V1/R3の電流が流れる。Therefore, the terminals 1 and 3 have the same potential. The current I3 flowing through the terminal 3 is I3 = resistor R3 connected between the terminal 3 and the ground and the voltage V1 at the terminal 1
A current of V1 / R3 flows.
【0005】抵抗R3に流れる電流が決まると同量の電
流がトランジスタQ1に流れ、トランジスタQ2の電流
は電流ミラーによりトランジスタQ1の電流の(R1/
R2)倍の電流が流れ、この電流を端子4から出力電流
として取り出す。抵抗R1およびR2に流れる電流I1
およびI2の電流比の精度を高くするために電流ミラー
を2段に構成している。さらに電流ミラーの入力側では
入力からの影響を小さくし電流ミラーの精度を高くする
ために、トランジスタQ3の出力側にトラジスタQ5お
よびQ6のダーリントン回路を接続しトランジスタQ6
のベース電流を補正している。When the current flowing through the resistor R3 is determined, the same amount of current flows in the transistor Q1, and the current of the transistor Q2 is (R1 /
R2) times the current flows, and this current is taken out from the terminal 4 as an output current. Current I1 flowing through resistors R1 and R2
In order to improve the accuracy of the current ratio of I2 and I2, the current mirror has two stages. Further, on the input side of the current mirror, in order to reduce the influence from the input and improve the accuracy of the current mirror, the Darlington circuit of the transistors Q5 and Q6 is connected to the output side of the transistor Q3 and the transistor Q6 is connected.
The base current of is corrected.
【0006】[0006]
【発明が解決しようとする課題】従来の電圧電流変換回
路では、トランジスタQ1〜Q6と電源〜接地間に4ケ
のトランジスタが縦続に接続されているため、トランジ
スタの順方向電圧VBEの4倍で3V程度の電源電圧が最
低でも必要になる。信号の振幅、さらに抵抗R1および
抵抗R3での電圧降下を考慮すると、電源電圧を5Vと
した場合、端子3の取り得る最高電位は2V以下とな
る。このため、入力電圧範囲が非常に狭くなり端子1の
信号電圧が大きくとれないためノイズの影響を受けやす
い。また電源電圧変動により電圧が下がった場合には正
常に動作しなくなるという欠点があった。In the conventional voltage-current conversion circuit, since four transistors are connected in series between the transistors Q1 to Q6 and the power source to the ground, the forward voltage V BE of the transistor is four times the forward voltage V BE . Therefore, a power supply voltage of about 3V is required at a minimum. Considering the signal amplitude and the voltage drop across the resistors R1 and R3, the maximum potential that can be taken by the terminal 3 is 2 V or less when the power supply voltage is 5V. For this reason, the input voltage range is extremely narrowed and the signal voltage at the terminal 1 cannot be made large, so that it is easily affected by noise. In addition, there is a drawback that it does not operate normally when the voltage drops due to fluctuations in the power supply voltage.
【0007】[0007]
【課題を解決するための手段】本発明の電圧電流変換回
路は、少なくとも1つ以上の電流出力端をもつ第1およ
び第2のトランジスタからなる第1の電流ミラー回路
と、前記第1の電流ミラー回路の第1のトランジスタの
出力端に接続された第3および第4のトランジスタから
なる第2の電流ミラー回路を有し、前記第1のトラジス
タの出力端は演算増幅器の出力端を入力とした第5およ
び第6のトランジスタからなるダーリントン回路と、前
記第2のカレントミラー回路の入力である第3のトラン
ジスタが接続され、前記ダーリントン回路の出力と前記
演算増幅器の反転入力端とを負帰還を形成するように接
続し、前記ダーリントン回路の出力たに前記演算増幅器
の非反転入力端子の電圧を電流に変換する抵抗を有し、
前記第2の電流ミラー回路の入力端である前記第2のト
ランジスタに入力電極として供給する電流変換手段を備
え、前記第2の電流ミラー回路の第4のトラジスタから
なる出力端から所定電流を出力し、前記第1のトランジ
スタの出力端と前記第5および第6のトラジスタとから
なるダーリントン回路と前記第2のカレントミラー回路
の入力である第3のトラジスタとが接続されている構成
である。The voltage-current conversion circuit of the present invention comprises a first current mirror circuit comprising first and second transistors having at least one current output terminal, and the first current. There is a second current mirror circuit composed of third and fourth transistors connected to the output terminal of the first transistor of the mirror circuit, and the output terminal of the first transistor has the output terminal of the operational amplifier as an input. The Darlington circuit composed of the fifth and sixth transistors is connected to the third transistor which is the input of the second current mirror circuit, and the output of the Darlington circuit and the inverting input terminal of the operational amplifier are negatively fed back. And a resistor for converting the voltage of the non-inverting input terminal of the operational amplifier into a current in the output of the Darlington circuit,
A current converting means for supplying as an input electrode to the second transistor, which is an input terminal of the second current mirror circuit, is provided, and a predetermined current is output from an output terminal including a fourth transistor of the second current mirror circuit. The Darlington circuit including the output terminal of the first transistor, the fifth and sixth transistors, and the third transistor, which is the input of the second current mirror circuit, are connected to each other.
【0008】[0008]
【実施例】本発明の第1の実施例の電圧電流変換回路に
ついて図1を参照して説明する。この実施例の電圧電流
変換回路は、トランジスタQ1,Q2,Q3およびQ4
を有し、トランジスタQ1およびQ2は互いにカレント
ミラー回路を構成する。トランジスタQ1のエミッタ抵
抗として抵抗R1が接続され、トランジスタQ2のエミ
ッタ抵抗として抵抗R2が接続されている。そして抵抗
R1およびR2は電源に接続される。次にトランジスタ
Q3およびQ4のエミッタはそれぞれトランジスタQ1
およびQ2のコレクタに接続され互いにカレントミラー
回路を構成する。トランジスタQ5のコレクタはトラン
ジスタQ1のコレクタに接続されトラジスタQ5のエミ
ッタはトランジスタQ6のベースへとダーリントン接続
されている。入力信号は演算増幅器の正端子から入力さ
れ演算増幅器の出力からトランジスタQ5のベースへと
接続される。さらにトランジスタQ6のエミッタから演
算増幅器へ負帰還をかける構成を有している。この電流
ミラー回路の出力端4から出力される電流値は、入力電
圧と抵抗R3、R1およびR2とで定められる。DESCRIPTION OF THE PREFERRED EMBODIMENTS A voltage / current conversion circuit according to a first embodiment of the present invention will be described with reference to FIG. The voltage-current conversion circuit of this embodiment includes transistors Q1, Q2, Q3 and Q4.
And the transistors Q1 and Q2 form a current mirror circuit with each other. The resistor R1 is connected as the emitter resistance of the transistor Q1, and the resistor R2 is connected as the emitter resistance of the transistor Q2. The resistors R1 and R2 are then connected to the power supply. Next, the emitters of the transistors Q3 and Q4 are respectively connected to the transistor Q1.
And the collectors of Q2 to form a current mirror circuit. The collector of transistor Q5 is connected to the collector of transistor Q1 and the emitter of transistor Q5 is Darlington connected to the base of transistor Q6. The input signal is input from the positive terminal of the operational amplifier and is connected from the output of the operational amplifier to the base of the transistor Q5. Further, it has a configuration in which a negative feedback is applied from the emitter of the transistor Q6 to the operational amplifier. The current value output from the output terminal 4 of this current mirror circuit is determined by the input voltage and the resistors R3, R1 and R2.
【0009】演算増幅器10の出力は、トラジスタQ5
およびQ6を介して演算増幅器10に負帰還に接続され
ているため、端子1および端子3はそれぞれ同電位にな
る。抵抗R3に流れる電流I3は、端子3から接地間に
接続されている抵抗R3と端子1の電圧V1によってI
R3=V1/R3と決まる。抵抗R3に流れる電流が決
まると電流ミラーにより端子4に流れる電流I4が決ま
る。The output of the operational amplifier 10 is the transistor Q5.
Since the negative feedback is connected to the operational amplifier 10 via Q6 and Q6, the terminals 1 and 3 have the same potential. The current I3 flowing through the resistor R3 is I due to the resistor R3 connected between the terminal 3 and the ground and the voltage V1 at the terminal 1.
R3 = V1 / R3 is determined. When the current flowing through the resistor R3 is determined, the current I4 flowing through the terminal 4 is determined by the current mirror.
【0010】トランジスタQ1のコレクタとダーリント
ン接続されているトラジスタQ5のコレクタとカレント
ミラー回路のトランジスタQ3のエミッタが共通で接続
されているため、トランジスタ飽和させないで使用でき
る最低電圧は、従来例と比較してトランジスタQ3の順
方向電圧VBE分だけ少なくなり3ケ分の順方向電圧だけ
ですむ。Since the collector of the transistor Q5, which is connected to the collector of the transistor Q1, and the collector of the transistor Q5, and the emitter of the transistor Q3 of the current mirror circuit are connected in common, the lowest voltage that can be used without saturating the transistor is as compared with the conventional example. Therefore, the forward voltage V BE of the transistor Q3 is reduced by only the forward voltage V BE of 3 transistors.
【0011】次に、本発明の第2の実施例の電圧電流変
換について図2を参照して説明する。Next, the voltage-current conversion of the second embodiment of the present invention will be described with reference to FIG.
【0012】この第2の実施例の電圧電流変換回路は、
トランジスタQ1およびQ2からなる第1の電流ミラー
回路を有し、トランジスタQ3およびQ4のエミッタは
それぞれトランジスタQ1のコレクタおよびトランジス
タQ2のベースに接続され互いに第2の電流ミラー回路
を構成している。トランジスタQ4の出力は端子5に接
続され、トラジスタQ2の出力を出力電流とする。それ
以外は第1の実施例と同一構成であるので詳細な説明は
省略する。The voltage-current conversion circuit of the second embodiment is
It has a first current mirror circuit composed of transistors Q1 and Q2, and the emitters of transistors Q3 and Q4 are connected to the collector of transistor Q1 and the base of transistor Q2, respectively, to form a second current mirror circuit. The output of the transistor Q4 is connected to the terminal 5, and the output of the transistor Q2 is used as the output current. Other than that, the configuration is the same as that of the first embodiment, so detailed description will be omitted.
【0013】この第2の実施例の電圧電流変換回路の出
力はトランジスタQ2のみとなるため従来と比較してト
ランジスタの順方向電圧VBEが1ケ分少ないので出力電
圧範囲を大きくとることができる。Since the output of the voltage-current conversion circuit of the second embodiment is only the transistor Q2, the forward voltage V BE of the transistor is one less than that of the conventional one, so that the output voltage range can be widened. .
【0014】[0014]
【発明の効果】以上説明したように本発明は、端子1か
ら信号を入力し、電流ミラー回路により出力電流を得る
場合、電流ミラー2段で構成されるためミラー係数の精
度が非常に高い。さらにトランジスタQ5と第2の電流
ミラー回路の構成上、電源〜接地間にトランジスタ3ケ
挿入されていることになるため回路動作に必要な電圧は
従来よりトラジスタの順方向電圧VBEが1ケ分小さくな
り、電流ミラー回路が1段の時と同程度になる。このた
め信号電圧範囲を広くできるためノイズにも強くなる。
なお、トランジスタの極性を変えて回路を構成したとし
ても、動作に何等不都合無く、全く同様の効果を有する
のは明白である。As described above, according to the present invention, when the signal is input from the terminal 1 and the output current is obtained by the current mirror circuit, the precision of the mirror coefficient is very high because the current mirror has two stages. Further, because of the configuration of the transistor Q5 and the second current mirror circuit, three transistors are inserted between the power supply and the ground, so the voltage required for circuit operation is smaller than the conventional one by one forward voltage VBE of the transistor. Therefore, the current mirror circuit becomes about the same as when it has one stage. As a result, the signal voltage range can be widened, and the signal is resistant to noise.
Even if the circuit is configured by changing the polarity of the transistor, it is obvious that the operation has no inconvenience and has the same effect.
【図1】本発明の第1の実施例の電圧電流変換回路の回
路図である。FIG. 1 is a circuit diagram of a voltage-current conversion circuit according to a first embodiment of the present invention.
【図2】本発明の第2の実施例の電圧電流変換回路の回
路図である。FIG. 2 is a circuit diagram of a voltage-current conversion circuit according to a second embodiment of the present invention.
【図3】従来の電圧電流変換回路の回路図である。FIG. 3 is a circuit diagram of a conventional voltage-current conversion circuit.
1〜5 端子 10 演算増幅器 R1〜R3 抵抗 Q1〜Q6 トランジスタ 1 to 5 terminals 10 operational amplifiers R1 to R3 resistors Q1 to Q6 transistors
Claims (1)
第1および第2のトランジスタからなる第1の電流ミラ
ー回路と、前記第1の電流ミラー回路の第1のトランジ
スタの出力端に接続された第3および第4のトランジス
タからなる第2の電流ミラー回路を有し、前記第1のト
ラジスタの出力端は演算増幅器の出力端を入力とした第
5および第6のトランジスタからなるダーリントン回路
と、前記第2のカレントミラー回路の入力である第3の
トランジスタが接続され、前記ダーリントン回路の出力
と前記演算増幅器の反転入力端とを負帰還を形成するよ
うに接続し、前記ダーリントン回路の出力たに前記演算
増幅器の非反転入力端子の電圧を電流に変換する抵抗を
有し、前記第2の電流ミラー回路の入力端である前記第
2のトランジスタに入力電極として供給する電流変換手
段を備え、前記第2の電流ミラー回路の第4のトラジス
タからなる出力端から所定電流を出力し、前記第1のト
ランジスタの出力端と前記第5および第6のトラジスタ
とからなるダーリントン回路と前記第2のカレントミラ
ー回路の入力である第3のトラジスタとが接続されてい
ることを特徴とする電圧電流変換回路。1. A first current mirror circuit composed of first and second transistors having at least one current output terminal, and an output terminal of the first transistor of the first current mirror circuit. A second current mirror circuit composed of third and fourth transistors, wherein the output terminal of the first transistor is a Darlington circuit composed of fifth and sixth transistors with the output terminal of the operational amplifier as an input. A third transistor which is an input of the second current mirror circuit is connected, the output of the Darlington circuit and the inverting input terminal of the operational amplifier are connected so as to form a negative feedback, and the output of the Darlington circuit is connected. In addition, the second transistor, which is an input terminal of the second current mirror circuit, has a resistor for converting the voltage of the non-inverting input terminal of the operational amplifier into a current. A current converting means for supplying as an input electrode is provided, and a predetermined current is output from an output terminal formed of a fourth transistor of the second current mirror circuit, and an output terminal of the first transistor and the fifth and sixth terminals. A voltage-current conversion circuit characterized in that a Darlington circuit composed of a transistor and a third transistor which is an input of the second current mirror circuit are connected.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4299446A JP2853485B2 (en) | 1992-11-10 | 1992-11-10 | Voltage-current converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4299446A JP2853485B2 (en) | 1992-11-10 | 1992-11-10 | Voltage-current converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06152257A true JPH06152257A (en) | 1994-05-31 |
JP2853485B2 JP2853485B2 (en) | 1999-02-03 |
Family
ID=17872688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4299446A Expired - Fee Related JP2853485B2 (en) | 1992-11-10 | 1992-11-10 | Voltage-current converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2853485B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017212735A (en) * | 2016-05-24 | 2017-11-30 | フルークコーポレイションFluke Corporation | Transconductance amplifier having low distortion |
-
1992
- 1992-11-10 JP JP4299446A patent/JP2853485B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017212735A (en) * | 2016-05-24 | 2017-11-30 | フルークコーポレイションFluke Corporation | Transconductance amplifier having low distortion |
Also Published As
Publication number | Publication date |
---|---|
JP2853485B2 (en) | 1999-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61230411A (en) | Electric circuit | |
JPH0544845B2 (en) | ||
KR870002693B1 (en) | Amplifier device | |
JPH0770935B2 (en) | Differential current amplifier circuit | |
JPH06152257A (en) | Voltage-current conversion circuit | |
JPH077337A (en) | Bipolarity voltage/current converting circuit | |
JP2623954B2 (en) | Variable gain amplifier | |
JP2902277B2 (en) | Emitter follower output current limiting circuit | |
JP3733188B2 (en) | Power Amplifier | |
JPH0352031Y2 (en) | ||
JPH03112214A (en) | Voltage comparator | |
JP2969665B2 (en) | Bias voltage setting circuit | |
JP2591853B2 (en) | Clamp circuit | |
JP2536156B2 (en) | Absolute value circuit | |
JPH07336161A (en) | Differential amplifier | |
JPS6155805B2 (en) | ||
JPH0326670Y2 (en) | ||
JPH04208709A (en) | Semiconductor device for voltage comparison | |
JPH0332096Y2 (en) | ||
JPH063868B2 (en) | Differential type comparator circuit | |
JPH03744Y2 (en) | ||
JPS6143014A (en) | Comparator with hysteresis | |
JPH04369012A (en) | Bias circuit | |
JPS63208312A (en) | Amplifier | |
JPH037409A (en) | Buffer circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981020 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071120 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081120 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081120 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091120 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |