JPS6143014A - Comparator with hysteresis - Google Patents
Comparator with hysteresisInfo
- Publication number
- JPS6143014A JPS6143014A JP59164705A JP16470584A JPS6143014A JP S6143014 A JPS6143014 A JP S6143014A JP 59164705 A JP59164705 A JP 59164705A JP 16470584 A JP16470584 A JP 16470584A JP S6143014 A JPS6143014 A JP S6143014A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- inverting input
- voltage
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0233—Bistable circuits
- H03K3/02337—Bistables with hysteresis, e.g. Schmitt trigger
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、集積回路によって構成したヒステリシス特性
を有するボルテージコンパレータに関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a voltage comparator having hysteresis characteristics constructed by an integrated circuit.
（従来の技術）
ボルテージコンパレータは、２つアナログ入力電圧を比
較して、その大小関係によって出力を「Ｈ」レベル、「
Ｌ」レベルとなすものであり２通常、一方のアナログ入
力電圧を一定の基準電圧に設定し、該基準電圧を不しシ
ョルド電圧となして。(Prior art) A voltage comparator compares two analog input voltages and sets the output to "H" level or "
2. Normally, one analog input voltage is set to a constant reference voltage, and the reference voltage is set to a non-shoulder voltage.
他方のアナログ入力電圧をパルス化している。The other analog input voltage is pulsed.
ところが、このアナログ入力電圧が、前記基準電圧に近
い値をとるときには２例えば外部ノイズ等によりで生じ
る当該アナログ電圧値の変動の影響をうけて、極めてパ
ルス幅の短いノイズ性のパルス等が発生して、その後の
信号処理に支障をきたすことがある。このため、ボルテ
ージコンパレータの使用比あた□っては、出力端子と入
力端子との間に正帰還用抵抗を接続しである程度の電圧
変動があっても出力レベルが変化しないようないわゆる
七ステリシス特性を持たせている。However, when this analog input voltage takes a value close to the reference voltage, it is affected by fluctuations in the analog voltage value caused by external noise, for example, and noisy pulses with extremely short pulse widths are generated. This may cause problems with subsequent signal processing. For this reason, the usage ratio of the voltage comparator is to connect a positive feedback resistor between the output terminal and the input terminal, so that the output level does not change even if there is a certain degree of voltage fluctuation. It has characteristics.
（発明が解決□しようとする問題点）
上記外部抵抗によってヒステリシス特性を持たせてなる
ボルテージコンパレータを第３図（Ａ）に示す。同図（
Ｂ）は該ポルチー“シコンパレータの特性を示す。(Problems to be Solved by the Invention) A voltage comparator provided with hysteresis characteristics by the above-mentioned external resistor is shown in FIG. 3(A). Same figure (
B) shows the characteristics of the Porchii comparator.
この場合、ヒステリシス量ｔは電源電圧（Ｖ ＣＣ）お
よび抵抗Ｒ１，Ｒ２を用いてＶ、ｃｃ−Ｒ２／ （Ｒ１
＋Ｒ２）で与えられる。In this case, the amount of hysteresis t is determined by using the power supply voltage (V CC) and resistors R1 and R2.
+R2).
ところで１本来、ボルテージコンパレータはアナログ入
力端子の高精度の比較を目的とした素子であるので、ヒ
ステリシス量を必要最小限にとどめておくのが一般的で
ある。Incidentally, since the voltage comparator is originally an element intended for highly accurate comparison of analog input terminals, it is common to keep the amount of hysteresis to the necessary minimum.
例えば、Ｖｃｃ＝ １０ Ｖのとき、１０ｍＶのヒステ
リシス特性を有するボルテージコンパレータをＩＣ化す
るためには、Ｒ２／Ｒ１の値は１ ／９９９にする必要
があり、抵抗Ｒ２の値を１０Ωに設定すると、抵抗Ｒ１
の値は９９９０Ωにしなければならず、大きなチップ面
積を必要とし、不経済である。For example, when Vcc = 10 V, in order to integrate a voltage comparator with hysteresis characteristics of 10 mV, the value of R2/R1 needs to be 1/999, and if the value of resistor R2 is set to 10Ω, Resistance R1
The value of must be 9990Ω, which requires a large chip area and is uneconomical.
（問題点を解決するための手段）
本発明は反転入力側トランジスタおよび非反転入力側ト
ランジスタの各々に同じ大きさの電流を供給する第一の
電流源および第二の電流源が設けられ、それら電流源と
は別個に第三の電流源が設けられ、該第三の電流源から
第一のダイオードを介して、前記非反転入力側トランジ
スタが接続されるとともに、第二のダイオードを介して
出力側トランジスタが接続され、該出力側トランジスタ
は非反転側入力電圧が反転側入力電圧より大きいときに
遮断されてなるヒステリシス付コンバレー 夕に係る。(Means for Solving the Problems) The present invention includes a first current source and a second current source that supply the same magnitude of current to each of an inverting input side transistor and a non-inverting input side transistor, and A third current source is provided separately from the current source, and the non-inverting input side transistor is connected to the third current source via the first diode, and the output is output via the second diode. The output side transistor is connected to the output side transistor, and the output side transistor is connected to a comparator with hysteresis which is cut off when the non-inverting side input voltage is higher than the inverting side input voltage.
（作用）
非反転入力の電圧が反転入力の電圧に比べて高いときに
は、出力側トランジスタが遮断されて。(Function) When the voltage at the non-inverting input is higher than the voltage at the inverting input, the output side transistor is cut off.
第三の電流源から第一のダイオードを介して非反転入力
側のトランジスタへ電流が流れる。このため１本来１反
転入力側および非反転入力側に同じ大きさの電流を供給
する第一電流源および第二電流源に対して、非反転側の
トランジスタには第三電流源から供給される電流値が加
増されることになる。そして、それらの電流値の増加に
よって非反転入力側トランジスタと反転入力側トラ、ン
ジスタとのバイアス値を不平衡になす。Current flows from the third current source to the transistor on the non-inverting input side via the first diode. Therefore, while the first current source and the second current source supply the same current to the inverting input side and the non-inverting input side, the transistor on the non-inverting side is supplied from the third current source. The current value will be increased. By increasing these current values, the bias values of the non-inverting input side transistor and the inverting input side transistor are made unbalanced.
一方、非反転入力の電圧が反転入力の電圧に比べて低い
ときには、出力侭トランジスタが導通して前記第三の電
流源から第千のダイオード、を介して電流が流れ、上述
、した非反転入力側トランジスタと反転入力側トランく
ジスタとの不平衡が解消する。On the other hand, when the voltage at the non-inverting input is lower than the voltage at the inverting input, the output side transistor conducts and current flows from the third current source through the thousandth diode, and the non-inverting input The unbalance between the side transistor and the inverting input side transistor is eliminated.
（実施例）
以下２本発明の構成を実施例について図面を参照して説
明する。９、
第１図に本発明に係るヒステリシス付コン・パレータを
示し、該ヒステリシス付コンパレータはバイポーラトラ
ンジスタを主素子とする。集積回路（ＩＣ）によって作
られている。 。(Example) The configuration of the present invention will be described below with reference to the drawings in terms of two examples. 9. FIG. 1 shows a comparator with hysteresis according to the present invention, and the comparator with hysteresis has a bipolar transistor as a main element. It is made by an integrated circuit (IC). .
反転入力端子Ａおよび非反転入力端子Ｂはそれぞれ入力
側トランジスタＱｒ 、Ｑａのベースに接続されている
。それらトランジスタＱ＋ 、Ｑ４のエミッタ側には、
同−電・流値１＋、’Ｉ’ｇ、を供給する電流源１．２
がそれぞれ設けられてい・る。Inverting input terminal A and non-inverting input terminal B are connected to the bases of input side transistors Qr and Qa, respectively. On the emitter side of these transistors Q+ and Q4,
Current source 1.2 that supplies the same current value 1+, 'I'g
are provided for each.
さらに、前１己トランジスタＱ＋ 、Ｑａのエミッタに
はそれぞれ電流供給用トランジスタＱｚ 、 Ｑ３が接
続され、それらトランジスタＱ２ 、Ｑｓは電流源４に
よって所定の電流が供給される。Further, current supply transistors Qz and Q3 are connected to the emitters of the front transistors Q+ and Qa, respectively, and a predetermined current is supplied to these transistors Q2 and Qs by a current source 4.
トランジスタＱ２のコレクタにはトランジスタＱ−のベ
ース電流を供給するトランジスタＱ５が接続されている
。トランジスタＱ６のコレクタには、ベース端子を共通
とする出力側トランジスタＱ？、Ｑ・とが接続され、ト
ランジスタＱＩＩのコレクタ側に出力端子Ｃが設けられ
ている。A transistor Q5, which supplies the base current of the transistor Q-, is connected to the collector of the transistor Q2. The collector of the transistor Q6 is connected to an output side transistor Q? whose base terminal is common. , Q. are connected to each other, and an output terminal C is provided on the collector side of the transistor QII.
一方、前記トランジスタＱ、のエミッタには電流源３か
らダイオードＤ１を介して、所定電流が供給され、るよ
うになされている。、また、電流源３からはダイオード
Ｄ２を介して、前記出力側トランジスタＱ１のコレクタ
側に接続されている。On the other hand, a predetermined current is supplied to the emitter of the transistor Q from the current source 3 via the diode D1. Further, the current source 3 is connected to the collector side of the output side transistor Q1 via a diode D2.
以上の構成からなるヒステリシス付コンパレータにおい
て、まず非反転入力の電圧が反転入力の電圧に比べて、
十分高い場合の動作について説明する。In the comparator with hysteresis configured as above, first, the voltage at the non-inverting input is higher than the voltage at the inverting input.
The operation when the value is sufficiently high will be explained.
この場合には、トランジスタＱ３は遮断されており、電
流源４を流れる電流Ｉ、はトランジスタＱ２を経てトラ
ンジスタＱ５にながれ、トランジスタＱ６にベース電流
を供給する。このためトランジスタＱｂが導通して、ト
ランジスタＱ６のコレクタ電圧はｒＬＪレベルとなり、
トランジスタＱ？及びトランジスタＱＩｌは遮断する。In this case, the transistor Q3 is cut off and the current I flowing through the current source 4 flows through the transistor Q2 to the transistor Q5 and supplies the base current to the transistor Q6. Therefore, transistor Qb becomes conductive, and the collector voltage of transistor Q6 becomes rLJ level.
Transistor Q? and transistor QIl is cut off.
この結果前記電流源３を流れる電流Ｉ３は総てダイオー
ドＤ１を通じてトランジスタＱ４のエミッタ側へ流れる
。この場合１本来、同じエミッタ電流で動作しているト
ランジスタＱ１とトランジスタＱ４であるのにトランジ
スタＱ４の方が多いエミッタ電流値で動作することにな
る。そのため、トランジスタＱ４のベース−エミッタ間
電圧は２６１ｎ （（１２＋ １３ ） ／Ｉ２．）
ｍＶ （但し温度Ｔ＝３００ ’Ｋ）だけ高くなり、ト
ランジスタＱ、のベース電位がこの分だけトランジスタ
Ｑ２より高くなって。As a result, all of the current I3 flowing through the current source 3 flows to the emitter side of the transistor Q4 through the diode D1. In this case, transistor Q1 and transistor Q4 originally operate with the same emitter current, but transistor Q4 operates with a larger emitter current value. Therefore, the base-emitter voltage of transistor Q4 is 261n ((12+13)/I2.)
mV (however, temperature T=300'K) increases, and the base potential of transistor Q becomes higher than that of transistor Q2 by this amount.
当該コンパレータの出力が反転する電圧が２６Ｉｎ （
（Ｉｇ ＋１３ ）／Ｉｔ ）ｍＶだけ低くなった）
のと同じことになる。The voltage at which the output of the comparator is inverted is 26In (
(Ig +13)/It) lowered by mV)
It will be the same as .
一方、非反転入力が反転入力より十分低い場合は、トラ
ンジスタＱ３は導通し、トランジスタＱ２は遮断されて
いる。そのため、トランジスタＱ６のベース電流が供給
されないため、トランジスタＱ６は遮断し、前記電流源
４から供給される電流Ｉ４はトランジスタＱ、を介して
、トランジスタＱ７．ＱＩＩのベース電流となって流れ
、これらのトランジスタを導通させる。トランジスタＱ
、が導通ずると前記電流Ｉ、はダイオードＤ２からトラ
ンジスタＱ７を通じて、アース（ＧＮＤ）へ流れる。こ
のため、トランジスタＱ、とトランジスタＱ、に流れる
エミッタ電流は電流源４の影響を受けず、非反転入力と
反転入力の電圧が等しい時に出力が反転する。On the other hand, if the non-inverting input is sufficiently lower than the inverting input, transistor Q3 is conductive and transistor Q2 is cut off. Therefore, since the base current of the transistor Q6 is not supplied, the transistor Q6 is cut off, and the current I4 supplied from the current source 4 is passed through the transistor Q to the transistor Q7. The base current of QII flows and makes these transistors conductive. transistor Q
, becomes conductive, the current I flows from the diode D2 to the ground (GND) through the transistor Q7. Therefore, the emitter currents flowing through the transistors Q and Q are not affected by the current source 4, and the output is inverted when the voltages of the non-inverting input and the inverting input are equal.
第２図に、上述した実施例の具体的な回路構成を示し、
電流源１〜４は抵抗Ｒ１とトランジスタＱ９〜Ｑ１３に
よって構成されている。この回路において、所望のヒス
テリシス量を得るためには。FIG. 2 shows a specific circuit configuration of the above-mentioned embodiment,
Current sources 1-4 are composed of a resistor R1 and transistors Q9-Q13. In order to obtain the desired amount of hysteresis in this circuit.
トランジスタＱ１□とＱｌ３のトランジスタサイズの比
を適当に調整するか若しくはエミッタと電源電圧（Ｖ・
・）′）間９電流制限用抵抗を挿入させれ番Ｉ良い。Either adjust the transistor size ratio of transistors Q1□ and Ql3 appropriately, or adjust the emitter and power supply voltages (V.
・)') It is better to insert a current limiting resistor between 9 and 9.
なお、上記回路において図に示すＰＮＰ ）ランジスタ
をＮＰＮトランジスタに置き換えても同様の動作を行う
ことができる。Note that the same operation can be performed in the above circuit even if the PNP transistor shown in the figure is replaced with an NPN transistor.
（参考データ）
以下に示す表１に上記回路において、必要とされるヒス
テリシス値と電流源２．３の電流比（ｌ！／１３）との
関係を示す。(Reference Data) Table 1 shown below shows the relationship between the required hysteresis value and the current ratio (l!/13) of the current source 2.3 in the above circuit.
表１ （発明の効果） 以上述べたように１本発明は、第一の電流源。Table 1 (Effect of the invention) As described above, one aspect of the present invention is a first current source.
第二の電流源と別個に第三の電流源を設け、この電流源
によって非反転入力側のトランジスタに生じるバイアス
電圧の上昇を利用したヒステリシス特性を持つので９回
路構成が簡単なＩＣである。A third current source is provided separately from the second current source, and the IC has a simple nine-circuit configuration because it has a hysteresis characteristic that utilizes the increase in bias voltage generated in the transistor on the non-inverting input side by this current source.
また、上記表１で示したような電流比をＩＣ内で実現す
るのは容易であり、チンブサイズの小形化をも図れる。Further, it is easy to realize the current ratio as shown in Table 1 above in an IC, and the chip size can also be reduced.
第１図は本発明のヒステリシス付コンパレータの実施例
を示す回路図、第２図は同ヒステリシス付コンパレータ
の具体的構成を示す回路図、第３１ｍ （Ａ） 、
（Ｂ）は、ヒステリシス付コンパレータの動作を説明す
る図である。
Ｑｌ・・・反転入力側トランジスタ
Ｑ４・・・非反転入力側トランジスタ
１〜４・・・電流源 ＤＩ、Ｄ２・・・ダイオード
はか１名
第７図
第２図
第３図
（Ａ）
（Ｂ）
入力FIG. 1 is a circuit diagram showing an embodiment of the comparator with hysteresis of the present invention, FIG. 2 is a circuit diagram showing a specific configuration of the comparator with hysteresis, No. 31m (A),
(B) is a diagram explaining the operation of the comparator with hysteresis. Ql...Inverting input side transistor Q4...Non-inverting input side transistors 1 to 4...Current source DI, D2...Diode number 7 Figure 2 Figure 3 (A) (B ) input
Claims (1)
ータであって、反転入力側トランジスタおよび非反転入
力側トランジスタの各々に同じ大きさの電流を供給する
第一の電流源および第二の電流源が設けられ、それら電
流源とは別個に第三の電流源が設けられ、該第三の電流
源から第一のダイオードを介して、前記非反転入力側ト
ランジスタに接続されるとともに、第二のダイオードを
介して出力側トランジスタに接続され、該出力側トラン
ジスタは非反転側入力電圧が反転側入力電圧より大きい
ときに遮断されてなることを特徴とするヒステリシス付
コンパレータ。1) A comparator with hysteresis configured by an integrated circuit, which is provided with a first current source and a second current source that supply currents of the same magnitude to each of an inverting input side transistor and a non-inverting input side transistor, A third current source is provided separately from these current sources, and is connected from the third current source to the non-inverting input side transistor via the first diode, and is connected to the non-inverting input side transistor via the second diode. A comparator with hysteresis connected to an output transistor, the output transistor being cut off when a non-inverting input voltage is higher than an inverting input voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59164705A JPS6143014A (en) | 1984-08-06 | 1984-08-06 | Comparator with hysteresis |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59164705A JPS6143014A (en) | 1984-08-06 | 1984-08-06 | Comparator with hysteresis |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6143014A true JPS6143014A (en) | 1986-03-01 |
Family
ID=15798308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59164705A Pending JPS6143014A (en) | 1984-08-06 | 1984-08-06 | Comparator with hysteresis |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6143014A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4806791A (en) * | 1986-11-28 | 1989-02-21 | Kabushiki Kaisha Toshiba | Differential comparator |
| JPH01166611A (en) * | 1987-12-22 | 1989-06-30 | Toshiba Corp | Comparator |
-
1984
- 1984-08-06 JP JP59164705A patent/JPS6143014A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4806791A (en) * | 1986-11-28 | 1989-02-21 | Kabushiki Kaisha Toshiba | Differential comparator |
| JPH01166611A (en) * | 1987-12-22 | 1989-06-30 | Toshiba Corp | Comparator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5229711A (en) | Reference voltage generating circuit | |
| JPH01143510A (en) | Two-terminal temperture compensation type current source circuit | |
| JPH04266110A (en) | Band-gap reference circuit | |
| US4567444A (en) | Current mirror circuit with control means for establishing an input-output current ratio | |
| JPH0544845B2 (en) | ||
| JPH0656570B2 (en) | Cascode connection current source circuit layout | |
| JPH07104372B2 (en) | Voltage comparison circuit | |
| JPH0770935B2 (en) | Differential current amplifier circuit | |
| US4485313A (en) | Low-value current source circuit | |
| JP2533201B2 (en) | AM detection circuit | |
| JPS6143014A (en) | Comparator with hysteresis | |
| US4786855A (en) | Regulator for current source transistor bias voltage | |
| JPS60208106A (en) | Differential amplifier | |
| JP2729001B2 (en) | Reference voltage generation circuit | |
| JPS6252486B2 (en) | ||
| JP3105716B2 (en) | Current mirror circuit | |
| JPS6017519A (en) | Constant current circuit | |
| JP2623954B2 (en) | Variable gain amplifier | |
| JP2609749B2 (en) | Current supply circuit | |
| JPS6325769Y2 (en) | ||
| JPH0151207B2 (en) | ||
| JP2722769B2 (en) | Gain control circuit | |
| JP3066803B2 (en) | Bias power supply circuit | |
| JPH065812B2 (en) | Amplitude limiting circuit | |
| JP3512935B2 (en) | DC stabilized power supply circuit |