JP3105716B2 - Current mirror circuit - Google Patents

Current mirror circuit

Info

Publication number
JP3105716B2
JP3105716B2 JP05266173A JP26617393A JP3105716B2 JP 3105716 B2 JP3105716 B2 JP 3105716B2 JP 05266173 A JP05266173 A JP 05266173A JP 26617393 A JP26617393 A JP 26617393A JP 3105716 B2 JP3105716 B2 JP 3105716B2
Authority
JP
Japan
Prior art keywords
current
mirror circuit
current mirror
circuit
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05266173A
Other languages
Japanese (ja)
Other versions
JPH07122947A (en
Inventor
敏明 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP05266173A priority Critical patent/JP3105716B2/en
Publication of JPH07122947A publication Critical patent/JPH07122947A/en
Application granted granted Critical
Publication of JP3105716B2 publication Critical patent/JP3105716B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、FDDの電流駆動回
路などに用いられるカレントミラー回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current mirror circuit used for an FDD current drive circuit or the like.

【0002】[0002]

【従来の技術】例えば、FDDにおいてFDに記録され
ている磁気データを確実に消去するためには、イレース
ドライバに対して常に一定の電流を供給する必要があ
る。このFDDのイレースドライバなどの装置に電流を
安定して供給する回路として、従来より図2に示すカレ
ントミラー回路が用いられている。このカレントミラー
回路は、ある程度の大きさの定電流を流す必要があるこ
とから、複数のカレントミラー回路と電流電圧変換回路
および電圧電流変換回路を備えている。即ち、NPNト
ランジスタで構成される第1のカレントミラー回路A、
PNPトランジスタで構成される第2のカレントミラー
回路B、電流電圧変換回路C、アーリー効果補正回路
D、電圧電流変換回路EおよびPNPトランジスタで構
成される第3のカレントミラー回路Fによって構成され
ている。第1のカレントミラー回路Aは定電流源77か
ら供給される電流を第2のカレントミラー回路Bおよび
アーリー効果補正回路Dに供給する。このカレントミラ
ー回路Bおよびアーリー効果補正回路Dに供給される電
流、即ち、第1のカレントミラー回路Aを構成するトラ
ンジスタ59,62,66のコレクタ電流IC は、定電
流源からの電流をIINとし、NPNトランジスタ59,
62,66の直流電流増幅率をhFEN とすると、 IC =IIN−(3・IIN/hFEN ) ・・・第1式 で表すことができる。
2. Description of the Related Art For example, in order to reliably erase magnetic data recorded on an FD in an FDD, it is necessary to always supply a constant current to an erase driver. Conventionally, a current mirror circuit shown in FIG. 2 has been used as a circuit for stably supplying a current to a device such as an FDD erase driver. This current mirror circuit includes a plurality of current mirror circuits, a current-to-voltage conversion circuit, and a voltage-to-current conversion circuit because it is necessary to supply a constant current of a certain magnitude. That is, a first current mirror circuit A including an NPN transistor,
The second current mirror circuit B includes a PNP transistor, a current-voltage conversion circuit C, an Early effect correction circuit D, a voltage-current conversion circuit E, and a third current mirror circuit F including a PNP transistor. . The first current mirror circuit A supplies the current supplied from the constant current source 77 to the second current mirror circuit B and the Early effect correction circuit D. Current supplied to the current mirror circuit B and Early effect correction circuit D, i.e., the collector current I C of the transistor 59,62,66 constituting the first current mirror circuit A, the current from the constant current source I IN , NPN transistor 59,
Assuming that the DC current amplification factors of 62 and 66 are h FEN , I C = I IN − (3 · I IN / h FEN )...

【0003】第2のカレントミラー回路Bは、そのトラ
ンジスタのコレクタがカレントミラー回路Aのトランジ
スタのコレクタに直接接続さており、カレントミラー回
路Aから供給された電流を電流電圧変換回路Cに供給す
る。電流電圧変換回路Cは、カレントミラー回路Bから
供給された電流を抵抗57により電圧に変換し、これに
トランジスタ53〜55の3VBEを加えた電圧を電圧電
流変換回路Eに印加する。
The second current mirror circuit B has its collector connected directly to the collector of the transistor of the current mirror circuit A, and supplies the current supplied from the current mirror circuit A to the current-voltage conversion circuit C. The current-voltage conversion circuit C converts the current supplied from the current mirror circuit B into a voltage by the resistor 57, and applies a voltage obtained by adding 3V BE of the transistors 53 to 55 to the voltage-current conversion circuit E.

【0004】電圧電流変換回路Eは、電流電圧変換回路
Cから印加された電圧からトランジスタ70,71,7
3の3VBEを差し引いた電圧を抵抗72により電流に変
換し、カレントミラー回路Fに供給する。これら電流電
圧変換回路Cおよび電圧電流変換回路Eを構成するトラ
ンジスタはカレントミラー回路Fから電流の供給を受け
ており、結果的に電流電圧変換回路Cに流れ込む電流を
電流電圧変換回路Cと電圧電流変換回路Eの2つの抵抗
によって増幅して出力していることになる。
The voltage-current conversion circuit E converts the voltages applied from the current-voltage conversion circuit C into transistors 70, 71, 7
Then, the voltage obtained by subtracting 3V BE from the third is converted into a current by the resistor 72 and supplied to the current mirror circuit F. The transistors constituting the current-to-voltage conversion circuit C and the voltage-to-current conversion circuit E are supplied with current from the current mirror circuit F. As a result, the current flowing into the current-to-voltage conversion circuit C is converted by the current-to-voltage conversion circuit C This means that the signal is amplified and output by the two resistors of the conversion circuit E.

【0005】カレントミラー回路Fの出力トランジスタ
70のコレクタには、アーリー効果補正回路Dが接続さ
れている。このアーリー効果補正回路Dは、カレントミ
ラー回路Aからの電流を電圧に変換し、カレントミラー
回路Fの出力トランジスタ76のベースに印加する。こ
れによって、カレントミラー回路Fの出力トランジスタ
75のコレクタ電位が揃えられ、正確な出力電流を得る
ようにしている。例えば、前述のFDDのイレースドラ
イバには、出力端子78から図外のスイッチング回路を
介して所定レベルの電流が供給される。
An Early effect correction circuit D is connected to the collector of the output transistor 70 of the current mirror circuit F. The Early effect correction circuit D converts the current from the current mirror circuit A into a voltage, and applies the voltage to the base of the output transistor 76 of the current mirror circuit F. As a result, the collector potentials of the output transistors 75 of the current mirror circuit F are made uniform, and an accurate output current is obtained. For example, a predetermined level of current is supplied from the output terminal 78 to the above-described FDD erase driver via a switching circuit (not shown).

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上記の
ようにAおよびBの2つのカレントミラー回路を有し、
各回路のトランジスタのコレクタ間を接続した従来の定
電流回路では、以下のような欠点があった。
However, it has two current mirror circuits A and B as described above,
The conventional constant current circuit connecting the collectors of the transistors of each circuit has the following disadvantages.

【0007】即ち、カレントミラー回路Aのコレクタ電
流は定電流源77から流れ込む電流からベース電流を除
いたものであるが、カレントミラー回路Aを構成するN
PNトランジスタの直流電流増幅率hFEN は雰囲気温度
によって変化するため、結果としてカレントミラー回路
Bのコレクタ出力電流も雰囲気温度によって変化し、安
定した出力電流を得ることができない問題があった。
That is, the collector current of the current mirror circuit A is obtained by removing the base current from the current flowing from the constant current source 77.
Since the DC current amplification factor h FEN of the PN transistor changes depending on the ambient temperature, the collector output current of the current mirror circuit B also changes depending on the ambient temperature, and there is a problem that a stable output current cannot be obtained.

【0008】この発明の目的は、一方のカレントミラー
回路の出力電流の温度特性を、他方のカレントミラー回
路の入力電流の温度特性によって打ち消すことにより、
雰囲気温度の影響を受けることがなく、常に安定した出
力電流を得ることができるカレントミラー回路を提供す
ることにある。
An object of the present invention is to cancel the temperature characteristic of the output current of one current mirror circuit by the temperature characteristic of the input current of the other current mirror circuit.
An object of the present invention is to provide a current mirror circuit that can always obtain a stable output current without being affected by an ambient temperature.

【0009】[0009]

【課題を解決するための手段】この発明のカレントミラ
ー回路は、NPNトランジスタで構成される第1のカレ
ントミラー回路と、PNPトランジスタで構成される第
2のカレントミラー回路と、をそれぞれの一方のトラン
ジスタのコレクタで接続したカレントミラー回路におい
て、前記第1のカレントミラー回路の共通ベースと前記
第2のカレントミラー回路の共通ベースの各々のみにコ
レクタ、エミッタが接続されたトランジスタを設け、第
2のカレントミラー回路の共通ベース電流のみが前記ト
ランジスタを介して第1のカレントミラー回路の共通ベ
ース電流として流れるようにしたことを特徴とする。
A current mirror circuit according to the present invention comprises a first current mirror circuit comprising an NPN transistor and a second current mirror circuit comprising a PNP transistor. In a current mirror circuit connected by a collector of a transistor, only a common base of the first current mirror circuit and a common base of the second current mirror circuit are connected.
And a transistor to which the
Only the common base current of the two current mirror circuits is
The common current of the first current mirror circuit is connected via a transistor.
Characterized in that it flows as a source current .

【0010】[0010]

【作用】今、仮に定電流源からの電流がNPNトランジ
スタで構成される第1のカレントミラー回路に供給され
る場合を考えると、定電流源からの電流は、NPNトラ
ンジスタで構成される第1のカレントミラー回路と、P
NPトランジスタで構成される第2のカレントミラー回
路とを介して出力段に供給される。第1のカレントミラ
ー回路を構成するNPNトランジスタの直流電流増幅率
が雰囲気温度の上昇に伴って大きくなると、そのベース
電流は小さくなり、該ベース電流を供給するベース電流
供給トランジスタのコレクタ電流、即ち、第2のカレン
トミラー回路のベース電流が小さくなる。このとき、同
時に第2のカレントミラー回路を構成するPNPトラン
ジスタの直流電流増幅率も大きくなっているため、上記
のように第2のカレントミラー回路のベース電流が小さ
くなっても、該第2のカレントミラー回路のコレクタ電
流が安定化する。即ち、上記のベース電流の減少は、第
2のカレントミラー回路での直流電流増幅率の増大によ
り打ち消され、カレントミラー回路を構成するトランジ
スタのコレクタ出力は雰囲気温度が上昇しても安定した
値となる。一方、雰囲気温度が下降した場合にも同様
に、第1のカレントミラー回路を構成するトランジスタ
において小さくなろうとするコレクタ電流が、大きくな
ろうとする第2のカレントミラー回路のトランジスタの
ベース電流で打ち消され、温度に対して常に安定な出力
が得られる。
Now, assuming that the current from the constant current source is supplied to the first current mirror circuit composed of the NPN transistor, the current from the constant current source is supplied to the first current mirror circuit composed of the NPN transistor. Current mirror circuit and P
The signal is supplied to the output stage via a second current mirror circuit constituted by an NP transistor. When the DC current amplification factor of the NPN transistor constituting the first current mirror circuit increases with an increase in ambient temperature, the base current decreases, and the collector current of the base current supply transistor that supplies the base current, that is, The base current of the second current mirror circuit decreases. At this time, since the DC current amplification factor of the PNP transistor constituting the second current mirror circuit is also increased at the same time, even if the base current of the second current mirror circuit is reduced as described above, the second The collector current of the current mirror circuit is stabilized. That is, the decrease in the base current is canceled out by the increase in the DC current amplification factor in the second current mirror circuit, and the collector output of the transistor constituting the current mirror circuit has a stable value even when the ambient temperature increases. Become. On the other hand, when the ambient temperature decreases, similarly, the collector current of the transistor constituting the first current mirror circuit which tends to decrease is canceled by the base current of the transistor of the second current mirror circuit which tends to increase. , A stable output is always obtained with respect to temperature.

【0011】[0011]

【実施例】図1は、この発明の実施例であるカレントミ
ラー回路の構成を示す回路図である。同図に示すカレン
トミラー回路は、一例としてFDD用集積回路の電流ド
ライブ部分の一部を構成するものであり、出力端子28
から図外のスイッチング回路を経てFDDの消去ヘッド
に電流を供給する。カレントミラー回路AはNPNトラ
ンジスタ9,11,12,16および抵抗10,13,
17により構成されており、定電流源27から供給され
た電流を、コレクタが共通接続されたカレントミラー回
路Bおよびアーリー効果補正回路Dに供給する。ベース
電流供給トランジスタであるNPNトランジスタ11
は、エミッタをNPNトランジスタ9,12,16のベ
ースに接続し、コレクタをカレントミラー回路BのPN
Pトランジスタ6,8に接続することにより、PNP、
NPNの両方のトランジスタに対してベース電流を供給
する。
FIG. 1 is a circuit diagram showing a configuration of a current mirror circuit according to an embodiment of the present invention. The current mirror circuit shown in the figure constitutes a part of a current drive portion of an integrated circuit for FDD as an example, and has an output terminal 28.
To supply a current to the FDD erase head through a switching circuit (not shown). The current mirror circuit A includes NPN transistors 9, 11, 12, 16 and resistors 10, 13,
The current supplied from the constant current source 27 is supplied to a current mirror circuit B and an Early effect correction circuit D, whose collectors are commonly connected. NPN transistor 11 as base current supply transistor
Has an emitter connected to the bases of the NPN transistors 9, 12, and 16 and a collector connected to the PN of the current mirror circuit B.
By connecting to P transistors 6 and 8, PNP,
Supplies base current to both transistors of the NPN.

【0012】カレントミラー回路BはPNPトランジス
タ6,8により構成されており、カレントミラー回路A
からの電流を電流電圧変換回路Cに供給する。PNPト
ランジスタ6,8のベース電流は、NPNトランジスタ
11によって設定される。
The current mirror circuit B includes PNP transistors 6 and 8, and the current mirror circuit A
Is supplied to the current-voltage conversion circuit C. The base currents of PNP transistors 6 and 8 are set by NPN transistor 11.

【0013】電流電圧変換回路Cは、トランジスタ3,
4,5および抵抗7から構成され、カレントミラー回路
Bからの電流を抵抗7に流してその両端に係る電圧に変
換している。この電圧にトランジスタ3,4,5の3V
BEを加えた電圧を電圧電流変換回路Eに出力する。電圧
値3VBEを決めるトランジスタ3,4,5に流れる電流
は、カレントミラー回路Fによって供給される。
The current-voltage conversion circuit C includes a transistor 3,
The current mirror circuit B is composed of the resistors 4, 5 and the resistor 7. The current from the current mirror circuit B flows through the resistor 7 and is converted into a voltage between both ends. This voltage is applied to 3V of transistors 3, 4 and 5.
The voltage to which BE is added is output to the voltage-current conversion circuit E. The current flowing through the transistors 3, 4 and 5 that determines the voltage value 3V BE is supplied by the current mirror circuit F.

【0014】電圧電流変換回路Eは、トランジスタ2
0,21,23および抵抗22から構成され、電流電圧
変換回路Cからの電圧は、トランジスタ20のベースに
入力される。このベース電位からトランジスタ20,2
1,23の3VBE下がった電圧を抵抗22の値で除した
電流を出力する。この3VBEを決めるトランジスタ2
0,21,23に流れる電流もカレントミラー回路Fに
よって供給される。即ち、電圧電流変換回路Eの出力電
流は、カレントミラー回路Bの出力電流を抵抗7と抵抗
22との比によって増幅したものとなる。
The voltage-current conversion circuit E includes a transistor 2
The voltage from the current-voltage conversion circuit C is input to the base of the transistor 20. From this base potential, transistors 20, 2
A current is output by dividing the voltage dropped by 3V BE of 1, 23 by the value of the resistor 22. Transistor 2 that determines this 3V BE
Currents flowing through 0, 21, and 23 are also supplied by the current mirror circuit F. That is, the output current of the voltage-current conversion circuit E is obtained by amplifying the output current of the current mirror circuit B by the ratio of the resistors 7 and 22.

【0015】カレントミラー回路Fは、トランジスタ
2,19,25および抵抗1,18,24によって構成
され、電圧電流変換回路Eからの電流を出力電流に変換
する。
The current mirror circuit F includes transistors 2, 19, 25 and resistors 1, 18, 24, and converts a current from the voltage-current conversion circuit E into an output current.

【0016】アーリー効果補正回路Dは、トランジスタ
14,26および抵抗15により構成されており、カレ
ントミラー回路Aからの電流を抵抗15に流して電圧に
変換している。抵抗15の抵抗値によってトランジスタ
26のエミッタ電圧を決定し、この電圧がカレントミラ
ー回路Fにおけるトランジスタ25のコレクタ電圧に等
しくされている。この電圧をカレントミラー回路Fの基
準ダイオードトランジスタ19のコレクタ電位に揃える
ことにより、アーリー効果による電流誤差が生じないよ
うにしている。
The Early effect correction circuit D includes transistors 14 and 26 and a resistor 15, and the current from the current mirror circuit A flows through the resistor 15 to convert it into a voltage. The emitter voltage of the transistor 26 is determined by the resistance value of the resistor 15, and this voltage is made equal to the collector voltage of the transistor 25 in the current mirror circuit F. By adjusting this voltage to the collector potential of the reference diode transistor 19 of the current mirror circuit F, a current error due to the Early effect is prevented.

【0017】以上の構成で、カレントミラー回路Aおよ
びカレントミラー回路Bの各トランジスタの直流電流増
幅率はhFEは正の温度特性を有するため、雰囲気温度の
上昇に伴いベース電流が小さくなりコレクタ電流が大き
くなろうとする。しかし、カレントミラー回路Aのベー
ス電流が、カレントミラー回路Bのベース電流に一致し
ているため、このベース電流の電流値を調節することに
よりPNPトランジスタ6のコレクタ出力電流を雰囲気
温度に対して安定にすることができる。
In the above configuration, the DC current amplification factor of each transistor of the current mirror circuit A and the current mirror circuit B is h FE, which has a positive temperature characteristic. Therefore, the base current decreases as the ambient temperature increases, and the collector current increases. Tries to get bigger. However, since the base current of the current mirror circuit A matches the base current of the current mirror circuit B, the collector output current of the PNP transistor 6 is stabilized with respect to the ambient temperature by adjusting the current value of the base current. Can be

【0018】以下にこの動作を詳述する。カレントミラ
ー回路Aを構成するNPNトランジスタ9,12,16
のコレクタ電流、ベース電流およびエミッタ電流をそれ
ぞれIiC、IiBおよびIiEi は各トランジスタ番号)
とし、NPNトランジスタの直流電流増幅率をhFEN
すると、 I11E =I9B+I12B +I16B =3・I12C /hFEN ・・・第2式 となる。また、I11B が充分小さいことを考慮すると、 I11E =I11C 、I12C =IIN ・・・第3式 とすることができ、このとき第2式は、 I11C =3・IIN/hFEN ・・・第4式 となる。直流電流増幅率hFEN は正の温度特性を持つた
め、ベース電流供給トランジスタ11のコレクタ電流I
11C は負の温度特性を有することになる。
Hereinafter, this operation will be described in detail. NPN transistors 9, 12, 16 constituting current mirror circuit A
The collector current, base current and emitter current, respectively I iC, I iB and I iE (i Each transistor number)
Assuming that the DC current gain of the NPN transistor is h FEN , I 11E = I 9B + I 12B + I 16B = 3 · I 12C / h FEN . Considering that I 11B is sufficiently small, it is possible to obtain I 11E = I 11C , I 12C = I IN ... Equation (3), and at this time, the second equation becomes I 11C = 3 · I IN / h FEN ... Equation 4 Since the DC current gain h FEN has a positive temperature characteristic, the collector current I of the base current supply transistor 11 is
11C will have negative temperature characteristics.

【0019】次に、PNPトランジスタ6,8におい
て、直流電流増幅率をhFEP とすると、トランジスタ
6,8のコレクタ電流は、 I6C=I8C=hFEP ・I11C /2 =(hFEP ・3・IIN)/(2・hFEN ) ・・・第5式 となる。従って、PNPトランジスタの直流電流増幅率
FEP とNPNトランジスタの直流電流増幅率hFEN
温度特性とが打ち消し合い、トランジスタ6のコレクタ
電流I6Cの温度特性を無視することができる。
Next, assuming that the DC current gain in the PNP transistors 6 and 8 is h FEP , the collector current of the transistors 6 and 8 is I 6C = I 8C = h FEP .I 11C / 2 = (h FEP. 3 · I IN ) / (2 · h FEN )... Accordingly, the temperature characteristics of the DC current gain h FEP of the PNP transistor and the DC current gain h FEN of the NPN transistor cancel each other, and the temperature characteristics of the collector current I 6C of the transistor 6 can be ignored.

【0020】第5式において右辺の係数3/2はNPN
トランジスタ9,12,16の面積比および抵抗10,
13,17の大きさによって決めることができる。直流
電流増幅率hFEN およびhFEP は、プロセス条件によっ
て決まる定数であり、そのプロセスに合わせてトランジ
スタ9,12,16の面積比および抵抗10,13,1
7の大きさを設定すれば、トランジスタ6のコレクタ電
流I6Cの出力電流の温度特性を0にすることができる。
このカレントミラー回路Bの出力電流が電流電圧変換回
路Cに供給される。
In equation (5), the coefficient 3/2 on the right side is NPN
The area ratio of the transistors 9, 12, 16 and the resistance 10,
It can be determined by the size of 13,17. The DC current amplification factors h FEN and h FEP are constants determined by the process conditions, and the area ratio of the transistors 9, 12, and 16 and the resistances 10, 13, 1 according to the process.
By setting the magnitude of 7, the temperature characteristic of the output current of the collector current I 6C of the transistor 6 can be made zero.
The output current of the current mirror circuit B is supplied to the current-voltage conversion circuit C.

【0021】なお、本願発明のカレントミラー回路はF
DD用集積回路以外の回路にも同様に用いることができ
る。また、NPNトランジスタで構成されるカレントミ
ラー回路とPNPトランジスタで構成されるカレントミ
ラー回路とを置き換えても同様の効果を得ることができ
る。
Note that the current mirror circuit of the present invention is
The same applies to circuits other than the DD integrated circuit. Further, the same effect can be obtained by replacing the current mirror circuit composed of the NPN transistor and the current mirror circuit composed of the PNP transistor.

【0022】[0022]

【発明の効果】この発明によれば、雰囲気温度の変化に
よるトランジスタの直流電流増幅率の温度特性を2つの
カレントミラー回路において相互に打ち消すことができ
るため、出力電流における雰囲気温度の影響を排除する
ことができ、常に一定値に安定した出力電流を得ること
ができる利点がある。
According to the present invention, the temperature characteristics of the DC current gain of the transistor due to the change in the ambient temperature can be mutually canceled in the two current mirror circuits, so that the influence of the ambient temperature on the output current is eliminated. This has the advantage that a stable output current can always be obtained at a constant value.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の実施例であるカレントミラー回路の
回路図である。
FIG. 1 is a circuit diagram of a current mirror circuit according to an embodiment of the present invention.

【図2】従来のカレントミラー回路を示す回路図であ
る。
FIG. 2 is a circuit diagram showing a conventional current mirror circuit.

【符号の説明】[Explanation of symbols]

A,B,F−カレントミラー回路 C−電流電圧変換回路 D−アーリー効果補正回路 E−電圧電流変換回路 6,8−PNPトランジスタ 9,12,16−NPNトランジスタ A, B, F-current mirror circuit C-current-voltage conversion circuit D-Early effect correction circuit E-voltage-current conversion circuit 6,8-PNP transistor 9,12,16-NPN transistor

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 NPNトランジスタで構成される第1の
カレントミラー回路と、PNPトランジスタで構成され
る第2のカレントミラー回路と、をそれぞれの一方のト
ランジスタのコレクタで接続したカレントミラー回路に
おいて、 前記第1のカレントミラー回路の共通ベースと前記第2
のカレントミラー回路の共通ベースの各々のみにコレク
タ、エミッタが接続されたトランジスタを設け、第2の
カレントミラー回路の共通ベース電流のみが前記トラン
ジスタを介して第1のカレントミラー回路の共通ベース
電流として流れるようにしたことを特徴とするカレント
ミラー回路。
1. A current mirror circuit in which a first current mirror circuit formed of an NPN transistor and a second current mirror circuit formed of a PNP transistor are connected by a collector of one of the transistors. A common base of the first current mirror circuit and the second base;
To each of the common bases of the current mirror circuit
And a transistor having an emitter and an emitter connected thereto.
Only the common base current of the current mirror circuit is
A common base of the first current mirror circuit via the resistor
A current mirror circuit characterized by flowing as a current.
JP05266173A 1993-10-25 1993-10-25 Current mirror circuit Expired - Fee Related JP3105716B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05266173A JP3105716B2 (en) 1993-10-25 1993-10-25 Current mirror circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05266173A JP3105716B2 (en) 1993-10-25 1993-10-25 Current mirror circuit

Publications (2)

Publication Number Publication Date
JPH07122947A JPH07122947A (en) 1995-05-12
JP3105716B2 true JP3105716B2 (en) 2000-11-06

Family

ID=17427281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05266173A Expired - Fee Related JP3105716B2 (en) 1993-10-25 1993-10-25 Current mirror circuit

Country Status (1)

Country Link
JP (1) JP3105716B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6487045B1 (en) 1999-06-03 2002-11-26 Nec Corporation Magnetic disc apparatus and magnetic head in which a recording/reproduction element is mounted on a slider via a piezoelectric element
JP2015525721A (en) * 2012-06-29 2015-09-07 モール・クリストフ A method for assembling a scissors lift table and a scissors lift table

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6487045B1 (en) 1999-06-03 2002-11-26 Nec Corporation Magnetic disc apparatus and magnetic head in which a recording/reproduction element is mounted on a slider via a piezoelectric element
JP2015525721A (en) * 2012-06-29 2015-09-07 モール・クリストフ A method for assembling a scissors lift table and a scissors lift table

Also Published As

Publication number Publication date
JPH07122947A (en) 1995-05-12

Similar Documents

Publication Publication Date Title
US4567444A (en) Current mirror circuit with control means for establishing an input-output current ratio
JP3105716B2 (en) Current mirror circuit
JPH1124769A (en) Constant current circuit
US11418159B2 (en) Differential signal offset adjustment circuit and differential system
EP0182201A1 (en) Speed control apparatus for a DC motor
US20030107429A1 (en) Current source circuit
US4433302A (en) Amplifier with independent quiescent output voltage control
US6806770B2 (en) Operational amplifier
JPH0252892B2 (en)
JPH103321A (en) Current output circuit
JPH0720960A (en) Current generating device
JP2721100B2 (en) Current limiting device
JP3330004B2 (en) DC stabilized power supply
JPH0643951A (en) Current limiting circuit
US4509020A (en) Push-pull amplifier
JP3255226B2 (en) Voltage controlled amplifier
JPH10200339A (en) Bias circuit for field-effect transistor
JPS6333390B2 (en)
JP2623954B2 (en) Variable gain amplifier
JP3671519B2 (en) Current supply circuit
JPH07121256A (en) Current mirror circuit
JP3398907B2 (en) Bias current control device
JP2754824B2 (en) Constant voltage circuit
JP3526484B2 (en) High input impedance circuit
JP2727634B2 (en) Current source

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080901

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080901

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090901

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees