JP2722769B2 - Gain control circuit - Google Patents

Gain control circuit

Info

Publication number
JP2722769B2
JP2722769B2 JP11386790A JP11386790A JP2722769B2 JP 2722769 B2 JP2722769 B2 JP 2722769B2 JP 11386790 A JP11386790 A JP 11386790A JP 11386790 A JP11386790 A JP 11386790A JP 2722769 B2 JP2722769 B2 JP 2722769B2
Authority
JP
Japan
Prior art keywords
voltage
gain
transistor
current
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP11386790A
Other languages
Japanese (ja)
Other versions
JPH048008A (en
Inventor
純生 木田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP11386790A priority Critical patent/JP2722769B2/en
Publication of JPH048008A publication Critical patent/JPH048008A/en
Application granted granted Critical
Publication of JP2722769B2 publication Critical patent/JP2722769B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は磁気記録再生装置やテレビジョン装置などに
利用される利得制御回路に関するものである。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gain control circuit used for a magnetic recording / reproducing device, a television device, and the like.

従来の技術 従来、利得制御回路では、利得を信号レベルに依存せ
ずに固定して使う場合、外部から制御信号入力端子に任
意の制御電圧を与えて利得を固定することが広く行なわ
れている。
2. Description of the Related Art Conventionally, in a gain control circuit, when a gain is fixed without depending on a signal level, it is widely performed that an arbitrary control voltage is externally applied to a control signal input terminal to fix the gain. .

従来の利得制御回路のブロック構成を第3図に示す。 FIG. 3 shows a block configuration of a conventional gain control circuit.

第3図についてその動作原理を以下に詳述する。 The principle of operation of FIG. 3 will be described in detail below.

この方式は、利得制御回路3に、固定の電源から制御
基準電圧VREFと制御電圧VCTLとを入力し、その出力、す
なわち、両入力の差を利得として検出した信号を検波回
路5に入力し、その検波回路5の出力電圧をさらにバッ
ファアンプ6を通じて入力の制御電圧に帰還をかけると
いう閉ループを構成しており、通常の場合、外部より強
制的に検波電圧を与えることによって前記の帰還が働か
なくなるようにして利得を固定している。
According to this method, a control reference voltage V REF and a control voltage V CTL are input from a fixed power supply to a gain control circuit 3, and an output thereof, that is, a signal obtained by detecting a difference between both inputs as a gain is input to a detection circuit 5. Then, a closed loop is formed in which the output voltage of the detection circuit 5 is further fed back to the input control voltage through the buffer amplifier 6. In a normal case, the feedback is performed by forcibly applying the detection voltage from the outside. The gain is fixed so that it does not work.

発明が解決しようとする課題 このような従来の方式では、外部から利得制御回路3
に与えられる制御電圧VCTLは、制御用の基準電圧VREF
の相対的な精度が十分に得られず、制御電圧VCTLを強制
的に与えて固定化される利得(固定利得)のバラツキが
大きく、周囲温度や電源電圧の変動に依存して利得が変
動することが問題であった。
In such a conventional system, the gain control circuit 3 is externally provided.
The control voltage V CTL applied to the control voltage does not have sufficient relative accuracy with respect to the control reference voltage V REF, and the control voltage V CTL is forcibly applied to the control voltage V CTL to fix the gain (fixed gain). The problem is that the gain fluctuates depending on the fluctuation of the ambient temperature or the power supply voltage.

本発明は、かかる点に鑑みてなされたもので、基準電
圧VREFに対する制御電圧VCTLの相対的な精度を高め、固
定利得の設定誤差の少ない利得制御回路を提供すること
を目的としている。
The present invention has been made in view of the above, increasing the relative accuracy of the control voltage V CTL with respect to the reference voltage V REF, and its object is to provide a low gain control circuits setting errors of fixed gain.

課題を解決するための手段 上記課題を解決するために本発明の利得制御回路は、
入力される基準電圧(VREF)と制御電圧(VCTL)とを比
較して利得が制御される利得制御回路(3)と、前記利
得制御回路の出力レベルを検出する検波回路(5)と、
前記検波回路の出力に接続され前記検波回路の出力信号
を平滑して前記制御電圧を得るコンデンサ(7)と、電
源端子(10)に一端を接続した第1の抵抗(RL)の他端
にコレクタを接続し前記基準電圧がベースに入力される
第1のトランジスタ(Q8)、前記制御電圧がベースに入
力される第2のトランジスタ(Q7)、および前記第1,第
2のトランジスタのエミッタ共通接続点に電流を供給す
る第1の電流源から成る第1の差動増幅器と、前記電源
端子に一端を接続した第2の抵抗(RX)の他端に、前記
第1の電流源の電流と同等の電流を出力する第2の電流
源の電流を供給して、前記第2の抵抗の端子間に所定の
直流電圧を発生する定電圧発生手段(4)と、前記第2
の抵抗の他端にベースを接続した第3のトランジスタ
(Q9)、前記第1の抵抗の他端にベースを接続した第4
のトランジスタ(Q10)、利得固定用の制御端子(9)
に与えられる入力によって作動し、前記第3,第4のトラ
ンジスタのエミッタ共通接続点にバイアス電流を供給す
る第3の電流源(Q13)から成り、出力信号によって前
記コンデンサの端子電圧を制御する第2の差動増幅器と
を具備したものである。
Means for Solving the Problems In order to solve the above problems, the gain control circuit of the present invention,
A gain control circuit (3) for controlling a gain by comparing an input reference voltage (V REF ) with a control voltage (V CTL ); and a detection circuit (5) for detecting an output level of the gain control circuit. ,
The other end of the connected to the output of the detection circuit to obtain a smooth to the control voltage output signal of the detector circuit capacitor (7), the first resistor has one end connected to power supply terminal (10) (R L) A first transistor (Q 8 ) having a collector connected to the reference voltage, a second transistor (Q 7 ) having the control voltage input to the base, and the first and second transistors A first differential amplifier comprising a first current source for supplying a current to the common emitter connection point of the first and second resistors (R X ) having one end connected to the power supply terminal, and A constant voltage generating means (4) for supplying a current of a second current source that outputs a current equivalent to the current of the current source to generate a predetermined DC voltage between terminals of the second resistor; 2
A third transistor (Q 9 ) having a base connected to the other end of the first resistor, and a fourth transistor (Q 9 ) having a base connected to the other end of the first resistor.
Transistor (Q 10 ), gain control terminal (9)
And a third current source (Q 13 ) that operates by an input provided to supply a bias current to a common emitter connection point of the third and fourth transistors, and controls a terminal voltage of the capacitor by an output signal. And a second differential amplifier.

作用 本発明によると、同等の電流で動作する第1の電流源
と第2の電流源とによって、第1の抵抗RLの端子間電圧
と第2の抵抗RXとの端子間電圧との相関がとれ、第1の
差動増幅器(Q7,Q8)の出力電圧と定電圧発生手段4の
出力電圧とに相対関係をもたせることできる。そして、
制御用の基準電圧VREFと制御電圧VCTLを比較する第1の
差動増幅器と、第2の差動増幅器(Q9,Q10)とから成る
負帰還ループによって、コンンデンサ7の端子電圧を制
御し、制御電圧VCTLの直流電位と基準電圧VREFとの相対
値を高精度に設定でき、利得制御回路の利得を高精度に
固定することができる。
According to the present invention, the first current source and the second current source operating at the same current allow the voltage between the terminals of the first resistor RL and the terminal of the second resistor RX to be adjusted . The correlation is obtained, and the output voltage of the first differential amplifier (Q 7 , Q 8 ) and the output voltage of the constant voltage generating means 4 can have a relative relationship. And
The terminal voltage of the capacitor 7 is reduced by a negative feedback loop including a first differential amplifier for comparing the control reference voltage V REF and the control voltage V CTL and a second differential amplifier (Q 9 , Q 10 ). By controlling, the relative value between the DC potential of the control voltage VCTL and the reference voltage VREF can be set with high accuracy, and the gain of the gain control circuit can be fixed with high accuracy.

実施例 第1図に本発明の利得制御回路の実施例の回路図を示
す。第1図において、制御基準電圧VREFと制御電圧VCTL
を帰還入力する利得制御回路3の出力端子を検波回路5
の入力端子に接続する。検波回路5の出力端子を検波コ
ンデンサ7とバッファアンプ6とに接続する。また、前
記制御電圧VCTLと制御基準電圧VREFの出力源を差動増幅
器1の非反転入力端子と反転入力端子とにそれぞれ接続
し、この出力端子を、差動増幅器2の反転入力端子に接
続し、その出力端子を検波回路5の出力端子に接続す
る。なお、差動増幅器2の非反転入力端子には直流電圧
源4が接続されている。
Embodiment FIG. 1 shows a circuit diagram of an embodiment of the gain control circuit of the present invention. In FIG. 1, a control reference voltage V REF and a control voltage V CTL
The output terminal of the gain control circuit 3 for feedback input of the
Connect to the input terminal of The output terminal of the detection circuit 5 is connected to the detection capacitor 7 and the buffer amplifier 6. Output sources of the control voltage V CTL and the control reference voltage V REF are respectively connected to a non-inverting input terminal and an inverting input terminal of the differential amplifier 1, and this output terminal is connected to an inverting input terminal of the differential amplifier 2. And an output terminal thereof is connected to an output terminal of the detection circuit 5. Note that a DC voltage source 4 is connected to a non-inverting input terminal of the differential amplifier 2.

第2図は、第1図の構成をさらに具体的に示したもの
である。すなわち、各コレクタを電源に直接または抵抗
RLを介して接続したNPNトランジスタQ7,Q8の各エミッタ
を共通に定電流源I0に接続して差動増幅器1を構成す
る。次に、共通ベースを有し、各エミッタに抵抗R2,R3
を介して電源に接続したPNPトランジスタQ13,Q14のうち
トランジスタQ13のコレクタをPNPトランジスタQ9,Q10
各エミッタに接続し、かつ、トランジスタQ9,Q10の各コ
レクタを、各エミッタ接地し、ベースを共通接続したNP
NトランジスタQ11,Q12の各コレクタに接続し、かつトラ
ンジスタQ9のベースを電源端子と接地間に接続した抵抗
RXと直流電流源I0間に接続する。一方、トランジスタQ
10のベースを前記差動増幅器1を構成するトランジスタ
Q8のコレクタに接続する。また、トランジスタQ14のコ
レクタとベースを抵抗R4を介して、エミッタ接地し、且
つベースに抵抗R5を接続したNPNトランジスタQ15のコレ
クタに接続する。さらに、トランジスタQ11のコレクタ
とベースを接続して、差動増幅器2とする。次に、各コ
レクタを電源に直接または抵抗RLを介して接続したNPN
トランジスタQ4,Q3およびトランジスタQ5,Q6をそれぞれ
有し、トランジスタQ3,Q4の各エミッタとトランジスタQ
5,Q6の各エミッタを、それぞれ各定電流源I0に各エミッ
タを接続したNPNトランジスタQ1,Q2のコレクタに接続す
る。トランジスタQ1,Q2の各ベース間に抵抗R1を2個直
列接続し、中点に直流電源V1を接地接続し、また各エミ
ッタ間に抵抗REを接続する。また、前記トランジスタ
Q3,Q6のコレクタをそれぞれ差動増幅器8の反転および
非反転入力端子に接続し、また、トランジスタQ4,Q5
ベースを接続して、利得制御回路とする。なお、トラン
ジスタQ3,Q6のベースとトランジスタQ8のベース、ま
た、トランジスタQ4,Q5のベースとトランジスタQ7のベ
ースが接続される。
FIG. 2 shows the configuration of FIG. 1 more specifically. That is, connect each collector directly to the power supply or
The differential amplifier 1 is formed by connecting the respective emitters of the NPN transistors Q 7 and Q 8 connected via R L to the constant current source I 0 in common. Next, they have a common base, and each emitter has a resistor R 2 , R 3
Through connecting the collector of the transistor Q 13 of PNP transistor Q 13, Q 14 connected to the power source to the emitters of the PNP transistors Q 9, Q 10, and the respective collectors of the transistors Q 9, Q 10, each NP with emitter grounded and base connected together
N A resistor connected to each collector of transistors Q 11 and Q 12 and the base of transistor Q 9 connected between the power supply terminal and ground.
Connect between R X and DC current source I 0 . On the other hand, transistor Q
10 bases are transistors constituting the differential amplifier 1
Connect to Q 8 collector. Further, through the collector and base resistors R 4 transistors Q 14, and an emitter grounded, and is connected to the collector of NPN transistor Q 15 which is connected a resistor R 5 to the base. Furthermore, by connecting the collector and base of the transistor Q 11, and the differential amplifier 2. Next, an NPN with each collector connected directly to the power supply or via a resistor RL
It has transistors Q 4 and Q 3 and transistors Q 5 and Q 6 , respectively, and the emitters of the transistors Q 3 and Q 4 and the transistor Q
5, each emitter of Q 6, respectively connected to the collector of NPN transistor Q 1, Q 2 connected to the emitters to the constant current sources I 0. The transistors Q 1, resistors R 1 between each base Q 2 'connected two series, the DC power source V 1 and the ground connection to the midpoint, also connects the resistor R E between the emitters. The transistor
The collectors of Q 3 and Q 6 are connected to the inverting and non-inverting input terminals of the differential amplifier 8, respectively, and the bases of the transistors Q 4 and Q 5 are connected to form a gain control circuit. The base of the base of the transistor Q 8 of the transistor Q 3, Q 6, also bases of the transistors Q 7 of the transistor Q 4, Q 5 is connected.

第2図の実施例について、以下動作説明する。利得を
固定する場合、利得固定オンオフ制御端子9をトランジ
スタQ15にオンさせ得る電圧以上に設定する。それによ
りトランジスタQ14および同Q13に電流が流れ、差動増幅
器2が動作する。
The operation of the embodiment shown in FIG. 2 will be described below. When fixing the gain, setting the gain fixed OFF control terminal 9 than the voltage which can turn on the transistor Q 15. Whereby a current flows through the transistor Q 14 and the Q 13, a differential amplifier 2 operates.

一方、トランジスタQ9のベース電圧VXは、このトラン
ジスタ自身の電流増幅率hFEを十分に大である(数学的
に無限大とみなされる値)とし、電源電圧をVccとする
と、次の(1)式で表わされる。
On the other hand, the base voltage V X of the transistor Q 9 is a current amplification factor h FE of the transistor itself and is sufficiently large (a value that is regarded as mathematically infinite), when the power supply voltage is Vcc, the following ( It is expressed by the equation 1).

VX=Vcc−RXI0 ……(1) 差動増幅器2の出力は検波回路5,バッファアンプ6,差
動増幅器1を通じて負帰還されているため、トランジス
タQ10のベースも(1)式と同等の電圧となる。したが
って、トランジスタQ8には次の(2)式で表わされる電
流IXが流れる。
V X = Vcc-R X I 0 ...... (1) the differential amplifier output of 2 detection circuit 5, a buffer amplifier 6, since it is negatively fed back through the differential amplifier 1, is also the base of the transistor Q 10 (1) The voltage is equivalent to the equation. Thus, current flows I X represented by the following formula (2) to the transistor Q 8.

IX=(Vcc−VX)/RL ……(2) (1),(2)両式から次の(3)式が導かれる。I X = (Vcc−V X ) / R L (2) The following equation (3) is derived from both equations (1) and (2).

IX=RXI0/RL ……(3) また、トランジスタQ8のベースはトランジスタQ3と同
Q6の両ベースと共に制御基準電圧VREFに接続され、か
つ、トランジスタQ7のベースはトランジスタQ4と両トラ
ンジスタQ5の同ベース及びバッファアンプ6の出力端子
に接続されているため、トランジスタQ3及び同Q6にもそ
れぞれ(3)式で表わされる電流が流れている。
I X = R X I 0 / R L (3) The base of the transistor Q 8 is the same as the transistor Q 3
With the bases of Q 6 are connected to the control reference voltage V REF, and, since the base of the transistor Q 7 is connected to the base and the output terminal of the buffer amplifier 6 of the two transistors Q 5 and a transistor Q 4, the transistor Q 3 and the current represented by each (3) in the Q 6 is flowing.

利得制御回路3の利得が最大となる条件は、トランジ
スタQ3及びトランジスタQ6に流れる電流がI0の時であ
る。この時の利得をGMAX[dB]とすると、固定化された
利得GCONST[dB]は と表わされる。したがって(3),(4)両式より次の
(5)式を得る。
Condition the gain of the gain control circuit 3 becomes the maximum, the current flowing through the transistor Q 3 and the transistor Q 6 is when I 0. If the gain at this time is G MAX [dB], the fixed gain G CONST [dB] is It is expressed as Therefore, the following equation (5) is obtained from both equations (3) and (4).

差動増幅器2の出力が検波回路5,バッファアンプ6,差
動増幅器1を通じてその反転入力に帰還されている以
上、制御基準電圧VREFと制御電圧VCTLの差成分はトラン
ジスタQ9のベース電圧VXに追従しようとするので、
(1)〜(5)式の関係は常に成り立つ。したがって利
得GMAXが温度や電源の変動を受けないように抵抗REとRL
及び差動増幅器8の構成を定めておけば、利得は(5)
式から分かるように単純に抵抗RXとRLの比だけで定ま
る。
Output detection circuit 5 of the differential amplifier 2, a buffer amplifier 6, or more, which is fed back to its inverting input through a differential amplifier 1, the difference component of the control reference voltage V REF and the control voltage V CTL base voltage of the transistor Q 9 I'm trying to follow V X ,
The relations of the expressions (1) to (5) always hold. Therefore, the resistors R E and R L are used so that the gain G MAX is not affected by temperature and power supply fluctuations.
If the configuration of the differential amplifier 8 is determined, the gain becomes (5)
As can be seen from the equation, it is determined simply by the ratio of the resistances R X and R L.

以上から、抵抗RXとRLを同一種類の抵抗で構成すれ
ば、VREFとVCTLの差は、利得が(5)式で表わされる値
になるように帰還ループによって制御され、温度変化や
電源変動の影響をほとんど受けず、バラツキも小さい。
From the above, if the resistors R X and R L are composed of the same type of resistors, the difference between V REF and V CTL is controlled by the feedback loop so that the gain becomes the value represented by the equation (5), and the temperature change And little fluctuation due to power supply fluctuation.

発明の効果 以上詳述したように、本発明によれば、利得制御回路
の利得を固定でき、しかもその利得を温度や電源電圧の
変化にほとんど影響を及ぼされないようにすることがで
きるため極めて有用である。
As described in detail above, according to the present invention, the gain of the gain control circuit can be fixed, and the gain can be made hardly affected by changes in temperature or power supply voltage, which is extremely useful. It is.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明実施例の利得制御回路の回路図、第2図
はバイポーラトランジスタを用いて具体的に実現した一
実施例の回路図、第3図は従来の利得制御回路のブロッ
ク図である。 1,2,8……差動増幅器、3……利得制御回路、4……差
動増幅器1の出力DC成分と同等な温度特性と電源変動特
性を有する定電圧発生手段、5……検波回路、6……バ
ッファアンプ、VREF……制御基準電圧、VCTL……制御電
圧、7……検波用コンデンサ、9……利得固定オンオフ
制御端子、10……電源端子、11……接地端子、V1……任
意の定電圧源、12……入力用コンデンサ、13……出力端
子、14……利得固定オンオフ切換スイッチ、15……任意
の定電圧源、Q1〜Q15……トランジスタ、I0……定電流
源、R1〜R5,RE,RL,RX……抵抗。
1 is a circuit diagram of a gain control circuit according to an embodiment of the present invention, FIG. 2 is a circuit diagram of one embodiment specifically realized using bipolar transistors, and FIG. 3 is a block diagram of a conventional gain control circuit. is there. 1,2,8... Differential amplifier, 3... Gain control circuit, 4... Constant voltage generating means having temperature characteristics and power supply fluctuation characteristics equivalent to the output DC component of differential amplifier 1, 5. , 6: buffer amplifier, V REF: control reference voltage, V CTL: control voltage, 7: detection capacitor, 9: gain fixed on / off control terminal, 10: power supply terminal, 11: ground terminal, V 1 … arbitrary constant voltage source, 12… input capacitor, 13… output terminal, 14… fixed gain on / off switch, 15… arbitrary constant voltage source, Q 1 to Q 15 … transistor I 0 ... constant current source, R 1 to R 5 , R E , R L , R X ... resistance.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】入力される基準電圧と制御電圧とを比較し
て利得が制御される利得制御回路と、 前記利得制御回路の出力レベルを検出する検波回路と、 前記検波回路の出力に接続され前記検波回路の出力信号
を平滑して前記制御電圧を得るためのコンデンサと、 電源端子に一端を接続した第1の抵抗の他端にコレクタ
を接続し前記基準電圧がベースに入力される第1のトラ
ンジスタ、前記制御電圧がベースに入力される第2のト
ランジスタ、および前記第1,第2のトランジスタのエミ
ッタ共通接続点に電流を供給する第1の電流源から成る
第1の差動増幅器と、 前記電源端子に一端を接続した第2の抵抗の他端に、前
記第1の電流源の電流と同等の電流を出力する第2の電
流源の電流を供給して、前記第2の抵抗の端子間に所定
の直流電圧を発生する定電圧発生手段と、 前記第2の抵抗の他端にベースを接続した第3のトラン
ジスタ、前記第1の抵抗の他端にベースを接続した第4
のトランジスタ、利得固定用の制御端子に与えられる入
力によって作動し、前記第3,第4のトランジスタのエミ
ッタ共通接続点にバイアス電流を供給する第3の電流源
から成り、出力信号によって前記コンデンサの端子電圧
を制御する第2の差動増幅器とを具備した利得制御回
路。
1. A gain control circuit for controlling a gain by comparing an input reference voltage and a control voltage, a detection circuit for detecting an output level of the gain control circuit, and an output of the detection circuit. A capacitor for smoothing an output signal of the detection circuit to obtain the control voltage, and a collector connected to the other end of a first resistor having one end connected to a power supply terminal and the reference voltage being input to a base. A first differential amplifier comprising: a first transistor, a second transistor to which the control voltage is input into a base, and a first current source for supplying a current to a common emitter connection point of the first and second transistors. Supplying a current of a second current source that outputs a current equivalent to the current of the first current source to the other end of the second resistor having one end connected to the power supply terminal; A predetermined DC voltage between the terminals A constant voltage generating means for raw, third transistor whose base is connected to the other end of said second resistor, a fourth whose base is connected to the first end of the resistor
And a third current source which is operated by an input given to a control terminal for fixing a gain and supplies a bias current to a common emitter connection point of the third and fourth transistors. And a second differential amplifier for controlling a terminal voltage.
JP11386790A 1990-04-26 1990-04-26 Gain control circuit Expired - Lifetime JP2722769B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11386790A JP2722769B2 (en) 1990-04-26 1990-04-26 Gain control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11386790A JP2722769B2 (en) 1990-04-26 1990-04-26 Gain control circuit

Publications (2)

Publication Number Publication Date
JPH048008A JPH048008A (en) 1992-01-13
JP2722769B2 true JP2722769B2 (en) 1998-03-09

Family

ID=14623088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11386790A Expired - Lifetime JP2722769B2 (en) 1990-04-26 1990-04-26 Gain control circuit

Country Status (1)

Country Link
JP (1) JP2722769B2 (en)

Also Published As

Publication number Publication date
JPH048008A (en) 1992-01-13

Similar Documents

Publication Publication Date Title
JPS6142965B2 (en)
JPH06188657A (en) Circuit for connecting exponential function step to automatic gain control circuit, automatic gain control circuit and temperature compensation circuit
JPH0351118B2 (en)
JPH0136346B2 (en)
JPH08237054A (en) Gain variable circuit
JP2733962B2 (en) Gain control amplifier
JP2722769B2 (en) Gain control circuit
US4737696A (en) Actuator drive circuit
US6292056B1 (en) Differential amplifier with adjustable common mode output voltage
US4439745A (en) Amplifier circuit
JP3398907B2 (en) Bias current control device
JPS6333390B2 (en)
JP2969665B2 (en) Bias voltage setting circuit
JPH0227622Y2 (en)
JPS5816206B2 (en) constant current circuit
JP2623954B2 (en) Variable gain amplifier
JPH0513051Y2 (en)
KR960008145Y1 (en) Current source
JP2532900Y2 (en) Limiter circuit
JPH057886B2 (en)
JPS6246326Y2 (en)
JP2762466B2 (en) Variable attenuation circuit
KR830001932B1 (en) Amplification circuit
JPH063469B2 (en) Bipolar voltage detection circuit
JP2727389B2 (en) Temperature characteristic compensation circuit