JPS5816206B2 - constant current circuit - Google Patents

constant current circuit

Info

Publication number
JPS5816206B2
JPS5816206B2 JP6598777A JP6598777A JPS5816206B2 JP S5816206 B2 JPS5816206 B2 JP S5816206B2 JP 6598777 A JP6598777 A JP 6598777A JP 6598777 A JP6598777 A JP 6598777A JP S5816206 B2 JPS5816206 B2 JP S5816206B2
Authority
JP
Japan
Prior art keywords
voltage
transistor
current
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP6598777A
Other languages
Japanese (ja)
Other versions
JPS54750A (en
Inventor
山根聡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP6598777A priority Critical patent/JPS5816206B2/en
Publication of JPS54750A publication Critical patent/JPS54750A/en
Publication of JPS5816206B2 publication Critical patent/JPS5816206B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Control Of Electrical Variables (AREA)

Description

【発明の詳細な説明】 この発明は入力端子に流れ込む(又は流れ出す)電流が
変化する場合、出力端子に流れ込む(又は流れ出す)電
流が正確に入力電流と比例関係を保ち、併せてその比例
定数が自由に設定できるようにした定電流回路に関する
ものである。
DETAILED DESCRIPTION OF THE INVENTION This invention provides that when the current flowing into (or flowing out of) an input terminal changes, the current flowing into (or flowing out of) an output terminal accurately maintains a proportional relationship with the input current, and the proportionality constant thereof also changes. This relates to a constant current circuit that can be set freely.

第1図は従来の定電流回路の一例を示すもので、1は入
力端子、2は出力端子、3は接地端子;4は駆動トラン
ジスタ、5は定電流出力トランジスタ、6,7は抵抗で
ある。
Figure 1 shows an example of a conventional constant current circuit, where 1 is an input terminal, 2 is an output terminal, 3 is a ground terminal; 4 is a drive transistor, 5 is a constant current output transistor, and 6 and 7 are resistors. .

この回路において入力電流■1と出力電流■2との関係
は次式の様になる。
In this circuit, the relationship between input current (1) and output current (2) is as shown in the following equation.

ここでq:電子電荷、K:ボルツマン定数、T:絶対温
度、 ■s1:トランジスタ4の飽和電流、I82 ”ランジ
スタ5の飽和電流、R1:抵抗6の抵抗値、R2:抵抗
7の抵抗値である。
Here, q: electronic charge, K: Boltzmann constant, T: absolute temperature, s1: saturation current of transistor 4, saturation current of transistor 5, R1: resistance value of resistor 6, R2: resistance value of resistor 7. be.

なお(1)式ではトランジスタ4と5のベース電流IB
の効果は無視している。
Note that in equation (1), the base current IB of transistors 4 and 5
The effect of is ignored.

一般にN′PNトランジスタの直流電流増巾率(以下h
FEと呼ぶ)は100以上で高いので1B=oとしても
大きな誤差は出ない。
In general, the DC current amplification rate (hereinafter h) of an N'PN transistor is
(referred to as FE) is high at 100 or more, so even if 1B=o, there will not be a large error.

上記(1)式をまとめると(2)の式は対数の中と外に
12が入っているので簡単に12が決まらないが、今R
1,R2の電圧降下が大きいと仮定すると、左辺〈〈右
辺となって、次式の様にR1とR2の抵抗比で12が決
まる。
To summarize the above equation (1), equation (2) has 12 inside and outside the logarithm, so 12 cannot be determined easily, but now R
Assuming that the voltage drop across R1 and R2 is large, the left side becomes <<the right side, and 12 is determined by the resistance ratio of R1 and R2 as shown in the following equation.

従って第5図に示す様に11とI2の関係はR2を変化
させる事により比例係数が自由に変えられる。
Therefore, as shown in FIG. 5, the proportionality coefficient of the relationship between 11 and I2 can be freely changed by changing R2.

ところが、11が変化する場合(例えば1μ八へ1mA
と変化する場合)には、どの電流領域においても同じ比
例係数を保つのは困難となる。
However, if 11 changes (for example, 1mA to 1μ8)
), it is difficult to maintain the same proportionality coefficient in any current range.

その理由は前述の(3)式を導くのに(2)式の左辺〈
〈右辺と仮定したが、その仮定が11が小さくなると成
立しなくなる為である。
The reason for this is that in order to derive the above-mentioned equation (3), the left side of equation (2)
(Although we assumed that the right-hand side was the right-hand side, this assumption no longer holds true when 11 becomes small.

つまり11が非常に小さくなると、逆に(2)式では左
辺〉〉右辺となるので となって、11と12の関係はトランジスタの面積によ
って決まずIs、という比例係数に固定され■Sす る。
In other words, when 11 becomes very small, in equation (2), the left side>>the right side, so the relationship between 11 and 12 is not determined by the area of the transistor, but is fixed at the proportional coefficient Is, which is S.

従って11とI2の関係は第8図に示す様に11が大き
い領域のみR1とR2で決まる設定比(破線で示す。
Therefore, the relationship between 11 and I2 is determined by R1 and R2 only in the region where 11 is large, as shown in FIG. 8 (shown by a broken line).

)に近づき、11が小さくなるに従って面積比器で決ま
る固定比に近づく。
), and as 11 becomes smaller, it approaches the fixed ratio determined by the area ratio device.

このため第1図の定電流回路では入力電流11の広い範
囲にわたって一定の電流比を得ることができない。
For this reason, the constant current circuit shown in FIG. 1 cannot obtain a constant current ratio over a wide range of input current 11.

第1図の他に従来回路として第2図〜第4図に示す様な
回路がよく使われるが、第1図と原理的には同じである
In addition to FIG. 1, conventional circuits such as those shown in FIGS. 2 to 4 are often used, but they are basically the same as FIG. 1.

つまり、第2図は第1図NPNトランジスタ4,5の代
りにPNPトランジスタ4.5を使ったもので電流の向
きが変わる他は全く同じである。
That is, FIG. 2 uses PNP transistors 4.5 instead of NPN transistors 4 and 5 shown in FIG. 1, and is completely the same except that the direction of the current is changed.

又、第3図は第1図においてトランジスタ4゜5のベー
ス電流IBの影響による誤差を小さくする為のもので、
トランジスタ9を追加する事によりトランジスタ4と5
ベース電流を電源端子8からトランジスタ9を介して供
給することにより、11に与える影響を第1図に比べて
トランジスタ9のhFE分の”hFE )になるように
したものである。
Also, Fig. 3 is for reducing the error caused by the influence of the base current IB of transistor 4゜5 in Fig. 1.
By adding transistor 9, transistors 4 and 5
By supplying the base current from the power supply terminal 8 through the transistor 9, the influence on the transistor 11 is reduced to "hFE" corresponding to the hFE of the transistor 9 compared to FIG.

第4図は11と12の設定比をより厳密に決める時に用
いられるもので、トランジスタ10を追加する事により
、面積比182安定度を増すようにし[ たものである。
FIG. 4 is used when determining the setting ratio of 11 and 12 more precisely, and the stability of the area ratio 182 is increased by adding a transistor 10.

以上の如く、従来の回路は第1図〜第4図に示すような
いろいろな形があるが、第1図が基本となっているもの
で、いづれも抵抗R,、R2の電圧降下が■1,12の
値によって決まるので11.I2が小さくなると電圧降
下も小さくなり、11が広範囲に変化した場合一定の電
流比の出力電流I2を得られないという欠点がある。
As mentioned above, conventional circuits have various shapes as shown in Figures 1 to 4, but Figure 1 is the basic one, and in all of them, the voltage drop across resistors R, R2 is It is determined by the values of 1 and 12, so 11. As I2 becomes smaller, the voltage drop also becomes smaller, and there is a drawback that if 11 changes over a wide range, it is not possible to obtain an output current I2 with a constant current ratio.

本発明は上記のような点に鑑み、入力電流の広範囲の変
化に対しても所定の比例関係をもつ出力電流を得ること
ができ、しかもその比例定数を自由に設定できる定電流
回路を提供するものである。
In view of the above-mentioned points, the present invention provides a constant current circuit that can obtain an output current having a predetermined proportional relationship even when the input current changes over a wide range, and can freely set the proportionality constant. It is something.

第7図は本発明の基本的実施例を示すもので、従来回路
の抵抗を除き、出力トランジスタ5のエミッタと接地端
子3間に電圧電源11を挿入したものである。
FIG. 7 shows a basic embodiment of the present invention, in which the resistor of the conventional circuit is removed and a voltage power source 11 is inserted between the emitter of the output transistor 5 and the ground terminal 3.

しかしてこの回路において入力端子1より入力電流■1
を流し込んだ場合、出力電流I2との関係は次式で示さ
れる。
However, in this lever circuit, the input current from input terminal 1 is
The relationship with the output current I2 is expressed by the following equation.

ここで■は電圧源11の電圧である。Here, ■ is the voltage of the voltage source 11.

(5)式を整理して ここでVが■−KTtnA(但しAは正のある定数)で
表わされる電圧であれば(6)式に代入してとなる。
Rearranging equation (5), if V is a voltage expressed by -KTtnA (where A is a positive constant), then substitute it into equation (6).

ここでIS2/ IStはトランジスタ4と5のエミツ
タ面積比に相当するもので、一度トランジスタを選定す
ればそのトランジスタで決まってしまう値である。
Here, IS2/ISt corresponds to the emitter area ratio of transistors 4 and 5, and is a value that is determined by that transistor once a transistor is selected.

つまり11とI2の比例係数を自由に調整しようという
目的の手段としては使えなG)。
In other words, it cannot be used as a means to freely adjust the proportionality coefficients of 11 and I2.

そこで残ったのはAという定数でこれを変えることによ
り、比例係数力軸由に調整できる。
What remains is a constant called A. By changing this, the proportional coefficient can be adjusted based on the force axis.

しかも(8)式をみると単純な一次関数になっており、
11およびI2の実用上の全範囲に対して適用できるた
め第5図に示した11とI2の一定の直線関係が広い電
流領域で保てる事になる。
Moreover, looking at equation (8), it is a simple linear function,
Since this method can be applied to the entire practical range of 11 and I2, the constant linear relationship between 11 and I2 shown in FIG. 5 can be maintained over a wide current range.

つまり、11が1 pJy 〜177LAといった広い
範囲において例えばI2−3×■1という比例関係が成
り立つ事になり、精度良<、?=3という比例係数が設
定でき調整もできる事になる。
In other words, in a wide range such as 1 pJy to 177 LA, the proportional relationship of, for example, I2-3×■1 holds true, with good accuracy. A proportional coefficient of =3 can be set and adjusted.

すなわち第7図に示す本発明の定電流回路によれば可変
電圧源11の出力を調整することにより11とI2の比
を、広い電流範囲において任意かつ正確に設定できる。
That is, according to the constant current circuit of the present invention shown in FIG. 7, by adjusting the output of the variable voltage source 11, the ratio between 11 and I2 can be arbitrarily and accurately set over a wide current range.

更に第8図及至第12図は本発明の具体的実施例を示す
ものであり、以下詳細に説明する。
Further, FIGS. 8 to 12 show specific embodiments of the present invention, which will be described in detail below.

但し第7図においてトランジスタ4と5はNPNトラン
ジスタである場合を示したが、第7図は種々の形の定電
流回路の基本的な回路であり、第2図〜第4図及びその
組合せ回路のすべてに適用できる従って以下の説明は第
7図に示したNPNトランジスタの回路で行い、代表さ
せる事とする。
However, although FIG. 7 shows the case where transistors 4 and 5 are NPN transistors, FIG. 7 is a basic circuit of various types of constant current circuits, and FIGS. 2 to 4 and their combination circuits Therefore, the following explanation will be made using the NPN transistor circuit shown in FIG. 7 as a representative example.

さて第8図は第7図の電圧源11を差動増巾器12を用
いて構成したものである。
Now, FIG. 8 shows a configuration in which the voltage source 11 of FIG. 7 is constructed using a differential amplifier 12.

その出力電圧voは入力オフセット電圧Vioを増巾し
た値になり、Vioかに!’ An Aの形で表わされ
る事を利用している。
The output voltage vo becomes a value obtained by amplifying the input offset voltage Vio, and it becomes Vio! ' An It uses the fact that it is expressed in the form of A.

差動増巾器12の具体的な回路例を第9図に示す。A specific circuit example of the differential amplifier 12 is shown in FIG.

第9図において入力段はPNPトランジスタ22,23
の増巾トランジスタと負荷を構成するNPN トランジ
スタ25.26並びに定電流源24で構成されている。
In FIG. 9, the input stage is PNP transistors 22 and 23.
It is composed of an amplifying transistor, NPN transistors 25 and 26 constituting a load, and a constant current source 24.

抵抗27.28と可変抵抗15は入力オフセット電圧を
調整する為の抵抗である。
Resistors 27 and 28 and variable resistor 15 are resistors for adjusting the input offset voltage.

入力段のトランジスタ22.23のエミッタは共通に接
続され、定電流源24より電流が供給され後述するよう
な差動増巾動作をしている。
The emitters of transistors 22 and 23 in the input stage are connected in common, and a current is supplied from a constant current source 24 to perform a differential amplification operation as described later.

入力段の増巾出力はトランジスタ23のコレクタより取
り出され、NPNトランジスタ29のベースに伝えられ
る。
The amplified output of the input stage is taken out from the collector of transistor 23 and transmitted to the base of NPN transistor 29.

トランジスタ29は抵抗30を負荷とするエミッタ接地
増巾器を成している。
Transistor 29 forms a common emitter amplifier with resistor 30 as a load.

その出力はトランジスタ29のコレクタより取り出され
、NPNトランジスタ31と負荷32で構成されるエミ
ッタホロワ回路に伝えられる。
The output is taken out from the collector of the transistor 29 and transmitted to an emitter follower circuit composed of an NPN transistor 31 and a load 32.

差動増巾器としての出力はNPN トランジスタ31の
エミッタから取り出される。
The output as a differential amplifier is taken out from the emitter of the NPN transistor 31.

この回路は一般的な回路であるので簡単な説明のみ行う
Since this circuit is a general circuit, only a brief explanation will be provided.

入力端子はPNP)ランジスタ22と23のベース端子
であり出力信号との位相関係で反転入力(−人力とする
The input terminals are the base terminals of the PNP transistors 22 and 23, and are inverted inputs (-human power) in phase relation with the output signal.

)と非反転入力(十入力とする)の2人力となっている
) and non-inverting input (10 inputs).

3つの入力端子の電圧が等しい場合はトランジスタ22
と23に流れる電流11とI2は等しくこの場合は出力
は零電位となる。
If the voltages of the three input terminals are equal, the transistor 22
The currents 11 and I2 flowing through the circuits 11 and 23 are equal, and in this case, the output becomes zero potential.

なお、電源端子13には正電圧、14には負電圧がかか
つているものとする。
It is assumed that a positive voltage is applied to the power supply terminal 13 and a negative voltage is applied to the power supply terminal 14.

入力端子間に電圧が加えられた場合、つまり一人力より
十入力の方が電圧が高い様な場合には、トランジスタ2
3のベース電位が高イノで12が減り、11がその分だ
け増加する。
When voltage is applied between the input terminals, that is, when the voltage is higher for 10 inputs than for one input, transistor 2
When the base potential of 3 is high, 12 decreases and 11 increases by that amount.

この関係は次式で表わされる。This relationship is expressed by the following equation.

入力電圧差ΔV■=(十入力電圧)−(−入力端子)I
2が減るとトランジスタ23のコレクタ電位が下がり、
トランジスタ29のベース電圧が下がるのでコレクタ電
位は上がり出力電圧が上がる。
Input voltage difference ΔV■ = (10 input voltage) - (- input terminal) I
When 2 decreases, the collector potential of the transistor 23 decreases,
Since the base voltage of transistor 29 decreases, the collector potential increases and the output voltage increases.

入力電圧と出力電圧の関係は電圧利得で決まる。The relationship between input voltage and output voltage is determined by voltage gain.

ここで、第8図に示す如く出力端子より一人力端子に抵
抗42.41で負帰還を施し、それらの抵抗値をそれぞ
れR,、R8とすると電圧利得はAV=五で決まる。
Here, as shown in FIG. 8, if negative feedback is applied from the output terminal to the power terminal using resistors 42 and 41, and the resistance values are respectively R and R8, the voltage gain is determined by AV=5.

第9図において入力電圧を与える8 と(9)式で決まる如<■、とI2の差が生ずるが、逆
に11とI2を変えるとそれが入力電圧となって現われ
てくるとも言える。
In FIG. 9, a difference in I2 occurs between 8 which provides the input voltage and <■ as determined by equation (9), but conversely, it can also be said that if 11 and I2 are changed, this will appear as the input voltage.

一般にはこの手法が入力オフセット電圧の調整に使用さ
れる。
This technique is commonly used to adjust the input offset voltage.

その方法は第9図の半固定抵抗15を調整して行う。This method is carried out by adjusting the semi-fixed resistor 15 shown in FIG.

抵抗15の摺動子を動かすと抵抗2T及び28に並列に
入る抵抗分が変化する為に、第1図で説明した理由によ
り11と12が変化する。
When the slider of the resistor 15 is moved, the resistance that is applied in parallel to the resistors 2T and 28 changes, so that the resistances 11 and 12 change for the reason explained in FIG. 1.

従って、(9)式で表わされる電圧が入力端子間に発生
する。
Therefore, a voltage expressed by equation (9) is generated between the input terminals.

これがVioである。第8図において差動増巾器12の
出力電圧Voは次式で表わされる。
This is Vio. In FIG. 8, the output voltage Vo of the differential amplifier 12 is expressed by the following equation.

KT 上式をみると第7図において述べたV=−tnAにVo
が合致している事がわかる。
KT Looking at the above equation, we can see that V=-tnA mentioned in Figure 7 has Vo
It can be seen that they match.

勿論■込は五8 倍されてはいるが、これは増巾器の増中度でありv=”
!−tnAの本質的な形とは無関係で筆t0q
KT I ((10)式を変えればvo = −t。
Of course, ■ is multiplied by 58, but this is the magnification degree of the amplifier, and v=”
! - Regardless of the essential form of tnA, the brush t0q
KT I (If you change equation (10), vo = -t.

(□2R8となリバ」tnAの形となる。(□2R8 and nariba) It becomes the form of tnA.

)以上述べた如く第9図に示す様な差動増巾器を使用し
、入力段の電流I2.I2を変えてオフセット調整を行
う方式ではオフセット調整が即ち、第8図のトランジス
タ4と5の電流11とI2の電流比を調整する事になる
) As described above, by using a differential amplifier as shown in FIG. 9, the input stage current I2. In the method of adjusting the offset by changing I2, the offset adjustment means adjusting the current ratio between the currents 11 and I2 of the transistors 4 and 5 in FIG. 8.

第10図は同じく差動増巾器を用いて別の方法で行った
例である。
FIG. 10 is an example of another method using a differential amplifier.

ダイオード18.19にはそれぞれI3.I4が流れて
おり、定電流源40により■3+14が供給されている
Diodes 18 and 19 each have I3. I4 is flowing, and ■3+14 is supplied by the constant current source 40.

差動増巾器12の出力端子と一人力はダイオード19の
インピーダンスで接続され、同時に負帰還がかかつてい
る。
The output terminal of the differential amplifier 12 and the output terminal are connected through the impedance of a diode 19, and negative feedback is applied at the same time.

負帰還作用により増巾器12の一人力と十入力の電位は
等しくなる。
Due to the negative feedback effect, the single power of the amplifier 12 and the potential of the ten inputs become equal.

(但し、入力オフセット電圧は無視できる程小さいと仮
定する。
(However, it is assumed that the input offset voltage is negligibly small.

)抵抗16と17は一端が互に接続されている。) Resistors 16 and 17 are connected together at one end.

他の一端は差動増巾器12の両入力に接続されて、かつ
ダイオード18.19に接続されている。
The other end is connected to both inputs of the differential amplifier 12 and to a diode 18,19.

差動増巾器12の両入力の電位は等しいので、抵抗16
と17の両端にかかる電圧は等しい。
Since the potentials of both inputs of the differential amplifier 12 are equal, the resistor 16
The voltages applied across 17 and 17 are equal.

今増巾器12の入力電流が無視できる程小さいとすると
、抵抗16゜17に流れる電流■3.■4はそのままダ
イオード18.19を流れる。
Assuming that the input current of the amplifier 12 is negligibly small, the current flowing through the resistor 16°17 3. (2) 4 directly flows through the diodes 18 and 19.

ダイオード18のカソード端子は接地端子3に接続され
ており、ダイオード18.19のアノード電位は増巾器
12の両入力電位が等しいので必然的に等しく、差動増
巾器12の出力にダイオード19のカソード端子が接続
されているので、出力電圧Voはダイオード18と19
の順方向電圧の差となり、次式で表わされる。
The cathode terminal of the diode 18 is connected to the ground terminal 3, and the anode potentials of the diodes 18 and 19 are necessarily equal since both input potentials of the amplifier 12 are equal, and the diode 19 is connected to the output of the differential amplifier 12. Since the cathode terminals of diodes 18 and 19 are connected, the output voltage Vo is
This is the difference in forward voltage of , and is expressed by the following equation.

ここでVD(18):ダイオード18の順方向電圧、V
D卸の:ダイオード19順方向電圧、■3.■4:ダイ
オード18.19に流れる電流、■s18.Is1.:
ダイオード18.19の飽和電流である。
Here, VD (18): forward voltage of diode 18, V
D wholesale: diode 19 forward voltage, ■3. ■4: Current flowing through diode 18.19, ■s18. Is1. :
This is the saturation current of the diode 18,19.

(11)式のうチェ3.■4ハ抵抗16,17(7)抵
抗値R5゜R4で決まるので■3/ はR443で置
き換えられ、■4 次式の様になる。
(11) Expression number 3. ■4 C resistor 16, 17 (7) Resistance value R5° Since it is determined by R4, ■3/ is replaced with R443, and it becomes like ■4th order formula.

α1式も第7図のV−=7nAに合致しており、VOを
変えれば11と12の比が変えられる。
The α1 formula also agrees with V-=7nA in FIG. 7, and the ratio of 11 and 12 can be changed by changing VO.

Voを変える手段としては第10図に示す通り、馬(又
は也)を可変抵抗とすればよい。
As a means for changing Vo, the horse (or ya) may be used as a variable resistor, as shown in FIG.

・第11図は電圧源11に相当する電圧を他の回路のバ
イアス電圧源40から求める場合の回路で、差動増巾器
12をバッファアンプとして使用し、6 抵抗34を変える事により電圧利得A■−■(但しR5
:抵抗34の抵抗値、R6:帰還抵抗35の抵抗値)を
変えて、その出力電圧を変化させ■1と■2の電流比を
調整する。
・Figure 11 is a circuit in which the voltage corresponding to the voltage source 11 is obtained from the bias voltage source 40 of another circuit, in which the differential amplifier 12 is used as a buffer amplifier, and the voltage gain is determined by changing the resistor 34. A■-■(However, R5
: the resistance value of the resistor 34, R6: the resistance value of the feedback resistor 35) to change the output voltage and adjust the current ratio of (1) and (2).

第12図は同様の例で、差動増巾器12を固定の電圧利
得AV7七のバッファアンプとして使用し、他の回路の
バイアス電圧源40の電圧を可変抵抗36で分圧するこ
とにより■1と12の電流比を設定するものである。
FIG. 12 shows a similar example in which the differential amplifier 12 is used as a buffer amplifier with a fixed voltage gain of AV7, and the voltage of the bias voltage source 40 of another circuit is divided by the variable resistor 36. and 12 current ratios are set.

以上述べた様にこの発明の定電流回路では、入力電流と
出力電流の電流比を広い電流範囲にわたって、精度良く
調整できる。
As described above, in the constant current circuit of the present invention, the current ratio between the input current and the output current can be adjusted with high precision over a wide current range.

従って電流増巾器(あるいは減衰器)としても極めて有
効である。
Therefore, it is extremely effective as a current amplifier (or attenuator).

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の基本的な定電流回路を示す回路図、第2
図乃至第4図は従来の他の定電流回路を示す回路図、第
5図および第6図は定電流回路の入力電流と出力電流と
の関係を示す特性図で、第5図は理想的な場合を示し、
第6図は従来の回路における場合を示している。 第7図はこの発明の基本的な実施例を示す回路図、第8
はこの発明の具体的な実施例を示す回路図、第9図は第
8図における差動増巾器の一例を示す回路図、第10図
乃至第12図はそれぞれこの発明の他の具体的な実施例
を示す回路図である。 なお図中同一符号は同一または相当部分を示す。 1・・・・・・入力端子、2・・・・・・出力端子、3
・・・・・・接地端子、4・・・・・・駆動トランジス
タ、5・・・・・・出力トランジスタ、11・・・・・
・電圧源、12・・・・・・差動増巾器、40・・・・
・・他の回路のバイアス電源。
Figure 1 is a circuit diagram showing a conventional basic constant current circuit;
Figures 4 to 4 are circuit diagrams showing other conventional constant current circuits, Figures 5 and 6 are characteristic diagrams showing the relationship between the input current and output current of the constant current circuit, and Figure 5 is an ideal Indicates the case where
FIG. 6 shows the case in a conventional circuit. FIG. 7 is a circuit diagram showing a basic embodiment of this invention;
is a circuit diagram showing a specific embodiment of this invention, FIG. 9 is a circuit diagram showing an example of the differential amplifier in FIG. 8, and FIGS. FIG. 2 is a circuit diagram showing an example. Note that the same reference numerals in the figures indicate the same or corresponding parts. 1...Input terminal, 2...Output terminal, 3
...Ground terminal, 4...Drive transistor, 5...Output transistor, 11...
・Voltage source, 12...Differential amplifier, 40...
...Bias power supply for other circuits.

Claims (1)

【特許請求の範囲】 1 コレクタを入力端子とし、コレクタとベースとが互
いに接続されると共にエミッタが接地された5絹1のト
ランジスタと、コレクタを出力端子とし、ベースを上、
記第1のトランジスタのベースに接続された第2のトラ
ンジスタと、一端を上記第2のトランジスタのエミッタ
に接続され、他端を接地された電圧源とを備え、上記電
圧源の出力電圧を調整することにより上記入力端子と出
力端子とに流れる電流の比を変えるようにしたことを特
徴とする定電流回路。 2 電圧源は一1nk (但しq:電子電荷、K:ボル
ツマン定数、T:絶対温度、A:正の定数)に相当する
出力電圧を有することを特徴とする特許請求の範囲第1
項記載の定電流回路。 3 電圧源を差動増巾器で構成したことを特徴とする特
許請求の範囲第1項または第2項記載の定電流回路。 4 電圧源を人、力端子の一方に他の回努からのバイア
ス電圧が印加された差動増巾器で構成したことを特徴と
する特許請求の範囲第1項ないし等3項記載の定電流回
路。 □
[Scope of Claims] 1 A transistor with a collector as an input terminal, a collector and a base connected to each other, and an emitter as grounded;
a second transistor connected to the base of the first transistor; and a voltage source having one end connected to the emitter of the second transistor and the other end grounded, and adjusting the output voltage of the voltage source. A constant current circuit characterized in that the ratio of currents flowing through the input terminal and the output terminal is changed by changing the ratio of the current flowing through the input terminal and the output terminal. 2. Claim 1, wherein the voltage source has an output voltage corresponding to -1nk (where q: electronic charge, K: Boltzmann's constant, T: absolute temperature, A: positive constant)
Constant current circuit described in section. 3. The constant current circuit according to claim 1 or 2, wherein the voltage source is constituted by a differential amplifier. 4. The definition according to claims 1 to 3, characterized in that the voltage source is constituted by a person or a differential amplifier to which a bias voltage from another input is applied to one of the power terminals. current circuit. □
JP6598777A 1977-06-03 1977-06-03 constant current circuit Expired JPS5816206B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6598777A JPS5816206B2 (en) 1977-06-03 1977-06-03 constant current circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6598777A JPS5816206B2 (en) 1977-06-03 1977-06-03 constant current circuit

Publications (2)

Publication Number Publication Date
JPS54750A JPS54750A (en) 1979-01-06
JPS5816206B2 true JPS5816206B2 (en) 1983-03-30

Family

ID=13302863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6598777A Expired JPS5816206B2 (en) 1977-06-03 1977-06-03 constant current circuit

Country Status (1)

Country Link
JP (1) JPS5816206B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0237047Y2 (en) * 1980-12-16 1990-10-08
AT377585B (en) * 1983-10-21 1985-04-10 Supervis Ets TUBULAR HOUSING FOR SHOCK ABSORBER, IN PARTICULAR TELESCOPIC VIBRATION DAMPER
US4811377A (en) * 1987-07-31 1989-03-07 Motorola, Inc. Secure transfer of radio specific data
US4990864A (en) * 1990-02-07 1991-02-05 Texas Instruments Incorporated Current amplifier circuit

Also Published As

Publication number Publication date
JPS54750A (en) 1979-01-06

Similar Documents

Publication Publication Date Title
JPS6327912A (en) Reference voltage generation circuit
JPH0322723B2 (en)
JPH0136346B2 (en)
JPH0344447B2 (en)
JPS59184924A (en) Current source unit
JPS6155288B2 (en)
JPS6340900Y2 (en)
JPS5816206B2 (en) constant current circuit
JP2714269B2 (en) Equivalent inductance circuit
JPS6213844B2 (en)
US4420725A (en) Wide-bandwidth low-distortion amplifier
JPS60208106A (en) Differential amplifier
JPH0160922B2 (en)
JPS60129818A (en) Reference voltage circuit
JP3107590B2 (en) Current polarity conversion circuit
JPS6222282B2 (en)
JP3129071B2 (en) Voltage controlled amplifier
JPS62173807A (en) Constant current source bias circuit
JPH0760981B2 (en) Voltage-current conversion circuit
JPS641785Y2 (en)
JP2609749B2 (en) Current supply circuit
JPH0330828B2 (en)
JP3258202B2 (en) Differential circuit
JP2722769B2 (en) Gain control circuit
JPH066612Y2 (en) Variable gain circuit