JP3107590B2 - Current polarity conversion circuit - Google Patents

Current polarity conversion circuit

Info

Publication number
JP3107590B2
JP3107590B2 JP03130019A JP13001991A JP3107590B2 JP 3107590 B2 JP3107590 B2 JP 3107590B2 JP 03130019 A JP03130019 A JP 03130019A JP 13001991 A JP13001991 A JP 13001991A JP 3107590 B2 JP3107590 B2 JP 3107590B2
Authority
JP
Japan
Prior art keywords
current
transistor
input terminal
circuit
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03130019A
Other languages
Japanese (ja)
Other versions
JPH04354408A (en
Inventor
尚 坂口
智賢 中川原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP03130019A priority Critical patent/JP3107590B2/en
Publication of JPH04354408A publication Critical patent/JPH04354408A/en
Application granted granted Critical
Publication of JP3107590B2 publication Critical patent/JP3107590B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は電子回路における電流
極性変換回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current polarity conversion circuit in an electronic circuit.

【0002】[0002]

【従来の技術】電子機器においては、電流極性変換回路
がしばしば用いられる。
2. Description of the Related Art In electronic equipment, a current polarity conversion circuit is often used.

【0003】図3は、電流極性変換回路の従来例を示し
ている。電流入力端子31は、npnトランジスタQ1
のエミッタとpnpトランジスタQ2のエミッタの接続
点に接続されている。トランジスタQ1のベースは、n
pnトランジスタQ3のベースおよびコレクタに接続さ
れ、トランジスタQ2のベースはpnpトランジスタQ
4のベースおよびコレクタに接続されている。トランジ
スタQ3、Q4のエミッタには共通にバイアス電源VBB
が接続され、トランジスタQ3のコレクタは電流源I1
を介して電源Vccラインに接続され、トランジスタQ4
のコレクタは電流源I2を介して接地電位GNDライン
に接続されている。
FIG. 3 shows a conventional example of a current polarity conversion circuit. The current input terminal 31 is connected to the npn transistor Q1
And the emitter of the pnp transistor Q2. The base of the transistor Q1 is n
The base of the pn transistor Q3 is connected to the base and the collector of the pn transistor Q3.
4 are connected to the base and collector. The bias power supply VBB is commonly used for the emitters of the transistors Q3 and Q4.
Is connected, and the collector of the transistor Q3 is connected to the current source I1.
Is connected to the power supply Vcc line through the transistor Q4.
Is connected to the ground potential GND line via the current source I2.

【0004】トランジスタQ1のコレクタは、電源VBB
ラインに接続されたカレントミラー回路32の電流入力
端子に接続され、トランジスタQ2のコレクタは、接地
電位GNDラインに接続されたカレントミラー回路33
の電流入力端子に接続されている。そしてカレントミラ
ー回路32と33の電流出力端子は、共通に電流出力端
子34に接続されている。
The collector of the transistor Q1 is connected to the power supply VBB
The collector of the transistor Q2 is connected to the current input terminal of the current mirror circuit 32 connected to the line, and the current mirror circuit 33 connected to the ground potential GND line.
Is connected to the current input terminal of The current output terminals of the current mirror circuits 32 and 33 are commonly connected to a current output terminal 34.

【0005】今、2つのカレントミラー回路32と33
の入出力電流比を1:1とし、また2つの電流源I1、
I2の電流をIとし、電流入力端子31に+iの電流を
流し込むとする。すると、トランジスタQ1〜Q4のダ
イオ−ド特性により、Q1のコレクタ電流は、I、Q2
のコレクタ電流はI+iとなり、出力端子34では、i
の電流が引き込まれることになる。逆に、入力端子33
に−iの電流を流すと、出力端子34では+iの電流が
流出することになる。つまり上記の回路は、電流の極性
を反転して出力している。
Now, two current mirror circuits 32 and 33
Has an input / output current ratio of 1: 1 and two current sources I1,
It is assumed that the current of I2 is I, and a current of + i flows into the current input terminal 31. Then, due to the diode characteristics of the transistors Q1 to Q4, the collector current of Q1 becomes I, Q2
Is I + i, and at the output terminal 34, i
Current is drawn. Conversely, the input terminal 33
When a current of -i flows through the output terminal 34, a current of + i flows out of the output terminal 34. That is, the above circuit outputs the current with its polarity inverted.

【0006】この主の電流極性変換回路は、例えば、図
4に示すようにテレビジョンシステムの輝度・色差信号
を原色信号に変換する抵抗マトリックス回路等に用いら
れる。図4において、VY は輝度信号、VR-Y 、VB-Y
はそれぞれ色差信号である。これらの信号は直流バイア
ス電圧VBBに重畳されて、抵抗R1〜R9からなるマト
リックス回路に入力される。抵抗R1からは、R信号に
対応する電流出力IRが得られ、抵抗R5からはG信号
に対応する電流出力IG が得られ、抵抗R9からはB信
号に対応する電流出力IB が得られる。これらの出力電
流は、それぞれ電流極性変換回路41、42、43に入
力されて極性を変換されて出力され、受像管の所定の電
極に供給される。
The main current polarity conversion circuit is used, for example, in a resistance matrix circuit for converting a luminance / color difference signal of a television system into a primary color signal as shown in FIG. In FIG. 4, VY is a luminance signal, VR-Y, VB-Y
Are color difference signals. These signals are superimposed on the DC bias voltage VBB and input to a matrix circuit including resistors R1 to R9. A current output IR corresponding to the R signal is obtained from the resistor R1, a current output IG corresponding to the G signal is obtained from the resistor R5, and a current output IB corresponding to the B signal is obtained from the resistor R9. These output currents are input to current polarity conversion circuits 41, 42, and 43, whose polarities are converted and output, and are supplied to predetermined electrodes of a picture tube.

【0007】[0007]

【発明が解決しようとする課題】図3に示した回路にお
いて、入力インピーダンスは、トランジスタQ1のエミ
ッタインピーダンスとQ2のエミッタイピーダンスの並
列インピーダンスとなる。このインピーダンスをZiと
する。この回路の入力側に対してインピーダンスZで出
力電圧Viの回路を接続するとすると、入力電流は、V
i/(Z+Zi)となる。例えば図4に示すような回路
接続である。
In the circuit shown in FIG. 3, the input impedance is the parallel impedance of the emitter impedance of transistor Q1 and the emitter impedance of Q2. This impedance is defined as Zi. If a circuit having an output voltage Vi with an impedance Z is connected to the input side of this circuit, the input current becomes V
i / (Z + Zi). For example, a circuit connection as shown in FIG.

【0008】ここで、ZがZiに対して十分大きい場合
は、電流極性変換回路の入力インピーダンスを無視でき
るので問題はないが、Zが小さい場合は電流極性変換回
路の入力インピーダンスは無視できないために、所望の
入力電流を設定出来ないという問題がある。ここで入力
インピーダンスを例を上げて求めてみる。先ずトランジ
スタQ1、Q2のエミッタインピーダンスは、K・T/
(q・I)である。Kはボルツマン定数、Tは絶対温
度、qは電子の電荷である。
Here, when Z is sufficiently large with respect to Zi, there is no problem because the input impedance of the current polarity conversion circuit can be ignored. However, when Z is small, the input impedance of the current polarity conversion circuit cannot be ignored. However, there is a problem that a desired input current cannot be set. Here, the input impedance will be obtained by taking an example. First, the emitter impedance of the transistors Q1 and Q2 is KT /
(Q · I). K is the Boltzmann constant, T is the absolute temperature, and q is the charge of the electron.

【0009】今、I=0.1mAとすると、トランジス
タQ1〜Q4のダイオ−ド特性からQ1〜Q4には0.
1mAの電流が流れるから、それぞれ常温で約260オ
ームのインピーダンスを持つことなり、電流極性変換回
路の入力インピーダンスは約130オームとなる。よっ
て、130オームの入力インピーダンスを無視できない
場合には、所望の出力電流が得られないということにな
る。また、この入力インピーダンスにより、入力端子の
電位が変動するという欠点もある。
Assuming that I = 0.1 mA, Q.sub.1 to Q.sub.4 have 0.
Since a current of 1 mA flows, each has an impedance of about 260 ohms at room temperature, and the input impedance of the current polarity conversion circuit is about 130 ohms. Therefore, if the input impedance of 130 ohm cannot be ignored, a desired output current cannot be obtained. There is also a disadvantage that the potential of the input terminal fluctuates due to the input impedance.

【0010】さらに、トランジスタQ3とQ4のエミッ
タの接続点は、図3では接地されているが、実際にはあ
る電位にバイアスしたい場合が多い。この場合には、ト
ランジスタQ3とQ4のエミッタインピーダンスよりさ
らにインピーダンスの低い回路または素子でバイアスし
なければならず、ダイオ−ド特性によりQ3とQ4に流
れる電流が変化し、入力端子の電位がさらに変動しやく
すなり、所望の出力電流をますます得られなくなるとい
う問題がある。
Further, the connection point between the emitters of the transistors Q3 and Q4 is grounded in FIG. 3, but it is often desired to actually bias it to a certain potential. In this case, a bias must be applied to a circuit or an element having a lower impedance than the emitter impedance of the transistors Q3 and Q4, the current flowing through Q3 and Q4 changes due to the diode characteristics, and the potential of the input terminal further changes. There is a problem that the desired output current cannot be obtained more and more easily.

【0011】そこでこの発明は、入力端に帰還をかける
ことにより、入力インピーダンスを低くし、入力端に接
続される回路のインピーダンスに影響されず、かつ入力
電流が供給されるトランジスタの接続点をインピーダン
スの高い回路または素子でバイアスしても入力端の電位
変動が極めて少なく安定している電流極性変換回路を提
供することを目的とする。
Therefore, according to the present invention, the input impedance is reduced by applying feedback to the input terminal, the impedance is not affected by the impedance of the circuit connected to the input terminal, and the connection point of the transistor to which the input current is supplied is set to the impedance. It is an object of the present invention to provide a current polarity conversion circuit in which the potential fluctuation at the input terminal is extremely small and stable even when biased by a circuit or element having a high voltage.

【0012】[0012]

【課題を解決するための手段】この発明は、第1の極性
の第1のトランジスタのエミッタと、第2の極性の第2
のトランジスタのエミッタとが入力端子に接続され、前
記第1のトランジスタのコレクタが第1の極性のカレン
トミラー回路の電流入力端に接続され、前記第2のトラ
ンジスタのコレクタが第2の極性のカレントミラー回路
の電流入力端に接続され、前記第1および第2の極性の
カレントミラー回路の電流出力端は、共通に出力端子に
接続された電流極性変換回路において、
SUMMARY OF THE INVENTION The present invention comprises an emitter of a first transistor of a first polarity and a second transistor of a second polarity.
And the collector of the first transistor is connected to a current input terminal of a current mirror circuit of a first polarity, and the collector of the second transistor is connected to a current input terminal of a second polarity. A current polarity conversion circuit connected to a current input terminal of the mirror circuit, wherein the current output terminals of the first and second polarity current mirror circuits are commonly connected to an output terminal;

【0013】前記第1のトランジスタのベースにベース
が接続されコレクタが直接または回路を介して第1の電
源にされた第3のトランジスタと、前記第2のトランジ
スタのベースにベースおよびコレクタが接続されエミッ
タが前記第3のトランジスタのエミッタに接続され、コ
レクタが直接または電流源を介して第2の電源に接続さ
れた第4のトランジスタと、前記入力端子に反転入力端
が接続され、バイアス源に正相入力端が接続され、前記
第1および第3のトランジスタのベースに出力端が接続
された高利得回路とを備える。
A third transistor whose base is connected to the base of the first transistor and whose collector is used as the first power supply directly or through a circuit; and a base and a collector connected to the base of the second transistor. A fourth transistor having an emitter connected to the emitter of the third transistor and having a collector connected to a second power supply directly or via a current source; an inverting input terminal connected to the input terminal; A high gain circuit having a positive phase input terminal connected thereto and an output terminal connected to bases of the first and third transistors.

【0014】[0014]

【作用】上記の手段により、電流極性変換回路の入力端
子には、高利得回路による負帰還がかかり、入力インピ
ーダンスを低し、かつ入力端子の電位を安定化すること
になる。
According to the above-mentioned means, the input terminal of the current polarity conversion circuit is subjected to negative feedback by the high gain circuit, thereby lowering the input impedance and stabilizing the potential of the input terminal.

【0015】[0015]

【実施例】以下、この発明の実施例を図面を参照して説
明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0016】図1はこの発明の一実施例である。電流入
力端子11は、極性の異なるトランジスタQ1、Q2の
エミッタ接続点Aに接続されている。トランジスタQ1
のコレクタは、第1の電源Vccラインに接続されている
カレントミラー回路12の電流入力端に接続され、トラ
ンジスタQ2のコレクタは第2の電源GNDライン(接
地ライン)に接続されている第2のカレントミラー回路
13の電流入力端に接続されている。第1および第2の
カレントミラー回路12、13の電流出力端は、共通に
電流出力端子15に接続されている。
FIG. 1 shows an embodiment of the present invention. The current input terminal 11 is connected to the emitter connection point A of the transistors Q1 and Q2 having different polarities. Transistor Q1
Is connected to the current input terminal of the current mirror circuit 12 connected to the first power supply Vcc line, and the collector of the transistor Q2 is connected to the second power supply GND line (ground line). It is connected to the current input terminal of the current mirror circuit 13. The current output terminals of the first and second current mirror circuits 12 and 13 are commonly connected to a current output terminal 15.

【0017】またトランジスタQ1のベースはトランジ
スタQ3のベースに接続され、トランジスタQ2のベー
スはトランジスタQ4のベースおよびコレクタに接続さ
れている。トランジスタQ3のコレクタは第1の電源V
ccラインに接続され、トランジスタQ4のコレクタは、
電流源I1を介して第2の電源GNDラインに接続され
ている。
The base of transistor Q1 is connected to the base of transistor Q3, and the base of transistor Q2 is connected to the base and collector of transistor Q4. The collector of the transistor Q3 is the first power supply V
connected to the cc line, and the collector of the transistor Q4 is
It is connected to the second power supply GND line via the current source I1.

【0018】さらに前記接続点Aには、トランジスタQ
5のベースが接続されている。トランジスタQ5とQ6
とは差動対をなし、エミッタは共通に電流源I2を介し
て第2の電源GNDラインに接続されている。そしてト
ランジスタQ6のベースには一定のバイアスVB が与え
られ、コレクタは第3の電源Vccラインに接続された第
3のカレントミラー回路14の電流入力端に接続されて
いる。このカレントミラー回路14の電流出力端にはト
ランジスタQ5のコレクタが接続されている。またトラ
ンジスタQ5のコレクタは、トランジスタQ1、Q3の
ベースに接続されている。
Further, a transistor Q is connected to the connection point A.
5 bases are connected. Transistors Q5 and Q6
Form a differential pair, and the emitters are commonly connected to a second power supply GND line via a current source I2. A constant bias VB is applied to the base of the transistor Q6, and the collector is connected to the current input terminal of the third current mirror circuit 14 connected to the third power supply Vcc line. The current output terminal of the current mirror circuit 14 is connected to the collector of the transistor Q5. The collector of the transistor Q5 is connected to the bases of the transistors Q1 and Q3.

【0019】今、3つのカレントミラー回路12、1
3、14の入力出力電流比を1:1とし、入力端11に
+iの電流が供給されたとする。すると、トランジスタ
Q1〜Q4のダイオ−ド特性によりQ1のコレクタ電流
はI、Q2のコレクタ電流はI+iとなり、出力端子1
5ではiの電流が引き込まれることになる。逆に、入力
端11に−iの電流が供給されると、出力端子15から
は+iの電流が出力されることになる。つまり、電流極
性が変換されて出力される。
Now, three current mirror circuits 12, 1
It is assumed that the input / output current ratio of the input terminals 3 and 14 is 1: 1 and a current of + i is supplied to the input terminal 11. Then, due to the diode characteristics of the transistors Q1 to Q4, the collector current of Q1 becomes I and the collector current of Q2 becomes I + i.
In 5, the current i is drawn. Conversely, when a current of −i is supplied to the input terminal 11, a current of + i is output from the output terminal 15. That is, the current polarity is converted and output.

【0020】上記の回路において、トランジスタQ5、
Q6による差動対、第3のカレントミラー回路14、お
よびトランジスタQ1の構成要素に着目すると、これら
による回路は、トランジスタQ5のベースを入力部、ト
ランジスタQ1のエミッタを出力部とする高利得増幅器
である。この増幅器においてトランジスタQ5のベース
がマイナス入力、トランジスタQ6のベースがプラス入
力である。ここでトランジスタQ5のベースとトランジ
スタQ1のエミッタは接続点Aで接続されているので、
マイナス入力と、出力が接続されたボルテージフォロア
とみることができる。
In the above circuit, the transistors Q5,
Focusing on the differential pair formed by Q6, the third current mirror circuit 14, and the components of the transistor Q1, these circuits are high gain amplifiers having the input of the base of the transistor Q5 and the output of the emitter of the transistor Q1. is there. In this amplifier, the base of the transistor Q5 has a negative input, and the base of the transistor Q6 has a positive input. Here, since the base of the transistor Q5 and the emitter of the transistor Q1 are connected at the connection point A,
It can be seen as a voltage follower with a negative input and an output connected.

【0021】よって、トランジスタQ5のベース電位
は、トランジスタQ6のベースに与えられた電位と等し
くなるように、負帰還がかかる。これにより、入力イン
ピーダンスは低くなる。これにより、入力側に接続され
る回路のインピーダンスに出力電流が影響されることな
く正確な電流極性変換を得る。
Therefore, negative feedback is applied so that the base potential of the transistor Q5 becomes equal to the potential applied to the base of the transistor Q6. As a result, the input impedance decreases. As a result, accurate current polarity conversion is obtained without the output current being affected by the impedance of the circuit connected to the input side.

【0022】またこの負帰還の動作により、入力端子の
電位はほとんど変化せず、低インピーダンスを保つこと
になる。さらにまた、トランジスタQ6のベースは高入
力インピーダンスになっているために、トランジスタQ
6にバイアスを与える回路のインピーダンスとしては、
低インピーダンスのものを厳選する必要はない。抵抗の
みによる簡単なバイアス回路でも実現できる。これによ
り、入力端の電位を安定化させ、かつ所望の電位に設定
することができ、電流極性変換性能を安定して維持させ
ることができる。
Further, by the operation of the negative feedback, the potential of the input terminal hardly changes and a low impedance is maintained. Furthermore, since the base of the transistor Q6 has a high input impedance, the transistor Q6
The impedance of the circuit that biases 6 is
There is no need to carefully select low impedance ones. It can also be realized with a simple bias circuit using only a resistor. Thereby, the potential of the input terminal can be stabilized and set to a desired potential, and the current polarity conversion performance can be stably maintained.

【0023】図2はこの発明の他の実施例であり、図1
と共通する部分には同一符号を付している。入力端子1
1には高利得増幅器16の反転入力端が接続されてい
る。高利得増幅器16の正相入力端は、バイアス電源V
B に接続されている。また高利得増幅器16の出力端は
トランジスタQ1、Q3のベースに接続されている。こ
の実施例においても、図1の回路と同じ動作および効果
を得ることができる。
FIG. 2 shows another embodiment of the present invention.
The same reference numerals are given to the parts common to. Input terminal 1
1 is connected to the inverting input terminal of the high gain amplifier 16. The positive phase input terminal of the high gain amplifier 16 is connected to a bias power supply V
Connected to B. The output terminal of the high gain amplifier 16 is connected to the bases of the transistors Q1 and Q3. Also in this embodiment, the same operation and effect as the circuit of FIG. 1 can be obtained.

【0024】なお上記の実施例では、トランジスタQ3
のコレクタは第1の電源に直接接続されたが、電流源等
の回路を介在して接続されてもよい。またトランジスタ
Q4のコレクタは電流源を介して第2の電源に接続され
たが、直接接続されてもよい。
In the above embodiment, the transistor Q3
Is directly connected to the first power supply, but may be connected via a circuit such as a current source. Although the collector of the transistor Q4 is connected to the second power supply via the current source, it may be connected directly.

【0025】[0025]

【発明の効果】以上説明したようにこの発明の回路によ
れば、入力端に帰還をかけることにより、入力インピー
ダンスを低くし、入力端に接続される回路のインピーダ
ンスに影響されず、かつ入力電流が供給されるトランジ
スタの接続点をインピーダンスの高い回路または素子で
バイアスしても入力端の電位変動が極めて少なく安定し
ている。
As described above, according to the circuit of the present invention, the input impedance is reduced by applying feedback to the input terminal, and the input current is not affected by the impedance of the circuit connected to the input terminal. Even if the connection point of the transistor to which is supplied is biased by a circuit or element having a high impedance, the potential fluctuation at the input terminal is extremely small and stable.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の一実施例を示す回路図。FIG. 1 is a circuit diagram showing one embodiment of the present invention.

【図2】この発明の他の実施例を示す回路図。FIG. 2 is a circuit diagram showing another embodiment of the present invention.

【図3】従来の電流極性変換回路の例を示す図。FIG. 3 is a diagram showing an example of a conventional current polarity conversion circuit.

【図4】電流極性変換回路の使用例を示す図。FIG. 4 is a diagram showing a usage example of a current polarity conversion circuit.

【符号の説明】[Explanation of symbols]

Q1〜Q6…トランジスタ、11…入力端子、12〜1
4…カレントミラー回路、15…出力端子、16…高利
得増幅器。
Q1 to Q6: transistors, 11: input terminals, 12 to 1
4 ... current mirror circuit, 15 ... output terminal, 16 ... high gain amplifier.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H03F 1/56 H03F 3/45 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H03F 1/56 H03F 3/45

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】第1の極性の第1のトランジスタのエミッ
タと、第2の極性の第2のトランジスタのエミッタとが
入力端子に接続され、前記第1のトランジスタのコレク
タが第1の極性のカレントミラー回路の電流入力端に接
続され、前記第2のトランジスタのコレクタが第2の極
性のカレントミラー回路の電流入力端に接続され、前記
第1および第2の極性のカレントミラー回路の電流出力
端は、共通に出力端子に接続された電流極性変換回路に
おいて、 前記第1のトランジスタのベースにベースが接続されコ
レクタが電流源を介さずに第1の電源に接続された第3
のトランジスタと、 前記第2のトランジスタのベースにベースおよびコレク
タが接続されエミッタが前記第3のトランジスタのエミ
ッタに接続され、コレクタが電流源を介して第2の電源
に接続された第4のトランジスタと、 前記入力端子に反転入力端が接続され、バイアス源に正
相入力端が接続され、前記第1および第3のトランジス
タのベースに出力端が接続された高利得回路とを具備し
たことを特徴とする電流極性変換回路。
An emitter of a first transistor of a first polarity and an emitter of a second transistor of a second polarity are connected to an input terminal, and a collector of the first transistor has a first polarity. A current input terminal of a current mirror circuit, a collector of the second transistor is connected to a current input terminal of a current mirror circuit of a second polarity, and a current output of the current mirror circuit of the first and second polarities end, in current polarity conversion circuit connected to a common output terminal, the collector-base connected to the base of the first transistor is connected to a first power source without passing through the current source 3
And a fourth transistor having a base and a collector connected to a base of the second transistor, an emitter connected to an emitter of the third transistor, and a collector connected to a second power supply via a current source. A high gain circuit having an inverting input terminal connected to the input terminal, a positive phase input terminal connected to the bias source, and an output terminal connected to the bases of the first and third transistors. Characteristic current polarity conversion circuit.
JP03130019A 1991-05-31 1991-05-31 Current polarity conversion circuit Expired - Fee Related JP3107590B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03130019A JP3107590B2 (en) 1991-05-31 1991-05-31 Current polarity conversion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03130019A JP3107590B2 (en) 1991-05-31 1991-05-31 Current polarity conversion circuit

Publications (2)

Publication Number Publication Date
JPH04354408A JPH04354408A (en) 1992-12-08
JP3107590B2 true JP3107590B2 (en) 2000-11-13

Family

ID=15024155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03130019A Expired - Fee Related JP3107590B2 (en) 1991-05-31 1991-05-31 Current polarity conversion circuit

Country Status (1)

Country Link
JP (1) JP3107590B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005236831A (en) 2004-02-23 2005-09-02 Rohm Co Ltd Signal generation circuit and optical pickup device provided with the same
US8463206B2 (en) * 2011-08-11 2013-06-11 Fujitsu Semiconductor Limited System and method for preserving input impedance of a current-mode circuit

Also Published As

Publication number Publication date
JPH04354408A (en) 1992-12-08

Similar Documents

Publication Publication Date Title
JPH0618015B2 (en) Current stabilization circuit
US4629973A (en) Current stabilizing circuit operable at low power supply voltages
JPH0446009B2 (en)
JP3404209B2 (en) Transimpedance amplifier circuit
US5140181A (en) Reference voltage source circuit for a Darlington circuit
KR960014114B1 (en) Current mirror circuit
JP3107590B2 (en) Current polarity conversion circuit
US5155429A (en) Threshold voltage generating circuit
JPS6154286B2 (en)
JP3153569B2 (en) Voltage-current converter
JPH0851324A (en) Buffer amplifier
KR930007795B1 (en) Amp circuit operable at low power amplification
JPS63184408A (en) Transistor bias circuit
JP3534275B2 (en) Current source and integrated circuit
JPS5816206B2 (en) constant current circuit
JP3381100B2 (en) amplifier
JP2623954B2 (en) Variable gain amplifier
JP3627368B2 (en) Amplifier
US4047118A (en) Transistor amplifier circuit
JPH0716138B2 (en) Amplifier circuit device
JP2703953B2 (en) Current amplifier circuit
JPH0151207B2 (en)
JP3547895B2 (en) Constant current generation circuit
JP2557398B2 (en) Amplifier circuit
JP3272063B2 (en) Constant current circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070908

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080908

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080908

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090908

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees