JP3381100B2 - amplifier - Google Patents
amplifierInfo
- Publication number
- JP3381100B2 JP3381100B2 JP16625994A JP16625994A JP3381100B2 JP 3381100 B2 JP3381100 B2 JP 3381100B2 JP 16625994 A JP16625994 A JP 16625994A JP 16625994 A JP16625994 A JP 16625994A JP 3381100 B2 JP3381100 B2 JP 3381100B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- circuit
- collector
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ダイナミックレンジが
大きく、かつ、周波数帯域の広い増幅器に関する。
【0002】
【従来の技術】周波数帯域が広く、ダイナミックレンジ
が大きい等の動作特性の優れたアナログIC用の増幅器
回路として図7に示す回路が従来から使用されている。
この回路は、トランジスタQ1、Q2及びエミッタ抵抗
Rinから構成される入力差動対と、Q1,Q2の各エ
ミッタ側及びQ2のコレクタ側に接続された定電流源ト
ランジスタQ4,Q5及びQ6と、負荷抵抗Roと、出
力トランジスタQ3と、上記入力作動対へのバイアス回
路を構成する点線ブロック(1)と、上記各定電流源ト
ランジスタに一定電流Iを流すための定電流回路を構成
する点線ブロック(2)と、上記出力トランジスタQ3
の動作電位を定めるバイアス回路を構成する点線ブロッ
ク(3)とから構成される。
【0003】この回路の増幅動作について説明すると、
入力された信号電圧Vinは、上記入力作動対におい
て、
i=Vin/Rin
となるように信号電流iに変換され、Q1には電流I+
iが、Q2には電流I−iが流れる。一方、定電流源ト
ランジスタQ6には一定電流Iが流されているので、負
荷抵抗RoにはQ6に流れる電流IとQ2に流れる電流
I−iとの差の信号電流iが流れる。これにより、
Vout=Ro・i=Vin・(Ro/Rin)
なる出力電圧Voutが生じ、エミッタフォロワの出力
トランジスタQ3を介して出力される。
【0004】なお、点線ブロック(2)においては、R
7の抵抗値をR4及びR5の抵抗値と等しく設定して電
流ミラー回路を構成することにより、トランジスタQ7
に設定された一定の通電電流Iと同じ大きさの電流Iを
Q4,Q5に流すようにしている。また、R8の抵抗値
をR7の抵抗値と等しくして電流ミラー作用によりQ8
にも電流Iを流し、これにより、Qaに同じ大きさの電
流Iを流している。ここで、更に、Raの抵抗値をR6
の抵抗値と等しくして電流ミラー作用によりQ6にも電
流Iを流すようにしている。なお、Q9及びR9、並び
にQc及びRcは各電流ミラー回路におけるベース電流
を補償するためのものである。
【0005】
【発明が解決しようとする課題】以上に説明した従来の
増幅器回路のダイナミックレンジについて考察すると、
出力電圧Voutの上限は、電源電圧Vccから定電流
源Q6による最小の電圧降下(約1V)だけ下がったV
cc−1(V)程度となり、また、下限はQ2のベース
電位(Vccのほぼ1/2)となるから、出力電圧の最
大振幅Vomaxは、
Vomax=(Vcc−1)−Vcc/2
=(Vcc/2)−1(V) …(1)
となる。従って、電源電圧を9Vとして動作させる場合
にはVomaxの値として、3.5Vppが得られる。
【0006】ところで、近年では電子デバイスの小型
化、計量化及び低消費電力化に伴いアナログICの低電
圧動作化が進められている。然るに、上記の従来回路
を、最近多く用いられるように5Vの電源電圧で動作さ
せた場合には、(1)式から、Vomaxが1.5Vp
pとなって十分なダイナミックレンジを確保することが
できない。即ち、電源電圧の低電圧化は、信号の波形歪
及びSN特性の劣化を引き起こすこととなり、電源電圧
の低電圧化と十分なダイナミックレンジの確保とは両立
し難いという問題がある。また、周波数特性について言
えば、負荷抵抗Roと浮遊容量(主に定電流源用のPN
PトランジスタQ6のコレクタ容量)で構成されるLP
Fと、更に差動入力時の入力差動対のQ2のコレクタに
信号の電圧振幅が生じることによって発生するミラー効
果とによって高域のレベルが低下するという問題があ
る。
【0007】
【課題を解決するための手段】本発明にかかる増幅器
は、入力信号が入力される一対のトランジスタを備えた
入力差動対と、上記一対のトランジスタの各エミッタと
アースとの間に接続された一対の定電流源と、上記一対
のトランジスタのうちの一方のトランジスタのコレクタ
と電源との間に接続された第1の抵抗と、該一方のトラ
ンジスタのコレクタにコレクタが接続されると共に、エ
ミッタが抵抗を介してアースに接続された第1のトラン
ジスタと、該第1のトランジスタのコレクタにベースが
接続されると共に、エミッタが第1の定電流源を介して
アースに接続された第2のトランジスタと、定電圧降下
回路を介して該第2のトランジスタのエミッタに接続さ
れた第2の定電流源と、該第2の定電流源と該定電圧降
下回路との接続点、及び前記第1のトランジスタのベー
スの間に接続された第2の抵抗と、前記第1のトランジ
スタのベースとアースとの間に接続された第3の定電流
源と、該第1のトランジスタに対してベースが互いに接
続されると共に、コレクタと電源との間に出力信号を取
り出すための負荷が接続された第3のトランジスタと、
を備えている。
【0008】
【0009】
【0010】
【0011】
【0012】
【作用】入力信号が入力される一対のトランジスタの一
方のトランジスタのコレクタにコレクタが接続されると
共にエミッタが抵抗を介してアースに接続された第1の
トランジスタとベースが互いに接続された第3のトラン
ジスタは、電流ミラー回路を構成しており、この電流ミ
ラー回路により、定電圧降下回路と第2の定電流源との
接続点及び前記第1のトランジスタのベースの間に接続
された第2の抵抗による電圧降下分だけ直流動作レベル
を降下させ、出力のダイナミックレンジを大きく設定す
る。
【0013】
【実施例】本発明による増幅器の1実施例を図1に示
す。この図において、図7で使用している回路素子と同
じ回路素子には同じ符号を付している。また、点線ブロ
ック(1)〜(3)は、それぞれ図7におけるものと同
じ回路を表し、これらの内部の回路構成の詳細は省略し
てある。この増幅器回路は、図示されるように、入力作
動対におけるトランジスタQ1のコレクタ側に接続され
た定電流源トランジスタQg及びダイオードラダー
(4)、電流ミラー回路(5)、定電流源トランジスタ
Qh等が設けられている点に特徴を有する。
【0014】回路動作を説明すると、上記Qgのエミッ
タサイズは、点線ブロック(2)におけるQaのエミッ
タサイズの2倍に設定されており、また、Rgの抵抗値
が点線ブロック(2)におけるRaの1/2に設定され
ていることにより、Qgは、2Iの電流が流れる定電流
源として動作する。一方、Q1には、図7の場合と同様
にして、ベースへの入力信号に応じたI+iの電流が流
れるので、ダイオードラダー(4)へは両電流の差I−
iが流れ込む。
【0015】この電流は、電流ミラー回路(5)へ供給
されてトランジスタQmに電流I−iが流れる。これに
対し、Qmのコレクタ側に設けられている定電流源トラ
ンジスタQhには、点線ブロック(2)におけるQaと
の電流ミラー作用により電流Iが流されているので、こ
れらの電流の差電流iが負荷抵抗Roへ流れ込み、これ
により生じた出力電圧Vout(=Ro・i=Ro・V
in/Rin)がQ3のエミッタ側から出力される。
【0016】この増幅器回路においては、ダイオードD
1のアノード電圧は、Qkのコレクタ電圧よりもダイオ
ード2個分の順方向電圧降下だけ上昇した値となってQ
1のコレクタ・エミッタ間電圧を設定するが、必要に応
じて積み重ねるダイオードの段数を変えることにより、
Q1のコレクタ・エミッタ間電圧を最適に設定できる。
更に、Rkの値をRinの値よりも十分小さくすること
により、入力電圧VinによるQkのコレクタ電圧の変
動を抑えてD1のアノード電圧を安定化し、Q1のコレ
クタに信号電圧が発生するのを抑えることができるの
で、ミラー効果による周波数特性の劣化を回避できる。
【0017】また、ダイナミックレンジに関しては、こ
の増幅器回路の負荷に現れる最大電圧振幅Vomax
は、動作電圧Vccから点線ブロック(5)における電
流ミラー分及び定電流源トランジスタQhにおける電圧
降下分(どちらも約1V)を差し引いた値であるから、
Vomax=Vcc−2(V)
となり、動作電圧が5Vの場合には約3Vの電圧振幅が
得られる。即ち、図6の従来回路の1・5Vに比べ、2
倍のダイナミックレンジが得られる。
【0018】以上のように、この増幅器回路では、入力
電圧Vinが差動対において電流iに変換されてから負
荷抵抗Roにおいて出力電圧Voutに変換されるまで
電圧振幅を発生することがないので、この途中経路にお
いて浮遊容量によりLPFの形成されることがなく、周
波数特性の劣化を抑えることができる。そして、最も大
きな電圧振幅を取り出すことができる負荷抵抗Roにお
いて出力電圧に変換されるので、回路のダイナミックレ
ンジを大きくとることができ、歪特性及びSN特性の優
れた出力を得ることができる。
【0019】なお、ダイオードラダー(4)を図2の
〔A〕に示すようにトランジスタの組み合わせで構成し
てもよい。この構成では、Q1のコレクタからの電流I
−iはQoのコレクタ電流として流れ込みエミッタ電流
として電流ミラー回路(5)へ流し込まれる。そして、
Q1のコレクタ電位はQkのコレクタ電位より2Vbe
(約1・4V)上昇した電圧に固定される。この構成の
場合には、図1のダイオードラダー(4)に比し、ダイ
オードにおける電流の3次歪の影響が現れないので、そ
れだけ歪特性が改善される。
【0020】また、電流ミラー回路(5)において、そ
のトランジスタQmをn倍のエミッタサイズを有するト
ランジスタQpに置き換えると共に、そのエミッタ側の
抵抗Rmを1/nの抵抗値を有する抵抗Rpに置き換え
て図2の〔B〕に示される電流ミラー回路(7)のよう
に構成を変更し、電流ミラー回路においてn倍の電流増
倍を行うようにしてもよい。そして、この電流ミラー回
路(7)の出力側の定電流源トランジスタQrもn倍の
電流nIが流れるように、エミッタサイズをQaのn
倍、エミッタ側の抵抗値をRaの1/nに設定してお
く。
【0021】このように構成すれば負荷抵抗Roにn倍
の信号電流niを流すことが可能になり、図1の場合と
比べてゲインをn倍にすることができる。なお、図1の
場合と同じゲインを得るようにするならばRoの値を1
/nにすることができるので、Roと浮遊容量とで形成
されるLPFのカットオフ周波数が高くなり、周波数特
性を改善することができる。以上に説明した回路構成例
は、いずれも入力差動対の一方のコレクタ電流のみを利
用するものであるが、これに代え、両方のコレクタ電流
を利用することにより電流効率を2倍にすることも可能
である。この場合の構成例を図3により説明する。
【0022】この回路構成においては、入力差動対の各
コレクタ側から電流I+i及びI−iをダイオードラダ
ーへ引き込むと共に、前者の電流I+iを電流ミラー回
路(5)の基準電流としてQkへ流し込んでQmのコレ
クタに電流I+iを流す。そして、電流ミラー回路
(8)のQvのコレクタ側に電流2Iが流される定電流
源トランジスタQwを設けると共に、Qmのコレクタと
Qvのコレクタとを接続することにより、Qvに電流2
I−2iを流す。この電流を電流ミラー作用により折り
返してQuに電流2I−2iを流し、かつ、Quのコレ
クタ側の定電流源トランジスタQxに電流2Iを流して
おくことにより、負荷抵抗Roに2倍の信号電流2iを
流す。
【0023】この回路においては、Roの値を1/2に
して図1の場合と同じゲインを得ることができ、図2の
〔B〕と同様、周波数特性を改善することができる。以
上に説明したような回路構成を採ることにより、浮遊容
量による周波数特性の劣化を生ずることなく大きなダイ
ナミックレンジを実現できるが、実際には、電流源に比
較的大きな電流を流す場合、例えば、図1においてトラ
ンジスタQgに流れる電流を1mA程度に設定した場合
には浮遊容量の影響を無視できなくなり、周波数特性の
劣化を生ずる。即ち、PNPトランジスタによって構成
した電流源回路は大電流動作には不向きである。そこ
で、次に、入力差動対の出力側にこのようなPNPトラ
ンジスタによる電流源を用いないようにした実施例につ
いて説明する。
【0024】かかる実施例の回路構成を図4に示す。先
ず、この回路の直流的動作について説明すると、直流的
に平衡した状態では電流源2から供給される2Ixの電
流のうちその半分の電流Ixは抵抗Rqを介して電流源
1へ流れるため、残りの半分の電流IxがQq及びQz
を流れる。一方、電流源3には電流2Ixが流されてい
るのでQbにも電流Ixが流れる。即ち、平衡時のQ
b,Qz,Qqの各エミッタ電流はいずれもIxであ
る。また、この平衡時における抵抗R1を流れる直流電
流をIoとすればQeに流れる直流電流はIo−Iであ
る。
【0025】ここで、Qbのベースの直流電位をV3、
Qqの直流電位をV4とすれば、
V4=R2×(Io−I)+Vf(Qe) +Rq×Ix …(1)
V3=Vcc−R1×Io …(2)
となる(但し、Vf はトランジスタのベース・エミッタ
間電圧であり、ボルツマン定数k、電子の電荷量e、絶
対温度T、接合飽和電流Is、エミッタ電流Ioを用い
てVf =(kT/e)ln(Is/Io)と表され
る)。
【0026】また、V3とV4の間には、常に、
V3=V4−Vf(Qq) −Vf(Qz) +Vf(Qb) …(3)
が成立する。そして、(1)式及び(2)式を(3)式
へ代入することにより、
Vcc−R1×Io=R2×(Io−I)+Rq×Ix
+Vf(Qe) −Vf(Qq) −Vf(Qz) +Vf(Qb) …(4)
を得るが、ここで、前述の通り平衡時にはQb,Qz,
Qqの各エミッタ電流は等しいので、Vf(Qq) =Vf(Q
z) =Vf(Qb) が成立し、更に、Vf(Qe) の値もほぼこ
れらの値と等しいと考えられるので、Qeを流れる直流
電流Io−Iは、(4)式より次のように求められる。
【0027】
Io−I=(Vcc−R1×I−Rq×Ix)/(R1+R2) …(5)
この(5)式の右辺の各項はいずれも定数項なので、こ
れらを適宜選定することによりIo−Iを自由に調整で
きる。そして、この回路では、Qe及びQ3のエミッタ
側の抵抗として同じ抵抗R2が接続されているのでQe
及びQ3は電流ミラー回路を構成している。これによ
り、出力Voutの直流電圧はVcc−R3×(Io−
I)と表され、直流電流Io−Iを調整することによっ
てこの直流電圧の値を十分大きなダイナミックレンジが
得られるような値に設定することができる。また、この
回路における出力VoutはNPNのコレクタアウト形
式となっているので、NPNトランジスタにより構成さ
れた通常の差動増幅器において直接コレクタアウトで取
り出す場合と同じ出力特性を得ることができる。
【0028】なお、前述のVf(Qe) の値は、厳密にはV
f(Qq) 等の値とは異なっているため、(5)式の直流電
流は、この誤差に基づいた温度変動を有するが、Qeの
エミッタ電流Io−IをQq等のエミッタ電流Ixと等
しく設定すれば上記(5)式を厳密に成立させることが
でき、温度特性が安定する。これを満足するための条件
は、(5)式の値をIxと置くことにより次式で表され
る。
Ix=(Vcc−R1×I)/(R1+R2+Rq) …(6)
【0029】以上、平衡時の直流動作について説明した
が、起動時にこのような平衡状態に収束することは次の
ようにして分かる。例えば、起動時、V4>V3+Vf
が成立するような不平衡状態にあったとすれば(なお、
平衡状態においては(3)式から明らかなようにV4=
V3+Vfが成立する)、Qq,QzへはIx以上の電
流が流れると共にRqにはIx以下の電流が流れ、これ
によりQeのエミッタ電流は減少してR1の電流Ioも
減少し、Qbのベース電位V3が増大して平衡状態へ近
づく。また、V4<V3+Vfが成立するような不平衡
状態にあったとすれば、QbへはIx以上の電流が流れ
ると共にQq,QzへはIx以下の電流が流れ、これに
より、RqにはIx以上の電流が流れてQeのエミッタ
電流が増大し、R1の電流Ioも増大する。この結果、
Qbのベース電位V3が減少して平衡状態へ近づく。
【0030】次に、交流的動作について説明する。入力
信号Vinにより入力差動対Q1,Q2で生じた信号電
流i(=Vin/Rin)に対し、出力電圧Vout
は、
Vout=Vcc−R3×(Io−I+i)
=Vcc−R3×(Io−I)−Vin×R3/Rin
で与えられるので、出力信号はゲインがR3/Rinの
位相反転した信号として得られる。
【0031】なお、厳密に言えば、V3,V4には信号
電流iによる電圧変動分が発生するが、この回路におけ
る電圧降下用の抵抗Rqの値を抵抗R1及びR2の値に
対して十分大きく設定することにより、上記の変動分は
無視しうる程度に小さなものとなる。
【0032】以上に説明した図4では、動作説明を簡単
にするため電流源1に流す電流値を電流源2に流す電流
値の1/2に設定しているが、必ずしもこのような値に
限定する必要は無く、より一般的には電流源1〜3の各
電流値を図5に示すように設定することができる。各電
流源の電流値をこの図のように設定すれば、平衡状態に
おいてはQq及びQzに流れる直流電流とQbに流れる
直流電流は同じ値Isとなる。この回路においてIo−
Iは次式で与えられる。
Io−I=(Vcc−R1×I−Rq×It)/(R1+R2) …(7)
ここで、前述のVfに関する誤差を無くすためには、こ
のIo−Iの値をIsとすればよく、これを満足する条
件をItの値で表現すれば次のようになる。
It=〔Vcc−R1×I−(R1+R2)Is〕/Rq …(8)
【0033】また、図4においては前述のとおりQeと
Q3のエミッタ側の抵抗を等しくすることによって電流
ミラー回路が構成されているが、必ずしもこのような電
流ミラー回路とする必要は無く、要するにRqによる電
圧降下分だけQ3の直流動作レベルを降下させることに
よりVoutのダイナミックレンジを大きく設定できる
ように構成すればよい。最後に、前述の図3の回路を応
用して演算増幅器を構成した場合の実施例について説明
する。
【0034】かかる実施例の回路構成を図6に示す。こ
の図に示される回路は、図3の回路における入力抵抗R
inを「0」にすると共に負荷抵抗Roを無限大(無接
続)にすることにより演算増幅器としてのゲインを実現
したものであり、図1〜3に説明した増幅器と同様、低
電圧動作時でも動作周波数範囲が広く、出力ダイナミッ
クレンジが大きく、歪特性及びSN特性が優れていると
いう特徴を有する。なお、出力トランジスタQ3のベー
ス側に設けられているC1は、発信防止用容量である。
【0035】
【発明の効果】以上のように、本発明によれば、入力信
号が入力される一対のトランジスタの一方のトランジス
タのコレクタにコレクタが接続されると共にエミッタが
抵抗を介してアースに接続された第1のトランジスタと
ベースが互いに接続された第3のトランジスタで構成さ
れる電流ミラー回路により、定電圧降下回路と第2の定
電流源との接続点及び前記第1のトランジスタのベース
の間に接続された第2の抵抗による電圧降下分だけ前記
第3のトランジスタの直流動作レベルを降下させ、出力
のダイナミックレンジを大きく設定することができるの
で、入力差動対の出力側に大電流動作には不向きなPN
Pトランジスタによる電流源を用いない構成にて、浮遊
容量による周波数特性の劣化を生ずることなく大きなダ
イナミックレンジの増幅器を実現することができる。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an amplifier having a large dynamic range and a wide frequency band. 2. Description of the Related Art A circuit shown in FIG. 7 has conventionally been used as an amplifier circuit for an analog IC having a wide frequency band and a large dynamic range and has excellent operation characteristics.
This circuit comprises an input differential pair composed of transistors Q1 and Q2 and an emitter resistor Rin, constant current source transistors Q4, Q5 and Q6 connected to the emitters of Q1 and Q2 and the collector of Q2, and a load. A dotted line block (1) forming a resistor Ro, an output transistor Q3, a bias circuit for the input operation pair, and a dotted line block forming a constant current circuit for flowing a constant current I to each of the constant current source transistors ( 2) and the output transistor Q3
And a dotted line block (3) forming a bias circuit for determining the operating potential of the circuit. The amplification operation of this circuit will be described.
The input signal voltage Vin is converted to a signal current i so that i = Vin / Rin in the input operation pair, and the current I +
The current I-i flows through i and Q2. On the other hand, since the constant current I is flowing through the constant current source transistor Q6, a signal current i that is the difference between the current I flowing through Q6 and the current Ii flowing through Q2 flows through the load resistor Ro. As a result, an output voltage Vout of Vout = RoRi = Vin ・ (Ro / Rin) is generated and output via the output transistor Q3 of the emitter follower. In the dotted block (2), R
7 is set to be equal to the resistance values of R4 and R5 to form a current mirror circuit.
The current I having the same magnitude as the constant energizing current I set in the above is supplied to Q4 and Q5. Further, the resistance value of R8 is made equal to the resistance value of R7, and Q8
The current I is also applied to Qa, so that the current I of the same magnitude is applied to Qa. Here, the resistance value of Ra is further changed to R6.
And the current I is caused to flow through Q6 by the current mirror function. Note that Q9 and R9, and Qc and Rc are for compensating the base current in each current mirror circuit. [0005] Considering the dynamic range of the conventional amplifier circuit described above,
The upper limit of the output voltage Vout is V which is lower than the power supply voltage Vcc by the minimum voltage drop (about 1 V) by the constant current source Q6.
cc-1 (V), and the lower limit is the base potential of Q2 (approximately の of Vcc). Therefore, the maximum amplitude Vomax of the output voltage is Vomax = (Vcc-1) −Vcc / 2 = ( Vcc / 2) -1 (V) (1) Therefore, when operating with the power supply voltage at 9 V, 3.5 Vpp is obtained as the value of Vomax. [0006] In recent years, with the miniaturization, measurement, and low power consumption of electronic devices, low voltage operation of analog ICs has been promoted. However, when the above-mentioned conventional circuit is operated with a power supply voltage of 5 V as is often used recently, from the equation (1), Vomax is 1.5 Vp
p and a sufficient dynamic range cannot be secured. That is, lowering the power supply voltage causes signal waveform distortion and deterioration of SN characteristics, and there is a problem that it is difficult to achieve both a lower power supply voltage and a sufficient dynamic range. In terms of frequency characteristics, load resistance Ro and stray capacitance (mainly PN for constant current source)
LP composed of P transistor Q6's collector capacitance)
There is a problem that the level in the high frequency range is reduced by F and the Miller effect caused by the occurrence of the signal voltage amplitude at the collector of Q2 of the input differential pair at the time of differential input. [0007] An amplifier according to the present invention comprises an input differential pair having a pair of transistors to which an input signal is input, and an input differential pair between each emitter of the pair of transistors and ground. A pair of connected constant current sources, a first resistor connected between a collector and a power supply of one of the pair of transistors, and a collector connected to a collector of the one transistor. A first transistor having an emitter connected to ground via a resistor, a base connected to the collector of the first transistor, and a emitter connected to ground via a first constant current source. Two transistors, a second constant current source connected to the emitter of the second transistor via a constant voltage drop circuit, the second constant current source and the constant voltage drop circuit A second resistor connected between the base of the first transistor and a third constant current source connected between the base of the first transistor and ground; A third transistor having a base connected to the first transistor and having a load connected between the collector and a power supply for extracting an output signal;
It has. A collector is connected to a collector of one of a pair of transistors to which an input signal is inputted, and an emitter is connected to the ground via a resistor. The first transistor and the third transistor, whose bases are connected to each other, form a current mirror circuit. The current mirror circuit allows the connection point between the constant voltage drop circuit and the second constant current source and the third transistor to be connected. The DC operation level is reduced by the voltage drop due to the second resistor connected between the bases of the first transistor, and the dynamic range of the output is set large. FIG. 1 shows an embodiment of an amplifier according to the present invention. In this figure, the same circuit elements as those used in FIG. 7 are denoted by the same reference numerals. Dotted blocks (1) to (3) represent the same circuits as those in FIG. 7, and details of the internal circuit configuration are omitted. As shown, the amplifier circuit includes a constant current source transistor Qg and a diode ladder (4) connected to the collector side of the transistor Q1 in the input operation pair, a current mirror circuit (5), a constant current source transistor Qh, and the like. It is characterized in that it is provided. To explain the circuit operation, the emitter size of Qg is set to twice the emitter size of Qa in the dotted line block (2), and the resistance of Rg is set to the value of Ra in the dotted line block (2). By being set to 2, Qg operates as a constant current source through which a current of 2I flows. On the other hand, since the current of I + i according to the input signal to the base flows through Q1, as in the case of FIG. 7, the difference I−I between the two currents flows through the diode ladder (4).
i flows. This current is supplied to the current mirror circuit (5), and the current Ii flows through the transistor Qm. On the other hand, since the current I flows through the constant current source transistor Qh provided on the collector side of Qm due to the current mirror action with Qa in the dotted line block (2), the difference current i between these currents Flows into the load resistor Ro, and the resulting output voltage Vout (= Ro · i = Ro · V
in / Rin) is output from the emitter side of Q3. In this amplifier circuit, a diode D
The anode voltage of No. 1 is a value which is higher than the collector voltage of Qk by a forward voltage drop of two diodes, and
The collector-emitter voltage of 1 is set, but by changing the number of stacked diodes as necessary,
The collector-emitter voltage of Q1 can be set optimally.
Further, by making the value of Rk sufficiently smaller than the value of Rin, the fluctuation of the collector voltage of Qk due to the input voltage Vin is suppressed, the anode voltage of D1 is stabilized, and the generation of a signal voltage at the collector of Q1 is suppressed. Therefore, deterioration of the frequency characteristics due to the mirror effect can be avoided. Regarding the dynamic range, the maximum voltage amplitude Vomax appearing at the load of this amplifier circuit is shown.
Is the value obtained by subtracting the current mirror component in the dotted line block (5) and the voltage drop component (both about 1 V) in the constant current source transistor Qh from the operating voltage Vcc, so that Vomax = Vcc−2 (V). When the voltage is 5 V, a voltage amplitude of about 3 V is obtained. That is, as compared with 1.5 V of the conventional circuit of FIG.
A double dynamic range is obtained. As described above, in this amplifier circuit, no voltage amplitude is generated from the time when the input voltage Vin is converted to the current i in the differential pair to the time when the input voltage Vin is converted to the output voltage Vout in the load resistor Ro. The LPF is not formed due to the stray capacitance in the intermediate route, so that the deterioration of the frequency characteristic can be suppressed. Then, the output voltage is converted into the output voltage by the load resistor Ro capable of extracting the largest voltage amplitude, so that the dynamic range of the circuit can be widened and an output with excellent distortion characteristics and SN characteristics can be obtained. The diode ladder (4) may be constituted by a combination of transistors as shown in FIG. In this configuration, the current I from the collector of Q1
-I flows as the collector current of Qo and flows into the current mirror circuit (5) as the emitter current. And
The collector potential of Q1 is 2 Vbe higher than the collector potential of Qk.
(Approximately 1.4V) It is fixed to the increased voltage. In this configuration, as compared with the diode ladder (4) of FIG. 1, the influence of the third-order distortion of the current in the diode does not appear, so that the distortion characteristic is improved accordingly. In the current mirror circuit (5), the transistor Qm is replaced by a transistor Qp having an emitter size of n times, and the resistor Rm on the emitter side is replaced by a resistor Rp having a resistance value of 1 / n. The configuration may be changed as in the current mirror circuit (7) shown in FIG. 2B so that the current mirror circuit multiplies the current by n times. The emitter size is set to n of Qa so that the constant current source transistor Qr on the output side of the current mirror circuit (7) also flows n times the current nI.
The resistance value on the emitter side is set to 1 / n of Ra. With this configuration, it is possible to flow n times the signal current ni to the load resistor Ro, and the gain can be increased n times as compared with the case of FIG. In order to obtain the same gain as in the case of FIG.
/ N, the cutoff frequency of the LPF formed by Ro and the stray capacitance increases, and the frequency characteristics can be improved. In each of the circuit configurations described above, only one collector current of the input differential pair is used. Instead, the current efficiency is doubled by using both collector currents. Is also possible. An example of the configuration in this case will be described with reference to FIG. In this circuit configuration, currents I + i and I-i are drawn into the diode ladder from each collector side of the input differential pair, and the former current I + i is fed to Qk as a reference current of the current mirror circuit (5). A current I + i flows through the collector of Qm. A constant current source transistor Qw through which a current 2I flows is provided on the collector side of Qv of the current mirror circuit (8), and by connecting the collector of Qm and the collector of Qv, the current 2 is supplied to Qv.
Flow I-2i. This current is turned back by the current mirror function to cause the current 2I-2i to flow through Qu and the current 2I to flow through the constant current source transistor Qx on the collector side of Qu, thereby doubling the signal current 2i through the load resistance Ro. Flow. In this circuit, the same gain as in FIG. 1 can be obtained by reducing the value of Ro to 1 /, and the frequency characteristics can be improved as in [B] of FIG. By adopting the circuit configuration described above, a large dynamic range can be realized without deteriorating frequency characteristics due to stray capacitance, but in practice, when a relatively large current flows through the current source, for example, FIG. When the current flowing through the transistor Qg in 1 is set to about 1 mA, the influence of the stray capacitance cannot be ignored and the frequency characteristics deteriorate. That is, the current source circuit constituted by the PNP transistor is not suitable for a large current operation. Therefore, next, an embodiment in which such a current source using a PNP transistor is not used on the output side of the input differential pair will be described. FIG. 4 shows the circuit configuration of this embodiment. First, the DC operation of this circuit will be described. In a DC balanced state, half of the 2Ix current Ix supplied from the current source 2 flows to the current source 1 via the resistor Rq. Half of the current Ix is Qq and Qz
Flows through. On the other hand, since the current 2Ix flows through the current source 3, the current Ix also flows through Qb. That is, Q at equilibrium
Each of the emitter currents of b, Qz and Qq is Ix. If the DC current flowing through the resistor R1 at this equilibrium is Io, the DC current flowing through Qe is Io-I. Here, the DC potential at the base of Qb is V3,
Assuming that the DC potential of Qq is V4, V4 = R2 × (Io−I) + Vf (Qe) + Rq × Ix (1) V3 = Vcc−R1 × Io (2) (where Vf is the transistor This is a base-emitter voltage, and is expressed as Vf = (kT / e) ln (Is / Io) using Boltzmann constant k, electron charge e, absolute temperature T, junction saturation current Is, and emitter current Io. ). Also, V3 = V4−Vf (Qq) −Vf (Qz) + Vf (Qb) (3) always holds between V3 and V4. Then, by substituting the equations (1) and (2) into the equation (3), Vcc−R1 × Io = R2 × (Io−I) + Rq × Ix + Vf (Qe) −Vf (Qq) −Vf ( Qz) + Vf (Qb) (4) where Qb, Qz,
Since the emitter currents of Qq are equal, Vf (Qq) = Vf (Q
z) = Vf (Qb) holds, and the value of Vf (Qe) is also considered to be substantially equal to these values. Therefore, the DC current Io-I flowing through Qe can be calculated from the equation (4) as follows: Desired. Io−I = (Vcc−R1 × I−Rq × Ix) / (R1 + R2) (5) Each of the terms on the right side of the equation (5) is a constant term. Io-I can be adjusted freely. In this circuit, since the same resistor R2 is connected as the emitter-side resistor of Qe and Q3, Qe
And Q3 constitute a current mirror circuit. As a result, the DC voltage of the output Vout becomes Vcc-R3 × (Io-
By adjusting the DC current Io-I, the value of the DC voltage can be set to a value that can obtain a sufficiently large dynamic range. Further, since the output Vout in this circuit is of an NPN collector-out type, the same output characteristics as in a case where the output is directly obtained by direct collector-out in a normal differential amplifier composed of NPN transistors can be obtained. Note that the value of Vf (Qe) is strictly defined as Vf (Qe).
Since the DC current differs from the value of f (Qq) or the like, the DC current in equation (5) has a temperature fluctuation based on this error, but the emitter current Io-I of Qe is equal to the emitter current Ix of Qq or the like. If set, the above equation (5) can be strictly satisfied, and the temperature characteristics are stabilized. The condition for satisfying this is expressed by the following equation by setting the value of equation (5) as Ix. Ix = (Vcc-R1 × I) / (R1 + R2 + Rq) (6) The DC operation at the time of equilibrium has been described above. It can be understood that the operation converges to such an equilibrium state at the time of startup as follows. . For example, at startup, V4> V3 + Vf
If there is an unbalanced state such that
In the equilibrium state, V4 =
V3 + Vf holds), a current of Ix or more flows through Qq and Qz, and a current of Ix or less flows through Rq. As a result, the emitter current of Qe decreases, the current Io of R1 also decreases, and the base potential of Qb. V3 increases and approaches an equilibrium state. Further, if an unbalanced state is established such that V4 <V3 + Vf is satisfied, a current of Ix or more flows to Qb and a current of Ix or less flows to Qq and Qz. The current flows, the emitter current of Qe increases, and the current Io of R1 also increases. As a result,
The base potential V3 of Qb decreases and approaches an equilibrium state. Next, the AC operation will be described. With respect to the signal current i (= Vin / Rin) generated in the input differential pair Q1 and Q2 by the input signal Vin, the output voltage Vout
Is given by: Vout = Vcc−R3 × (Io−I + i) = Vcc−R3 × (Io−I) −Vin × R3 / Rin, so that the output signal is obtained as a signal whose gain is R3 / Rin and whose phase is inverted. . Strictly speaking, a voltage variation due to the signal current i occurs in V3 and V4, but the value of the voltage drop resistor Rq in this circuit is sufficiently larger than the values of the resistors R1 and R2. By setting, the above-mentioned variation becomes negligibly small. In FIG. 4 described above, the value of the current flowing through the current source 1 is set to 電流 of the value of the current flowing through the current source 2 in order to simplify the description of the operation. It is not necessary to limit, and more generally, each current value of the current sources 1 to 3 can be set as shown in FIG. If the current values of the respective current sources are set as shown in this figure, in an equilibrium state, the DC current flowing through Qq and Qz and the DC current flowing through Qb have the same value Is. In this circuit Io-
I is given by the following equation. Io-I = (Vcc-R1.times.I-Rq.times.It) / (R1 + R2) (7) Here, in order to eliminate the error relating to Vf, the value of Io-I may be set to Is. The condition that satisfies this is expressed by the value of It as follows. It = [Vcc−R1 × I− (R1 + R2) Is] / Rq (8) In FIG. 4, the current mirror circuit is formed by equalizing the resistances of the emitters of Qe and Q3 as described above. However, such a current mirror circuit is not necessarily required. In short, it is sufficient that the dynamic range of Vout can be set large by lowering the DC operation level of Q3 by the voltage drop due to Rq. Finally, an embodiment in which an operational amplifier is configured by applying the circuit of FIG. 3 will be described. FIG. 6 shows a circuit configuration of this embodiment. The circuit shown in this figure corresponds to the input resistance R in the circuit of FIG.
The gain as an operational amplifier is realized by setting in to “0” and making the load resistance Ro infinite (no connection). Like the amplifier described in FIGS. It is characterized by a wide operating frequency range, a large output dynamic range, and excellent distortion characteristics and SN characteristics. Note that C1 provided on the base side of the output transistor Q3 is a transmission preventing capacitor. As described above, according to the present invention, the collector is connected to the collector of one of the pair of transistors to which the input signal is input, and the emitter is connected to the ground via the resistor. A current mirror circuit including a first transistor and a third transistor having a base connected to each other provides a connection point between a constant voltage drop circuit and a second constant current source and a base of the first transistor. Since the DC operation level of the third transistor is reduced by the voltage drop due to the second resistor connected therebetween, and the dynamic range of the output can be set large, a large current flows on the output side of the input differential pair. PN not suitable for operation
With a configuration that does not use a current source using a P-transistor, an amplifier having a large dynamic range can be realized without deteriorating frequency characteristics due to stray capacitance.
【図面の簡単な説明】
【図1】本発明による増幅器の第1実施例を示す回路図
である。
【図2】同実施例における別の構成例を説明する図であ
る。
【図3】本発明による増幅器の第2実施例を示す回路図
である。
【図4】本発明による増幅器の第3実施例を示す回路図
である。
【図5】同第3実施例における他の構成例を示す図であ
る。
【図6】本発明による演算増幅器の実施例を示す回路図
である。
【図7】従来の増幅器の回路構成を示す図である。
【符号の説明】
(1),(3)…バイアス設定回路、 (2)…定
電流源用電流設定回路、(4)…ダイオードラダー、
(5),(7),(8)…電流ミラー回路、BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a circuit diagram showing a first embodiment of an amplifier according to the present invention. FIG. 2 is a diagram illustrating another configuration example in the embodiment. FIG. 3 is a circuit diagram showing a second embodiment of the amplifier according to the present invention. FIG. 4 is a circuit diagram showing a third embodiment of the amplifier according to the present invention. FIG. 5 is a diagram showing another configuration example in the third embodiment. FIG. 6 is a circuit diagram showing an embodiment of the operational amplifier according to the present invention. FIG. 7 is a diagram showing a circuit configuration of a conventional amplifier. [Description of Signs] (1), (3): bias setting circuit, (2): current setting circuit for constant current source, (4): diode ladder,
(5), (7), (8) ... current mirror circuit,
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−196004(JP,A) 特開 昭64−49305(JP,A) 特開 平5−267954(JP,A) (58)調査した分野(Int.Cl.7,DB名) H03F 3/45 H03F 3/343 ────────────────────────────────────────────────── (5) References JP-A-60-196004 (JP, A) JP-A-64-49305 (JP, A) JP-A-5-267954 (JP, A) (58) Field (Int.Cl. 7 , DB name) H03F 3/45 H03F 3/343
Claims (1)
ンジスタを備えた入力差動対と、 (2)上記一対のトランジスタの各エミッタとアースと
の間に接続された一対の定電流源と、 (3)上記一対のトランジスタのうちの一方のトランジ
スタのコレクタと電源との間に接続された第1の抵抗
と、 (4)該一方のトランジスタのコレクタにコレクタが接
続されると共に、エミッタが抵抗を介してアースに接続
された第1のトランジスタと、 (5)該第1のトランジスタのコレクタにベースが接続
されると共に、エミッタが第1の定電流源を介してアー
スに接続された第2のトランジスタと、 (6)定電圧降下回路を介して該第2のトランジスタの
エミッタに接続された第2の定電流源と、 (7)該第2の定電流源と該定電圧降下回路との接続
点、及び前記第1のトランジスタのベースの間に接続さ
れた第2の抵抗と、 (8)前記第1のトランジスタのベースとアースとの間
に接続された第3の定電流源と、 (9)該第1のトランジスタに対してベースが互いに接
続されると共に、コレクタと電源との間に出力信号を取
り出すための負荷が接続された第3のトランジスタと、 を備えたことを特徴とする増幅器。(57) Claims: (1) An input differential pair including a pair of transistors to which an input signal is input; and (2) Between each emitter of the pair of transistors and ground. (3) a first resistor connected between the collector of one of the pair of transistors and a power supply; and (4) a collector of the one of the transistors. A first transistor whose collector is connected to the first transistor and whose emitter is connected to the ground via a resistor; and (5) a base is connected to the collector of the first transistor and the emitter is connected to the first constant current. A second transistor connected to ground via a source; (6) a second constant current source connected to the emitter of the second transistor via a constant voltage drop circuit; and (7) the second transistor. Constant current source and (8) a third resistor connected between the base of the first transistor and ground, and a second resistor connected between the connection point with the constant voltage drop circuit and the base of the first transistor. And (9) a third transistor having a base connected to the first transistor and a load connected between the collector and the power supply for extracting an output signal. An amplifier, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16625994A JP3381100B2 (en) | 1994-06-25 | 1994-06-25 | amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16625994A JP3381100B2 (en) | 1994-06-25 | 1994-06-25 | amplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08125459A JPH08125459A (en) | 1996-05-17 |
JP3381100B2 true JP3381100B2 (en) | 2003-02-24 |
Family
ID=15828069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16625994A Expired - Fee Related JP3381100B2 (en) | 1994-06-25 | 1994-06-25 | amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3381100B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4838685B2 (en) * | 2006-10-10 | 2011-12-14 | 新日本無線株式会社 | Differential amplifier circuit |
-
1994
- 1994-06-25 JP JP16625994A patent/JP3381100B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08125459A (en) | 1996-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08250941A (en) | Low-distortion differential amplifier circuit | |
JPH0452645B2 (en) | ||
JP3381100B2 (en) | amplifier | |
JPH07114423A (en) | Reference power supply circuit | |
JP3263334B2 (en) | Current source circuit | |
JPS63214009A (en) | Composite transistor | |
US4017749A (en) | Transistor circuit including source voltage ripple removal | |
JPH03110907A (en) | Am detection circuit | |
JPH0851324A (en) | Buffer amplifier | |
JP3107590B2 (en) | Current polarity conversion circuit | |
JP3360911B2 (en) | Differential amplifier circuit | |
JP3565258B2 (en) | Ripple filter circuit and amplifier using the same | |
JP2661358B2 (en) | Level shift circuit | |
JP2864853B2 (en) | Brightness adjustment circuit | |
JP3323034B2 (en) | Constant current supply circuit | |
JPH07202593A (en) | Voltage current conversion circuit | |
JP2979643B2 (en) | Vertical deflection circuit | |
JP2797322B2 (en) | amplifier | |
KR960011406B1 (en) | Operational transconductance amp | |
JP3441260B2 (en) | Offset adjustment circuit in differential amplifier circuit | |
JP2776019B2 (en) | Constant voltage circuit | |
JPH03117008A (en) | Current mirror circuit | |
JPH06260925A (en) | Level shift circuit | |
JPH0677744A (en) | Amplifier for active filter | |
JPH11145742A (en) | Differential amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021112 |
|
LAPS | Cancellation because of no payment of annual fees |