JP4838685B2

JP4838685B2 - Differential amplifier circuit

Info

Publication number: JP4838685B2
Application number: JP2006276633A
Authority: JP
Inventors: 繁樹梶谷
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2006-10-10
Filing date: 2006-10-10
Publication date: 2011-12-14
Anticipated expiration: 2026-10-10
Also published as: JP2008098845A

Description

本発明は、差動増幅回路に係り、特に、出力段の電流能力の向上等を図ったものに関する。 The present invention relates to a differential amplifier circuit, and more particularly to a circuit for improving the current capability of an output stage.

従来、この種の回路としては、例えば、図５に示されたような構成の差動増幅回路が知られている。
以下、同図を参照しつつ、この従来回路について説明する。
この差動増幅回路は、演算増幅器Ａ１による前段増幅部１０１Ａと、ｐｎｐ型の第１０乃至第１２のトランジスタＴr10〜Ｔr12を用いたカレントミラー回路によるアイドルベース電流キャンセル部１０２Ａと、ｐｎｐ型の第１のトランジスタＴr1によるプリドライバ部１０３Ａと、ｎｐｎ型の第２及び第３のトランジスタＴr2，Ｔr3並びにｐｎｐ型の第４及び第５のトランジスタＴr4，Ｔr5によるカレントミラー回路を用いたアイドル電流設定供給部１０５Ａと、ｐｎｐ型の第６のトランジスタＴr6とｎｐｎ型の第７のトランジスタＴr7によるプッシュプル出力段１０６Ａとに大別されて構成されたものとなっている。 Conventionally, as this type of circuit, for example, a differential amplifier circuit having a configuration as shown in FIG. 5 is known.
The conventional circuit will be described below with reference to FIG.
This differential amplifier circuit includes a pre-stage amplifier 101A using an operational amplifier A1, an idle base current canceling unit 102A using a current mirror circuit using pnp-type tenth to twelfth transistors Tr10 to Tr12, and a pnp-type first amplifier. Idle current setting supply unit 105A using a pre-driver unit 103A composed of a transistor Tr1 and a current mirror circuit composed of npn type second and third transistors Tr2 and Tr3 and pnp type fourth and fifth transistors Tr4 and Tr5 And a push-pull output stage 106A comprising a pnp-type sixth transistor Tr6 and an npn-type seventh transistor Tr7.

かかる構成において、演算増幅器Ａ１からは、２つの差動入力端子ＩＮ＋，ＩＮ−に印加された信号の差分に応じた大きさの信号が出力され、第１のトランジスタＴr1により電圧・電流変換されてプッシュプル出力段１０６Ａによって、増幅出力されるようになっている。
そして、アイドリング時、すなわち、２つの差動入力端子ＩＮ＋，ＩＮ−の信号に差が無い場合に、第１のトランジスタＴr1のベース電流がアイドルベース電流キャンセル部１０２Ａによって第１０のトランジスタＴr10のベース電流と相殺されるようになっている。
また、プッシュプル出力段１０６Ａのアイドリング時におけるアイドリング電流は、アイドル電流設定供給部１０５Ａによって決定され、供給されるようになっている。 In such a configuration, the operational amplifier A1 outputs a signal having a magnitude corresponding to the difference between the signals applied to the two differential input terminals IN + and IN−, and is subjected to voltage / current conversion by the first transistor Tr1. The output is amplified by the push-pull output stage 106A.
When idling, that is, when there is no difference between the signals of the two differential input terminals IN + and IN−, the base current of the first transistor Tr1 is changed to the base current of the tenth transistor Tr10 by the idle base current canceling unit 102A. Is offset.
Further, the idling current at the time of idling of the push-pull output stage 106A is determined and supplied by the idle current setting supply unit 105A.

かかる構成において、Ｌｏｗ出力時、すなわち、第７のトランジスタＴr7にシンク電流が流入する際、その電流シンク能力は、第７のトランジスタＴr7のベース電流ＩBTr7＝Ｉ1＋Ｉ3＋ＩBTr6−ＩTr1−Ｉ4と、第７のトランジスタＴr7単体での電流増幅率βとで定まるものとなっている。ここで、Ｉ1、Ｉ3、Ｉ4は、定電流源Ｉ1、Ｉ3、Ｉ4（説明を簡潔にするため、各々の定電流源の表記と、その出力電流の表記を同一表記とする）の出力電流、ＩBTr6は、第６のトランジスタＴr6のベース電流、ＩTr1は、第１のトランジスタＴr1のコレクタ電流である。 In such a configuration, at the time of Low output, that is, when a sink current flows into the seventh transistor Tr7, the current sink capability is such that the base current IBTr7 = I1 + I3 + IBTr6-ITr1-I4 of the seventh transistor Tr7 and the seventh transistor It is determined by the current amplification factor β of Tr7 alone. Here, I1, I3, and I4 are output currents of constant current sources I1, I3, and I4 (for the sake of brevity, the notation of each constant current source and the notation of the output current are the same notation), IBTr6 is the base current of the sixth transistor Tr6, and ITr1 is the collector current of the first transistor Tr1.

したがって、第７のトランジスタＴr7のベース電流を増やすには、第３のトランジスタＴr3又は、第４のトランジスタＴr4に流れる電流を増やすことによって可能であるが、電流増幅率βは、レイアウトやプロセス等に依存するものである。
また、第６及び第７のトランジスタＴr6，Ｔr7のアイドリング電流は、それぞれ下記する式１、式２で与えられる。 Therefore, to increase the base current of the seventh transistor Tr7, it is possible to increase the current flowing through the third transistor Tr3 or the fourth transistor Tr4. It depends.
Further, the idling currents of the sixth and seventh transistors Tr6 and Tr7 are given by the following equations 1 and 2, respectively.

ＶBE6＋ＶBE4＝ＶBED2＋ＶBE5・・・式１ VBE6 + VBE4 = VBED2 + VBE5 ... Formula 1

ＶBE7＋ＶBE3＝ＶBED1＋ＶBE2・・・式２ VBE7 + VBE3 = VBED1 + VBE2 Formula 2

ここで、ＶBE6は、第６のトランジスタＴr6のベース・エミッタ間電圧、ＶBE4は、第４のトランジスタＴr4のベース・エミッタ間電圧、ＶBED2は、第２のダイオードＤ２の順方向電圧、ＶBE5は、第５のトランジスタＴr5のベース・エミッタ間電圧、ＶBE7は、第７のトランジスタＴr7のベース・エミッタ間電圧、ＶBE3は、第３のトランジスタＴr3のベース・エミッタ間電圧、ＶBED1は、第１のダイオードＤ１の順方向電圧、ＶBE2は、第２のトランジスタＴr2のベース・エミッタ間電圧である。 Here, VBE6 is the base-emitter voltage of the sixth transistor Tr6, VBE4 is the base-emitter voltage of the fourth transistor Tr4, VBED2 is the forward voltage of the second diode D2, and VBE5 is the first voltage 5 is the base-emitter voltage of the transistor Tr5, VBE7 is the base-emitter voltage of the seventh transistor Tr7, VBE3 is the base-emitter voltage of the third transistor Tr3, and VBED1 is the voltage of the first diode D1. The forward voltage, VBE2, is the base-emitter voltage of the second transistor Tr2.

また、ベース・エミッタ間電圧ＶBEは、通常、公知の下記する公式で与えられる。 The base-emitter voltage VBE is usually given by the well-known formula below.

ＶBE＝ＶT×ｌｎ（ＩS／ＩC）・・・式３ VBE = VT × ln (IS / IC)... Formula 3

ここで、ＶTは、熱電圧、ＩSは、逆方向コレクタ飽和電流、ＩCは、コレクタ電流である。
なお、この種の差動増幅回路としては、例えば、特許文献１などに開示されたものがある。
特開２００２−２１７６５４号公報（第４−６頁、図１−図８） Here, VT is a thermal voltage, IS is a reverse collector saturation current, and IC is a collector current.
An example of this type of differential amplifier circuit is disclosed in Patent Document 1 or the like.
JP 2002-217654 A (page 4-6, FIGS. 1 to 8)

かかる従来回路において、出力段の第７のトランジスタＴr7のベース電流を増やすために、第３及び第４のトランジスタＴr3，Ｔr4の電流を増やそうとすると、上述した式１乃至式３より、第６及び第７のトランジスタＴr6，Ｔr7のアイドリング電流の増加を招くことが理解できる。
すなわち、従来回路においては、出力段の電流能力を増すためにベース電流を安易に増やすことができないという問題があった。 In such a conventional circuit, if the currents of the third and fourth transistors Tr3 and Tr4 are increased in order to increase the base current of the seventh transistor Tr7 in the output stage, It can be understood that the idling current of the seventh transistors Tr6 and Tr7 is increased.
That is, the conventional circuit has a problem that the base current cannot be easily increased in order to increase the current capability of the output stage.

本発明は、上記実状に鑑みてなされたもので、出力段のアイドリング電流の増加を招くことなく、出力段を構成するトランジスタのベース電流を入力信号に応じて増加させることができ、より負荷電流能力の高い差動増幅回路を提供するものである。 The present invention has been made in view of the above circumstances, and can increase the base current of the transistors constituting the output stage according to the input signal without causing an increase in the idling current of the output stage. A high-performance differential amplifier circuit is provided.

上記本発明の目的を達成するため、本発明に係る差動増幅回路は、
入力信号に対して差動増幅を行い、２つの出力端子間に差動出力が得られるよう構成された前段増幅部を有し、当該前段増幅器の出力を電圧・電流変換してバイポーラトランジスタを用いてなるプッシュプル出力段を駆動するプリドライバ部を有すると共に、前記プリドライバ部を構成するトランジスタのアイドリング時のベース電流を相殺するアイドルベース電流キャンセル部を有してなる差動増幅回路であって、
前記プッシュプル出力段を構成するローサイド側のバイポーラトランジスタにシンク電流が流れる際に、当該ローサイド側のバイポーラトランジスタのベースに、前記アイドルベース電流キャンセル部の余剰電流を流入可能に構成されてなるものである。
かかる構成において、プッシュプル出力段を構成するローサイド側のバイポーラトランジスタにシンク電流が流れる際に、前記アイドルベース電流キャンセル部の余剰電流を、当該ローサイド側のバイポーラトランジスタのベースに流入せしめる補充電流供給部を設けた構成とすると好適である。
加えて、前記プッシュプル出力段に、アイドリング電流を供給するアイドル電流設定供給部が設けられた構成とするとより好適である。
また、プリドライバ部は、ｐｎｐ型トランジスタを用いてなり、そのエミッタには第１の定電流源が接続されると共に、当該エミッタは、前記プッシュプル出力段を構成する２つのバイポーラトランジスタの内、ハイサイド側のバイポーラトランジスタのべースに接続される一方、ベースが前段増幅部の一方の出力端子に接続されてなり、
前記アイドルベース電流キャンセル部は、２つのｐｎｐ型トランジスタにより構成された第１のカレントミラー回路と、当該第１のカレントミラー回路におけるベース電流補償用のｐｎｐ型トランジスタとを有し、前記第１のカレントミラー回路を構成する２つのｐｎｐ型トランジスタのベースには、アイドルベース電流キャンセル部用定電流源が接続されると共に、前記ベース電流補償用のｐｎｐ型トランジスタのエミッタが接続される一方、当該ベース電流補償用のｐｎｐ型トランジスタのベースは、前記カレントミラー回路を構成する一方のｐｎｐ型トランジスタのコレクタに接続され、前記第１のカレントミラー回路を構成する他方のｐｎｐ型トランジスタのコレクタは、前記プリドライバ部を構成するｐｎｐ型トランジスタのベースが接続される前段増幅部の一方の出力端子に接続され、前記ベース電流補償用のｐｎｐ型トランジスタのベースが接続される前記第１のカレントミラー回路を構成する一方のｐｎｐ型トランジスタのコレクタは、前段増幅部の他方の出力端子に接続され、
前記補充電流供給部は、２つのｎｐｎ型トランジスタにより構成された第２のカレントミラー回路を有し、当該第２のカレントミラー回路を構成する２つのｎｐｎ型トランジスタの内、ベースとコレクタが相互に接続された一方のｎｐｎ型トランジスタのコレクタに前記プリドライバ部を構成するｐｎｐ型トランジスタのコレクタが接続される一方、当該第２のカレントミラー回路を構成する他方のｎｐｎ型トランジスタのコレクタに前記ベース電流補償用のｐｎｐ型トランジスタのコレクタが接続されると共に、前記プッシュプル出力段を構成する２つのバイポーラトランジスタの内、ローサイド側のバイポーラトランジスタのベースが接続されてなるものとするとより好適である。
更に、アイドル電流設定供給部は、２つのｎｐｎ型トランジスタからなる第３のカレントミラー回路と、２つのｐｎｐ型トランジスタからなる第４のカレントミラー回路とを有し、前記第３のカレントミラー回路を構成するベースとコレクタが接続された一方のｎｐｎ型トランジスタは、コレクタに第２の定電流源が接続される一方、エミッタは、ダイオードを介してグランドに接続され、前記第３のカレントミラー回路を構成する他方のｎｐｎ型トランジスタは、そのコレクタに第３の定電流源が接続されると共に、プッシュプル出力段のハイサイド側のバイポーラトランジスタのベースに接続される一方、エミッタは、プッシュプル出力段のローサイド側のバイポーラトランジスタのベースに接続されると共に、グランドとの間に、第４の定電流源が接続され、
前記第４のカレントミラー回路を構成するベースとコレクタが接続された一方のｐｎｐ型トランジスタは、コレクタに第５の定電流源が接続される一方、エミッタは、ダイオードを介して電源電圧が印加可能とされ、前記第４のカレントミラー回路を構成する他方のｐｎｐ型トランジスタは、そのコレクタにプッシュプル出力段のローサイド側のバイポーラトランジスタのベースが接続される一方、エミッタは、前記プッシュプル出力段のハイサイド側のバイポーラトランジスタのベースに接続されてなるものとすると更に好適である。 In order to achieve the above object of the present invention, a differential amplifier circuit according to the present invention includes:
It has a pre-amplifier configured to differentially amplify the input signal and obtain a differential output between the two output terminals, and uses a bipolar transistor by converting the output of the pre-amplifier to voltage / current A differential amplifier circuit having a pre-driver unit for driving the push-pull output stage and an idle base current canceling unit for canceling a base current during idling of the transistors constituting the pre-driver unit. ,
When sink current flows through the low-side bipolar transistor that constitutes the push-pull output stage, excess current from the idle base current cancellation unit can flow into the base of the low-side bipolar transistor. is there.
In such a configuration, when a sink current flows through the low-side bipolar transistor constituting the push-pull output stage, a supplementary current supply unit that causes the surplus current of the idle base current cancellation unit to flow into the base of the low-side bipolar transistor It is preferable to provide a configuration.
In addition, it is more preferable that the push-pull output stage is provided with an idle current setting supply unit for supplying an idling current.
Further, the pre-driver section uses a pnp type transistor, and a first constant current source is connected to the emitter of the pre-driver section, and the emitter is one of two bipolar transistors constituting the push-pull output stage, While connected to the base of the bipolar transistor on the high side, the base is connected to one output terminal of the previous stage amplification unit,
The idle base current canceling unit includes a first current mirror circuit composed of two pnp transistors, and a pnp transistor for base current compensation in the first current mirror circuit. The bases of the two pnp transistors constituting the current mirror circuit are connected to the constant current source for the idle base current canceling unit and the emitter of the pnp transistor for compensating the base current. The base of the pnp transistor for current compensation is connected to the collector of one pnp transistor that constitutes the current mirror circuit, and the collector of the other pnp transistor that constitutes the first current mirror circuit The base of the pnp transistor constituting the driver section Is connected to one output terminal of the previous stage amplifying unit, and the collector of one pnp-type transistor constituting the first current mirror circuit to which the base of the pnp-type transistor for base current compensation is connected is: Connected to the other output terminal of the pre-amplifier,
The supplementary current supply unit has a second current mirror circuit composed of two npn transistors, and the base and the collector of the two npn transistors constituting the second current mirror circuit are mutually connected. The collector of one of the npn-type transistors connected is connected to the collector of a pnp-type transistor that constitutes the pre-driver section, while the base current is applied to the collector of the other npn-type transistor that constitutes the second current mirror circuit. More preferably, the collector of the pnp transistor for compensation is connected, and the base of the low-side bipolar transistor of the two bipolar transistors constituting the push-pull output stage is connected.
The idle current setting supply unit further includes a third current mirror circuit including two npn transistors and a fourth current mirror circuit including two pnp transistors, and the third current mirror circuit includes the third current mirror circuit. One npn-type transistor having a base and a collector that are configured has a collector connected to a second constant current source, while an emitter is connected to the ground via a diode, and the third current mirror circuit is connected to the collector. The other npn-type transistor is connected to the collector of the third constant current source and to the base of the bipolar transistor on the high side of the push-pull output stage, while the emitter is connected to the push-pull output stage. Connected to the base of the bipolar transistor on the low side of the Constant current source is connected,
One of the pnp transistors connected to the base and collector constituting the fourth current mirror circuit has a fifth constant current source connected to the collector, while the emitter can be supplied with a power supply voltage via a diode. The other pnp transistor constituting the fourth current mirror circuit has a collector connected to the base of the low-side bipolar transistor of the push-pull output stage, and an emitter connected to the push-pull output stage. More preferably, it is connected to the base of the high-side bipolar transistor.

本発明によれば、プッシュプル出力段にシンク電流が流れる際に、アイドルべース電流キャンセル部における余剰電流をプッシュプル出力段のシンク電流が流れるトランジスタのベースへ流入せしめるよう構成することにより、アイドリング電流を増やすことなく、出力電流能力を高めることができる。しかも、これまで、回路内で無駄に流していた電流を出力電流能力の向上に有効利用するので、効率の良い回路を提供することができるという効果を奏するものである。 According to the present invention, when a sink current flows through the push-pull output stage, the surplus current in the idle base current canceling unit is configured to flow into the base of the transistor through which the sink current of the push-pull output stage flows. The output current capability can be increased without increasing the idling current. In addition, since the current that has been wasted in the circuit is effectively used for improving the output current capability, an efficient circuit can be provided.

以下、本発明の実施の形態について、図１乃至図４を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における差動増幅回路の構成例について、図１を参照しつつ説明する。 Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1 to 4.
The members and arrangements described below do not limit the present invention and can be variously modified within the scope of the gist of the present invention.
First, a configuration example of a differential amplifier circuit according to an embodiment of the present invention will be described with reference to FIG.

本発明の実施の形態における差動増幅回路は、前段増幅部１０１と、アイドルベース電流キャンセル部１０２と、プリドライバ部１０３と、補充電流供給部１０４と、アイドル電流設定供給部１０５と、プッシュプル出力段１０６とに大別されて構成されたものとなっている。 The differential amplifier circuit according to the embodiment of the present invention includes a pre-stage amplifier unit 101, an idle base current cancel unit 102, a pre-driver unit 103, a supplemental current supply unit 104, an idle current setting supply unit 105, and a push-pull. The output stage 106 is broadly divided and configured.

前段増幅部１０１は、２つの差動入力端子（図１においては「ＩＮ＋」、「ＩＮ−」と表記）４１ａ，４１ｂを有すると共に、第１及び第２の出力端子OUT-1，OUT-2を有する演算増幅器１５を用いて構成されており、第１及び第２の出力端子OUT-1，OUT-2には、２つの差動入力端子４１ａ，４１ｂにおける入力信号の差分に応じた大きさの信号が出力されるようになっている。 The pre-amplifier 101 includes two differential input terminals (indicated as “IN +” and “IN−” in FIG. 1) 41a and 41b, and first and second output terminals OUT-1 and OUT-2. The first and second output terminals OUT-1 and OUT-2 have a size corresponding to the difference between the input signals at the two differential input terminals 41a and 41b. The signal is output.

そして、演算増幅器１５の第１の出力端子OUT-1は、アイドルベース電流キャンセル部１０２を構成する第１１のトランジスタ（図１においては「Ｔr11」と表記）１１のコレクタに接続されると共に、プリドライバ部１０３を構成するｐｎｐ型の第１のトランジスタ（図１においては「Ｔr1」と表記）１のベースに接続される一方、演算増幅器１５の第２の出力端子OUT-2は、アイドルベース電流キャンセル部１０２を構成する第１２のトランジスタ（図１においては「Ｔr12」と表記）１２のコレクタに接続されている。 The first output terminal OUT-1 of the operational amplifier 15 is connected to the collector of an eleventh transistor (denoted as “Tr11” in FIG. 1) 11 constituting the idle base current canceling unit 102, and The second output terminal OUT-2 of the operational amplifier 15 is connected to the base of an pnp-type first transistor (indicated as “Tr1” in FIG. 1) 1 constituting the driver unit 103, while being connected to the idle base current. This is connected to the collector of a twelfth transistor (denoted as “Tr12” in FIG. 1) 12 constituting the cancel unit 102.

アイドルベース電流キャンセル部１０２は、アイドリング時、すなわち、２つの差動入力端子４１ａ，４１ｂに差が無い状態において、第１のトランジスタ１に流れるベース電流を、第１０のトランジスタ（図１においては「Ｔr10」と表記）１０のベース電流で相殺できるようにしたものである。
かかるアイドルベース電流キャンセル部１０２は、ｐｎｐ型の第１０〜第１２のトランジスタ１０〜１２を主たる構成要素として構成されたものとなっており、第１１及び第１２のトランジスタ１１，１２により、基本的ないわゆるカレントミラー回路（第１のカレントミラー回路）が構成され、第１０のトランジスタ１０によって、第１２のトランジスタ１２のベース電流の補償がなされるように構成されたものとなっている。 The idle base current canceling unit 102 converts the base current flowing in the first transistor 1 into the tenth transistor (in FIG. 1, “in the state where there is no difference between the two differential input terminals 41a and 41b”. It can be canceled out with a base current of 10.
The idle base current canceling unit 102 is configured with the pnp-type tenth to twelfth transistors 10 to 12 as main components, and is basically configured by the eleventh and twelfth transistors 11 and 12. A so-called current mirror circuit (first current mirror circuit) is configured, and the tenth transistor 10 is configured so that the base current of the twelfth transistor 12 is compensated.

かかるアイドルベース電流キャンセル部１０２において、第１１及び第１２のトランジスタ１１，１２は、相互にベースが接続されて、その接続点には、第６の定電流源２６（アイドルベース電流キャンセル部用定電流源）が接続されて、定電流Ｉ６が供給されるようになっている一方、第１１のトランジスタ１１のエミッタには、第１の抵抗器（図１においては「Ｒ１」と表記）３１を介して、第１２のトランジスタ１２のエミッタには、第２の抵抗器（図１においては「Ｒ２」と表記）３２を介して、共に電源電圧Ｖ＋が印加されるようになっている。 In the idle base current canceling unit 102, the bases of the eleventh and twelfth transistors 11 and 12 are connected to each other, and a sixth constant current source 26 (constant for the idle base current canceling unit) is connected to the connection point. A constant current I6 is supplied to the emitter of the eleventh transistor 11, and a first resistor 31 (denoted as "R1" in FIG. 1) 31 is connected to the emitter of the eleventh transistor 11. Thus, the power supply voltage V + is applied to the emitter of the twelfth transistor 12 via the second resistor 32 (denoted as “R2” in FIG. 1).

また、第１１及び第１２のトランジスタ１１，１２のベース同士の接続点と第１２のトランジスタ１２のコレクタとの間には、第１０のトランジスタ１０が、その接続点と第１０のトランジスタ１０のエミッタが接続され、第１２のトランジスタ１２のコレクタと第１０のトランジスタ１０のベースとが接続されるようにして設けられている。
そして、第１０のトランジスタ１０のコレクタは、後述する補充電流供給部１０４を構成するｎｐｎ型の第８のトランジスタ（図１においては「Ｔr8」と表記）８のコレクタに接続されたものとなっている。 Further, between the connection point between the bases of the eleventh and twelfth transistors 11 and 12 and the collector of the twelfth transistor 12, the tenth transistor 10 is connected to the connection point and the emitter of the tenth transistor 10. And the collector of the twelfth transistor 12 and the base of the tenth transistor 10 are connected.
The collector of the tenth transistor 10 is connected to the collector of an npn-type eighth transistor (indicated as “Tr8” in FIG. 1) 8 constituting a supplementary current supply unit 104 described later. Yes.

プリドライバ部１０３は、ｐｎｐ型の第１のトランジスタ１からなり、演算増幅器１５の出力電圧を電流変換してプッシュプル出力段１０６を駆動するようになっている。
かかるプリドライバ部１０３における第１のトランジスタ１は、エミッタに第１の定電流源２１が接続されている一方、コレクタは、次述する補充電流供給部１０４を構成するｎｐｎ型の第９のトランジスタ（図１においては「Ｔr9」と表記）９のコレクタに接続されたものとなっている。 The pre-driver unit 103 is composed of a pnp-type first transistor 1, and drives the push-pull output stage 106 by converting the output voltage of the operational amplifier 15 into a current.
The first transistor 1 in the pre-driver section 103 has the emitter connected to the first constant current source 21, while the collector is an npn-type ninth transistor constituting a supplementary current supply section 104 described below. (Indicated as “Tr9” in FIG. 1) is connected to the collector of 9.

補充電流供給部１０４は、プッシュプル出力段１０６を構成する第７のトランジスタ（図１においては「Ｔr7」と表記）７のシンク時におけるベース電流を補充するためのもので（詳細は後述）、ｎｐｎ型の第８及び第９のトランジスタ８，９を中心に構成されたものとなっている。本発明の実施の形態において、第８及び第９のトランジスタ８，９により、カレントミラー回路（第２のカレントミラー回路）が形成されたものとなっている。 The supplementary current supply unit 104 is for supplementing the base current at the time of sinking the seventh transistor (indicated as “Tr7” in FIG. 1) 7 constituting the push-pull output stage 106 (details will be described later). The npn type eighth and ninth transistors 8 and 9 are mainly configured. In the embodiment of the present invention, a current mirror circuit (second current mirror circuit) is formed by the eighth and ninth transistors 8 and 9.

すなわち、第８及び第９のトランジスタ８，９は、相互にベースが接続されると共に、その接続点と第９のトランジスタ９のコレクタとが接続されており、第９のトランジスタ９は、いわゆるダイオード接続されたものとなっている。
そして、第８のトランジスタ８のエミッタは、第３の抵抗器（図１においては「Ｒ３」と表記）３３を介して、第９のトランジスタ９のエミッタは、第４の抵抗器（図１においては「Ｒ４」と表記）を３４を介して、共にグランドに接続されている。
さらに、第８のトランジスタ８のコレクタは、後述するプッシュプル出力段１０６の第７のトランジスタ７のベースに接続されている。 That is, the bases of the eighth and ninth transistors 8 and 9 are connected to each other, and the connection point is connected to the collector of the ninth transistor 9. The ninth transistor 9 is a so-called diode. It is connected.
The emitter of the eighth transistor 8 is passed through a third resistor 33 (denoted as “R3” in FIG. 1), and the emitter of the ninth transistor 9 is passed through a fourth resistor (in FIG. 1). Are both connected to the ground via 34.
Further, the collector of the eighth transistor 8 is connected to the base of the seventh transistor 7 of the push-pull output stage 106 described later.

アイドル電流設定供給部１０５は、プッシュプル出力段１０６のアイドリング時におけるアイドリング電流を供給するためのもので、本発明の実施の形態においては、ｎｐｎ型の第２及び第３のトランジスタ（図１においては、それぞれ「Ｔr2」、「Ｔr3」と表記）２，３と、ｐｎｐ型の第４及び第５のトランジスタ（図１においては、それぞれ「Ｔr4」、「Ｔr5」と表記）４，５と、第１及び第２のダイオード（図１においては、それぞれ「Ｄ1」、「Ｄ2」と表記）１６，１７と、第２乃至第５の定電流源２２〜２５を主たる構成要素として構成されたものとなっている。 The idle current setting supply unit 105 supplies idling current when the push-pull output stage 106 is idling. In the embodiment of the present invention, the npn-type second and third transistors (in FIG. 1) Are denoted by “Tr2” and “Tr3”, respectively, and pnp-type fourth and fifth transistors (represented as “Tr4” and “Tr5” in FIG. 1, respectively) 4, 5, The first and second diodes (represented as “D1” and “D2” in FIG. 1, respectively) 16 and 17 and the second to fifth constant current sources 22 to 25 as main components It has become.

本発明の実施の形態において、第２及び第３のトランジスタ２，３は、カレントミラー回路（第３のカレントミラー回路）を構成すると共に、第７のトランジスタ７と共に電流経路のループを形成するものとなっている。
第２及び第３のトランジスタ２，３は、相互にベースが接続されると共に、その接続点と第２のトランジスタ２のコレクタとが接続されており、第２のトランジスタ２は、いわゆるダイオード接続されたものとなっている。
そして、第２のトランジスタ２のコレクタには、定電流Ｉ２を出力する第２の
定電流源２２が接続される一方、第３のトランジスタ３のコレクタには、定電流Ｉ３を出力する第３の定電流源２３が接続されると共に、第１のトランジスタ１のコレクタ及び第６のトランジスタ（図１においては「Ｔr6」と表記）６のベースが接続されている。 In the embodiment of the present invention, the second and third transistors 2 and 3 constitute a current mirror circuit (third current mirror circuit) and form a current path loop together with the seventh transistor 7. It has become.
The bases of the second and third transistors 2 and 3 are connected to each other, and the connection point is connected to the collector of the second transistor 2. The second transistor 2 is so-called diode-connected. It has become.
A second constant current source 22 that outputs a constant current I2 is connected to the collector of the second transistor 2, while a third current that outputs a constant current I3 is connected to the collector of the third transistor 3. The constant current source 23 is connected, and the collector of the first transistor 1 and the base of the sixth transistor (indicated as “Tr6” in FIG. 1) 6 are connected.

一方、第２のトランジスタ２のエミッタには、第１のダイオード１６のアノードが接続されており、この第１のダイオード１６のカソードは、グランドに接続されている。また、第３のトランジスタ３のエミッタとグランドとの間には、定電流Ｉ４を出力する第４の定電流源２４が設けられると共に、第３のトランジスタ３のエミッタは、第７のトランジスタ７のベースに接続されている。 On the other hand, the anode of the first diode 16 is connected to the emitter of the second transistor 2, and the cathode of the first diode 16 is connected to the ground. A fourth constant current source 24 that outputs a constant current I4 is provided between the emitter of the third transistor 3 and the ground, and the emitter of the third transistor 3 is the same as that of the seventh transistor 7. Connected to the base.

一方、第４及び第５のトランジスタ４，５は、カレントミラー回路（第４のカレントミラー回路）を構成すると共に、第６のトランジスタ６と共に電流経路のループを形成するものとなっている。
第４及び第５のトランジスタ４，５は、相互にベースが接続されると共に、その接続点と第５のトランジスタ５のコレクタとが接続されており、第５のトランジスタ５は、いわゆるダイオード接続されたものとなっている。
そして、第４のトランジスタ４のエミッタは、第６のトランジスタ６のベースに接続される一方、第５のトランジスタ５のエミッタは、第２のダイオード１７のカソードに接続されており、この第２のダイオード１７のアノードには、電源電圧Ｖ＋が印加されるようになっている。 On the other hand, the fourth and fifth transistors 4 and 5 constitute a current mirror circuit (fourth current mirror circuit) and form a current path loop together with the sixth transistor 6.
The bases of the fourth and fifth transistors 4 and 5 are connected to each other, and the connection point is connected to the collector of the fifth transistor 5. The fifth transistor 5 is so-called diode-connected. It has become.
The emitter of the fourth transistor 4 is connected to the base of the sixth transistor 6, while the emitter of the fifth transistor 5 is connected to the cathode of the second diode 17. A power supply voltage V + is applied to the anode of the diode 17.

さらに、第４のトランジスタ４のコレクタは、第７のトランジスタ７のベースに接続される一方、第５のトランジスタ５のコレクタとグランドとの間には、定電流Ｉ５が出力される第５の定電流源２５が設けられたものとなっている。 Further, the collector of the fourth transistor 4 is connected to the base of the seventh transistor 7, while the fifth constant 5 is outputted between the collector of the fifth transistor 5 and the ground. A current source 25 is provided.

プッシュプル出力段１０６は、ｐｎｐ型の第６のトランジスタ６とｎｐｎ型の第７のトランジスタ７とから構成されており、第６及び第７のトランジスタ６，７は、コレクタが相互に接続されると共に、出力端子４２に接続されている。
また、第６のトランジスタ６のエミッタには、電源電圧Ｖ＋が印加されるようになっており、第６のトランジスタ６は、ハイサイド側のトランジスタとされる一方、第７のトランジスタ７のエミッタは、グランドに接続されており、第７のトランジスタ７は、ローサイド側のトランジスタとなっている。
そして、第６のトランジスタ６のベースは、既に述べたように、プリドライバ部１０３及びアイドル電流設定供給部１０５に接続される一方、第７のトランジスタ７は、補充電流供給部１０４及びアイドル電流設定供給部に接続されたものとなっている。 The push-pull output stage 106 includes a pnp-type sixth transistor 6 and an npn-type seventh transistor 7. The collectors of the sixth and seventh transistors 6 and 7 are connected to each other. At the same time, it is connected to the output terminal 42.
The power supply voltage V + is applied to the emitter of the sixth transistor 6, and the sixth transistor 6 is a high-side transistor, while the emitter of the seventh transistor 7 is Are connected to the ground, and the seventh transistor 7 is a low-side transistor.
As described above, the base of the sixth transistor 6 is connected to the pre-driver unit 103 and the idle current setting / supply unit 105, while the seventh transistor 7 includes the supplementary current supply unit 104 and the idle current setting unit. It is connected to the supply section.

次に、かかる構成における動作について、特に、出力能力を中心に説明する。
まず、本発明の実施の形態における差動増幅回路においては、通常時、すなわち、第７のトランジスタ７にシンク電流が流入していない状態において、第７のトランジスタ７のベース電流ＩBTr7は、下記する式４によって表される。 Next, the operation in such a configuration will be described focusing on the output capability.
First, in the differential amplifier circuit according to the embodiment of the present invention, the base current IBTr7 of the seventh transistor 7 is as follows in a normal state, that is, in a state where no sink current flows into the seventh transistor 7. It is represented by Equation 4.

ＩBTr7＝Ｉ1＋Ｉ3＋Ｉ6＋ＩBTr6−ＩTr1−ＩTr8−Ｉ4・・・式４ IBTr7 = I1 + I3 + I6 + IBTr6-ITr1-ITr8-I4 Equation 4

ここで、Ｉ1、Ｉ3、Ｉ4、Ｉ6は、それぞれ第１、第３、第４及び第６の定電流源２１，２３，２４，２６の出力電流であり、ＩBTr6は、第６のトランジスタ６のべース電流、ＩTr1は、第１のトランジスタ１のコレクタ電流、ＩTr8は、第８のトランジスタ８のコレクタ電流である。 Here, I1, I3, I4, and I6 are output currents of the first, third, fourth, and sixth constant current sources 21, 23, 24, and 26, respectively, and IBTr6 is the current of the sixth transistor 6. The base current, ITr1 is the collector current of the first transistor 1, and ITr8 is the collector current of the eighth transistor 8.

ここで、第８のトランジスタ８は、第６の定電流源２６とほぼ同一電流を流しているので、Ｉ6≒ＩTr8となり、第７のトランジスタ７のベースには、第６の定電流源２６からは殆ど電流は流れ込まない。
したがって、上述の第７のトランジスタ７のベース電流を表す式４は、下記する式５に書き換えられることとなる。 Here, since the eighth transistor 8 passes substantially the same current as the sixth constant current source 26, I6≈ITr8, and the base of the seventh transistor 7 is connected to the base of the sixth constant current source 26. Almost no current flows in.
Therefore, Equation 4 representing the base current of the seventh transistor 7 is rewritten as Equation 5 below.

ＩBTr7≒Ｉ1＋Ｉ3＋ＩBTr6−ＩTr1−Ｉ4・・・式５ IBTr7 ≒ I1 + I3 + IBTr6-ITr1-I4 Equation 5

上述の第８のトランジスタ８に流れる電流ＩTr8は、前段増幅部１０１を構成する演算増幅器１５に流れ込む第１のトランジスタ１のベース電流分を、第１０のトランジスタ１０によって補助する働きをする回路としての電流であり、通常は、無駄に流している電流である。
図２には、かかる通常時における主要部の電流の流れを実線矢印で示した回路図が示されている。 The current ITr8 flowing through the eighth transistor 8 is a circuit that serves to assist the base current of the first transistor 1 flowing into the operational amplifier 15 constituting the preamplifier 101 by the tenth transistor 10. This is a current, and is usually a wasteful current.
FIG. 2 shows a circuit diagram in which the current flow in the main part in the normal state is indicated by solid arrows.

一方、プッシュプル出力段１０６における出力をＬｏｗ状態、すなわち、第７のトランジスタ７にシンク電流を流す状態とした場合、第７のトランジスタ７のベース電流は、基本的に上述した通常時に説明した式４で表されるが、第１のトランジスタ１の電流が減少するため、第１の定電流源２１の出力電流Ｉ1が、第３及び第４のトランジスタ３，４を介して第７のトランジスタ７のベースに流れ込むこととなる。 On the other hand, when the output of the push-pull output stage 106 is in a low state, that is, a state in which a sink current flows through the seventh transistor 7, the base current of the seventh transistor 7 is basically the above-described formula described in the normal state. 4, since the current of the first transistor 1 decreases, the output current I1 of the first constant current source 21 is supplied to the seventh transistor 7 via the third and fourth transistors 3 and 4. Will flow into the base.

また、同時に、第１のトランジスタ１に電流が流れないため、第８のトランジスタ８にも電流が流れなくなり、第１１のトランジスタ１１の電流も流れなくなる。
その結果、第６の定電流源２６の出力電流Ｉ6は、第７のトランジスタ７のベースに流れ込み、第７のトランジスタ７の電流駆動能力を向上させることとなる。なお、図３には、かかるシンク電流発生時における主要部の電流の流れを実線矢印で示した回路図が示されている。 At the same time, since no current flows through the first transistor 1, no current flows through the eighth transistor 8, and no current flows through the eleventh transistor 11.
As a result, the output current I6 of the sixth constant current source 26 flows into the base of the seventh transistor 7 and the current driving capability of the seventh transistor 7 is improved. FIG. 3 shows a circuit diagram in which the current flow of the main part when such a sink current is generated is indicated by a solid arrow.

このように、本発明の実施の形態の差動増幅回路においては、第６の定電流源２６の出力電流Ｉ6は、通常時には、第８のトランジスタ８に流れ込み、プッシュプル出力段１０６には流れないが、上述のようにＬｏｗ出力時においては、第８のトランジスタ８が電流を殆ど流さなくなるため、余剰電流となるその分の電流が全て第７のトランジスタ７のベースに流れ込む点が、従来回路と大きく異なるものとなっている。 As described above, in the differential amplifier circuit according to the embodiment of the present invention, the output current I6 of the sixth constant current source 26 normally flows into the eighth transistor 8 and flows into the push-pull output stage 106. However, at the time of Low output as described above, since the eighth transistor 8 hardly flows current, all the current corresponding to the surplus current flows into the base of the seventh transistor 7. It is very different.

また、第６の定電流源２６の出力電流Ｉ6は、通常時には、アイドルベース電流キャンセル部１０２における動作電流として用いられているため、従来回路（図５参照）を基準として比較した場合、本発明の実施の形態の差動増幅回路とすることによるアイドリング電流の特段の増加を招くものではない。
またさらに、本発明の実施の形態における差動増幅回路は、前段増幅部１０１を構成する演算増幅器１５の出力信号に応じて、アイドルベース電流キャンセル部１０２の出力電流である（｜ＩE10｜−｜ＩC8｜）を変化させることにより、第７のトランジスタ７のベース電流を可変させ、出力電流能力を増大させるようにしたものということができる。なお、ここで、ＩE10は、第１０のトランジスタ１０のエミッタ電流であり、ＩC8は、第８のトランジスタ８のコレクタ電流である。 In addition, since the output current I6 of the sixth constant current source 26 is normally used as an operating current in the idle base current canceling unit 102, when compared with the conventional circuit (see FIG. 5) as a reference, the present invention It does not cause a special increase in idling current due to the differential amplifier circuit of the embodiment.
Furthermore, the differential amplifier circuit according to the embodiment of the present invention is the output current of the idle base current cancel unit 102 according to the output signal of the operational amplifier 15 constituting the preamplifier unit 101 (| IE10 |-|). It can be said that the output current capability is increased by changing the base current of the seventh transistor 7 by changing IC8 |). Here, IE10 is the emitter current of the tenth transistor 10, and IC8 is the collector current of the eighth transistor 8.

図４には、本発明の実施の形態における差動増幅回路の出力電圧に対する負荷電流の変化特性を、従来回路における同様の特性と共に示した特性線図が示されており、以下、同図について説明する。
同図において、横軸は、負荷電流を示し、縦軸はシンク電流の流れ込む側（ローサイド側）のトランジスタ、すなわち、換言すれば、上述の実施の形態においては、第７のトランジスタ７における最大出力電圧を示す。 FIG. 4 is a characteristic diagram showing a change characteristic of the load current with respect to the output voltage of the differential amplifier circuit according to the embodiment of the present invention together with the similar characteristic in the conventional circuit. explain.
In the figure, the horizontal axis represents the load current, and the vertical axis represents the transistor on the side into which the sink current flows (low side side), that is, in other words, in the above embodiment, the maximum output of the seventh transistor 7. Indicates voltage.

なお、従来回路は、図５に示された回路構成のものであり、本発明の実施の形態における差動増幅回路と共通する構成部分における回路素子の定数等は、いずれも同一条件である。
そして、図４の特性は、電源電圧Ｖ＋＝５Ｖ、差動入力端子４１ａにおける入力電圧ＶIN＋＝(Ｖ＋)／２＋１＝３.５Ｖ、差動入力端子４１ｂにおける入力電圧ＶIN−＝(Ｖ＋)／２−１＝２.５Ｖ、雰囲気温度Ｔa＝２５℃の条件の下でのものである。 The conventional circuit has the circuit configuration shown in FIG. 5, and the constants of the circuit elements in the components common to the differential amplifier circuit in the embodiment of the present invention are the same.
The characteristics shown in FIG. 4 are: power supply voltage V + = 5V, input voltage VIN + = (V +) / 2 + 1 = 3.5V at the differential input terminal 41a, input voltage VIN − = (V +) / 2 at the differential input terminal 41b. -1 = 2.5V and ambient temperature Ta = 25 ° C.

図４において、実線の特性線は、本発明の実施の形態における差動増幅回路の特性を、点線の特性線は、従来回路の特性を、それぞれ表している。同図によれば、本発明の実施の形態における差動増幅回路の負荷電流能力は、従来回路に比して確実に改善されたものであることが確認できる。 In FIG. 4, the solid characteristic line represents the characteristic of the differential amplifier circuit according to the embodiment of the present invention, and the dotted line represents the characteristic of the conventional circuit. According to the figure, it can be confirmed that the load current capability of the differential amplifier circuit according to the embodiment of the present invention is surely improved as compared with the conventional circuit.

本発明の実施の形態における差動増幅回路の回路構成例を示す回路図である。It is a circuit diagram which shows the circuit structural example of the differential amplifier circuit in embodiment of this invention. 図１に示された差動増幅回路のアイドリング動作時における主要部の電流の流れを説明する説明図である。FIG. 2 is an explanatory diagram for explaining a current flow in a main part during an idling operation of the differential amplifier circuit shown in FIG. 1. 図１に示された差動増幅回路のＬｏｗレベル出力時における主要部の電流の流れを説明する説明図である。FIG. 2 is an explanatory diagram for explaining a current flow in a main part when the differential amplifier circuit shown in FIG. 1 outputs a low level. 本発明の実施の形態における差動増幅回路の出力電圧に対する負荷電流の変化特性を従来回路の特性と共に示した特性線図である。It is a characteristic diagram which showed the change characteristic of the load current with respect to the output voltage of the differential amplifier circuit in embodiment of this invention with the characteristic of the conventional circuit. 従来回路の一回路構成例を示す回路図である。It is a circuit diagram which shows one circuit structural example of a conventional circuit.

Explanation of symbols

１０１…前段増幅部
１０２…アイドルベース電流キャンセル部
１０３…プリドライバ部
１０４…補充電流供給部
１０５…アイドル電流設定供給部
１０６…プッシュプル出力段 DESCRIPTION OF SYMBOLS 101 ... Pre-stage amplification part 102 ... Idle base current cancellation part 103 ... Pre-driver part 104 ... Replenishment current supply part 105 ... Idle current setting supply part 106 ... Push pull output stage

Claims

It has a pre-amplifier configured to differentially amplify the input signal and obtain a differential output between the two output terminals, and uses a bipolar transistor by converting the output of the pre-amplifier to voltage / current A differential amplifier circuit having a pre-driver unit for driving the push-pull output stage and an idle base current canceling unit for canceling a base current during idling of the transistors constituting the pre-driver unit. ,
When sink current flows through the low-side bipolar transistor that constitutes the push-pull output stage, surplus current of the idle base current canceling unit can flow into the base of the low-side bipolar transistor. A characteristic differential amplifier circuit.

When a sink current flows through the low-side bipolar transistor that constitutes the push-pull output stage, a supplementary current supply unit is provided that allows the surplus current of the idle base current cancellation unit to flow into the base of the low-side bipolar transistor. The differential amplifier circuit according to claim 1, wherein:

3. The differential amplifier circuit according to claim 2, wherein an idle current setting supply unit for supplying an idling current is provided in the push-pull output stage.

The pre-driver section uses a pnp-type transistor, and a first constant current source is connected to an emitter of the pre-driver section, and the emitter is a high-voltage transistor among the two bipolar transistors constituting the push-pull output stage. Connected to the base of the bipolar transistor on the side, while the base is connected to one output terminal of the previous stage amplification unit,
The idle base current canceling unit includes a first current mirror circuit composed of two pnp transistors, and a pnp transistor for base current compensation in the first current mirror circuit. The bases of the two pnp transistors constituting the current mirror circuit are connected to the constant current source for the idle base current canceling unit and the emitter of the pnp transistor for compensating the base current. The base of the pnp transistor for current compensation is connected to the collector of one pnp transistor that constitutes the current mirror circuit, and the collector of the other pnp transistor that constitutes the first current mirror circuit The base of the pnp transistor constituting the driver section Is connected to one output terminal of the previous stage amplifying unit, and the collector of one pnp-type transistor constituting the first current mirror circuit to which the base of the pnp-type transistor for base current compensation is connected is: Connected to the other output terminal of the pre-amplifier,
The supplementary current supply unit has a second current mirror circuit composed of two npn transistors, and the base and the collector of the two npn transistors constituting the second current mirror circuit are mutually connected. The collector of one of the npn-type transistors connected is connected to the collector of a pnp-type transistor that constitutes the pre-driver section, while the base current is applied to the collector of the other npn-type transistor that constitutes the second current mirror circuit. The collector of a pnp-type transistor for compensation is connected, and the base of a low-side bipolar transistor is connected between two bipolar transistors constituting the push-pull output stage. The differential amplifier circuit according to claim 3.

An idle current setting supply unit for supplying an idling current is provided in the push-pull output stage at the time of idling,
The idle current setting and supply unit includes a third current mirror circuit including two npn transistors and a fourth current mirror circuit including two pnp transistors, and configures the third current mirror circuit. One npn-type transistor having a base and a collector connected to each other has a second constant current source connected to the collector, and an emitter connected to the ground via a diode, forming the third current mirror circuit. The other npn transistor is connected to the collector of the third constant current source and to the base of the bipolar transistor on the high side of the push-pull output stage, while the emitter is connected to the push-pull output stage. Connected to the base of the bipolar transistor on the low side and between the ground and the fourth Current source is connected,
One of the pnp transistors connected to the base and collector constituting the fourth current mirror circuit has a fifth constant current source connected to the collector, while the emitter can be supplied with a power supply voltage via a diode. The other pnp transistor constituting the fourth current mirror circuit has a collector connected to the base of the low-side bipolar transistor of the push-pull output stage, and an emitter connected to the push-pull output stage. 5. The differential amplifier circuit according to claim 3, wherein the differential amplifier circuit is connected to a base of a high-side bipolar transistor.