JPH0564486B2 - - Google Patents

Info

Publication number
JPH0564486B2
JPH0564486B2 JP59067390A JP6739084A JPH0564486B2 JP H0564486 B2 JPH0564486 B2 JP H0564486B2 JP 59067390 A JP59067390 A JP 59067390A JP 6739084 A JP6739084 A JP 6739084A JP H0564486 B2 JPH0564486 B2 JP H0564486B2
Authority
JP
Japan
Prior art keywords
constant current
terminal
transistor
current source
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59067390A
Other languages
Japanese (ja)
Other versions
JPS60212023A (en
Inventor
Hiroshi Meguro
Juichi Yoneyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nippon Kogaku KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Kogaku KK filed Critical Nippon Kogaku KK
Priority to JP59067390A priority Critical patent/JPS60212023A/en
Publication of JPS60212023A publication Critical patent/JPS60212023A/en
Publication of JPH0564486B2 publication Critical patent/JPH0564486B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0233Bistable circuits
    • H03K3/02337Bistables with hysteresis, e.g. Schmitt trigger

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、ヒステリシス特性をもつたヒステリ
シスコンパレータに関するものである。更に詳し
くは、本発明は素子点数が少なく、従つて構成が
簡単でIC化するのに好適なヒステリシスコンパ
レータに関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Technical field to which the invention pertains] The present invention relates to a hysteresis comparator having hysteresis characteristics. More specifically, the present invention relates to a hysteresis comparator that has a small number of elements, has a simple configuration, and is suitable for integration into an IC.

〔従来技術〕[Prior art]

第1図aは、従来のヒステリシスコンパレータ
の一例を示す接続図、第1図bはこのコンパレー
タによつて実現されるヒステリシス特性の線図で
ある。
FIG. 1a is a connection diagram showing an example of a conventional hysteresis comparator, and FIG. 1b is a diagram of hysteresis characteristics realized by this comparator.

このコンパレータは、電源端子1、コモン端子
2、比較すべき2つの入力信号が印加される入力
端子3,4、出力端子5を有しており、トランジ
スタQ1〜Q5及びダイオードD1より成る差動増巾
器と、ダイオードD2,D3、トランジスタQ7,Q9
より成る2組のカレントミラー回路及び出力トラ
ンジスタQ8及び電流回路I1〜I4で構成されてい
る。
This comparator has a power supply terminal 1, a common terminal 2, input terminals 3, 4 to which two input signals to be compared are applied, and an output terminal 5, and consists of transistors Q1 to Q5 and a diode D1 . Differential amplifier, diodes D 2 , D 3 , transistors Q 7 , Q 9
It is composed of two sets of current mirror circuits, an output transistor Q8 , and current circuits I1 to I4 .

同図bに示す線図において、横軸に端子3の電
位V3を取り、V3が端子4の電位と等しくなる点
をV4としている。また、縦軸には、出力トラン
ジスタQ8のオン、オフ状態をとつている。
In the diagram shown in Figure b, the horizontal axis represents the potential V3 of the terminal 3, and the point where V3 becomes equal to the potential of the terminal 4 is V4 . Furthermore, the vertical axis shows the on/off state of the output transistor Q8 .

入力端子3の電位V3が、入力端子4の電位V4
より低い電位の時、出力端子5(出力トランジス
タQ8)がオフ状態となり、また、V3がV4より高
くなると、B点へ移り、出力端子5がオン状態に
なる。
The potential V 3 of input terminal 3 is the potential V 4 of input terminal 4
When the potential is lower, the output terminal 5 (output transistor Q 8 ) is turned off, and when V 3 becomes higher than V 4 , the voltage shifts to point B, and the output terminal 5 is turned on.

同図aにおいて、抵抗R2には、カレントミラ
ー回路によつて、定電流源I2,I3からの定電流i2
i3が流れており、トランジスタQ3のベース電位
VBQ3は、(1)式の通りとなる。
In the figure a, a resistor R 2 receives constant currents i 2 ,
i 3 is flowing and the base potential of transistor Q 3
V BQ3 is as shown in equation (1).

VBQ3=V4+VBEQ4+R2(i2+i3) ……(1) ただしVBEQ4はトランジスタQ4のベース・エミ
ツタ間電圧 一方、トランジスタQ2のベース電位VBQ2は、
(2)式の通りとなる。
V BQ3 = V 4 + V BEQ4 + R 2 (i 2 + i 3 ) ...(1) However, V BEQ4 is the base-emitter voltage of transistor Q 4. On the other hand, the base potential of transistor Q 2 , V BQ2 , is
As shown in equation (2).

VBQ2=V3+VBEQ1+R1i4 ……(2) ただしVBEQ1はトランジスタQ1のベース・エミ
ツタ間電圧 i4は定電流源I4からの定電流V3がV4の電位より
高くなり、bのB点へ移ると、トランジスタQ8
がオン状態となる。このことは、通常のコンパレ
ータと同様に(1)式、(2)式より、VBQ3=VBQ2となつ
た点で、トランジスタQ8がオフからオン状態に
変化する。
V BQ2 = V 3 + V BEQ1 + R 1 i 4 ...(2) However, V BEQ1 is the base-emitter voltage i 4 of the transistor Q 1. The constant current V 3 from the constant current source I 4 is higher than the potential of V 4 . When moving to point B of b, transistor Q 8
turns on. This means that, as with a normal comparator, from equations (1) and (2), at the point where V BQ3 = V BQ2 , the transistor Q 8 changes from off to on.

この時第1図bにおいて、ヒステリシス巾2
は、(1)、(2)式よりVBQ3=VBQ2の条件を用い、 V3−V4=VBEQ4+R2(i2+i3) −VBEQ1−R1i4 ……(3) となる。(3)式において、VBEQ4VBEQ1とすると、 V3−V4=R2(i2+i3)−R1i4 ……(4) となり、ヒステリシス巾2は、抵抗R1,R2及び
定電流源I2,I3,I4の定電流i2,i3,i4により決定
される。
At this time, in FIG. 1b, the hysteresis width is 2
Using the condition of V BQ3 = V BQ2 from equations (1) and (2), V 3 −V 4 =V BEQ4 +R 2 (i 2 +i 3 ) −V BEQ1 −R 1 i 4 ...(3) becomes. In equation (3), if V BEQ4 V BEQ1 , V 3 − V 4 = R 2 (i 2 + i 3 ) − R 1 i 4 ...(4), and the hysteresis width 2 is the resistance R 1 , R 2 and constant currents i 2 , i 3 , i 4 of constant current sources I 2 , I 3 , I 4 .

同様に、V3が再びV4より低い電位になり、b
のB点へ移る時、トランジスタQ8がオン状態か
らオフ状態になる時(この状態ではトランジスタ
Q6もオフで、定電流i3はダイオードD2に流れる)
は、VBQ3、VBQ2は(5)、(6)式の通りとなる。
Similarly, V 3 is again at a lower potential than V 4 and b
When moving to point B, when transistor Q8 changes from on state to off state (in this state, transistor
Q 6 is also off and constant current i 3 flows through diode D 2 )
, V BQ3 and V BQ2 are as shown in equations (5) and (6).

VBQ3=V4+VBEQ4+R2i2 ……(5) VBQ2=V3+VBEQ1+R1、i4 ……(6) (5)、(6)式よりヒステリシス巾1は、VBQ3=VBQ2
の条件を用い、 V4−V3=VBEQ1+R1i4−VBEQ4−R2i2 ……(7) となり、VBEQ1VBEQ4とすると、(7)式は(8)式の通
りとなる。
V BQ3 = V 4 + V BEQ4 + R 2 i 2 ... (5) V BQ2 = V 3 + V BEQ1 + R 1 , i 4 ... (6) From formulas (5) and (6), hysteresis width 1 is V BQ3 = V BQ2
Using the conditions of _ _ _ _ _ _ becomes.

V4−V3=R1i4−R2i2 ……(8) 従つて、ヒステリシス巾1は、抵抗R1,R2
定電流i2,i4により決定される。
V 4 −V 3 =R 1 i 4 −R 2 i 2 ...(8) Therefore, the hysteresis width 1 is the resistance R 1 , R 2 ,
Determined by constant currents i 2 and i 4 .

よつて、この回路全体でのヒステリシス巾は、
ヒステリシス巾1とヒステリシス巾2の合計、す
なわち、(4)式及び(8)式から、(9)式で表わされる。
Therefore, the hysteresis width of this entire circuit is
The sum of hysteresis width 1 and hysteresis width 2 is expressed by equation (9) from equations (4) and (8).

ヒステリシス巾1+ヒステリシス巾2=R2・i3
……(9) この様な回路構成の従来例においては、(9)式で
表わされるヒステリシス巾をもつたヒステリシス
特性を得るのに、抵抗2本、カレントミラー回路
2組、ヒステリシス巾決定のための電流源3個、
電流i3を制御するためのトランジスタQ6が必要
で、回路ろ構成するための素子点数が多くなり、
構成が複雑であつた。
Hysteresis width 1 + Hysteresis width 2 = R 2・i 3
...(9) In the conventional example of such a circuit configuration, in order to obtain the hysteresis characteristic with the hysteresis width expressed by equation (9), two resistors, two sets of current mirror circuits, and a circuit for determining the hysteresis width are required. 3 current sources,
Transistor Q6 is required to control current i3 , which increases the number of elements to configure the circuit.
The structure was complicated.

〔本発明の目的〕[Object of the present invention]

本発明は、この様な従来回路における欠点を解
決するためになされたもので、素子点数が少な
く、構成の簡単なヒステリシスコンパレータを実
現しようとするものである。
The present invention has been made to solve these drawbacks of conventional circuits, and aims to realize a hysteresis comparator with a small number of elements and a simple configuration.

〔本発明の概要〕[Summary of the invention]

前述の目的を達成するための本発明のヒステリ
シスコンパレータは、電源端子、コモン端子、第
1と第2の入力端子及び出力端子を備え、差動増
巾器によつて構成されるコンパレータであつて、 電源端子とコモン端子との間に、第1の定電流
源と順方向ダイオードと第2の定電流源との直列
回路を接続し、差動増巾器の出力段にベースが接
続されたトランジスタのコレクタを前記第1の定
電流源と前記ダイオードとの接続点に、エミツタ
を前記コモン端子に夫々接続し、前記差動増巾器
の一方の入力端を第1の入力端子に接続し、前記
ダイオードと前記第2の定電流源との接続点を前
記差動増巾器の他方の入力端に接続すると共に抵
抗を介して第2の入力端子に接続してなるもので
ある。すなわち、本発明に係る回路は、ヒステリ
シス巾を決めるための回路を、電源端子とコモン
端子間に互いに直列に接続した第1の定電流源、
ダイオード、第2の定電流源、及び第1の定電流
源とダイオードとの接続点とコモン端子間に接続
したトランジスタ、及びダイオードと第2と定電
流源の接続点と入力端子間に接続した抵抗とで構
成したものである。従つて、本発明のヒステリシ
スコンパレータにおいては、実質的に前記抵抗の
抵抗値と前記第1の定電流源の電流値の積によつ
てヒステリシス巾が決定される。ヒステリシス巾
に大きく影響を与える素子は第1と第2の定電流
源及び抵抗の3つの素子であり、従来のようにカ
レントミラー回路は不要で定電流源やトランジス
タの数も少なくすることができる。
A hysteresis comparator of the present invention for achieving the above-mentioned object is a comparator comprising a power supply terminal, a common terminal, first and second input terminals, and an output terminal, and configured by a differential amplifier. , A series circuit of a first constant current source, a forward diode, and a second constant current source is connected between the power supply terminal and the common terminal, and the base is connected to the output stage of the differential amplifier. A collector of the transistor is connected to a connection point between the first constant current source and the diode, an emitter is connected to the common terminal, and one input terminal of the differential amplifier is connected to the first input terminal. , a connection point between the diode and the second constant current source is connected to the other input terminal of the differential amplifier and also connected to the second input terminal via a resistor. That is, the circuit according to the present invention includes a first constant current source in which a circuit for determining the hysteresis width is connected in series between the power supply terminal and the common terminal;
a diode, a second constant current source, a transistor connected between the connection point between the first constant current source and the diode and the common terminal, and a transistor connected between the connection point between the diode and the second constant current source and the input terminal. It consists of a resistor. Therefore, in the hysteresis comparator of the present invention, the hysteresis width is substantially determined by the product of the resistance value of the resistor and the current value of the first constant current source. The three elements that greatly affect the hysteresis width are the first and second constant current sources and the resistor, and the conventional current mirror circuit is not required and the number of constant current sources and transistors can be reduced. .

〔実施例〕〔Example〕

第2図aは本発明に係るヒステリシスコンパレ
ータの一例を示す接続図、第2図bはこのコンパ
レータによつて実現されるヒステリシス特性の線
図である。
FIG. 2a is a connection diagram showing an example of a hysteresis comparator according to the present invention, and FIG. 2b is a diagram of hysteresis characteristics realized by this comparator.

この図において、1は電源E0が接続される電
源端子、2はコモン端子、3は比較すべき一方の
入力信号E2が印加される入力端子、4は他方の
入力信号E1が印加される入力端子、5は比較結
果が出力される出力端子である。
In this figure, 1 is the power supply terminal to which the power supply E 0 is connected, 2 is the common terminal, 3 is the input terminal to which one input signal E 2 to be compared is applied, and 4 is the input terminal to which the other input signal E 1 is applied. 5 is an input terminal to which a comparison result is output.

トランジスタQ11〜Q13は差動増巾器を構成し、
電流源I12,I13トランジスタQ14、ダイオードD11
及び抵抗Rがヒステリシス巾を決定するための回
路を構成している。このヒステリシス巾決定のた
めの回路において、定電流源I13、ダイオードD11
及び定電流源I12は、互いに直列に接続され電源
端子1とコモン端子2間に接続されている。ま
た、トランジスタQ14のコレクタは定電流源I13
ダイオードD11の接続点に、エミツタはコモン端
子2に、ベースは差動増巾器の出力端に相当する
トランジスタQ13のコレクタ及び出力トランジス
タQ15のベースにそれぞれ接続されている。ダイ
オードD11と、定電流源I12の接続点は、抵抗Rを
介して一方の入力端子4に接続されるとともに、
差動増巾器を構成している一方のトランジスタ
Q12のベースに接続されている。
Transistors Q 11 to Q 13 constitute a differential amplifier,
Current source I 12 , I 13 transistor Q 14 , diode D 11
and a resistor R constitute a circuit for determining the hysteresis width. In this circuit for determining the hysteresis width, a constant current source I 13 and a diode D 11
and constant current source I12 are connected in series with each other and between power supply terminal 1 and common terminal 2. In addition, the collector of the transistor Q 14 is connected to the connection point between the constant current source I 13 and the diode D 11 , the emitter is connected to the common terminal 2, and the base is connected to the collector of the transistor Q 13 and the output transistor corresponding to the output terminal of the differential amplifier. Each is connected to the base of Q 15 . The connection point between the diode D 11 and the constant current source I 12 is connected to one input terminal 4 via a resistor R, and
One transistor that makes up the differential amplifier
Connected to the base of Q 12 .

この様な接続において、端子3に印加される入
力信号E2が、端子4に印加される入力信号(基
準電圧)E1より低いA点(第2図b参照)にあ
る時、出力トランジスタQ15はオフ状態となつて
いる。この時、トランジスタQ14もオフ状態であ
つて、定電流源I13からの定電流i13は、ダイオー
ドD11を経て、抵抗R側と定電流源I12側に分流す
る。それ故に、トランジスタQ12のベース電位
VBQ12は、(10)式の通りとなる。
In such a connection, when the input signal E2 applied to terminal 3 is at point A (see Figure 2b), which is lower than the input signal (reference voltage) E1 applied to terminal 4, the output transistor Q 15 is in the off state. At this time, the transistor Q 14 is also in an off state, and the constant current i 13 from the constant current source I 13 is divided into the resistor R side and the constant current source I 12 side via the diode D 11 . Therefore, the base potential of transistor Q12
V BQ12 is as shown in equation (10).

VBQ12=E1+R(i13−i12) ……(10) 入力信号E2がA点より、基準電圧E1と同じに
なる点を経て更に高い電圧B点へ移る時、出力ト
ランジスタQ15は、オフ状態からオン状態に変化
する。この変化点のE2の電圧とE1の電圧差がヒ
ステリシス巾2となる。この様な変化は、トラン
ジスタQ11とQ12のベース電位VBQ11、VBQ12が等し
くなつた時生じる。
V BQ12 = E 1 + R (i 13 − i 12 ) ...(10) When the input signal E 2 moves from point A to the point where it becomes the same as the reference voltage E 1 to a higher voltage point B, the output transistor Q 15 changes from off state to on state. The difference between the voltage of E 2 and E 1 at this point of change becomes the hysteresis width 2. Such a change occurs when the base potentials V BQ11 and V BQ12 of transistors Q 11 and Q 12 become equal.

トランジスタQ11のVBQ11は、入力端子3に印加
される入力信号E2に等しく、(11)式で表わされる。
V BQ11 of the transistor Q 11 is equal to the input signal E 2 applied to the input terminal 3, and is expressed by equation (11).

VBQ11=E2 ……(11) (10)式、(11)式から、VBQ11=VBQ12の条件を用いると
(12)式が得られる。
V BQ11 = E 2 ...(11) From equations (10) and (11), using the condition of V BQ11 = V BQ12 ,
Equation (12) is obtained.

E2−E1=R(i13−i12) ……(12) よつて、ヒステリシス巾2の値は、(12)式から明
らかなように、抵抗Rと電流i13,i12の差(i13
i12)の積になる。
E 2 - E 1 = R (i 13 - i 12 ) ...(12) Therefore, as is clear from equation (12), the value of hysteresis width 2 is the difference between resistance R and currents i 13 and i 12 (i 13
i 12 ).

出力トランジスタQ15がオン状態に変化する
と、トランジスタQ14もオンとなり、これにより
定電流源I13からの電流i13は、トランジスタQ14
に流れ、ダイオードD11側へは流れなくなる。ま
た、トランジスタQ14がオンすることにより、ダ
イオードD11は逆バイアスされるため、オフ状態
となり、ダイオードD11のカソード側の電位、す
なわち、トランジスタQ12のベース電位VBQ12は、
(10)式で示される値から更に低い、(13)式で示される
電位VBQ12′に変化する。
When the output transistor Q 15 turns on, the transistor Q 14 also turns on, so that the current i 13 from the constant current source I 13 flows to the transistor Q 14 side and no longer flows to the diode D 11 side. Furthermore, when the transistor Q 14 is turned on, the diode D 11 is reverse biased, so it is turned off, and the potential on the cathode side of the diode D 11 , that is, the base potential V BQ12 of the transistor Q 12 is
The potential changes from the value shown by equation (10) to an even lower potential V BQ12 ' shown by equation (13).

VBQ12′=E1−Ri12 ……(13) この状態から、再び入力信号E2がA点に向け
て低くなると、トランジスタQ15がオンからオフ
に変化する。この変化する点のE1とE2の差がヒ
ステリシス巾1となる。このヒステリシス巾1
は、(11)式、(13)式から、VBQ11=VBQ12′の条件を用い
ると、(14)式の通りとなる。
V BQ12 ′=E 1 −Ri 12 (13) From this state, when the input signal E 2 decreases again toward point A, the transistor Q 15 changes from on to off. The difference between E 1 and E 2 at these changing points is the hysteresis width 1. This hysteresis width 1
From equations (11) and (13), using the condition of V BQ11 = V BQ12 ′, becomes as shown in equation (14).

E1−E2=Ri12 ……(14) これより、回路全体のヒステリシス巾は、(12)
式、(14)式から、 ヒステリシス巾1+ヒステリシス巾2 =R(i13−i12)+Ri12=Ri13 ……(15) となり、抵抗Rと定電流i13の積で決定され、第
1図従来回路と同様の特性を得ることができる。
E 1 −E 2 = Ri 12 ...(14) From this, the hysteresis width of the entire circuit is (12)
From equation (14), hysteresis width 1 + hysteresis width 2 = R (i 13 - i 12 ) + Ri 12 = Ri 13 ... (15), which is determined by the product of resistance R and constant current i 13 , and the first The same characteristics as the conventional circuit shown in the figure can be obtained.

特に無調整のヒステリシスコンパレータをIC
で構成する場合、従来回路によるとヒステリシス
巾に大きく影響を与える素子はトランジスタ等で
構成する定電流源I2,I3,I4、抵抗R1,R2の5素
子であるのに比べ、本発明による回路では定電流
源I12、I13、抵抗Rの3素子であり、ヒステリシ
ス巾に大きな影響を与える素子が少ない為歩留り
が向上する。
In particular, ICs with unadjusted hysteresis comparators
According to the conventional circuit, there are five elements that greatly affect the hysteresis width: constant current sources I 2 , I 3 , I 4 and resistors R 1 and R 2 made up of transistors, etc. The circuit according to the present invention has three elements, constant current sources I 12 and I 13 , and resistor R, and there are fewer elements that greatly affect the hysteresis width, so the yield is improved.

第3図は、本発明に係る回路の他の接続図であ
る。この実施例では、差動増巾器をNPN型トラ
ンジスタQ21,Q22で構成したもので、他の構成
は第2図aのものと大きく変らない。つまり、第
2図aのダイオードD12はダイオード接続された
トランジスタQ24に対応し、同図aのトランジス
タQ13はトランジスタQ23,Q23′に対応する。そし
て、トランジスタQ23′のコレクタはトランジスタ
Q14のベースに接続され、トランジスタQ15を介
して出力が得られる。なお、第2図a及び第3図
の回路はいずれもIC化が可能であることはいう
までもない。
FIG. 3 is another connection diagram of the circuit according to the present invention. In this embodiment, the differential amplifier is constituted by NPN type transistors Q 21 and Q 22 , and the other configurations are not significantly different from those in FIG. 2a. That is, the diode D 12 in FIG. 2a corresponds to the diode-connected transistor Q 24 , and the transistor Q 13 in FIG. 2a corresponds to the transistors Q 23 and Q 23 '. And the collector of transistor Q 23 ′ is a transistor
It is connected to the base of Q14 and the output is obtained through transistor Q15 . It goes without saying that both the circuits shown in FIGS. 2a and 3 can be integrated into an IC.

〔本発明の効果〕[Effects of the present invention]

以上説明したように、本発明によれば、従来回
路に比べて、カレントミラー回路を不要とすると
ともに、定電流源の数やトランジスタ等を減らす
ことができ、従つて素子点数が少なく構成の簡単
なヒステリシスコンパレータが実現できる。本発
明の回路は、素子点数が少ないことから、IC化
する場合、ICの面積の縮少化、歩留りの向上、
コストの低減という効果が期待できるので、IC
化する場合に特に有効である。
As explained above, according to the present invention, compared to conventional circuits, it is possible to eliminate the need for a current mirror circuit, reduce the number of constant current sources, reduce the number of transistors, etc., and therefore, the number of elements is small and the configuration is simple. A hysteresis comparator can be realized. Since the circuit of the present invention has a small number of elements, when integrated into an IC, the area of the IC can be reduced, the yield can be improved,
Since the effect of cost reduction can be expected, IC
This is particularly effective when

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来回路の接続図及び特性線図、第2
図は本発明に係る回路の接続図及び特性線図、第
3図本発明の他の実施例を示す接続図である。 1……電源端子、2……コモン端子、3,4…
…入力端子、5……出力端子、Q11〜Q15……ト
ランジスタ、I11〜I13……定電流源、D11……ダイ
オード、R……抵抗。
Figure 1 is the connection diagram and characteristic diagram of the conventional circuit, Figure 2
The figures are a connection diagram and a characteristic diagram of a circuit according to the present invention, and FIG. 3 is a connection diagram showing another embodiment of the present invention. 1...Power terminal, 2...Common terminal, 3, 4...
...Input terminal, 5...Output terminal, Q11 to Q15 ...Transistor, I11 to I13 ...Constant current source, D11 ...Diode, R...Resistor.

Claims (1)

【特許請求の範囲】 1 電源端子、コモン端子、第1と第2の入力端
子及び出力端子を備え、差動増巾器によつて構成
されるコンパレータであつて、 前記電源端子と前記コモン端子との間に、第1
の定電流源と順方向ダイオードと第2の定電流源
との直列回路を接続し、前記差動増巾器の出力段
にベースが接続されたトランジスタのコレクタを
前記第1の定電流源と前記ダイオードとの接続点
に、エミツタを前記コモン端子に夫々接続し、前
記差動増巾器の一方の入力端を前記第1の入力端
子に接続し、前記ダイオードと前記第2の定電流
源との接続点を前記差動増巾器の他方の入力端に
接続すると共に抵抗を介して前記第2の入力端子
に接続したことを特徴とするヒステリシスコンパ
レータ。
[Scope of Claims] 1. A comparator comprising a differential amplifier, comprising a power supply terminal, a common terminal, first and second input terminals, and an output terminal, wherein the power supply terminal and the common terminal Between the first
A series circuit of a constant current source, a forward diode, and a second constant current source is connected, and a collector of a transistor whose base is connected to the output stage of the differential amplifier is connected to the first constant current source. An emitter is connected to the common terminal at a connection point with the diode, one input end of the differential amplifier is connected to the first input terminal, and the diode and the second constant current source are connected to each other. A hysteresis comparator, characterized in that a connection point thereof is connected to the other input terminal of the differential amplifier and also connected to the second input terminal via a resistor.
JP59067390A 1984-04-06 1984-04-06 Hysteresis comparator Granted JPS60212023A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59067390A JPS60212023A (en) 1984-04-06 1984-04-06 Hysteresis comparator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59067390A JPS60212023A (en) 1984-04-06 1984-04-06 Hysteresis comparator

Publications (2)

Publication Number Publication Date
JPS60212023A JPS60212023A (en) 1985-10-24
JPH0564486B2 true JPH0564486B2 (en) 1993-09-14

Family

ID=13343603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59067390A Granted JPS60212023A (en) 1984-04-06 1984-04-06 Hysteresis comparator

Country Status (1)

Country Link
JP (1) JPS60212023A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07104372B2 (en) * 1986-09-18 1995-11-13 キヤノン株式会社 Voltage comparison circuit

Also Published As

Publication number Publication date
JPS60212023A (en) 1985-10-24

Similar Documents

Publication Publication Date Title
JPS6093530A (en) Constant current source circuit
JPS63136712A (en) Differential comparator
JP2669389B2 (en) Voltage-current converter
JPH0449287B2 (en)
JP2546004B2 (en) Level conversion circuit
US5155429A (en) Threshold voltage generating circuit
US5144169A (en) Operational amplifier circuit
JPH0564486B2 (en)
JPH0252892B2 (en)
JPS6252486B2 (en)
JPS6331214A (en) Variable delay circuit
JP2000261260A (en) Voltage/current conversion circuit
JP2902277B2 (en) Emitter follower output current limiting circuit
JP3415221B2 (en) Current amplifier circuit
JP3290264B2 (en) Gamma correction circuit
JP2687160B2 (en) Switch circuit
JPH0330828B2 (en)
JPH06260925A (en) Level shift circuit
JPH0212049B2 (en)
JPH0151207B2 (en)
JPH0358603A (en) Gain control circuit
JPH06120784A (en) Window comparator
JP2797621B2 (en) Comparator circuit
JP2996551B2 (en) Current mirror circuit device
JPH063868B2 (en) Differential type comparator circuit