KR910005231Y1 - Level control circuit - Google Patents
Level control circuit Download PDFInfo
- Publication number
- KR910005231Y1 KR910005231Y1 KR2019860000471U KR860000471U KR910005231Y1 KR 910005231 Y1 KR910005231 Y1 KR 910005231Y1 KR 2019860000471 U KR2019860000471 U KR 2019860000471U KR 860000471 U KR860000471 U KR 860000471U KR 910005231 Y1 KR910005231 Y1 KR 910005231Y1
- Authority
- KR
- South Korea
- Prior art keywords
- input
- signal
- output
- circuit
- input terminal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
Abstract
내용 없음.No content.
Description
본 고안의 회로도.Circuit diagram of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1, 2 : 입력단자 3, 4 : 출력단자1, 2: Input terminal 3, 4: Output terminal
5 : 증폭회로 6 : 조정회로5 amplification circuit 6 adjustment circuit
7 : 입력 버퍼부 8 : 출력 버퍼부7: Input buffer section 8: Output buffer section
Q1-Q5 : 트랜지스터 R1-R11 : 저항Q1-Q5: transistor R1-R11: resistor
C1-C3 : 콘덴서 VR1 : 가변저항C1-C3: capacitor VR1: variable resistor
VCC : 전원 GND : 접지VCC: Power GND: Ground
본 고안은 비데오 입출력 단자를 가진 AV(Audio Video)형 텔레비젼에 있어서, 각 입출력 단자의 영상 신호레벨을 동일(1Vp-p/75Ω)하게 유지시켜 줌으로써 신호원 절환시 발생되는 영상신호의 레벨 차이를 없애 주도록한 TV영상 신호의 입출력 레벨 등화 회로에 관한것이다.The present invention maintains the same video signal level (1V pp / 75Ω) at each input / output terminal in an AV (Audio Video) type TV having a video input / output terminal, thereby eliminating the level difference of the video signal generated at the time of signal source switching. The present invention relates to an input / output level equalization circuit of a TV video signal.
일반적으로 RF입력외에 비데오 입력 및 비데오 출력 단자를 가지고 있는 AV형 텔레비젼에 있어서, 신호원 선택 신호(MODE SELECTOR)를 통하여 선택된 신호가 영상 증폭회로 입력에 직접 안가될경우 텔레비젼의 영상 검파 출력과 비데오 입력 단자를 통하여 입력된 신호간에 레벨 차이가 있으면 신호원 변경시 화면에 변화를 초래하여 이 신호(레벨차이가 있는 신호)가 비데오 출력 단자를 통해 출력되어 VTR녹화에 사용될 경우 동기 불안 또는 새튜레이션(SATURATION)등의 요인이 되었다.In general, in an AV type TV having a video input and a video output terminal in addition to the RF input, the video detection output and the video input of the television are selected when the signal selected through the signal source selector signal is not directly input to the image amplifier circuit input. If there is a level difference between the signals input through the terminal, it causes a change in the screen when the signal source is changed, and this signal (signal with a level difference) is output through the video output terminal and used for VTR recording. It became a factor such as).
이러한 문제점을 해결하기 위하여 RF신호입력 라인과 외부 비데오 입력 라인마다 신호 레벨을 조정하는 레벨 조정 회로를 마련해야 하나 이렇게 할경우 회로 구성이 복잡하고 원가가 상승되는 단점이 있었으며 또한 이러한 각각의 신호 라인마다 레벨 조정 회로를 구성시킨 회로는 다른 레벨의 외부 비데오 신호 입력시 호환성을 갖지 못하는 단점이 있었다.In order to solve this problem, it is necessary to provide a level adjustment circuit that adjusts the signal level for each RF signal input line and external video input line. However, this has a disadvantage in that the circuit configuration is complicated and the cost is increased. The circuit that constitutes the adjustment circuit has a disadvantage of incompatibility when inputting different levels of external video signals.
본 고안은 이와같은 단점을 각 입출력 단자의 영상 신호 레벨을 동일하게 유지시켜 신호원 절환시 생기는 영상 신호 레벨 차이를 없애주도록한 TV영상 신호의 입출력 레벨 동화 회로를 제공하고자 하는 것으로 외부 영상 신호를 증폭시키는 증폭회로와 텔레비젼 영상 검파 회로 출력 레벨을 조정하는 조정 회로의 부하저항을 공휴시킨 신호레벨을 일정하게 유지시킨후 입출력 버퍼부를 통하여 각각의 출력단자로 출력되게 구성시킨 것이다.The present invention aims to provide an input / output level moving picture circuit of a TV video signal which eliminates the difference in the video signal level generated when switching signal sources by maintaining the same video signal level at each input / output terminal. The signal level of the amplification circuit and the TV image detection circuit to adjust the output level of the control circuit to adjust the output level is kept constant, and then output to each output terminal through the input / output buffer unit.
이를 첨부도면에 의하여 상세히 설명하면 다음과 같다.When described in detail by the accompanying drawings as follows.
신호원 선택회로의 구성을 통하여 일정레벨(1Vp-p/75Ω)의 외부 영상신호가 인가되는 입력단자(1)를 선택할때 입력단자(2)의 입력신호가 부극성일 경우에는 입력단자(2)에 전원(Vcc)이 인가되게 하고 입력단자(2)의 입력 신호가 정극성일 경우에는 입력단자(2)에 접지(GND)가 인가되게 하며 입력단자(2)를 선택할 때에는 텔레비젼 영상 검파 출력 신호가 인가되게 구성한다.If the input signal of the input terminal 2 is negative when selecting the input terminal 1 to which an external video signal of a predetermined level (1V pp / 75Ω) is applied through the configuration of the signal source selection circuit, the input terminal 2 When the power supply Vcc is applied and the input signal of the input terminal 2 is positive polarity, the ground (GND) is applied to the input terminal 2, and the television video detection output signal is applied when the input terminal 2 is selected. To be configured.
그리고 입력단자(1)로 인가된 외부 신호는 저항(R1-R4)이 연결된 트랜지스터(Q1)(Q2)에서 증폭되고 저항(R5)과 콘덴서(C1)의 필터를 거쳐 부하 저항(R7)으로 출력되게 증폭회로(5)를 구성하고 상기 증폭 회로(5)의 출력은 트랜지스터(Q4)(Q5)의 베이스에 인가되게 구성한다.The external signal applied to the input terminal 1 is amplified by the transistors Q1 and Q2 to which the resistors R1 to R4 are connected and output to the load resistor R7 through a filter of the resistor R5 and the capacitor C1. The amplifier circuit 5 is configured so that the output of the amplifier circuit 5 is applied to the base of the transistors Q4 and Q5.
또한 입력단자(2)로 입력되는 영상 검파 출력 신호는 트랜지스터(Q3)의 베이스에 인가되어 에미터에 연결된 가변저항(VR1)의 조정에 의하여 레벨 조정된후(Q4)(Q5)의 베이스에 인가되게 구성한다.In addition, the image detection output signal input to the input terminal 2 is applied to the base of the transistor Q3 and level adjusted by the adjustment of the variable resistor VR1 connected to the emitter (Q4) and then applied to the base of Q5. To be configured.
그리고 저항(R8)(R9)이 연결된 트랜지스터(Q4)에서는 베이스로 인가되는 신호를 출력단자(3)로 출력시켜 텔레비젼 영상 증폭회로의 입력으로 인가되게 입력 버퍼부(7)를 구성하고 저항(R10)(R11)이 연결된 트랜지스터(Q5)에서는 베이스로 인가된 신호를 출력단자(4)로 출력시켜 외부로 출력되게 출력 버퍼부(8)를 구성한다.In the transistor Q4 to which the resistors R8 and R9 are connected, the input buffer unit 7 is configured to output the signal applied to the base to the output terminal 3 and to be applied to the input of the television video amplifier circuit. In the transistor Q5 to which R11 is connected, the output buffer unit 8 is configured to output a signal applied to the base to the output terminal 4 and to be output to the outside.
도면중 미설명 부호 C2,C3는 직류 성분 차단용 콘덴서 이다.In the drawings, reference numerals C2 and C3 denote capacitors for blocking DC components.
이와 같이 구성된 본 고안은 신호원 선택 회로의 구성을 통하여 외부 영상신호가 인가되는 입력단자(1)를 선택할 때에는 트랜지스터(Q3)의 베이스측에 전원(Vcc)이 인가되도록 하고 (입력단자(2)의 입력신호가 부극성일 경우)입력단자(2)가 선택될 때에는 트랜지스터(Q3)의 베이스측에 텔레비젼의 영상 검파 출력이 인가되도록 한다.The present invention configured as described above allows the power supply Vcc to be applied to the base side of the transistor Q3 when selecting the input terminal 1 to which an external video signal is applied through the configuration of the signal source selection circuit (input terminal 2). When the input signal is negative, the video detection output of the television is applied to the base side of the transistor Q3 when the input terminal 2 is selected.
그리고 입력 버퍼부(7)와 출력 버퍼부(8)의 감쇄비를 GB(=Vin/Vout)라 하면 트랜지스터(Q4)(Q5)의 베이스에 인가되는 전압은 GB(V)의 감쇄비가 되도록 저항(R3-R7)의 값을 결정한다.When the attenuation ratio of the input buffer unit 7 and the output buffer unit 8 is GB (= Vin / Vout), the voltage applied to the base of the transistors Q4 and Q5 is GB (V). Determine the value of the resistors R3-R7 so that the attenuation ratio is
이때 입력단자(1)로 입력되는 외부 영상 신호는 레벨이 고정된 신호이고 입력단자(2)로 입력되는 텔레비젼의 영상 검파 출력은 텔레비젼 회로마다 그 값이 다르므로 가변저항(VR1)을 사용하여 입력단자(1)로 입력되는 외부 영상 신호와 같은 레벨로 맞추어 주도록 조정한다.At this time, the external video signal inputted to the input terminal 1 is a fixed level signal, and the image detection output of the television inputted to the input terminal 2 is different depending on the TV circuit. Adjust to the same level as the external video signal input to the terminal (1).
그리고 입력단자(1)의 외부영상 신호 입력이 선택 되었을때 입력단자(2)의 신호가 부극성인 본 고안에서는 입력단자(2)에 전원(Vcc)이 인가되도록 신호원 전환 회로를 조정하게 되므로 이때에는 트랜지스터(Q3)가 도통하지 못하며 조정회로(6)는 동작하지 못하고 입력단자(1)로 인가되는 외부 영상 신호가 저항(R1-R4)이 연결된 트랜지스터(Q1)(Q2)에서 증폭된후 저항(R5)과 콘덴서(C2)의 필터 작용을 통하여 공통 부하저항(R7)으로 출력되어 진다.When the external video signal input of the input terminal 1 is selected, in the present invention in which the signal of the input terminal 2 is negative, the signal source switching circuit is adjusted so that the power supply Vcc is applied to the input terminal 2. Transistor Q3 is not conducting, and the adjusting circuit 6 does not operate and the external image signal applied to the input terminal 1 is amplified by the transistors Q1 and Q2 to which the resistors R1 to R4 are connected. It is output to the common load resistor R7 through the filter action of R5 and capacitor C2.
즉 입력단자(1)의 외부 영상 신호를 선택하게 되면 트랜지스터(Q3)의 베이스에 전원(Vcc)이 인가되어 동작되지 않게 되고 입력단자(1)의 외부 영상 신호는 증폭회로(5)를 통하여 출력되게 되므로 트랜지스터(Q2)(Q3)의 공통 부하저항(R7)에는 입력단자(1)로 인가된 외부 영상 신호가 인가되어 있다.That is, when the external video signal of the input terminal 1 is selected, the power supply Vcc is applied to the base of the transistor Q3, and thus the operation is not performed. The external video signal of the input terminal 1 is output through the amplifying circuit 5. Therefore, an external video signal applied to the input terminal 1 is applied to the common load resistor R7 of the transistors Q2 and Q3.
그리고 저항(R7)에 인가된 외부 영상 신호는 각각 트랜지스터(Q4)(Q5)에서 완충 증폭된후 출력단자(3)를 통하여 텔레비젼 영상증폭 회로의 입력단자에 인가됨과 동시에 출력단자(4)를 통하여 외부 영상 출력단자에 인가되어 진다.The external video signal applied to the resistor R7 is buffered and amplified by the transistors Q4 and Q5 and then applied to the input terminal of the television image amplifier circuit through the output terminal 3 and simultaneously through the output terminal 4. It is applied to the external video output terminal.
이때 입력단자(1)로 인가된 외부 영상 신호가 일정 레벨(1Vp-p/75Ω)을 갖게 되므로 출력단자(3)(4)로 분리되어 출력되는 신호도 일정레벨(1Vp-p/75Ω)을 갖고 출력되게 된다.At this time, since the external video signal applied to the input terminal 1 has a predetermined level (1V pp / 75Ω), the output signal separated by the output terminal 3 (4) also has a constant level (1V pp / 75Ω) output Will be.
한편 신호원 선택 회로를 이용하여 입력단자(2)를 선택하게 되면 입력단자(2)에는 신호원 선택회로를 통한 텔레비젼 영상 검파 신호가 인가되어 지고 이는 조정회로(6)의 트랜지스터(Q3)를 통하여 공통 부하 저항(R7)에 인가되어 지며 이때 트랜지스터(Q3)에 연결된 가변저항(VR1)을 이용하여 입력단자(2)로 인가되는 영상검파 신호 레벨을 입력단자(1)로 인가되는 외부 영상 신호 레벨과 맞추어 준다.On the other hand, when the input terminal 2 is selected using the signal source selection circuit, the television image detection signal through the signal source selection circuit is applied to the input terminal 2, which is transmitted through the transistor Q3 of the adjustment circuit 6. The external image signal level applied to the input terminal 1 is applied to the common load resistor R7, and the image detection signal level applied to the input terminal 2 using the variable resistor VR1 connected to the transistor Q3. To match.
이때 가변 저항(VR1)을 이용하여 신호 레벨을 맞추어 주는 이유는 입력단자(1)로 인가되는 외부 영상 신호는 그 레벨이 고정되어 있으나 입력 단자(2)로 인가되는 텔레비젼 영상 검파 신호 레벨은 텔레비젼에 따라 다르기 때문이다.The reason for adjusting the signal level by using the variable resistor VR1 is that the external video signal applied to the input terminal 1 is fixed at the level, but the television video detection signal level applied to the input terminal 2 is transmitted to the television. Because it depends.
따라서 공통 부하 저항(R7)에 인가된 신호 레벨은 입력단자(1)(2)중 어느것을 선택하여도 일정 레벨(1Vp-p/75Ω)을 갖는 신호가 된다.Therefore, the signal level applied to the common load resistor R7 becomes a signal having a predetermined level (1V pp / 75Ω) regardless of which of the input terminals 1 and 2 is selected.
그리고 공통 부하 저항(R7)에 인가된 신호는 트랜지스터(Q4)(Q5)에서 완충 증폭된후 출력단자(3)(4)를 통하여 각각 텔레비젼 영상 증폭회로의 입력단자와 외부 영상 출력 단자에 인가되게 된다.The signal applied to the common load resistor R7 is buffered and amplified by the transistors Q4 and Q5 and then applied to the input terminal and the external image output terminal of the television video amplifier circuit through the output terminals 3 and 4, respectively. do.
따라서 외부 영상 신호 입력 선택시나 텔리비젼 영상 회로의 검파 출력선택에 관계없이 영상 입출력 단자의 레벨을 동일하게(1Vp-p/75Ω)유지 시켜 주므로써 신호원 절환시 발생되는 영상레벨 차이를 없애 주게 된다.Therefore, regardless of the external video signal input selection or the detection output selection of the television video circuit, the level of the video input / output terminals is kept the same (1V pp / 75Ω) to eliminate the difference in the video level generated when switching the signal source.
또한 간단한 회로구성에 의거 각각의 신호 레벨을 동일하게 유지 시키므로 회로의 구성이 간략해 지고 제조원가가 하락되는 효과가 있는 것이다.In addition, based on the simple circuit configuration, each signal level is kept the same, so the circuit configuration is simplified and manufacturing cost is reduced.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019860000471U KR910005231Y1 (en) | 1986-01-16 | 1986-01-16 | Level control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019860000471U KR910005231Y1 (en) | 1986-01-16 | 1986-01-16 | Level control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR870012801U KR870012801U (en) | 1987-08-05 |
| KR910005231Y1 true KR910005231Y1 (en) | 1991-07-22 |
Family
ID=19248162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019860000471U KR910005231Y1 (en) | 1986-01-16 | 1986-01-16 | Level control circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR910005231Y1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100584368B1 (en) * | 1998-12-26 | 2006-08-04 | 삼성전자주식회사 | DC voltage converter and method for driving telephone of small capacity exchange |
-
1986
- 1986-01-16 KR KR2019860000471U patent/KR910005231Y1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100584368B1 (en) * | 1998-12-26 | 2006-08-04 | 삼성전자주식회사 | DC voltage converter and method for driving telephone of small capacity exchange |
Also Published As
| Publication number | Publication date |
|---|---|
| KR870012801U (en) | 1987-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4298884A (en) | Chroma amplifier and color killer | |
| SU1103812A3 (en) | Variable gain amplifier | |
| RU94029890A (en) | DETECTOR AND FREQUENCY FILTER COMBINATION | |
| US4255716A (en) | Automatic gain control circuit | |
| CA1078504A (en) | Video amplifier including an a-c coupled voltage follower output stage | |
| KR910005231Y1 (en) | Level control circuit | |
| US3267386A (en) | Two stage direct-coupled transistor amplifier utilizing d. c. positive feedback and d. c.-a. c. negative feedback | |
| US3231827A (en) | Variable gain transistor amplifier | |
| US4979044A (en) | Automatic contrast circuit for instantaneous compensation | |
| JPH08172549A (en) | Gamma correction circuit | |
| US5166983A (en) | Mute circuit for audio amplifiers | |
| US4511853A (en) | Differential amplifier circuit having improved control signal filtering | |
| JP2740211B2 (en) | Video signal correction circuit | |
| US3491306A (en) | Dc coupled amplifier with automatic gain control | |
| US3500222A (en) | Semiconductor amplifier gain control circuit | |
| JP2889398B2 (en) | Gamma correction circuit for liquid crystal display | |
| JPH0211067A (en) | Video signal processing system | |
| KR0132822B1 (en) | Intermediate frequency system | |
| JP3747247B2 (en) | Gamma correction circuit | |
| JPH0145173Y2 (en) | ||
| KR900006312Y1 (en) | Picture image signals correction device of tv/vtr apparatus | |
| JP2752019B2 (en) | Gamma correction circuit for liquid crystal display | |
| JPS5873290A (en) | Video signal processing circuit | |
| KR100651623B1 (en) | Non-linear signal processor | |
| JPS6113403B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19970829 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |