KR830001146B1 - 신호 변환회로 - Google Patents
신호 변환회로 Download PDFInfo
- Publication number
- KR830001146B1 KR830001146B1 KR1019800003802A KR800003802A KR830001146B1 KR 830001146 B1 KR830001146 B1 KR 830001146B1 KR 1019800003802 A KR1019800003802 A KR 1019800003802A KR 800003802 A KR800003802 A KR 800003802A KR 830001146 B1 KR830001146 B1 KR 830001146B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- current
- collector
- base
- emitter
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Picture Signal Circuits (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 신호변환회로의 일례의 접속도.
제2도는 본원 발명의 일실시예의 접속도.
제3도는 본원 발명을 호울드회로에 적용한 다른 실시예의 접속도.
제4도는 본원 발명을 페데스탈클램프회로에 적용한 또 다른 실시예의 접속도.
본원 발명은 차동입력신호를 싱글엔드의 출력신호(전류)로서 취출하는 신호 변환회로에 관한 것이다.
종래의 신호변환회로로서는 제1도에 나타낸 바와 같이 입력신호전압원(1)에서 각각의 베이스에 역상(逆相)의 신호전압이 가해지고, 서로의 에미터공통접속점에 IO의 정전류원(2)이 접속된 한쌍의 트랜지스터(3) 및 (4)에 의해서 차동앰프가 구성되며, 한쪽의 트랜지스터(4)의 콜렉터전류통로에 다이오우드(5)를 삽입하고, 이 다이오우드(5)의 전압강하를 PNP형트랜지스터 (6)의 베이스. 에미터 사이에 가하고, 트랜지스터(6)의 콜렉터에 출력전류를 얻는 구성 이른바 커렌트 미러회로가 잘 알려져 있다. 입력신호전압이 가해지지 않는 상태에서 트랜지스터(3) (4)의 각각에 똑같이 IO라는 전류가 흐르듯이, 양트랜지스터의 베이스에 똑같은 바이어스전압이 주어지고 있다. 그리고 신호전압에 의해서 한쪽의 트랜지스터(3)의 롤렉터전류가(IO+Δi)로 변환하면, 다른쪽 트랜지스터(4)의 콜렉터전류가(IO-Δi)로 변화한다. 이 전류(IO-Δi)에 의해서 다이오우드(5)의 양단에 발생하는 전압강하가 트랜지스터(6)의 베이스 에미터 사이에 인가되므로, 트랜지스터(6)의 콜렉터에 취출되는 출력전류도(IO-Δi)가 된다.
이러한 종래의 신호변환회로에서는 신호전류성분만을 증폭할 수가 없다. 콜렉터 베이스가 접속된 트랜지스터로 구성되는 다이오우드(5)의 에미터 영역의 면적 또는 이것과 직렵접속되는 저항기의 값에 비해서 트랜지스터(6)의 에미터영역의 면적 또는 이 에미터에 직렵접속되는 저항기의 값을로 함으로써 N(IO-Δi)의 출력전류를 취출할 수 있다. 그러나, 바이어 스전류도 N배로 증폭되어 버려서, 차단(次段)과의 관련으로 직류레벨이 지나치게 커지거나, 전력소비가 증가하는 문제점이 생긴다.
본원발명은 이러한 중래의 신호변환회로가 갖는 문제점의 해결을 도모하는 것이다. 또 본원발명은 호울드회로에 적용해서 매우 적합한 신호변환회로를 실현시키는 것을 다른 목적으로 삼는 것이다.
제2도는 본원 발명의 일실시예를 나타내며, 트랜지스터(3) (4) 및 정전류원 (2)에 의해서 차동앰프가 구성되고, 트랜지스터(3)(4)의 베이스에 비해서 서로 역상이 되도록 입력신호전압원(1)이 접속되고, 도시하지 않지만 트랜지스터(3)(4)의 베이스에 똑같은 바이어스전압이 주어진다.
전원단자와 트랜지스터(3)의 콜렉터와의 사이에 저항기(7) 및 다이오우드 (8)가 직렬로 삽입되고, 다이오우드(8)와 트랜지스터(3)의 콜렉터와의 접속점이PNP형트랜지스터 (9)의 베이스에 접속된다. 이 트랜지스터(9)의 에미터와 전원단자와의 사이에 저항기(10)가 삽입되고, 트랜지스터(9)의 콜렉터가 트랜지스터(4)의 콜렉터에 접속된다. 이 트랜지스터(9)의 에미터가 트랜지스터(11)의 콜렉터에 접속되고, 그 콜렉터와 트랙지스터(11)의 베이스가 접속되고, 트랜지스터 (11)의 에미터가 저항기 (12)를 통해서 PNP형 트랜지스터(13)의 에미터에 접속된다. 트랜지스터 (13)의 베이스에는 바이어스전압원(14)이 접속되고, 베이스 접지형의 구성으로 된다. 트랜지스터(13)의 콜렉터전류가 출력전류로서 취출된다. 바이어스전압원(14)은 후술하는 바와 같이 트랜지스터(11)의 베이스전위를 규정하고 있다.
이러한 제2도에 나타낸 회로구성에 있어서, 입력신호전압에 의해서 차동앰프의 트랜지스터(3) 및 (4)의 콜렉터전류가 (IO+Δi) 및 (IO-Δi)로 변화하면 저항기(7) (저항치를 R7로 함) 및 다이오우드(8)의 직렬접속으로 생기는 전압강하가 트랜지스터(9)의 베이스 에미터사이 및 저항기 (10)(저항치를 R10으로함)의 직렬접속에 가해지므로, 트랜지스터(9)의 에미터전류도(IO+Δi)로 된다. 한편, 트랜지스터(9)의 콜렉터전류는(IO-Δi)로 된다. 트랜지스터(9)의 전류증폭를 hfe는 1보다 충분히 크므로 그 에미터전류 및 롤렉터전류는 대충 같아지게 될 것이다. 따라서 양자의 전류차를 없애는 베이스전류가 트랜지스터(11)에 흐르며, 그 결과 트랜지스터(11)의 에미터전류 IX가 흐른다. 트랜지스터(9)의 에미터전류 및 콜렉터 전류의 차이에 의해서 트랜지스터(9)의 콜렉터전위가 상승하고, 트랜지스터(9)가 포화하며, 그 전류증폭를 hfe가 저하하고, 커렌트 미러동작이 행해해지지 않게될 염려는 바이어스전압원(14)에 의해서 트랜지스터(9)의 콜렉터 전위를 규정함으로써 제거되고 있다. 트랜지스터(9)의 에미터전류 및 콜렉터 전류의 전류차가 없어지고,이들이 모두(IO-Δi)로 되는 점에서 안정된다. 이 상태에서는 트랜지스터 또는 다이오우드의 베이스에미터간 전압강하를 VBE로 하고, 트랜지스터(11)의 베이스전류를 무시하면
(IO+Δi) R7+VBE= (IX+IO-Δi) R10+VBE
의 관계가 성립한다. 따라서
이 된다. 일례로서(R7=2R10)이라고 하면
이 된다. 이 출력전류가 트랜지스터(11) 및 베이스접지형의 트랜지스터(13)를 통해서 취출된다. 저항기(12)는 트랜지스터(11)의 에미터출력을 출력전류로 하기 위해서이지만, 특별히 설치하지 않아도 좋다.
상술한 일실시예의 설명에서 이해할 수 있듯이, 본원 발명에 의하면 바이어스전류 IO가 변하지 않으며, 신호성분만을 저항치의 비에 따른 게인으로 증폭할 수 있는 신호변환회로를 실현할 수 있다.
본원 발명을 호울드회로에 적용했을 경우의 다른 실시예를 제3도에 나타낸다. 즉 차동앰프의 정정류원(2)의 정전류 2IO를 스위치(15)의 "온"기간만 흐르도록 하는 동시에, 트랜지스터(11)의 베이스 및 전원단자사이에 콘덴서(16)를 접속하도록 만들어진다. 스위치(15)를 정전류원(2)과 직렬로 접속하는 이외에, 정전류원(2)을 구성하는 트랜지스터의 베이스에 대해서 소정레벨의 펄스전압을 가하는 구성으로 해도 좋다.
스위치(15)가 "온"하여 정전류가 차동암프에 공급되는 기간에서는 상술한 바와 같은 동작이 행해지고, (R7=2R10)이라고 하면, 트랜지스터(11)에 (IO+3Δi)이라는 전류가 흐른다. 바이어스전압원(14)의 전압을 Vb라고 하고, 저항기(12)의 값을 r이라고 하면, 트랜지스터(11)의 베이스전압 VB는
VB=Vb+ (IO+3Δi) r+2VBE
로 된다. 스위치(15)가 "오프"하면 트랜지스터(3)(4)(9) 및 다이오우드(8)에는 전류가 흐르지 않게 되며, 트랜지스터(11)의 베이스전압 VB는 베이스 전류로서 방류하는 양을 무시하면, 상술한 값으로 유지되며, 따라서 트랜지스터(11)에서 (IO+3Δ) 전류출력이라는계해서 얻어져서 전류호울드동작을 행하게 된다.
이와 같이, 본원발명에 의하면 스위치(15)가 "온"하는 시점에 있어서의 입력신호 레벨과 대응하는 출력전류를 호울드할 수 있으며, 게다가 정전류원(2)의 정전류를 스위칭하는 동시에, 의덴서 (16)를 추가한다고 하는 간단한 구성에 콘해서 호울드회로를 실현할 수 있는 이점이 있다.
제4도에 표시된 회로구성은 영상신호의 페데스털레벨을 기준레벨로 하는 페데스탈크램프회로에 대해서 본원발명을 적용한 또 다른 실시예이다.
입력영상신호 Vi가 서로의 베이스에 대해서 역상(逆相)으로 공급되는 트랜지스터(3)(4)등에 의해서 제3도와 마찬가지의 호울드회로가 구성된다. 스위치(15)는 영상신호의 수평블랭킹기간중의 백포오치내에서 크롬프펄스에 의해서 단시간동안만 "온"한다. 단, 제3도와 달리, 트랜지스터(13)의 베이스에 소정의 직류바이어스(도시하지 않음)가 가해질뿐만 아니라, 트랜지스터(3)의 베이스에 인가되는 것과는 역상의 영상신호도 가해져 있다.
또, 한쌍의 트랜지스터(17) 및 (18)과 2I1이라는 정진원(19)에 의해서 차동앰프가 구성되며, 트랜지스터(3)(4)의 베이스에 각각 가해지는 것과 마찬가지의 전압이 트랜지스터(17)(18)의 각 베이스에 가해진다. 이 차동앰프의 한쪽의 트랜지스터(18)의 콜렉터출력전류가 다이오우드(20) 및 PNP형 트랜지스터(21)로 이루어지는 커렌트미터회로에 의해서 취출된다.
이 커텐트미터회로의 트랜지스터(21)의 콜렉터와 호울드회로의 트랜지스터(13)의 콜렉터가 서로 접속되고, 이 접속점과 접지 사이에 부하저항 RL이 접속되고 동시에, 이 접속점이 출력단자(22)로서 도출된다.
상술한 구성에 있어서, 크램프펄스에 의해서 스위치(15)가 "온"하는 기간에서는 상술한 바와 마찬가지로(IO+3Δi)라는 출력전류가 트랜지스터(12)(13)를 통해서 흐른다. 한편 이 기간에서는 트랜지스터(18)의 콜렉터전류(I1-Δi´)가 커렌트 미터회로의 트랜지스터(21)의 콜렉터에 흐른다. 여기서 (I1=3IO)라고 선정하면, 트랜지스터(3) 및 트랜지스터(17)의 베이스가 공통이며, 트랜지스터(4) 및 트랜지스터(18)의 베이스가 공통이므로 입력영상신호 Vi에 의한 전류변화분도(Δi´=3Δi)의 관계가 된다. 따라서 트랜지스터(13) 및 (21)의 콜렉터공통접속점에서는
이 되고 출력영상신호의 페데스털전위 VP는
이 되고, 입력영상신호 Vi의 페데스털레벨과는 무관계의 값으로 된다.
다음에, 크램프펄스가 소멸하고, 스위치(15)가 "오프'로 되면, 호울드회로의 출력전류는(IO+3Δi)로 호울드되고, 한편, 트랜지스터(21)의 콜렉터전류는 영상신호 Vi에 응한 것으로 변화되고, (IO+3Δi)를 기준으로하여 변화하는 신호전류가 발생한다. 다음에 다시 크램프펄스에 의해서 트랜지스터(15)가 온하면, 입력영상신호의 페데스털레레벨이 APL(평균영상레벨)에 의해서 변화하고 있어도, 상술한 바와 마찬가지로 출력 영상신호의 파데스털레벨 VP는 반드시, RL이 된다. 이와 같이 해서 출력단자(22)에는 파데스털레벨 VP가 상기한 레벨에 크램프되고 또한 입력영상신호 Vi와는 역극성(逆極性)의 출력영상 신호 VO가 나타난다.
상술한 설명과 달리, (I1=2IO)라고 선정하면, (Δi´=2Δi)이 되므로 페데스털레벨 VP는RL이 되고, (I1=4IO)라고 선정하면, (Δi´=4Δi)이 되므로, 페데스털레벨 VP는RL이 된다. 즉 정전류 IO및 I1의 크기의 비를 바꿈으로써 페데스털레벨 VP를 입력영상신호의 페데스털의 변화와 어느 정도 관련된 것으로 할 수 있고, 게다가 입력영상신호의 페데스털의 변화를 정부(正負)의 어느쪽의 방향의 변화로도 할 수 있다. 즉 본원)발명이 적용된 페데스털크램프회로는 시정회로를 사용하지 않고 직류전송율을 소망의 것으로 제어할 수 있는 이점이 있다.
또한 다이오우드(20) 및 트랜지스터(21)로 이루어지는 커렌트미러회로 대신에 제2도에 나타낸 바와 같은 본원 발명의 의한 신호변환회로를 사용해도 좋다. 또 정전류원(2)(19)으로서 비교적 큰 값의 저항기를 사용토록 해도 좋다.
Claims (1)
- 도면에서 표시하고 본문에서 상술한 바와 같이 차동앰프의 한쪽의 트랜지스터의 콜렉터 및 기준전위점 사이에 제1의 저항기 및 다이오우드소자를 직렬접속하는 동시에, 그 다른쪽의 트랜지스터의 콜렉터를 제1의 트랜지스터의 콜렉터에 접속하고, 이 제 1의 트랜지스터의 에미터를 제2의 저항기를 통해서 상기 기준 전위점에 접속하고, 상기한쪽의 트랜지스터의 콜렉터 및 다이오우드소자의 접속점과 제1의 트랜지스터의 베이스를 접속하고, 제1의 트랜지스터의 에미터를 제2의 트랜지스터의 콜렉터에 접속하는 동시에 제1의 트랜지스터의 콜렉터를 제2의 트랜지스터의 베이스에 접속하고, 이 제2의 트랜지스터의 에미터전류를 출력전류로 하겠금 한 신호변환회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019800003802A KR830001146B1 (ko) | 1980-09-30 | 1980-09-30 | 신호 변환회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019800003802A KR830001146B1 (ko) | 1980-09-30 | 1980-09-30 | 신호 변환회로 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR830001146B1 true KR830001146B1 (ko) | 1983-06-14 |
Family
ID=19217847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019800003802A KR830001146B1 (ko) | 1980-09-30 | 1980-09-30 | 신호 변환회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR830001146B1 (ko) |
-
1980
- 1980-09-30 KR KR1019800003802A patent/KR830001146B1/ko active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4013898A (en) | Hysteresis circuit | |
US4268789A (en) | Limiter circuit | |
GB2056798A (en) | Protective circuit for output transformerless circuit | |
US4198581A (en) | Temperature compensating comparator | |
EP0235862A1 (en) | Gamma correction circuit | |
KR910003439B1 (ko) | 이득 분배 제어용 증폭기 | |
US4035840A (en) | Television display apparatus having a video amplifier | |
KR830001146B1 (ko) | 신호 변환회로 | |
JPS606576B2 (ja) | 信号変換回路 | |
KR830002171B1 (ko) | 비데오 신호 처리장치 | |
JP2740211B2 (ja) | 映像信号補正回路 | |
JPH077337A (ja) | 両極性電圧/電流変換回路 | |
US5119041A (en) | High gain differential current amplifier having a low output voltage | |
US4513322A (en) | Switching network with suppressed switching transients | |
US4284912A (en) | Switching circuits for differential amplifiers | |
JPH0525230B2 (ko) | ||
US5448188A (en) | Signal processing device for providing a signal corresponding to an input signal and for providing a signal which does not correspond to the input signal | |
JPH06169225A (ja) | 電圧電流変換回路 | |
EP0028229B1 (en) | A balanced amplifier output stage | |
JPH06261228A (ja) | ガンマ補正回路 | |
JP3290264B2 (ja) | ガンマ補正回路 | |
KR880001930Y1 (ko) | 아날로그 제어신호 인터페이스회로 | |
KR830001932B1 (ko) | 증폭회로 | |
KR940002288Y1 (ko) | 영상신호의 흑 레벨 보정회로 | |
JPH1051248A (ja) | 差動増幅回路 |