JPH0411380Y2 - - Google Patents

Info

Publication number
JPH0411380Y2
JPH0411380Y2 JP1986196298U JP19629886U JPH0411380Y2 JP H0411380 Y2 JPH0411380 Y2 JP H0411380Y2 JP 1986196298 U JP1986196298 U JP 1986196298U JP 19629886 U JP19629886 U JP 19629886U JP H0411380 Y2 JPH0411380 Y2 JP H0411380Y2
Authority
JP
Japan
Prior art keywords
output
amplifier
channel
signal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1986196298U
Other languages
English (en)
Other versions
JPS6399413U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1986196298U priority Critical patent/JPH0411380Y2/ja
Publication of JPS6399413U publication Critical patent/JPS6399413U/ja
Application granted granted Critical
Publication of JPH0411380Y2 publication Critical patent/JPH0411380Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Description

【考案の詳細な説明】 〈産業上の利用分野〉 本考案は音声増幅器、詳しくは出力電力をスイ
ツチ切換手段によつて選択使用できる低周波の増
幅装置に関する。
〈従来の技術〉 音声を前後左右より出力し、いわゆるサウンド
ホニツクを楽しもうとする場合、4つの電力増幅
器を1つの筐体に収納した増幅器が利用される。
この種の増幅器は、2チヤンネルしか使用しな
い場合、その4チヤンネル当たりの出力は4チヤ
ンネル時の各チヤンネル当たりの出力の約2倍の
出力が取り出せるように構成される場合が多い。
つまり、4チヤンネル時の各チヤンネル当たり
の出力が25Wとすると、その総出力は100Wとな
る。従つて、増幅器に付加される放熱器や電源回
路は、100Wの出力を出すことが可能な能力を有
していることになり、2チヤンネルしか作動させ
ないばあいは、各チヤンネル当たり50Wの出力が
可能になる。
上記した構成は、比較的コストの高い放熱器や
電源トランスを大きくすることなく、2チヤンネ
ル4チヤンネル兼用の増幅器が提供できるため広
く応用されている。
以下、図面を参照して従来実施されてきたこの
種の増幅器の具体例を説明する。
第4図に示される増幅器は、BTL(Bridged
Transtormerless)増幅回路を応用したもので、
説明を簡単にするため4チヤンネル増幅器のうち
2チヤンネル分を図示している。
入力端子1,2から入力される信号は、スイツ
チ3,4を介して増幅器6,7に加えられ、その
出力は出力端子8,10から得られる。
また、増幅器6の出力は、抵抗R6、スイツチ
5を介して増幅器6の−端子に接続されている。
スイツチ3,4,5はそれぞれBF,M,BRの切
換ポジシヨンを有し、それぞれ一挙動にて切り換
え可能になつている。なお、抵抗R1,R2は増幅
器6の負帰還回路、抵抗R3,R4は増幅器7の負
帰還回路である。
今、スイツチ3,4,5が接点Mに設定されて
いる場合、入力端子1からの信号は出力端子8と
アース端子9との間から取り出すことができる。
また、入力端子2からの信号は出力端子10とア
ース端子11との間から取り出すことができる。
即ち、2チヤンネル増幅器として利用することが
できるわけである。一方スイツチ3,4,5が接
点BFに設定されている場合には、入力端子1か
らの信号は出力端子8に出力される一方、抵抗
R5を介して、増幅器7の−入力端子に入力され
る。この時、増幅器7の+入力端子はアースされ
ているため、増幅器7の出力は出力端子8の信号
と逆位相の出力が表れる。よつて出力端子8と出
力端子10との間に負荷を接続することにより、
入力端子1からの信号のみを約2倍の出力で取り
出すことができる。なお、スイツチ4,5,6が
接点BRに設定されている場合は、入力端子2か
ら入力される信号は、同様に出力端子8,10の
間から約2倍の出力で取り出すことができる。こ
の構成は増幅器6が2チヤンネル時4チヤンネル
時いずれのときも利用できるばかりでなく、比較
的耐電圧性能の低い増幅素子で構成できること、
回路が非常に簡単であるため広く利用されてい
る。
第5図に示す従来例について説明する。
入力端子28,29からの入力信号は、スイツ
チ24,25を介して増幅器26,27に入力さ
れ、それぞれの出力は出力端子30,32とアー
ス端子31,33との間から得ることができる。
一方、電源トランス232次側巻線にタツプが設
けられ、このタツプをスイツチ21,22にて切
り換えることによりダイオードD1,D2,D3
D4、コンデンサC1,C2から構成される整流回路
の出力+B、−Bの電圧を変化させることができ
る。この直流電圧は、増幅器26,27にそれぞ
れ供給される。また、スイツチ21,22,2
4,25は一挙動にて切り換え可能な構造をなし
ており、それぞれF、R、Mの接点を有する。
今、スイツチ21,22,24,25が接点Mに
設定されている場合、入力端子28からの信号は
出力端子30から出力され、入力端子29からの
信号は出力端子32から出力され、2チヤンネル
増幅器として作動する。この時の両増幅器に与え
られる直流電圧+B、−Bは低く設定されており、
2チヤンネル同時作動においても放熱器や電源ト
ランスが異常温度まで上昇しないように設計され
ていることはいうまでもない。一方、スイツチ2
1,22,24,25の接点がFに設定されてい
るときは入力端子28から入力される信号のみが
出力端子30に出力され、増幅器27は無信号入
力となる。また、前述の2チヤンネル同時作動の
時に許容した熱損失まで出力が上昇するように直
流+B、−Bを高くすることができる。スイツチ
21,22,24,25の接点がRに設定されて
いる場合、入力端子29から入力された信号が出
力端子32から出力され、増幅器26は無信号入
力となり前述と同様、出力レベルを上昇させるこ
とが可能となる。かくして、2チヤンネル増幅器
の場合の各チヤンネル出力に比較して、1チヤン
ネル増幅器の場合、約2倍の出力が得られる回路
が構成されている。この従来例は、増幅器の構成
素子として高耐圧性能のものを必要とする反面、
電源回路の利用効率が良好という長所があり、こ
れも広く利用されている。
〈考案が解決しようとする問題点〉 ところが、第4図に示すBTL回路の応用にお
うては、放熱量が大きいという問題が発生してい
る。いわゆるBTL回路は、構成する増幅器1つ
から取り出しうる出力電力の4倍の電力を理論上
取り出すことができるが、実際の回路では約2倍
の出力しか取り出せない。この原因は、回路構成
素子中に必ず存在する損失抵抗があるため、回路
内に2倍の電流が流れないことによる。即ち、電
源トランス内部の直流分による電圧降下及びトラ
ンジスタのコレクタ、エミツタ間の残り抵抗、さ
らには安定度向上のため、設けたエミツタ抵抗等
により出力が制限されることによる。よつて、
BTL回路で構成された出力50Wの増幅器と、1
つの増幅器のみで出力50Wを得ることができる増
幅器を比較した場合、BTL回路で構成された増
幅器のほうが、1つの増幅器で構成された増幅器
より1.5倍電力損失が大きいという実験結果が出
てくる。即ち、BTL回路による構成をとる場合、
同一の出力を得るための1つの増幅器用に容易さ
れた放熱器や電源トランスを大きくする必要が生
じ、これがコスト的にかなり大きくなる。
また、第5図による従来例においては、BTL
回路のような効率の悪化はないが、電源トランス
の2次側巻線よりタツプを取り出す必要があるこ
と、さらにはスイツチ21,22に流れる電流は
大電流であり、かつかなり大きいラツシユ電流が
流れることから、その接点構造はこれに耐えうる
構造、材料を使用しなければならないから上記し
たようにコスト的な障害が生じる。
〈問題点を解決するための手段〉 本考案に係る増幅装置は、入力信号を増幅する
出力増幅器と、当該出力増幅器の前段に設けてあ
り前記入力信号を前記出力増幅器により無歪で増
幅させるべく当該入力信号をクリツプする振幅制
限器と、当該振幅制限器と前記出力増幅器との間
に設けてあり前記振幅制限器の出力信号を減衰せ
しめるアツテネータと、外部からの命令に応じて
前記振幅制限器から前記出力増幅器にかけて伝達
される信号を遮断するチヤンネル切り換え手段と
を有する増幅器系を2つ設けて2チヤンネル構成
としてある増幅装置であつて、2つの増幅器系に
おける各アツテネータの信号減衰量は、2つの増
幅系の双方が動作状態になつたとき、2つの増幅
器系の何れか一方が動作状態であるときに比べて
夫々増大するようになつている。
〈作用〉 2つの増幅器系における各チヤンネル切り替え
手段の何れもが動作しなければ2チヤンネル動作
となる一方、何れかが動作すれば1チヤンネル動
作となる。1チヤンネル動作から2チヤンネル動
作に切り替わると、各アツテネータの信号減衰量
が何れも増加し、前段の振幅制限器の振幅量が実
質的に下がり、これに伴つて各出力増幅器の最大
出力電力値が何れも低下する。
〈実施例〉 以下、図面を参照して本考案に係る一実施例を
説明する。
第1図は本考案に係る増幅装置の一実施例を示
す回路図であつて、これは図示の通り2つの増幅
器系を有し、2チヤンネルの構成となつている。
入力端子41,42から入力された信号は(入
力信号に相当する)、振幅制限器43,44に入
力され、その出力は、抵抗R1,R2及びR3,R4
構成するアツテネータを介して出力増幅器45,
46に入力され、その出力は端子47,50から
得られる。さらに、アツテネータの出力は、抵抗
R5,R6を介してそれぞれトランジスタ52,5
3のコレクタに接続され、このトランジスタのエ
ミツタはそれぞれアースされている。また、抵抗
アツテネータの出力は、別のトランジスタ54,
55のコレクタにそれぞれ直接接続され、かつこ
のトランジスタのエミツタはアースされている。
この増幅装置の動作状態を切り換えるためにスイ
ツチ51が設けられF、R、Mの3つの接点から
トランジスタ52,53,54,55のベースに
それぞれ接続されている。すなわち、接点Fは抵
抗R10を介してトランジスタ55のベースへ、ま
た接点R9を介してトランジスタ54のベースへ、
接点Mは抵抗R7,R8を介してそれぞれトランジ
スタ52,53のベースへ接続されている。さら
にこのスイツチ51のコモン端子は+Bに接続さ
れている。なお、トランジスタ54、抵抗R9
スイツチ51(接点R)及びトランジスタ55、
抵抗R10、スイツチ51(接点F)は夫々チヤン
ネル切り替え手段を構成する。
ここで、出力増幅器45,46の電源は+B2
−B2の電圧が供給され、1チヤンネル増幅器と
して出力端子47、または50とアース端子48
または49の間で定格出力が取り出し得る電圧と
して設定してある。一般にこの電圧は非安定化電
源から供給されている。一方、振幅制限器43,
44の電源は+B1、−B1の電圧が供給され、かつ
この+B1及び−B1の電源は安定化電源より供給
を受ける。このように構成された増幅器において
端子41,42から信号を加えこれを徐々に大き
くしていつた時、第2図に示すごとく振幅制限器
43,44の出力は+B1、−B1の電源電圧よりわ
ずかに小さい電位でクリツプされる。すなわち、
このクリツプ現象を利用することにより振幅制限
ができる。このクリツプされるピーク電圧はほぼ
振幅制限器の電源電圧によつて決定されるから、
+B1、−B1が安定化電源より供給されることによ
り、非常に安定した振幅制限器を得ることができ
る。本実施例の増幅装置において、振幅制限器4
3,44の出力は振幅が制限され始めるレベルよ
り約1db低い出力レベルに出力増幅器45,46
で制限されるように設定されている。さらに、ア
ツテネータR1,R2及びR3,R4によりこの規定入
力時、出力端子47,50からは無歪最大出力が
取り出されるように利得が設定されている。すな
わち、出力増幅器45,46は振幅制限器43,
44が振幅制限を開始するまえにクリツプし始め
ることになり、出力増幅器の出力はこれに印加さ
れる電源電圧+B2、−B2の値に依存する。
今、スイツチ51が接点Fに設定されている場
合、トランジスタ55のみONとなり(振幅制限
器44から出力増幅器46にかけて伝達される信
号の流れが遮断されることを意味する)、他のト
ランジスタ52,53,54はOFF状態である
から、端子41からの入力信号のみが端子47か
ら出力され、この出力は出力増幅器45に加えら
れた+B2,−B2の電源電圧で決定される。スイツ
チ51が接点Rに設定されている場合、同様に端
子42からの入力信号のみが出力端子50から得
ることができ、かつこのときもその出力が出力増
幅器46に加えられた+B2,−B2の電源電圧で決
定される。
次に、スイツチ51が接点Mに設定された場
合、トランジスタ54,55がOFFとなる一方、
トランジスタ52,53がONとなる。即ち、ト
ランジスタ54,55がOFFであるゆえに、2
チヤンネルの何れもが動作状態にあり、しかもト
ランジスタ52,53がONであるゆえに、各ア
ツテネータの抵抗R5,R6が何れも接地されるこ
とにより、2チヤンネルの何れか一方が動作状態
にあるときに比べて、各アツテネータの信号減衰
量が大きくなる。仮にこの減衰量がトランジスタ
52,53がONすることにより4db増加するよ
うに設定されておれば、出力増幅器45,46の
出力電圧も4db下がる。この模様を第3図にて説
明する。
第3図は、入力端子41,42に印加された電
圧レベルと出力端子47,50の電圧レベルの変
化をグラフにしたものである。なお、入力、出力
電圧ともピーク電圧で表示してある。図中V1
スイツチ51がFまたはRの接点に設定されてい
るときの出力増幅器がクリツプすることにより生
じる飽和電圧であり、前述のごとく、電圧+B2
−B2に依存する。そして、出力端子に接続され
た負荷抵抗をRLとするとV1 2/RLで表される電
力が無歪最大出力すなわち定格出力である。図
中、V0は出力端子47,50からは取り出せな
い架空の電圧であり、この電圧は振幅制限器4
3,44がクリツプしたときの電圧である。図
中、V2はスイツチ51が接点Mに設定されてい
るときの飽和電圧であり、この電圧はアツテネー
タの減衰量を大きくしたことにより振幅制限器4
3,44のクリツプ現象が端子47,50にて観
測されたものである。このときの無歪最大出力は
V1 2/RLとなる。
前述の説明にてV0とV1のレベル差を1dbと設
定してあるからV1とV2とのレベル差は3dbとな
る。すなわち、V1 2/RLの電力に比較し、V2 2
RLの電力は1/2になつていることになる。ス
イツチ51が接点Mに設定されている場合、出力
端子47,50から取り出し得る電圧のピーク値
はV2越えることがなく、すなわち出力電力を制
限したことになる。実験によれば、1チヤンネル
時、V1の出力が得られるときの全消費電力と、
2チヤンネル時、各チヤンネルごとにV2の出力
が得られるときの全消費電力はほぼ等しい値とな
り、1チヤンネル、2チヤンネル動作いずれにお
いても放熱器や電源トランスの発熱量は同程度に
なることが確かめられた。
〈考案の効果〉 すなわち、当初の第1の目的であるBTL回路
方式による熱損失の増加を伴わない1チヤンネ
ル、2チヤンネル兼用増幅器が実現できたことに
なる。さらに、この兼用のための制御回路は、ト
ランジスタのベース電流をON/OFFすることに
より構成されているから、その制御に必要な電力
は極めてわずかとなる。
回路構成素子として従来の第4図や第5図の回
路素子より多くなつているが、この制御電力が少
ないことを利用して、第1図に示すAの枠内を集
積回路で構成させることは非常に簡単であり、大
量生産技術により大幅に経済性を改善した増幅装
置も実現できることになる。
もちろん、アツテネータの減衰量の変化幅を任
意にとれば、例に示したトランジスタ52,53
と抵抗R5,R6による減衰量切換回路の代わりに
出力増幅器45,46の利得を切り換えても同様
に目的を達せられることはいうまでもない。さら
に、実施例においては、1チヤンネル動作は端子
41,42いずれからの入力信号を選択して行え
る例を示したが、スイツチ51の接点を1つ少な
くし、端子41のみのもしくは42のみの入力し
か1チヤンネル動作しないように構成させること
も可能である。
また、実施例では1チヤンネル2チヤンネル切
り換え回路としたが、第1図に示す実施例をさら
にもう1組設け、2チヤンネル、4チヤンネル切
換式の増幅装置にすることも可能である。
このように本考案の構成によれば、従来に比較
して、電力効率の向上及び回路構成の簡単化とい
う点で優れている。
【図面の簡単な説明】
第1図は本考案に係る増幅装置の回路図、第2
図は本考案の構成回路となる振幅制限器の電源電
圧と振幅制限状態を示すグラフ、第3図は本考案
に係る増幅装置の入出力電圧特性図、第4図及び
第5図は従来の1チヤンネル、2チヤンネル切換
方式の増幅装置の回路図である。 41,42……入力端子、43,44……振幅
制限器、45,46……出力増幅器、47,50
……出力端子。

Claims (1)

    【実用新案登録請求の範囲】
  1. 入力信号を増幅する出力増幅器と、当該出力増
    幅器の前段に設けてあり前記入力信号を前記出力
    増幅器により無歪で増幅させるべく当該入力信号
    をクリツプする増幅制限器と、当該振幅制限器と
    前記出力増幅器との間に設けてあり前記振幅制限
    器の出力信号を減衰せしめるアツテネータと、外
    部からの命令に応じて前記振幅制限器から前記出
    力増幅器にかけて伝達させる信号を遮断するチヤ
    ンネル切り替え手段とを有する増幅器系を2つ設
    けて2チヤンネル構成としてある増幅装置であつ
    て、2つの増幅器系における各アツテネータの信
    号減衰量は、2つの増幅系の双方が動作状態にな
    つたとき、2つの増幅器系の何れか一方が動作状
    態であるときに比べて夫々増大するようになつて
    いることを特徴とする増幅装置。
JP1986196298U 1986-12-19 1986-12-19 Expired JPH0411380Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1986196298U JPH0411380Y2 (ja) 1986-12-19 1986-12-19

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1986196298U JPH0411380Y2 (ja) 1986-12-19 1986-12-19

Publications (2)

Publication Number Publication Date
JPS6399413U JPS6399413U (ja) 1988-06-28
JPH0411380Y2 true JPH0411380Y2 (ja) 1992-03-23

Family

ID=31154991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1986196298U Expired JPH0411380Y2 (ja) 1986-12-19 1986-12-19

Country Status (1)

Country Link
JP (1) JPH0411380Y2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5442612U (ja) * 1977-08-30 1979-03-23
JPS55138909A (en) * 1979-04-18 1980-10-30 Sony Corp Gain adjusting circuit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53145446U (ja) * 1977-04-21 1978-11-16

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5442612U (ja) * 1977-08-30 1979-03-23
JPS55138909A (en) * 1979-04-18 1980-10-30 Sony Corp Gain adjusting circuit

Also Published As

Publication number Publication date
JPS6399413U (ja) 1988-06-28

Similar Documents

Publication Publication Date Title
US4809336A (en) Semiconductor amplifier with tube amplifier characteristics
US20030146790A1 (en) Multi-mode amplifier bias circuit
US9225309B2 (en) Audio amplifier having load adjustment and method for the load adjustment of the audio amplifier
KR100339614B1 (ko) 전원의전력공급용량을가상적으로확장하는장치
US9130512B2 (en) Audio amplifier and method for recognition an audio amplifier
US2866859A (en) Audio amplifier bridge input circuits
JPH0411380Y2 (ja)
JPS5844803A (ja) 11/2ポ−ルオ−デイオ電力増幅器
US5057790A (en) High efficiency class A amplifier
JPH0145152Y2 (ja)
JPH07283662A (ja) 電力増幅回路
US5894522A (en) Distortion reduction system
WO1994022215A1 (en) High gain, low distortion, faster switching transistor
JP2830251B2 (ja) 電力増幅器
JPH09266427A (ja) 多段増幅器
JP2544234Y2 (ja) 3d方式の音響増幅器
JPH03250805A (ja) 多信号増幅器
JPH0522993Y2 (ja)
JP2544223Y2 (ja) ミユーティング回路
JPH041525B2 (ja)
KR20040014819A (ko) 오디오 앰프의 뮤트 제어회로
KR910003396B1 (ko) 의사 스테레오 회로
JPH10163762A (ja) 電力増幅器の出力電力制限回路
JPH0520009Y2 (ja)
JP2001267865A (ja) 高周波電力増幅器