JPH07283662A

JPH07283662A - 電力増幅回路

Info

Publication number: JPH07283662A
Application number: JP6112183A
Authority: JP
Inventors: Akio Ozawa; 昭夫小沢
Original assignee: Pioneer Electronic Corp
Current assignee: Pioneer Corp
Priority date: 1994-02-16
Filing date: 1994-04-27
Publication date: 1995-10-27
Anticipated expiration: 2018-06-03
Also published as: JP3413281B2

Abstract

(57)【要約】【目的】発熱の発生を抑制すると共にＳＮ比の悪化を
防止するようにした。【構成】電力増幅トランジスタＱ１、Ｑ２にスイッチ
ング素子２、３を介して第１電源電圧±Ｂ１を供給し、
ローパスフィルタ４、５によりこれを平滑し、比較回路
６、７により入力信号電圧に基準電圧Ｖ１、Ｖ２を加算
した電圧とローパスフィルタ出力電圧との電圧を比較し
てその差電圧に応じた制御信号をスイッチング素子２、
３に供給するとともに、電力増幅トランジスタＱ１、Ｑ
２のコレクタにダイオードＤ１、Ｄ２を介して第１電源
電圧±Ｂ１より小さい第２電源電圧±Ｂ２を供給する。

Description

【発明の詳細な説明】

【０００１】

【０００２】

【産業上の利用分野】本発明はスイッチング電源を用
い、入力信号電圧に応じた電源電圧を電力増幅トランジ
スタに供給するようにした電力増幅回路に関する。

【０００３】

【０００２】

【０００４】

【従来の技術】かかる従来の電力増幅回路は例えば図１
３のように構成されている。同図において、１は入力Ｉ
Ｎの入力信号電圧Ｖｉｎを電圧増幅する電圧増幅器、Ｑ
１、Ｑ２は電圧増幅器１よりの出力を電力増幅する相補
型プッシュプルトランジスタ構成の電力増幅トランジス
タ、±Ｂ１は第１電源電圧、Ｖ１、Ｖ２は電圧増幅器１
の出力に直列接続された基準電圧源、２、３は第１電源
電圧±Ｂ１をスイッチングするトランジスタ、ＦＥＴな
どで構成されるスイッチング素子、４、５はコイルＬ
１、コンデンサＣ１およびコイルＬ２、コンデンサＣ２
より構成されスイッチング素子２、３の出力電圧を平滑
するローパスフィルタである。

【０００５】また、６、７は基準電圧Ｖ１、Ｖ２と入力
信号電圧Ｖｉｎを電圧増幅器１により電圧増幅された電
圧とを加算した絶対値電圧とローパスフィルタを通過し
た電圧とを比較し、その差電圧を出力する比較回路、Ｄ
３、Ｄ４はフライホイールダイオードである。

【０００６】

【０００３】前記電力増幅トランジスタＱ１、Ｑ２の信
号入力端子であるベースに電圧増幅器１よりの出力が供
給され、電源供給端子であるコレクタには、ローパスフ
ィルタ４、５の出力および比較回路６、７の入力が接続
され、共通エミッタより出力ＯＵＴが導出されて出力信
号電圧Ｖｏｕｔが得られる。

【０００７】

【０００４】以上の構成において、図中上段の構成（電
圧増幅器１、スイッチング素子２、第１電源電圧＋Ｂ
１、電力増幅トランジスタＱ１、ローパスフィルタ４、
比較回路６、基準電圧Ｖ１）について動作を説明する
が、図中下段の構成についても同様である。

【０００８】

【０００５】入力信号電圧Ｖｉｎを電圧増幅器１により
電圧増幅された電圧に、基準電圧Ｖ１を加算した電圧の
絶対値がローパスフィルタ４よりの出力電圧より大きい
ときは、比較回路６の出力によりスイッチング素子２が
オンとなる。そこで、第１電源電圧＋Ｂ１がスイッチン
グ素子２を通してローパスフィルタ４に供給され、第１
電源電圧＋Ｂ１のスイッチング出力が平滑されて比較回
路６に入力される。スイッチング素子２がオンしている
期間においてローパスフィルタ４の出力電圧は増加する
が、この出力電圧が前記入力信号電圧Ｖｉｎを電圧増幅
器１により電圧増幅された電圧に基準電圧Ｖ１を加算し
た電圧の絶対値より大きくなると、比較回路６の出力に
よりスイッチング素子２がオフとなる。そこで、ローパ
スフィルタ４には第１電源電圧＋Ｂ１が供給されなくな
り、ローパスフィルタ４の出力電圧は低下するが、前記
絶対値電圧がこの出力電圧より大きくなると再度スイッ
チング素子２がオンとなり、第１電源電圧＋Ｂ１がスイ
ッチング素子２を通してローパスフィルタ４に供給され
る。

【０００９】

【０００６】以下、前記動作を繰り返すことにより、比
較回路６の２つの入力電圧がほぼ等しくなるように帰還
がかかり、電力増幅トランジスタＱ１のコレクタには図
１４に示すように電力増幅トランジスタＱ１の出力信号
電圧Ｖｏｕｔに基準電圧Ｖ１を加算した電圧が電力増幅
トランジスタＱ１のコレクタに供給され、この電圧は出
力信号電圧Ｖｏｕｔおよび入力信号電圧Ｖｉｎに追従し
て変化する。

【００１０】このとき、電力増幅トランジスタＱ１、Ｑ
２のコレクタ損失Ｐｃが通常の固定電源によるＡ級増幅
器やＢ１級増幅器に比して小さくなり、発熱を抑制する
ことができる。

【００１１】

【０００７】

【００１２】

【発明が解決しようとする課題】しかしながらかかる従
来の構成においては、スイッチング素子２、３のスイッ
チング時のノイズが電力増幅トランジスタＱ１、Ｑ２や
電圧増幅器１などの増幅回路に入り込み、ＳＮ比が悪化
するという課題を生じる。

【００１３】特に出力信号が小さいときのＳＮ比の悪化
が顕著であり、オーディオ増幅器のように高ＳＮ比が要
求される増幅器では満足できる性能が得にくい。

【００１４】そこで、本発明の目的は発熱の発生を抑制
すると共にＳＮ比の悪化を防止するようにした電力増幅
回路を提供するものである。

【００１５】

【０００８】

【００１６】

【課題を解決するための手段】前記課題を解決するため
の成された本発明は、入力信号を電力増幅する電力増幅
トランジスタと、第１電源電圧と、前記第１電源電圧を
制御信号に応じてスイッチングするスイッチング素子
と、前記スイッチング素子よりの出力電圧を平滑するロ
ーパスフィルタと、前記入力信号電圧に基準電圧を加算
した電圧と前記ローパスフィルタよりの出力電圧とが入
力され両者の電圧を比較してその差電圧を出力しこれを
前記スイッチング素子に制御信号として供給する比較回
路とを備え、前記ローパスフィルタよりの出力電圧を前
記電力増幅トランジスタの電源供給端子に電源電圧とし
て供給する電力増幅回路において、前記比較回路のロー
パスフィルタ出力が印加される側の入力と電力増幅トラ
ンジスタの電源供給端子に一方向性素子を介して供給さ
れる前記第１電源電圧より小さい第２電源電圧とを備え
たことを特徴とする。

【００１７】

【０００９】また、入力信号を電力増幅する電力増幅ト
ランジスタと、電源電圧と、前記電源電圧を制御信号に
応じてスイッチングする第１スイッチング素子と、前記
第１スイッチング素子よりの出力電圧を平滑するローパ
スフィルタと、前記入力信号電圧に第１基準電圧を加算
した電圧と前記ローパスフィルタよりの出力電圧とが入
力され両者の電圧を比較してその差電圧を出力しこれを
前記第１スイッチング素子に制御信号として供給する第
１比較回路とを備え、前記ローパスフィルタよりの出力
電圧を前記電力増幅トランジスタの電源供給端子に電源
電圧として供給する電力増幅回路において、前記電源電
圧と前記電力増幅トランジスタの電源供給端子間に接続
され制御信号に応じてスイッチングする第２スイッチン
グ素子と、前記入力信号電圧と第２基準電圧とを比較し
て両者の差電圧に応じた信号を出力しこれを前記第２ス
イッチング素子に制御信号として供給する第２比較回路
とを備え、前記電力増幅トランジスタの出力信号電圧が
小さい時あるいは無信号時には、前記第２比較回路より
の制御信号により第２スイッチング素子がオンして該第
２スイッチング素子を通して前記電源電圧が電力増幅ト
ランジスタの電源供給端子に供給されると共に、前記第
１比較回路よりの制御信号により第１スイッチング素子
がオフするようにしたことを特徴とする。

【００１８】

【００１０】

【００１９】

【作用】入力信号電圧に基準電圧を加算した電圧が前記
ローパスフィルタよりの出力電圧より大きいときには、
比較回路よりの出力によりスイッチング素子がオンとな
り、第１電源電圧がスイッチング素子を通してローパス
フィルタに供給され、平滑されて比較回路に入力され
る。このローパスフィルタ出力が前記加算電圧より大き
くなると比較回路よりの出力によりスイッチング素子が
オフとなり、ローパスフィルタには第１電源電圧が供給
されなくなりローパスフィルタ出力が低下する。そして
ローパスフィルタ出力が前記加算電圧より小さくなると
比較回路よりの出力によりスイッチング素子が再度オン
となり、以下比較回路の２つの入力電圧がほぼ等しくな
るように帰還がかかり、電力増幅トランジスタの電源供
給端子には電力増幅トランジスタの出力信号電圧に前記
基準電圧を加算した電圧が供給され、この電圧は出力信
号電圧および入力信号電圧に追従して変化する。

【００２０】

【００１１】一方、入力信号電圧に基準電圧を加算した
電圧が前記ローパスフィルタよりの出力電圧より小さい
ときには、第１電源電圧より小さい第２電源電圧が一方
向性素子を介して電力増幅トランジスタの電源供給端子
に供給される。

【００２１】

【００１２】また、入力信号電圧が第２基準電圧より小
さく、電力増幅トランジスタの出力信号電圧が小さい時
あるいは無信号時には、第２比較回路よりの制御信号に
より第２スイッチング素子がオンし、該第２スイッチン
グ素子を通して電源電圧が電力増幅トランジスタの電源
供給端子に供給されると共に、第１比較回路よりの制御
信号により第１スイッチング素子がオフし、電力増幅ト
ランジスタには一定の電源電圧が供給される。

【００２２】

【００１３】

【００２３】

【実施例】以下、本発明の実施例を図面と共に説明す
る。図１に示す実施例において、図３の構成と同一部分
は同一符号を付記する。

【００２４】±Ｂ２は第１電源電圧±Ｂ１より電圧が小
さい第２電源電圧であり、一方向性素子であるダイオー
ドＤ１、Ｄ２を介して電力増幅トランジスタＱ１、Ｑ２
のコレクタと比較回路６、７のローパスフィルタ出力が
印加される側の入力に供給される。この第２電源電圧±
Ｂ２は例えば第１電源電圧±Ｂ１の約１／５〜１／１０
程度に設定する。

【００２５】

【００１４】以上の構成において、図中上段の構成（電
圧増幅器１、スイッチング素子２、第１電源電圧＋Ｂ
１、電力増幅トランジスタＱ１、ローパスフィルタ４、
比較回路６、基準電圧Ｖ１、第２電源電圧＋Ｂ２、ダイ
オードＤ１）について動作を説明するが、図中下段の構
成についても同様である。

【００２６】

【００１５】入力信号電圧Ｖｉｎを電圧増幅器１により
電圧増幅された電圧に、基準電圧Ｖ１を加算した電圧の
絶対値が、ローパスフィルタ４よりの出力電圧であるス
イッチング素子２の出力電圧を平滑した電圧より大きい
ときは、比較回路６の出力によりスイッチング素子２が
オンとなる。そこで、第１電源電圧＋Ｂ１がスイッチン
グ素子２を通してローパスフィルタ４に供給され、第１
電源電圧＋Ｂ１のスイッチング出力が平滑されて比較回
路６に入力される。スイッチング素子２がオンしている
期間においてローパスフィルタ４の出力電圧は増加する
が、この出力電圧が前記入力信号電圧Ｖｉｎを電圧増幅
器１により電圧増幅された電圧に基準電圧Ｖ１を加算し
た電圧の絶対値より大きくなると、比較回路６の出力に
よりスイッチング素子２がオフとなる。そこで、ローパ
スフィルタ４には第１電源電圧＋Ｂ１が供給されなくな
り、ローパスフィルタ４の出力電圧は低下するが、前記
絶対値電圧がこの出力電圧より大きくなると再度スイッ
チング素子２がオンとなり、第１電源電圧＋Ｂ１がスイ
ッチング素子２を通してローパスフィルタ４に供給され
る。

【００２７】

【００１６】以下、前記動作を繰り返すことにより、比
較回路６の２つの入力電圧がほぼ等しくなるように帰還
がかかり、電力増幅トランジスタＱ１のコレクタには図
２（ａ）に示すように電力増幅トランジスタＱ１の出力
信号電圧Ｖｏｕｔに基準電圧Ｖ１を加算した電圧が電力
増幅トランジスタＱ１のコレクタに供給され、この電圧
は出力信号電圧Ｖｏｕｔおよび入力信号電圧Ｖｉｎに追
従して変化する。

【００２８】

【００１７】一方、入力信号電圧Ｖｉｎを電圧増幅器１
により電圧増幅された電圧に、基準電圧Ｖ１を加算した
電圧の絶対値が、ローパスフィルタ４よりの出力電圧よ
り小さいときは、比較回路６の出力によりスイッチング
素子２がオフとなる。そこで、第２電源電圧＋Ｂ２の電
圧がダイオードＤ１を介して電力増幅トランジスタＱ１
のコレクタに供給され、電力増幅トランジスタＱ１のコ
レクタには図２（ｂ）に示すように固定電源電圧が印加
される。

【００２９】

【００１８】つまり、電力増幅トランジスタＱ１、Ｑ２
に対して第２電源電圧±Ｂ２による電源電圧供給まで
は、スイッチング素子２、３によるスイッチング電源は
動作しなくても出力信号電圧Ｖｏｕｔが得られるので、
小出力時のＳＮ比の悪化を防止できる。

【００３０】

【００１９】図３は本発明にかかる第２実施例を示し、
基準電圧Ｖ１、Ｖ２を電圧増幅器１の入力側に接続し、
ローパスフィルタ４、５の出力に電圧減衰器８、９を接
続してローパスフィルタ出力を減衰させて比較回路６、
７に供給するように構成したものであり、その他の構成
は図１と同様である。

【００３１】なお、図３において電圧増幅器１の利得を
Ａとすると、電圧減衰器８、９の減衰度を１／Ａとし、
基準電圧Ｖ１、Ｖ２を図１の基準電圧Ｖ１、Ｖ２に対し
て１／Ａに設定する。

【００３２】

【００２０】かかる図３において、電力増幅トランジス
タＱ１、Ｑ２のコレクタ電圧はＡ・Ｖｉｎとなり、電圧
減衰器８、９により１／Ａ倍されて比較回路６、７のロ
ーパスフィルタ側入力には入力信号電圧Ｖｉｎが入力さ
れる。また、基準電圧Ｖ１、Ｖ２は図１の基準電圧Ｖ
１、Ｖ２に対して１／Ａに設定されて比較回路６、７に
入力されているので、比較回路６、７の２入力が等しく
なるようにスイッチング素子２、３が駆動される。

【００３３】

【００２１】上記各実施例において、図１に示す実施例
では比較回路６、７が第１電源電圧±Ｂ１付近までフル
スイングするので、比較回路６、７は高耐圧のものが要
求される。

【００３４】また、図３に示す実施例においては比較回
路６、７に小電圧が入力されるので、比較回路６、７は
高精度のものが要求される。

【００３５】

【００２２】図４は上記の点を改善した本発明にかかる
他の実施例を示し、同図において入力信号電圧Ｖｉｎを
電圧増幅器１とは別の電圧増幅器１０、１１により電圧
増幅するように構成したものであり、その他の構成は図
３と同様である。

【００３６】

【００２３】ここで、電圧増幅器１の利得をＡとする
と、電圧増幅器１０、１１の利得Ｂは例えば１／２０程
度に設定し、かつ電圧減衰器８、９の減衰度をＢ／Ａに
設定する（例えば、Ａ＝１００であればＢ＝５、電圧減
衰器の減衰度＝１／２０）。

【００３７】したがって、比較回路６、７のローパスフ
ィルタ側入力にはＢ・Ｖｉｎが入力される。また、入力
信号電圧ＶｉｎはＢ倍されて基準電圧Ｖ１、Ｖ２（図１
の基準電圧Ｖ１、Ｖ２に対して１／Ａに設定されてい
る）と加算され、比較回路６、７に入力されているの
で、比較回路６、７の２入力が等しくなるようにスイッ
チング素子２、３が駆動される。

【００３８】

【００２４】図５は本発明にかかる他の実施例を示し、
図１と同一部分は同一符号を付記する。

【００３９】図５においては、図１の第２電源電圧±Ｂ
２と、ダイオードＤ１、Ｄ２が省略され、以下の構成が
付加されている。なお、第１電源電圧±Ｂ１を以下単に
電源電圧±Ｂ１と称する。

【００４０】１２、１３はそれぞれ入力信号電圧Ｖｉｎ
と正負一対の基準電圧Ｖ３、Ｖ４とを比較し、その差電
圧に応じた制御信号を出力する一対の比較回路、１４、
１５はそれぞれ電源電圧±Ｂ１と電力増幅トランジスタ
Ｑ１、Ｑ２のコレクタ間に接続され、比較回路１２、１
３よりの制御信号によりスイッチングする一対のスイッ
チング素子である。

【００４１】

【００２５】以上の構成において、電力増幅トランジス
タＱ１、Ｑ２の共通エミッタから得られる出力信号電圧
Ｖｏｕｔが小さいとき、あるいは無信号出力のときにつ
いて説明する。

【００４２】出力信号電圧Ｖｏｕｔが小さいときは、電
圧増幅器１により電圧増幅された入力信号電圧Ｖｉｎが
基準電圧Ｖ３、Ｖ４より小さくなり、比較回路１２、１
３よりの制御信号によりスイッチング素子１４、１５が
オンする。

【００４３】また、電圧増幅器１により電圧増幅された
入力信号電圧Ｖｉｎに基準電圧Ｖ１、Ｖ２を加算した電
圧の絶対値は，電力増幅トランジスタＱ１、Ｑ２のコレ
クタ電圧より小さいため、スイッチング素子２、３はオ
フ状態となる。

【００４４】したがって、電力増幅トランジスタＱ１、
Ｑ２の各コレクタには図６に示すように、スイッチング
素子１４、１５を通して電源電圧±Ｂ１が供給される。
このとき、スイッチング素子２、３はオフ状態となって
いるため、スイッチングノイズを生じることがない。

【００４５】また、スイッチング素子１４、１５がオン
するレベルは小さいので、電力増幅トランジスタＱ１、
Ｑ２の損失も大きくなることがない。

【００４６】

【００２６】一方、出力信号電圧Ｖｏｕｔがある程度大
きくなると、電圧増幅器１により電圧増幅された入力信
号電圧Ｖｉｎが基準電圧Ｖ３、Ｖ４より大きくなり、比
較回路１２、１３よりの制御信号によりスイッチング素
子１４、１５がオフする。

【００４７】また、図１で説明したように、比較回路
６、７はスイッチング素子２、３のオン・オフ駆動によ
り２つの入力電圧が等しくなるように帰還がかかり、電
力増幅トランジスタＱ１、Ｑ２の各コレクタには出力信
号電圧Ｖｏｕｔおよび入力信号電圧Ｖｉｎに追従した電
源電圧が供給される。

【００４８】

【００２７】図７、図８はそれぞれ本発明の他の実施例
を示し、図３、図４と同一部分は同一符号を付記する。

【００４９】図７、図８においては、それぞれ図３、図
４の第２電源電圧±Ｂ２と、ダイオードＤ１、Ｄ２が省
略され、図５にて説明した一対の比較回路１２、１３
と、正負一対の基準電圧Ｖ３、Ｖ４と、一対のスイッチ
ング素子１４、１５を付加した構成となっている。

【００５０】

【００２８】以上の構成において、電力増幅トランジス
タＱ１、Ｑ２の共通エミッタから得られる出力信号電圧
Ｖｏｕｔが小さいとき、あるいは無信号出力のときは、
前述のように電圧増幅器１により電圧増幅された入力信
号電圧Ｖｉｎが基準電圧Ｖ３、Ｖ４より小さくなり、比
較回路１２、１３よりの制御信号によりスイッチング素
子１４、１５がオンし、電圧増幅器１により電圧増幅さ
れた入力信号電圧Ｖｉｎに基準電圧Ｖ１、Ｖ２を加算し
た電圧の絶対値が、電力増幅トランジスタＱ１、Ｑ２の
コレクタ電圧より小さいため、スイッチング素子２、３
はオフ状態となる。これにより、電力増幅トランジス
タＱ１、Ｑ２の各コレクタにはスイッチング素子１４、
１５を通して電源電圧±Ｂ１が供給される。

【００５１】

【００２９】一方、出力信号電圧Ｖｏｕｔがある程度大
きくなると、前述のように電圧増幅器１により電圧増幅
された入力信号電圧Ｖｉｎが基準電圧Ｖ３、Ｖ４より大
きくなり、比較回路１２、１３よりの制御信号によりス
イッチング素子１４、１５がオフする。

【００５２】また、図３、図４で説明したように、比較
回路６、７はスイッチング素子２、３のオン・オフ駆動
により２つの入力電圧が等しくなるように帰還がかか
り、電力増幅トランジスタＱ１、Ｑ２の各コレクタには
出力信号電圧Ｖｏｕｔおよび入力信号電圧Ｖｉｎに追従
した電源電圧が供給される。

【００５３】

【００３０】而して、図５、７、８に示す実施例におい
ては、コレクタ電源電圧が出力信号電圧Ｖｏｕｔに追従
するような入力信号電圧Ｖｉｎが連続して入力されたと
き、出力信号電圧Ｖｏｕｔの１波ごとにスイッチング素
子１４、１５がオン・オフを繰り返し、このスイッチン
グ素子１４、１５によるスイッチングノイズを発生する
ことがある。

【００５４】

【００３１】図９乃至図１１はかかるスイッチングノイ
ズの発生を防止する手段を付加した実施例を示す。

【００５５】図９は図５の構成において、比較回路１
２、１３よりの出力を遅延回路１６、１７に入力してこ
の遅延回路１６、１７の出力を制御信号としてスイッチ
ング素子１４、１５に供給するように構成されている。

【００５６】また、図１０、図１１も同様に図７、図８
の構成において比較回路１２、１３とスイッチング素子
１４、１５の制御信号入力間に遅延回路１６、１７を設
けたものである。

【００５７】

【００３２】以上の構成において、スイッチング素子１
４、１５がオン・オフを繰り返すようなレベルの入力信
号電圧Ｖｉｎが入力されたとき、遅延回路１６、１７に
より比較回路１２、１３よりスイッチング素子１４、１
５をオフからオンに移行させるような制御信号に対して
これを遅延する。

【００５８】この遅延時間経過後においては入力信号電
圧Ｖｉｎレベルが十分に大きくなっており、比較回路１
２、１３からはスイッチング素子１４、１５をオンせし
める制御信号が発生するので、スイッチング素子１４、
１５はこのような入力信号電圧Ｖｉｎに対してオフ状態
を維持し、スイッチング素子２、３の作用により電力増
幅トランジスタＱ１、Ｑ２の各コレクタ電源電圧は出力
信号電圧Ｖｏｕｔに追従して変化する。

【００５９】したがって、スイッチング素子１４、１５
のスイッチングによるノイズの発生を防止できる。

【００６０】

【００３３】一方、スイッチング素子１４、１５がオン
状態を維持するような小信号レベルの入力信号電圧Ｖｉ
ｎが入力されたとき、あるいは無信号時においては、遅
延回路１６、１７を通して比較回路１２、１３よりスイ
ッチング素子１４、１５をオンせしめるような制御信号
が出力され、スイッチング素子１４、１５をオン状態に
維持すると共に、スイッチング素子２、３をオフ状態に
維持する。

【００６１】

【００３４】図１２は遅延回路１６、１７の具体例を示
し、抵抗Ｒ１とダイオードＤ５の直列回路と抵抗Ｒ２と
を並列接続し、出力側と基準電位間にコンデンサＣ３を
接続したローパスフィルタにより構成されている。

【００６２】なお、かかるローパスフィルタ１６、１７
を適用したときは、その出力とスイッチング素子１４、
１５間にバッファを接続する。

【００６３】

【００３５】比較回路１２、１３よりスイッチング素子
１４、１５をオフからオンせしめるような制御信号が正
方向に立ち上がる信号であり、この信号がローパスフィ
ルタに入力されると、ダイオードＤ５がオンして抵抗Ｒ
１とＲ２が並列接続され、Ｒ１とＲ２の並列抵抗値とコ
ンデンサＣ３によって設定される時定数で立ち上がる。

【００６４】また、スイッチング素子１４、１５をオン
からオフせしめるような制御信号が負方向に立ち下がる
信号であり、この信号がローパスフィルタに入力される
と、ダイオードＤ５がオフして抵抗Ｒ１の抵抗値とコン
デンサＣ３によって設定される時定数で立ち下がる。

【００６５】

【００３６】したがって、ローパスフィルタ１６、１７
の立ち上がり時間（アタックタイム）と立ち下がり時間
（リカバリータイム）を異なるようにし、立ち上がり時
間が立ち下がり時間より短くなるように設定している
（例えば、立ち上がり時間は０〜数１０乃至１００ｍｓ
ｅｃで、立ち下がり時間は２５ｍｓｅｃ５０ｍｓｅｃ程
度に設定する）。

【００６６】立ち上がり時間は、あまり長く設定すると
スイッチング素子１４、１５が常時オンしている時間が
長くなり、発熱が増大してしまうのを抑制することを考
慮して設定される。

【００６７】また、立ち下がり時間はスイッチング素子
１４、１５がオン・オフを繰り返すようなレベルの入力
信号電圧Ｖｉｎに対して、その周波数がオーディオ信号
の最低可聴周波数である２０Ｈｚ程度においてスイッチ
ング素子１４、１５がオン・オフ動作しないような値に
設定される。

【００６８】

【００３７】

【００６９】

【発明の効果】以上のように本発明によれば、増幅器か
らの発熱の発生を抑制できる共に、ＳＮ比の悪化を防止
することができる。

【００７０】また、電源電圧を１電源で構成することが
できる。

【００７１】また、入力信号電圧が小信号や無信号時に
おいてスイッチングノイズの発生を抑制することができ
る。

【図面の簡単な説明】

【図１】本発明にかかる電力増幅回路の実施例を示す図
である。

【図２】図１における電圧波形を示す図である。

【図３】本発明にかかる電力増幅回路の他の実施例を示
す図である。

【図４】本発明にかかる電力増幅回路の他の実施例を示
す図である。

【図５】本発明にかかる電力増幅回路の実施例を示す図
である。

【図６】図１における電圧波形を示す図である。

【図７】本発明にかかる電力増幅回路の他の実施例を示
す図である。

【図８】本発明にかかる電力増幅回路の他の実施例を示
す図である。

【図９】本発明にかかる電力増幅回路の他の実施例を示
す図である。

【図１０】本発明にかかる電力増幅回路の他の実施例を
示す図である。

【図１１】本発明にかかる電力増幅回路の他の実施例を
示す図である。

【図１２】図９乃至図１１における遅延回路の実施例を
示す図である。

【図１３】従来の電力増幅回路の実施例を示す図であ
る。

【図１４】図１３における電圧波形を示す図である。

【符号の説明】

１電圧増幅器Ｑ１、Ｑ２電力増幅トランジスタ ±Ｂ１第１電源電圧 ±Ｂ２第２電源電圧Ｖ１、Ｖ２基準電圧源２、３スイッチング素子４、５ローパスフィルタ６、７比較回路８、９電圧減衰器１０、１１電圧増幅器１２、１３比較回路１４、１５スイッチング素子１６、１７遅延回路Ｖ３、Ｖ４基準電圧源Ｄ１、Ｄ２、Ｄ５ダイオードＤ３、Ｄ４フライホイールダイオード

Claims

【特許請求の範囲】

【請求項１】入力信号を電力増幅する電力増幅トラン
ジスタと、第１電源電圧と、前記第１電源電圧を制御信号に応じてスイッチングする
スイッチング素子と、前記スイッチング素子よりの出力電圧を平滑するローパ
スフィルタと、前記入力信号電圧に基準電圧を加算した電圧と前記ロー
パスフィルタよりの出力電圧とが入力され両者の電圧を
比較してその差電圧を出力しこれを前記スイッチング素
子に制御信号として供給する比較回路とを備え、前記ローパスフィルタよりの出力電圧を前記電力増幅ト
ランジスタの電源供給端子に電源電圧として供給する電
力増幅回路において、前記比較回路のローパスフィルタ出力が印加される側の
入力と電力増幅トランジスタの電源供給端子に一方向性
素子を介して供給される前記第１電源電圧より小さい第
２電源電圧とを備えたことを特徴とする電力増幅回路。
【請求項２】入力信号を電力増幅する相補型プッシュ
プルトランジスタ構成の電力増幅トランジスタと、正負の第１電源電圧と、前記正負の第１電源電圧を制御信号に応じてスイッチン
グする一対のスイッチング素子と、前記一対のスイッチング素子よりの出力電圧を平滑する
一対のローパスフィルタと、前記入力信号電圧に正負の基準電圧を加算した電圧と前
記一対のローパスフィルタよりの出力電圧とが入力され
両者の電圧を比較してその差電圧を出力しこれを前記一
対のスイッチング素子に制御信号として供給する一対の
比較回路とを備え、前記一対のローパスフィルタよりの出力電圧を前記相補
型プッシュプルトランジスタ構成の電力増幅トランジス
タの各電源供給端子に電源電圧として供給する電力増幅
回路において、前記一対の比較回路のローパスフィルタ出力が印加され
る側の入力と電力増幅トランジスタの各電源供給端子に
それぞれ一方向性素子を介して供給される前記第１電源
電圧より小さい正負の第２電源電圧とを備えたことを特
徴とする電力増幅回路。
【請求項３】請求項１および請求項２記載の電力増幅
回路において、前記入力信号電圧を電圧増幅し、この電
圧増幅出力を前記電力増幅トランジスタの信号入力端子
に供給する電圧増幅器を備え、前記基準電圧は前記電圧増幅器の出力に加算されるよう
にしたことを特徴とする電力増幅回路。
【請求項４】請求項１記載の電力増幅回路において、
前記入力信号電圧を電圧増幅し、この電圧増幅出力を前
記電力増幅トランジスタの信号入力端子に供給する電圧
増幅器と、前記ローパスフィルタ出力と比較回路入力間に設けた電
圧減衰器とを備え、前記基準電圧は前記電圧増幅器の入力信号電圧に加算さ
れるようにしたことを特徴とする電力増幅回路。
【請求項５】請求項２記載の電力増幅回路において、
前記入力信号電圧を電圧増幅し、この電圧増幅出力を前
記電力増幅トランジスタの信号入力端子に供給する電圧
増幅器と、前記一対のローパスフィルタの各出力と一対の比較回路
入力間に設けた一対の電圧減衰器とを備え、前記正負の基準電圧は前記電圧増幅器の入力信号電圧に
加算されるようにしたことを特徴とする電力増幅回路。
【請求項６】請求項１記載の電力増幅回路において、
前記入力信号電圧を電圧増幅し、この電圧増幅出力を前
記電力増幅トランジスタの信号入力端子に供給する第１
電圧増幅器と、前記ローパスフィルタ出力と比較回路入力間に設けた電
圧減衰器と、前記入力信号電圧を電圧増幅する前記第１電圧増幅器と
は別の第２電圧増幅器とを備え、前記基準電圧は前記第２電圧増幅器の出力電圧に加算さ
れるようにしたことを特徴とする電力増幅回路。
【請求項７】請求項２記載の電力増幅回路において、
前記入力信号電圧を電圧増幅し、この電圧増幅出力を前
記電力増幅トランジスタの信号入力端子に供給する第１
電圧増幅器と、前記一対のローパスフィルタ出力と一対の比較回路入力
間に設けた一対の電圧減衰器と、前記入力信号電圧を電圧増幅する前記第１電圧増幅器と
は別の一対の第２電圧増幅器とを備え、前記正負の基準電圧はそれぞれ前記一対の第２電圧増幅
器の出力電圧に加算されるようにしたことを特徴とする
電力増幅回路。
【請求項８】入力信号を電力増幅する電力増幅トラン
ジスタと、電源電圧と、前記電源電圧を制御信号に応じてスイッチングする第１
スイッチング素子と、前記第１スイッチング素子よりの出力電圧を平滑するロ
ーパスフィルタと、前記入力信号電圧に第１基準電圧を加算した電圧と前記
ローパスフィルタよりの出力電圧とが入力され両者の電
圧を比較してその差電圧を出力しこれを前記第１スイッ
チング素子に制御信号として供給する第１比較回路とを
備え、前記ローパスフィルタよりの出力電圧を前記電力増幅ト
ランジスタの電源供給端子に電源電圧として供給する電
力増幅回路において、前記電源電圧と前記電力増幅トランジスタの電源供給端
子間に接続され制御信号に応じてスイッチングする第２
スイッチング素子と、前記入力信号電圧と第２基準電圧とを比較して両者の差
電圧に応じた信号を出力しこれを前記第２スイッチング
素子に制御信号として供給する第２比較回路とを備え、前記電力増幅トランジスタの出力信号電圧が小さい時あ
るいは無信号時には、前記第２比較回路よりの制御信号
により第２スイッチング素子がオンして該第２スイッチ
ング素子を通して前記電源電圧が電力増幅トランジスタ
の電源供給端子に供給されると共に、前記第１比較回路
よりの制御信号により第１スイッチング素子がオフする
ようにしたことを特徴とする電力増幅回路。
【請求項９】入力信号を電力増幅する相補型プッシュ
プルトランジスタ構成の電力増幅トランジスタと、正負の電源電圧と、前記正負の電源電圧を制御信号に応じてスイッチングす
る一対の第１スイッチング素子と、前記一対の第１スイッチング素子よりの出力電圧を平滑
する一対のローパスフィルタと、前記入力信号電圧に正負の第１基準電圧を加算した電圧
と前記一対のローパスフィルタよりの出力電圧とが入力
され両者の電圧を比較してその差電圧を出力しこれを前
記一対の第１スイッチング素子に制御信号として供給す
る一対の第１比較回路とを備え、前記一対のローパスフィルタよりの出力電圧を前記相補
型プッシュプルトランジスタ構成の電力増幅トランジス
タの各電源供給端子に電源電圧として供給する電力増幅
回路において、前記正負の電源電圧と前記電力増幅トランジスタの電源
供給端子間にそれぞれ接続され制御信号に応じてスイッ
チングする一対の第２スイッチング素子と、前記入力信号電圧と正負の第２基準電圧とを比較して両
者の差電圧に応じた信号をそれぞれ出力しこれを前記一
対の第２スイッチング素子に制御信号としてそれぞれ供
給する一対の第２比較回路とを備え、前記相補型電力増幅トランジスタの出力信号電圧が小さ
い時あるいは無信号時には、前記一対の第２比較回路よ
りの制御信号により一対の第２スイッチング素子がオン
して該第２スイッチング素子を通して前記電源電圧が相
補型電力増幅トランジスタの電源供給端子にそれぞれ供
給されると共に、前記一対の第１比較回路よりの制御信
号により一対の第１スイッチング素子がオフするように
したことを特徴とする電力増幅回路。
【請求項１０】請求項８および請求項９記載の電力増
幅回路において、前記入力信号電圧を電圧増幅し、この
電圧増幅出力を前記電力増幅トランジスタの信号入力端
子に供給する電圧増幅器を備え、前記第１基準電圧は前記電圧増幅器の出力に加算される
ようにしたことを特徴とする電力増幅回路。
【請求項１１】請求項８記載の電力増幅回路におい
て、前記入力信号電圧を電圧増幅し、この電圧増幅出力
を前記電力増幅トランジスタの信号入力端子に供給する
電圧増幅器と、前記ローパスフィルタ出力と第１比較回路入力間に設け
た電圧減衰器とを備え、前記第１基準電圧は前記電圧増幅器の入力信号電圧に加
算されるようにしたことを特徴とする電力増幅回路。
【請求項１２】請求項９記載の電力増幅回路におい
て、前記入力信号電圧を電圧増幅し、この電圧増幅出力
を前記電力増幅トランジスタの信号入力端子に供給する
電圧増幅器と、前記一対のローパスフィルタの各出力と一対の第１比較
回路入力間に設けた一対の電圧減衰器とを備え、前記正負の第１基準電圧は前記電圧増幅器の入力信号電
圧に加算されるようにしたことを特徴とする電力増幅回
路。
【請求項１３】請求項８記載の電力増幅回路におい
て、前記入力信号電圧を電圧増幅し、この電圧増幅出力
を前記電力増幅トランジスタの信号入力端子に供給する
第１電圧増幅器と、前記ローパスフィルタ出力と第１比較回路入力間に設け
た電圧減衰器と、前記入力信号電圧を電圧増幅する前記第１電圧増幅器と
は別の第２電圧増幅器とを備え、前記第１基準電圧は前記第２電圧増幅器の出力電圧に加
算されるようにしたことを特徴とする電力増幅回路。
【請求項１４】請求項９記載の電力増幅回路におい
て、前記入力信号電圧を電圧増幅し、この電圧増幅出力
を前記電力増幅トランジスタの信号入力端子に供給する
第１電圧増幅器と、前記一対のローパスフィルタ出力と一対の第１比較回路
入力間に設けた一対の電圧減衰器と、前記入力信号電圧を電圧増幅する前記第１電圧増幅器と
は別の一対の第２電圧増幅器とを備え、前記正負の第１基準電圧はそれぞれ前記一対の第２電圧
増幅器の出力電圧に加算されるようにしたことを特徴と
する電力増幅回路。
【請求項１５】請求項８記載の電力増幅回路におい
て、前記第２比較回路のよりの出力と第２スイッチング
素子の制御信号入力間に遅延回路を備えたことを特徴と
する電力増幅回路。
【請求項１６】請求項９記載の電力増幅回路におい
て、前記一対の第２比較回路のよりの出力と一対の第２
スイッチング素子制御信号入力間にそれぞれ一対の遅延
回路を備えたことを特徴とする電力増幅回路。
【請求項１７】請求項８または９記載の電力増幅回路
において、前記遅延回路または一対の遅延回路は、ロー
パスフィルタより構成され、その立上がり時間と立ち下
がり時間が異なるように設定されていることを特徴とす
る電力増幅回路。
【請求項１８】請求項１７記載の電力増幅回路におい
て、前記立上がり時間は立ち下がり時間より短いことを
特徴とする電力増幅回路。