JP7273484B2 - 信号生成回路 - Google Patents

Description

本発明の実施形態は、信号生成回路に関する。

近年、車載用等のオーディオアンプとしては、ＰＷＭ変調器を採用したＤ級アンプが普及している。ＰＷＭ変調器は、音声信号を鋸波（片側エッジ）又は三角波（両側エッジ）のキャリアと比較することで、音声信号をパルス幅変調する。ＰＷＭ変調器は、パルス幅変調の結果として２値のスイッチング波形であるＰＷＭパルスを得る。Ｄ級アンプ（以下、ＣＤＡともいう）は、ＰＷＭパルスによって出力トランジスタ（スイッチングトランジスタ）を駆動することで、電力増幅を行う。電力増幅されたスイッチング出力をローパスフィルタを用いて復調してスピーカを駆動する。

このＣＤＡを音声信号の増幅回路に用いる場合には、設計上の理由から、固定ゲインのＣＤＡを採用し、音声出力のレベルを可変とするために、ＣＤＡの前段にアッテネータを配置することがある。このアッテネータは、音声ミュート（遮断）やフェードイン・フェードアウト用の減衰調整用としても用いられる。

ところで、単電源を用いたＣＤＡにおいて、出力を電源電圧の１／２の中点電位にするために、ＣＤＡの前段には、起動時においてＣＤＡにバイアス電圧を印加するためのバイアス電圧生成回路が採用される。このバイアス電圧生成回路は、ＣＤＡの出力端のローパスフィルタに接続されるスピーカからのポップノイズを抑制するために、起動直後において電圧を次第に上昇させるランプ電圧をバイアス電圧として印加する。このため、起動時には、ランプ電圧が所定の電圧に到達するまでの立ち上げ時間を要してしまう。特に、車載用の増幅回路においては、バッテリから供給される電源電圧の変動が比較的大きいことから、立ち上げに長時間を要するという問題があった。

また、ＣＤＡとデジタルアナログ変換回路を接続した場合には無信号入力時やミュート時に出力ノイズが大きくなるという問題もあった。

特開２００３－１１０４４１号公報

実施形態は、アンプ等の起動時の立ち上げ時間を短縮することができる信号生成回路を提供することを目的とする。

実施形態の信号生成回路は、電源電圧に基づく範囲の出力を発生する増幅回路に、入力信号に対応する生成信号を与える信号生成回路であって、前記電源電圧に基づいて内部中点電位を生成する第１電圧生成部と、変動する前記電源電圧及び前記増幅回路のゲインに基づいて、前記増幅回路の出力をクリップさせる前記生成信号の開始電圧を生成する第２電圧生成部と、可変可能な抵抗素子により構成され、前記入力信号及び前記内部中点電位、または、前記内部中点電位及び前記開始電圧が入力され、前記内部中点電位を基準として減衰または増加させた電圧を出力する抵抗回路と、前記抵抗回路の抵抗値を変更する制御信号を出力する制御部と、前記抵抗回路の出力電圧を前記生成信号として出力する出力回路と、前記増幅回路の出力からクリップ期間を検出するクリップ検出器と、を具備し、前記制御部は、前記増幅回路の出力がクリップを脱したことが検出されてから所定時間後に、前記出力電圧の増加率を大きくする前記制御信号を出力する。

図１は本発明の第１の実施の形態に係る信号生成回路を用いた増幅回路を示す回路図。 横軸に時間をとり入出力レベルをとって、ＣＤＡ３Ｐ，３Ｒの入力及び出力をそれぞれ上段又は下段に示す波形図。 ミュートから通常動作への移行時におけるＣＤＡ３Ｐ，３Ｒの入力を示す波形図。 本発明の第２の実施の形態を示す回路図。

以下、図面を参照して本発明の実施の形態について詳細に説明する。
（第１の実施の形態）
図１は第１の実施の形態に係る信号生成回路を用いた増幅回路を示す回路図である。なお、図１では、一対のＣＤＡをＢＴＬ（Ｂａｌａｎｃｅｄ Ｔｒａｎｓｆｏｒｍｅｒ Ｌｅｓｓ）接続した場合の構成を示しているが、シングルエンド接続の回路にも同様に適用可能である。

本実施の形態は電源電圧ＰＶｄｄの変動に応じてランプ電圧の初期値（開始電圧）を変更することにより、増幅回路の立ち上げ時間を短縮可能にするものである。

先ず、単電源を利用した増幅回路の立ち上げ時間について説明する。

一般的には、増幅するデジタル音声信号は、Ｄ／Ａ変換器によってアナログ信号に変換した後、アッテネータを介して所定ゲインのＣＤＡに供給される。また、ＣＤＡには、起動時にランプ電圧を印加するバイアス電圧生成回路が接続される。車載用の音声増幅回路においては、ＣＤＡの出力トランジスタからのＰＷＭ出力は、バッテリからの電源電圧ＰＶｄｄにより０Ｖ－ＰＶｄｄの間で変化する。また、ＣＤＡの前段の、Ｄ／Ａ変換器、アッテネータ及びバイアス電圧生成回路には、電源電圧ＰＶｄｄを元に生成された例えば５Ｖの内部電源電圧ＡＶｄｄが供給される。

ＰＷＭ出力は、コイルＬ及びコンデンサＣによるローパスフィルタ（以下、ＬＣ－ＬＰＦという）を介してスピーカに供給される。バイアス電圧生成回路は、入力音声信号にバイアス電圧を付加することで、ＬＣ－ＬＰＦ出力の復調後レベルを直流的には電源電圧ＰＶｄｄの中点電位（以下、出力中点電位という）にする。即ち、バイアス電圧生成回路は、起動時において、ＣＤＡの入力電圧を内部電源電圧ＡＶｄｄの中点電位（以下、内部中点電位という）まで上昇させるランプ電圧を発生する。

なお、増幅回路の通常動作時には、ＣＤＡの入力は、内部中点電位を中心に変動する信号となり、ＬＣ－ＬＦＰ出力は、出力中点電位を中心に変動する信号となる。そこで、ＣＤＡの入力については、０Ｖから内部中点電位までを負、内部中点電位から内部電源電圧までを正とする交流信号として説明を行う。また、ＬＣ－ＬＰＦ出力については、０Ｖから出力中点電位までを負、出力中点電位から電源電圧までを正とする交流信号として説明を行う。

ところで、一対のＣＤＡをＢＴＬ接続し、同一レベルの差動入力を与えた場合、ＣＤＡ同士のオペアンプのＤＣオフセットやＬＣ－ＬＰＦ等の回路定数のアンバランスにより、一方のＬＣ－ＬＦＰ出力は他方のＬＣ－ＬＰＦ出力よりも高くなり、ポップノイズが発生することがある。ランプ電圧が急峻に立ち上がった場合には、一方のＬＣ－ＬＦＰ出力のレベルが他方よりも著しく大きくなり、大レベルのポップノイズが発生してしまう可能性がある。そこで、一般的には、ランプ電圧が上昇する傾斜を緩くし、ＬＣ－ＬＰＦ出力が上昇する傾斜を緩くすることで、ポップレベルの発生を抑制する。このため、バイアス電圧が内部中点電位に到達するまでの時間が長くなって、ＣＤＡが正常に動作するまでの立ち上げ時間が長くなる。

バイアス電圧が負の最大振幅である０Ｖの状態では、所定ゲインのＣＤＡでは、一般的には過変調状態となりＬＣ－ＬＰＦ出力はクリップして０Ｖとなる。バイアス電圧が上昇して０Ｖよりも大きくなり所定の値に到達すると、ＬＣ－ＬＰＦ出力はクリップ状態から脱して入力に対応したレベルとなる。ＬＣ－ＬＰＦ出力がクリップしている期間は、０Ｖから変化しないので、ＬＣ－ＬＰＦ出力の上昇する傾斜を緩くしてポップノイズを抑制する期間には寄与しておらず、立ち上げ時間が長くなってしまう。そこで、起動直後のランプ電圧（以下、開始電圧という）を０Ｖではなく所定のレベルに設定することで、クリップ期間を短くして、立ち上げ時間を短縮することが考えられる。

ところが、車載用の音声増幅回路においては、バッテリから電源電圧ＰＶｄｄを取得しており、バッテリの使用状況に応じて、電源電圧ＰＶｄｄは著しく変化する。例えば、１２Ｖのバッテリでは、最大で１８Ｖ程度の電圧を発生することがある。開始電圧をＬＣ－ＬＰＦ出力がクリップしないレベルに設定すると、起動直後に一対のＣＤＡに所定レベルの差動電圧が入力されてポップノイズが発生することになる。開始電圧は、ＬＣ－ＬＰＦ出力が確実にクリップするように設定する必要があり、電源電圧の最大値を考慮して、十分に低い電圧値に設定される。このため、使用状況によってはクリップ期間が長くなり、立ち上げ時間を短縮することができないという課題がある。

そこで、本実施の形態においては、電源電圧ＰＶｄｄの値に応じて、開始電圧を変更することで、クリップ期間を短くして、立ち上げ時間を短縮する。

図１の音声信号増幅回路は、信号生成回路２、ＣＤＡ３Ｐ，３Ｒ及び電源回路５により構成される。アンプ１は、入力端子Ｉｎ１，Ｉｎ２に入力された差動音声信号を増幅して、信号生成回路２に出力する。電源回路５には、図示しないバッテリから電源電圧ＰＶｄｄが供給される。電源回路５は、電源電圧ＰＶｄｄから所定値の内部電源電圧ＡＶｄｄを発生して内部中点電位生成部２１に出力する。内部中点電位生成部２１は内部電源電圧ＡＶｄｄの１／２の電圧を内部中点電位ＶＣＯＭＭＯＮとして発生する。また、開始電圧生成部２２は、電源電圧ＰＶｄｄ及びＣＤＡ３Ｐ，３Ｒのゲインに基づいて設定される開始電圧を発生する。

ＣＤＡ３ＰとＣＤＡ３Ｒとは同一構成である。ＣＤＡ３Ｐ，３Ｒは、信号生成回路２の出力である正相信号又は逆相信号（以下、これらを生成信号ともいう）を電源電圧に基づく範囲に変換して出力する回路である。ＰＷＭ変調器３１Ｐ，３１Ｒは、一般的に積分器と比較器により構成されて、三角波等の比較信号により、生成信号と出力ＰＷＭのフィードバック信号のレベルに応じたデューティ比のＰＷＭパルスを出力する。ＰＷＭ変調器３１Ｐからの正相のＰＷＭパルス及びＰＷＭ変調器３１Ｒからの逆相のＰＷＭパルスは、それぞれハイサイドとローサイドに分岐されて電力増幅される。プリドライバ３２ＰＵは、ＰＷＭ変調器３１Ｐからの正相のハイサイドＰＷＭパルスによって出力ドライバ３３ＰＵを駆動する。プリドライバ３２ＰＤは、ＰＷＭ変調器３１Ｐからの正相のローサイドＰＷＭパルスによって出力ドライバ３３ＰＤを駆動する。また、プリドライバ３２ＲＵは、ＰＷＭ変調器３１Ｒからの逆相のハイサイドＰＷＭパルスによって出力ドライバ３３ＲＵを駆動する。プリドライバ３２ＲＤは、ＰＷＭ変調器３１Ｒからの逆相のローサイドＰＷＭパルスによって出力ドライバ３３ＲＤを駆動する。ここではＤ級アンプの動作モードはＡＤモードのみを示すが、ＢＤモード等の別モードでも適用可能である。また、ＰＷＭ変調器３１Ｐ、３１Ｒはシングルエンドアンプで構成されているが、積分器等は全差動アンプ構成でも適用可能である。

出力ドライバ３３ＰＵには電源電圧ＰＶｄｄが供給され、出力ドライバ３３ＰＤは基準電位点に接続される。出力ドライバ３３ＰＵ，３３ＰＤによって、正相のＰＷＭパルスは電力増幅される。出力ドライバ３３ＰＵ，３３ＰＤの出力端には、０Ｖ－ＰＶｄｄまで変化する正相のＰＷＭ出力が現れる。また、出力ドライバ３３ＲＵには電源電圧ＰＶｄｄが供給され、出力ドライバ３３ＲＤは基準電位点に接続される。出力ドライバ３３ＲＵ，３３ＲＤによって、逆相のＰＷＭパルスは電力増幅される。出力ドライバ３３ＲＵ，３３ＲＤの出力端には、０Ｖ－ＰＶｄｄまで変化する逆相のＰＷＭ出力が現れる。

出力ドライバ３３ＰＵ，３３ＰＤの出力端は、ＬＣ－ＬＰＦを構成するコイルＬＰ及びコンデンサＣＰを介して基準電位点に接続される。また、出力ドライバ３３ＲＵ，３３ＲＤの出力端は、ＬＣ－ＬＰＦを構成するコイルＬＲ及びコンデンサＣＲを介して基準電位点に接続される。これらのＬＣ－ＬＰＦにより、出力端に現れるＰＷＭ出力からキャリア成分が除去されて出力音声信号が復元される。

コイルＬＰとコンデンサＣＰとの接続点（ＣＤＡ３Ｐの正相出力端）とコイルＬＲとコンデンサＣＲとの接続点（ＣＤＡ３Ｒの逆相出力端）との間には、負荷であるスピーカ４が接続される。なお、ＣＤＡ３Ｐ，３Ｒの出力端に現れる出力をＬＣ－ＬＰＦ出力というものとする。スピーカ４はＬＣ－ＬＰＦ出力に基づく音声を出力する。

信号生成回路２は、ＣＤＡ３Ｐ，３Ｒに供給する正相及び逆相信号を生成する。入力端子Ｉｎ１に入力された正相の音声信号はアンプ１により増幅された後スイッチＳ１を介して抵抗アレイ２４Ｐに供給されて、アッテネータを構成する抵抗アレイ２４Ｐによって減衰される。抵抗アレイ２４Ｐの出力はスイッチＳ５及びバッファアンプ２５Ｐを介してＰＷＭ変調器３１Ｐに供給される。また、入力端子Ｉｎ２に入力された逆相の音声信号はアンプ１により増幅された後スイッチＳ３を介して抵抗アレイ２４Ｒに供給されて、アッテネータを構成する抵抗アレイ２４Ｒによって減衰される。抵抗アレイ２４Ｒの出力はスイッチＳ６及びバッファアンプ２５Ｒを介してＰＷＭ変調器３１Ｒに供給される。ここで抵抗アレイ２４Ｐおよび２４Ｒ、バッファアンプ２５Ｐおよび２５Ｒで構成されるアッテネータは積分器や全差動アンプの回路構成であってもよい。

抵抗アレイ２４Ｐは、一端にスイッチＳ１の出力が与えられ、他端に内部中点電位生成部２１又は開始電圧生成部２２の出力がスイッチＳ２により選択的に供給される。また、抵抗アレイ２４Ｒは、一端にスイッチＳ３の出力が与えられ、他端に内部中点電位生成部２１又は開始電圧生成部２２の出力がスイッチＳ４により選択的に供給される。

本実施の形態においては、抵抗回路である抵抗アレイ２４Ｐ，２４Ｒは、アッテネータとして機能して信号を設定された減衰量で減衰させるだけでなく、ランプ電圧を生成するバアイス生成回路の一部としても機能して信号を設定された増加量で増加させる。モードセレクタ２３は、抵抗アレイ２４Ｐ，２４Ｒをアッテネータとして機能させるアッテネータ動作モードと、バイアス生成回路の一部として機能させるランプ電圧生成モードとを設定する。

モードセレクタ２３は、アッテネータ動作モード時には、スイッチＳ１，Ｓ３に入力音声信号を選択させ、スイッチＳ２，Ｓ４に内部中点電位生成部２１の出力を選択させる。従って、この場合には、内部中点電位ＶＣＯＭＭＯＮを基準にして変動し、抵抗アレイ２４Ｐ，２４Ｒに基づいて減衰した正相及び逆相信号が出力されることになる。

一方、モードセレクタ２３は、ランプ電圧生成モード時には、スイッチＳ１，Ｓ３に内部中点電位生成部２１の出力を選択させ、スイッチＳ２，Ｓ４に開始電圧生成部２２の出力を選択させる。従って、この場合には、開始電圧から内部中点電位ＶＣＯＭＭＯＮまでの電圧値であって、抵抗アレイ２４Ｐ，２４Ｒに基づいたランプ電圧が出力されることになる。

なお、抵抗アレイ２４Ｐは、例えば可変抵抗ラダーをスイッチＳ１，Ｓ２相互間に接続することによって構成することができる。同様に、抵抗アレイ２４Ｒは、例えば可変抵抗ラダーを、スイッチＳ３，Ｓ４相互間に直列接続することによって構成することができる。抵抗アレイ２４Ｐ，２４Ｒの可変抵抗ラダーの各制御ビットをそれぞれ抵抗アレイコントローラ２７Ｐ，２７Ｒによって制御することで、抵抗アレイ２４Ｐ，２４Ｒによる減衰量（増加量）が決定される。なお、抵抗アレイ２４Ｐ，２４Ｒは、可変抵抗ラダーのビット数に応じて減衰量（増加量）のステップ幅が決定される。

なお、スイッチＳ５，Ｓ６は、音声ミュートのために設けられている。モードセレクタ２３は、アッテネータ動作モードにおいて、ミュート処理を行うための信号が入力されると（図示省略）、スイッチＳ５，Ｓ６に、内部中点電位ＶＣＯＭＭＯＮを選択させる。これにより、スピーカ４の出力は音声ミュートされる。また、モードセレクタ２３は、音声ミュートが指定されていない場合及びランプ電圧生成モード時には、スイッチＳ５，Ｓ６に、抵抗アレイ２４Ｐ，２４Ｒからの正相及び逆相信号を選択させる。

本実施の形態においては、開始電圧生成部２２は、開始電圧（初期値）として、ＣＤＡ３Ｐ，３Ｒがクリップするレベルであって、電源電圧ＰＶｄｄが大きい程低く、電源電圧ＰＶｄｄが小さい程高い値を設定する。即ち、開始電圧生成部２２は、ＣＤＡ３Ｐ，３Ｒが僅かにクリップするレベルのランプ電圧を発生する。

なお、理想的には、開始電圧生成部２２は、電源電圧ＰＶｄｄの変動に拘わらず、ＬＣ－ＬＰＦ出力が０Ｖとなるランプ電圧を開始電圧として発生すればよい。しかし、起動時にＬＣ－ＬＰＦ出力が０Ｖより大きい場合にはポップノイズが発生することから、ＬＣ－ＬＰＦ出力をクリップさせることは必須である。即ち、僅かにクリップするレベルとは、なるべく大きいレベルの電圧値であって確実にクリップさせる電圧値のことである。

開始電圧生成部２２が開始電圧として、ＣＤＡ３Ｐ，３Ｒが僅かにクリップするレベルの電圧値を発生していることから、ランプ電圧の上昇開始後の比較的短時間にＣＤＡ３Ｐ，３Ｒの出力が０Ｖから上昇し始めることになり、電源電圧ＰＶｄｄの変動に拘わらず、内部中点電位ＶＣＯＭＭＯＮに到達するまでの立ち上げ時間を短縮することができる。

本実施の形態においては、立ち上げ時間を更に短縮するために、抵抗アレイ２４Ｐ，２４Ｒの増加量の変化率（増加率）を変化させる。抵抗アレイ２４Ｐ，２４Ｒは、それぞれ抵抗アレイコントローラ２７Ｐ，２７Ｒによって制御される。抵抗アレイコントローラ２７Ｐ，２７Ｒは、それぞれ抵抗アレイ２４Ｐ，２４Ｒを制御して、アッテネータ動作モード時には入力音声信号の減衰量を決定し、ランプ電圧生成モード時にはランプ電圧値を決定する。

ランプ電圧の増加率を大きくすると立ち上がり時間が短縮される反面ポップノイズのレベルが大きくなる。逆に、ランプ電圧の増加率を小さくするとポップノイズのレベルを小さくできる反面立ち上がり時間が長くなる。しかし、ポップノイズは、ＣＤＡ３Ｐ，３Ｒの出力が０Ｖから変化する直後において大きく発生し、それ以降はＣＤＡ３Ｐ，３Ｒのアンバランスがあっても比較的小さい。そこで、本実施の形態においては、ＣＤＡ３Ｐ，３Ｒの出力がクリップを脱して０Ｖよりも大きくなった後、所定期間後に、ランプ電圧の増加率をそれまでよりも大きくするように制御を行う。

クリップ検出器３４Ｐは、出力ドライバ３３ＰＵ，３３ＰＤの出力からクリップ期間を検出し、検出結果をタイミングコントローラ２６Ｐに出力する。また、クリップ検出器３４Ｒは、出力ドライバ３３ＲＵ，３３ＲＤの出力からクリップ期間を検出し、検出結果をタイミングコントローラ２６Ｒに出力する。タイミングコントローラ２６Ｐ，２６Ｒは、クリップ期間の終了から所定時間後にランプ電圧の増加量を大きくするための信号をそれぞれ抵抗アレイコントローラ２７Ｐ，２７Ｒに出力する。

抵抗アレイコントローラ２７Ｐ，２７Ｒは、ランプ電圧生成モード時に、それぞれ抵抗アレイ２４Ｐ，２４Ｒを制御してランプ電圧を徐々に増加させると共に、ＣＤＡ３Ｐ，３Ｒがクリップを脱した所定時間後においてランプ電圧の増加量を大きくする。

例えば、抵抗アレイ２４Ｐ，２４Ｒを可変抵抗ラダーによって構成した場合には、可変抵抗ラダーの各制御ビットに与える制御信号の変化の間隔を短くすることで、増幅率を大きくすることができる。起動直後において、クリップ後の所定期間までは低増幅率区間（低速区間ともいう）として制御信号の変化間隔を比較的長くすることでランプ電圧の増加率を比較的小さくする。また、クリップ後の所定期間以降は高増幅率区間（高速区間ともいう）として制御信号の変化間隔を比較的短くすることでランプ電圧の増幅率を比較的大きくする。これにより、ポップノイズを抑制しながら、立ち上げ時間の一層の短縮が可能である。

次に、本実施の形態の動作について説明する。図２は、ＣＤＡ３Ｐ，３Ｒの入力（ＡＴＴ出力）、クリップ検出器３４Ｐ，３４Ｒからのクリップ検出信号（ＣＬＩＰ検出信号）及びＬＣ－ＬＰＦ出力を示す波形図である。横軸は時間をとり、縦軸に入出力レベルをとる。
（電源電圧ＰＶｄｄが大きい場合）
バッテリの出力電圧の変動により、電源回路５及び開始電圧生成部２２に、電源電圧ＰＶｄｄとして比較的高い電源電圧ＰＶｄｄＨが印加されるものとする。この場合でも電源回路５は、一定の内部電源電圧ＡＶｄｄを発生し、内部中点電位生成部２１は一定の内部中点電位ＶＣＯＭＭＯＮを発生する。一方、開始電圧生成部２２は、電源電圧ＰＶｄｄＨが比較的高い電圧であることから、開始電圧として比較的低い電圧ＶｓＬを発生する。開始電圧ＶｓＬは、ＬＣ－ＬＰＦ出力が僅かにクリップするレベルに設定される。図２において、高電源電圧時の各波形を実線で示している。

起動直後には、モードセレクタ２３は、ランプ電圧生成モードに設定して、抵抗アレイ２４Ｐ，２４Ｒをランプ電圧の発生のために用いる。モードセレクタ２３は、スイッチＳ１，Ｓ３により内部中点電位生成部２１を抵抗アレイ２４Ｐ又は抵抗アレイ２４Ｒの一端に接続させ、スイッチＳ２，Ｓ４により開始電圧生成部２２を抵抗アレイ２４Ｐ又は抵抗アレイ２４Ｒの他端に接続させる。即ち、モードセレクタ２３は、抵抗アレイ２４Ｐ又は抵抗アレイ２４Ｒの一端に内部中点電位ＶＣＯＭＭＯＮを供給させ、抵抗アレイ２４Ｐ又は抵抗アレイ２４Ｒの他端に開始電圧ＶｓＬを供給させる。

抵抗アレイコントローラ２７Ｐ，２７Ｒは、起動直後において、抵抗アレイ２４Ｐ，２４Ｒから開始電圧ＶｓＬを発生させるよう制御する。抵抗アレイ２４Ｐ，２４Ｒに発生する電圧はそれぞれ、出力回路としてのバッファアンプ２５Ｐ，２５Ｒを介してＣＤＡ３Ｐ，３Ｒの入力端に供給される。

起動時（ｔ０）、ＣＤＡ３Ｐ，３Ｒに開始電圧ＶｓＬが入力される（図２上段参照）。また、開始電圧ＶｓＬは、ＬＣ－ＬＰＦ出力がクリップするレベルに設定されるので、ＬＣ－ＬＰＦ出力は０Ｖのままである（図２下段参照）。

ランプアップ開始タイミングｔ１になると、抵抗アレイコントローラ２７Ｐ，２７Ｒは、抵抗アレイ２４Ｐ，２４Ｒを制御して、開始電圧ＶｓＬを例えば１ステップ分だけ増加させる。抵抗アレイ２４Ｐ，２４Ｒから増加したランプ電圧が出力される。

以後、同様にして、抵抗アレイコントローラ２７Ｐ，２７Ｒは、ランプ電圧を所定の周期で１ステップずつ順次増加させる。図２上段の低速区間における波形がランプ電圧の上昇を示している。

ランプ電圧の上昇によって、内部中点電位ＶＣＯＭＭＯＮを基準とした振幅は次第に小さくなる。ランプ電圧が所定のレベルに到達すると、ＣＤＡ３Ｐ，３Ｒはクリップ状態を脱して、ＬＣ－ＬＰＦ出力が上昇する。なお、クリップ状態を脱すると、クリップ検出信号がＨからＬに切換る。低速区間におけるＬＣ－ＬＰＦ出力の増加率は比較的小さく、スピーカ４から発生するポップノイズを十分に抑制することができる。

クリップ検出器３４Ｐ，３４Ｒは、ＬＣ－ＬＰＦ出力のクリップ検出結果をそれぞれタイミングコントローラ２６Ｐ，２６Ｒに出力する。タイミングコントローラ２６Ｐ，２６Ｒは、クリップ検出信号がＬに切換ると、所定期間後のタイミングｔ２Ｈにランプ電圧の増加量を大きくするための信号をそれぞれ抵抗アレイコントローラ２７Ｐ，２７Ｒに出力する。

これにより、高速区間に移行する。抵抗アレイコントローラ２７Ｐ，２７Ｒは、抵抗アレイ２４Ｐ，２４Ｒを制御して、ランプ電圧を１ステップ増加させる周期を短くして順次増加させる。図２上段に示すように、低速区間に比べて高速区間におけるランプ電圧の単位時間当たりの増加量は大きくなっている。従って、ＬＣ－ＬＰＦ出力の単位時間当たりの増加量も大きくなり、比較的短時間に出力中点電位に到達する（タイミングｔ３）。

このように電源電圧ＰＶｄｄが高電圧の場合、低速区間におけるＬＣ－ＬＰＦ出力の増加率を比較的小さくすることでポップノイズを十分に抑制しながら、高速区間におけるＬＣ－ＬＰＦ出力の増加率を比較的大きくすることで、出力中点電位ＰＶｄｄ／２に到達するまでの時間を短縮することができる。

ＬＣ－ＬＰＦ出力が出力中点電位に到達すると、モードセレクタ２３は、ランプ電圧生成モードからアッテネータ動作モードに移行する。スイッチＳ５、Ｓ６を内部中点電位生成部２１に接続後にスイッチＳ１，Ｓ３をアンプ１に接続し、スイッチＳ２，Ｓ４を内部中点電位生成部２１に接続する。なお、信号生成回路２の出力の変化によってＬＣ－ＬＰＦ出力が変化するまでの遅延時間は極めて小さい。従って、モードセレクタ２３は、抵抗アレイ２４Ｐ，２４Ｒの出力が内部中点電位ＶＣＯＭＭＯＮに到達したタイミングを、ＬＣ－ＬＰＦ出力が出力中点電位に到達するタイミングと判定してもよい。

アッテネータ動作モードになると、抵抗アレイ２４Ｐ，２４Ｒは音声信号のアッテネータとして機能する。ミュート解除時にスイッチＳ５、Ｓ６を抵抗アレイ２４Ｐ、２４Ｒに接続することで抵抗アレイ２４Ｐ，２４Ｒからは、内部中点電位ＶＣＯＭＭＯＮを基準に抵抗アレイ２４Ｐ，２４Ｒに基づいて減衰された正相及び逆相信号が出力される。こうして、ＬＣ－ＬＰＦ出力は、出力中点電位を中心に、入力音声信号に基づく振幅の信号となる。入力音声信号がアッテネータ及びＣＤＡ３Ｐ，３Ｒのゲインに基づいて増幅され、スピーカ４から入力音声に対応した音声が出力される。
（電源電圧ＰＶｄｄが小さい場合）
次に、バッテリの出力電圧の変動により、電源回路５及び開始電圧生成部２２に、電源電圧ＰＶｄｄとして比較的低い電源電圧ＰＶｄｄＬが印加されるものとする。電源回路５は一定の内部電源電圧ＡＶｄｄを発生し、内部中点電位生成部２１は一定の内部中点電位ＶＣＯＭＭＯＮを発生する。一方、開始電圧生成部２２は、電源電圧ＰＶｄｄＬが比較的低い電圧であることから、開始電圧として比較的高い電圧ＶｓＨを発生する。電源電圧ＰＶｄｄＨが比較的低く、ＬＣ－ＬＰＦ出力は比較的クリップしやすい状態であるが、開始電圧ＶｓＨはＬＣ－ＬＰＦ出力が僅かにクリップするレベルとなる。図２において、低電源電圧時の各波形を破線で示している。

起動直後においては、ランプ電圧は開始電圧ＶｓＨであり、低速区間においては、比較的小さい増加量で増加する（図２上段）。

起動直後においては、ＬＣ－ＬＰＦ出力はクリップして０Ｖである（図２下段）。ランプ電圧の増加に従って、ＬＣ－ＬＰＦ出力はクリップを脱してレベルが上昇し始める。低速区間においては、ＬＣ－ＬＰＦ出力は比較的小さい増加量で増加するため。クリップを脱した直後において発生するポップノイズを十分に抑制することができる。

ＬＣ－ＬＰＦの出力がクリップ状態から脱すると、クリップ検出信号はＨからＬに変化する（図２中段）。抵抗アレイコントローラ２７Ｐ，２７Ｒは、クリップ期間終了後の所定期間経過後のタイミングｔ２Ｌから高速区間に移行し、比較的大きい増加量でランプ電圧を増加させる。高速区間においては、ＬＣ－ＬＰＦ出力は比較的大きい増加量で増加し、比較的短時間に出力中点電位に到達する（タイミングｔ３）。

こうして、電源電圧ＰＶｄｄの変動に拘わらず、ポップノイズの発生を抑制しながら、立ち上げ時間を短縮することが可能である。

なお、図２の例では、高速区間への移行タイミングは高電圧時と低電圧時とで異なっているが、移行タイミングを高電圧時と低電圧時とで個別に制御することで、同じタイミングに高速区間に移行させることも可能である。

また、図２では、高電源電圧時において低電源電圧時よりも早くクリップ状態を脱する例を示しているが、開始電圧の設定によっては逆の場合もある。

なお、本実施の形態においては、アッテネータ動作モードでは、抵抗アレイ２４Ｐ，２４Ｒをアッテネータとして用いている。抵抗アレイコントローラ２７Ｐ，２７Ｒによって抵抗アレイ２４Ｐ，２４Ｒを制御することで、アンプ１の出力レベルを内部中点電位ＶＣＯＭＭＯＮまで低下させる、もしくは、スイッチＳ５、Ｓ６を内部中点電位生成部２１に接続することで、ＣＤＡ３Ｐ，３Ｒの出力をミュートさせることができる。また、この場合には、ＣＤＡ３Ｐ，３Ｒの入力は内部中点電位ＶＣＯＭＭＯＮであり、ミュートから通常動作への復帰時にポップノイズが生じることはない。

図３は、ミュートから通常動作への移行時におけるＣＤＡ３Ｐ，３Ｒの入力（ＣＤＡ入力）を示す波形図である。横軸に時間をとり、縦軸にＣＤＡ３Ｐ，３Ｒの入力レベルをとる。ミュート時のＣＤＡ入力は内部中点電位ＶＣＯＭＭＯＮであり、抵抗アレイ２４Ｐ，２４Ｒの調整によって、ＣＤＡ入力をアンプ１の出力レベルまで上昇させることができる。こうして、ミュート動作から通常動作への移行時にポップノイズを低減したフェードインが実現可能となる。なお、通常動作からミュートへの遷移時においても、抵抗アレイ２４Ｐ，２４Ｒを制御することで、ポップノイズを抑制することができる。また、音声出力時からミュート時への移行ではフェードアウトを実現することでポップノイズを抑制可能となる。

このように本実施の形態においては、電源電圧ＰＶｄｄの変動に応じてランプ電圧の開始電圧を変化させることで、起動直後において、ランプ電圧をＬＣ－ＬＰＦ出力が僅かにクリップするレベルにすることができる。これにより、起動直後の短時間にＬＣ－ＬＰＦ出力がクリップを脱することを可能にして、ランプ電圧の上昇の傾斜を緩やかにしながら比較的短時間にＬＣ－ＬＰＦ出力が出力中点電位に達することを可能にしている。更に、ポップノイズの影響を受けるクリップ期間終了直後の所定期間は、ランプ電圧の上昇の傾斜を緩やかにすると共に、この期間終了後においてランプ電圧の上昇の傾斜を大きくすることにより、ＬＣ－ＬＰＦ出力が出力中点電位に達するまでの時間を短縮することを可能にしている。すなわち、ポップノイズを抑制しながら立ち上げ時間の一層の短縮が可能である。
（第２の実施の形態）
図４は本発明の第２の実施の形態を示す回路図である。図４において図１と同一の構成要素には同一符号を付して説明を省略する。

本実施の形態においては、入力されたデジタル音声信号をアナログに変換するデジタルアナログ変換回路（以下、ＤＡＣという）を採用した例を示している。ＤＡＣ５２はオーディオシグナルプロセッサ５１からのデジタル信号を正相及び逆相のアナログ信号に変換して、信号生成回路２０に出力する。正相のアナログ信号はスイッチＳ１に供給され、逆相のアナログ信号はスイッチＳ３に供給される。

信号生成回路２０は、スイッチＳ５，Ｓ６に代えてスイッチ２８Ｐ，２８Ｒを採用すると共に、ＬＰＦ２９Ｐ，２９Ｒを採用した点が図１の信号生成回路２と異なる。また、本実施の形態においては小振幅検出器５３が設けられている。小振幅検出器５３は、入力音声信号のレベルが、所定の微小振幅以下となったことを検出すると、ミュートに移行する信号を出力する。所定の微小振幅以下とは、例えば人間の耳に出力音声が聞こえなくなる程度である。

スイッチ２８Ｐは、小振幅検出器５３に制御されて、内部中点電位生成部２１からの内部中点電位ＶＣＯＭＭＯＮをバッファアンプ２５Ｐに出力するか、又は抵抗アレイ２４Ｐの出力をＬＰＦ２９Ｐに出力する。また、スイッチ２８Ｒは、小振幅検出器５３に制御されて、内部中点電位生成部２１からの内部中点電位ＶＣＯＭＭＯＮをバッファアンプ２５Ｒに出力するか、又は抵抗アレイ２４Ｒの出力をＬＰＦ２９Ｒに出力する。

ＤＡＣ５２は、デジタル／アナログ変換に際してスイッチング動作を行うことから音声帯域よりも高い周波数のノイズを発生させる。この高周波ノイズはＣＤＡ３Ｐ，３Ｒのスイッチング動作によって音声帯域に混入することが考えられる。そこで、ＬＰＦ２９Ｐ，２９Ｒは、抵抗アレイ２４Ｐ，２４Ｒの出力から高周波ノイズを除去してバッファアンプ２５Ｐ，２５Ｒに出力する。

本実施の形態においては、ランプ電圧生成モードにおける動作は第１の実施の形態と同様である。

アッテネータ動作モード時には、スイッチ２８Ｐ，２８Ｒは、抵抗アレイ２４Ｐ，２４Ｒの出力をそれぞれＬＰＦ２９Ｐ，２９Ｒに出力する。抵抗アレイ２４Ｐ，２４Ｒの出力は、内部中点電位ＶＣＯＭＭＯＮを中心に入力音声信号に応じてレベルが変化する信号となる。ＬＰＦ２９Ｐ，２９Ｒはそれぞれ、ＤＡＣ５２の動作に伴って発生する高周波ノイズを除去した後、バッファアンプ２５Ｐ，２５Ｒを介してＣＤＡ３Ｐ，３Ｒに出力する。こうして、ＬＣ－ＬＰＦ出力は、出力中点電位を中心に、入力音声信号に対応した振幅で変化してスピーカ４を駆動し、スピーカ４から音声が出力される。

ここで、入力音声信号が微小振幅以下のレベルになるものとする。この場合には、スピーカ４の出力は人間の耳に聞き取ることが困難となる。抵抗アレイ２４Ｐ，２４Ｒ及びＬＰＦ２９Ｐ，２９Ｒの熱雑音が支配的となり、スピーカ４からこれらのノイズが音声出力されてしまう。そこで、本実施の形態においては、ミュート時に、抵抗アレイ２４Ｐ，２４Ｒ及びＬＰＦ２９Ｐ，２９Ｒを通過しない経路で内部中点電位ＶＣＯＭＭＯＮをバッファアンプ２５Ｐ，２５Ｒに供給する。小振幅検出器５３は、入力音声信号の振幅が微小振幅以下であることを検出すると、ミュートに移行する信号を出力する。このミュート信号によって、スイッチ２８Ｐ，２８Ｒはそれぞれ、内部中点電位ＶＣＯＭＭＯＮを選択してバッファアンプ２５Ｐ，２５Ｒに出力する。内部中点電位ＶＣＯＭＭＯＮがＣＤＡ３Ｐ，３Ｒに供給されて、スピーカ４の音声出力はミュート状態となる。これにより、熱雑音の発生を抑制する。ミュートから通常動作への復帰時には、図３と同様の動作となり、ポップノイズを抑制しながら短時間にフェードイン動作が可能となる。

なお、小振幅検出器５３は、微小振幅以下のレベルを所定期間継続して検出した場合にミュート信号を発生するようになっていてもよい。また、通常動作からミュートへの遷移時には、抵抗アレイ２４Ｐ，２４Ｒによって、減衰量を次第に大きくし、最終的に内部中点電位ＶＣＯＭＭＯＮに切換えてミュートを行うようになっていてもよい。

このように本実施の形態においても、第１の実施の形態と同様の効果を得ることができる。また、デジタル音声信号が入力される場合でも、ＬＰＦによってＤＡＣの出力からノイズを除去することができると共に、ミュート時には抵抗アレイ及びＬＰＦを通過しない経路で内部中点電位ＶＣＯＭＭＯＮをＣＤＡに供給することができ、ノイズ特性を改善することが可能である。

また、上記各実施の形態においては、Ｄ級アンプを差動回路によって構成した例を示したが、シングルエンド型でも同様に構成することができることは明らかである。

なお、本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適当な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。

１…アンプ、２…信号生成回路、２０…信号生成回路、２１…内部中点電位生成部、２２…開始電圧生成部、２３…モードセレクタ、２４Ｐ…抵抗アレイ、２４Ｒ…抵抗アレイ、２５Ｐ，２５Ｒ…バッファアンプ、２６Ｐ，２６Ｒ…タイミングコントローラ、２７Ｐ，２７Ｒ…抵抗アレイコントローラ、３Ｐ，３Ｒ…ＣＤＡ、４…スピーカ、５…電源回路、Ｓ１～Ｓ５…スイッチ。

Claims (4)

1. 電源電圧に基づく範囲の出力を発生する増幅回路に、入力信号に対応する生成信号を与える信号生成回路であって、
   前記電源電圧に基づいて内部中点電位を生成する第１電圧生成部と、
   変動する前記電源電圧及び前記増幅回路のゲインに基づいて、前記増幅回路の出力をクリップさせる前記生成信号の開始電圧を生成する第２電圧生成部と、
   可変可能な抵抗素子により構成され、前記入力信号及び前記内部中点電位、または、前記内部中点電位及び前記開始電圧が入力され、前記内部中点電位を基準として減衰または増加させた電圧を出力する抵抗回路と、
   前記抵抗回路の抵抗値を変更する制御信号を出力する制御部と、
   前記抵抗回路の出力電圧を前記生成信号として出力する出力回路と、
   前記増幅回路の出力からクリップ期間を検出するクリップ検出器と、
   を具備し、
   前記制御部は、前記増幅回路の出力がクリップを脱したことが検出されてから所定時間後に、前記出力電圧の増加率を大きくする前記制御信号を出力する信号生成回路。
2. 前記制御部は、前記増幅回路の起動時に、前記出力電圧を第１の増加率で増加させると共に、前記増幅回路の出力が所定のレベルに到達した所定時間から前記増幅回路の出力が前記内部中点電位に対応する電圧に到達するまでの間、前記出力電圧の増加率を前記第１の増加率よりも大きくする前記制御信号を出力する請求項１に記載の信号生成回路。
3. 前記増幅回路の起動時は、前記出力電圧を次第に増加させたランプ電圧を前記生成信号に代えて前記出力回路から出力させるランプ電圧生成モードで前記抵抗回路を動作させ、前記ランプ電圧が前記内部中点電位に到達した以降は、前記入力信号を減衰させた前記出力電圧を前記出力回路から出力させるアッテネータ動作モードで前記抵抗回路を動作させるモードセレクタを更に具備する請求項１に記載の信号生成回路。
4. 前記第２電圧生成部は、前記電源電圧が大きい程低レベルの前記開始電圧を生成し、前記電源電圧が小さい程高レベルの前記開始電圧を生成する、請求項１に記載の信号生成回路。

Images