JP2003110441A - ポップ音低減回路及び音声出力増幅装置 - Google Patents
ポップ音低減回路及び音声出力増幅装置Info
- Publication number
- JP2003110441A JP2003110441A JP2001295094A JP2001295094A JP2003110441A JP 2003110441 A JP2003110441 A JP 2003110441A JP 2001295094 A JP2001295094 A JP 2001295094A JP 2001295094 A JP2001295094 A JP 2001295094A JP 2003110441 A JP2003110441 A JP 2003110441A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- turned
- amplifier
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/305—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
- H03G3/348—Muting in response to a mechanical action or to power supply variations, e.g. during tuning; Click removal circuits
Abstract
(57)【要約】
【課題】 従来の一電源式による音声出力増幅装置で
は、回路規模が増大又は回路構成が複雑になるため、電
源のオン・オフ時に発生するポップ音の低減を低コスト
で実現することはできなかった。 【解決手段】 電源オン時から出力基準電圧ＶＣＣ／２
がＰＷＭアンプ１２の安定動作領域に達するまではバッ
ファアンプ１３から安定した立ち上がりの出力電圧を取
り出し、安定動作領域に達した後はＰＷＭアンプ１２か
らの出力に切り替え、さらに電源オフ時から安定動作領
域を過ぎる直前でバッファアンプ１３からの出力に切り
替え、バッファアンプ１３から安定した立ち下がりの出
力電圧を取り出すようにした。
は、回路規模が増大又は回路構成が複雑になるため、電
源のオン・オフ時に発生するポップ音の低減を低コスト
で実現することはできなかった。 【解決手段】 電源オン時から出力基準電圧ＶＣＣ／２
がＰＷＭアンプ１２の安定動作領域に達するまではバッ
ファアンプ１３から安定した立ち上がりの出力電圧を取
り出し、安定動作領域に達した後はＰＷＭアンプ１２か
らの出力に切り替え、さらに電源オフ時から安定動作領
域を過ぎる直前でバッファアンプ１３からの出力に切り
替え、バッファアンプ１３から安定した立ち下がりの出
力電圧を取り出すようにした。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体ＩＣによ
り構成された音声出力装置等に適用されるものであり、
詳しくは電源オン・オフ時に発生するポップ音を低減す
るポップ音低減回路及びこれを備えた音声出力増幅装置
に関する。
り構成された音声出力装置等に適用されるものであり、
詳しくは電源オン・オフ時に発生するポップ音を低減す
るポップ音低減回路及びこれを備えた音声出力増幅装置
に関する。
【０００２】
【従来の技術】Ｄ級アンプに代表される従来のスイッチ
ング方式を用いたＳＥＰＰ（ SingleEnded Push-Pull c
ircuit ）構成の音声出力増幅装置では、回路規模やコ
ストの面から一電源による電力供給が有利とされてい
る。このような一電源のスイッチング方式を用いたＳＥ
ＰＰ構成の音声出力増幅装置では、定常動作時の出力基
準電位が所定のＤＣ値（通常約ＶＣＣ／２）になるよう
にパルス幅変調アンプが一定周波数、一定のデューティ
ー（通常５０％）でスイッチング動作することになる。
この場合、電源オン時にはパルス幅変調アンプのスイッ
チング動作により得られる出力基準電位がＧＮＤレベル
からスムーズに定常動作時の所定の出力ＤＣ電位に到達
し、この間に可聴帯域の周波数をもつノイズを派生させ
ないことが望ましい。しかし、実際には出力のスイッチ
ング周波数やデューティーを制御して望ましい出力ＤＣ
電位の過渡動作を得ることは困難であり、また回路自体
の最低動作電圧付近では、スイッチング周波数自体が可
聴帯域を通過し、それがポップ音と呼ばれるノイズとな
る場合がある。一方、電源オフ時には出力基準電位が定
常動作時の値からスムーズにＧＮＤレベルまで落ち、こ
の間に可聴周波数帯域をもつノイズを発生しないこと
と、その後の不必要なノイズを発生しないままで回路が
停止することが望ましい。しかし、オン時と同様に出力
基準電位の制御が困難であり、また回路自体の最低動作
電圧付近では過渡的なスイッチング周波数の変動による
ポップ音の可能性がある。
ング方式を用いたＳＥＰＰ（ SingleEnded Push-Pull c
ircuit ）構成の音声出力増幅装置では、回路規模やコ
ストの面から一電源による電力供給が有利とされてい
る。このような一電源のスイッチング方式を用いたＳＥ
ＰＰ構成の音声出力増幅装置では、定常動作時の出力基
準電位が所定のＤＣ値（通常約ＶＣＣ／２）になるよう
にパルス幅変調アンプが一定周波数、一定のデューティ
ー（通常５０％）でスイッチング動作することになる。
この場合、電源オン時にはパルス幅変調アンプのスイッ
チング動作により得られる出力基準電位がＧＮＤレベル
からスムーズに定常動作時の所定の出力ＤＣ電位に到達
し、この間に可聴帯域の周波数をもつノイズを派生させ
ないことが望ましい。しかし、実際には出力のスイッチ
ング周波数やデューティーを制御して望ましい出力ＤＣ
電位の過渡動作を得ることは困難であり、また回路自体
の最低動作電圧付近では、スイッチング周波数自体が可
聴帯域を通過し、それがポップ音と呼ばれるノイズとな
る場合がある。一方、電源オフ時には出力基準電位が定
常動作時の値からスムーズにＧＮＤレベルまで落ち、こ
の間に可聴周波数帯域をもつノイズを発生しないこと
と、その後の不必要なノイズを発生しないままで回路が
停止することが望ましい。しかし、オン時と同様に出力
基準電位の制御が困難であり、また回路自体の最低動作
電圧付近では過渡的なスイッチング周波数の変動による
ポップ音の可能性がある。
【０００３】
【発明が解決しようとする課題】これを解決するため
に、一電源のスイッチング方式を用いたＳＥＰＰ構成の
音声出力増幅装置では、出力をＢＴＬ構成にして対ＧＮ
Ｄの電圧変動をキャンセルしたり、二電源動作にして出
力の基準電位をＧＮＤレベルにすることでポップ音のレ
ベルを改善するなどの対策が考えられる。しかし、ＢＴ
Ｌ構成にすると１チャンネル当たりのアンプ数が２倍に
なり、また二電源動作とした場合は電源自体の構成が複
雑になるなど、いずれもコスト高になるという問題点が
あった。
に、一電源のスイッチング方式を用いたＳＥＰＰ構成の
音声出力増幅装置では、出力をＢＴＬ構成にして対ＧＮ
Ｄの電圧変動をキャンセルしたり、二電源動作にして出
力の基準電位をＧＮＤレベルにすることでポップ音のレ
ベルを改善するなどの対策が考えられる。しかし、ＢＴ
Ｌ構成にすると１チャンネル当たりのアンプ数が２倍に
なり、また二電源動作とした場合は電源自体の構成が複
雑になるなど、いずれもコスト高になるという問題点が
あった。
【０００４】この発明の目的は、電源のオン・オフ時に
発生するポップ音を大幅に低減することができるポップ
音低減回路及び音声出力増幅装置を低コストで提供する
ことにある。
発生するポップ音を大幅に低減することができるポップ
音低減回路及び音声出力増幅装置を低コストで提供する
ことにある。
【０００５】
【課題を解決するための手段】上記課題を解決するた
め、請求項１の発明は、出力基準電圧を振幅の中点電位
とするパルス幅変調アンプをオン・オフする第１のスイ
ッチと、前記出力基準電圧と等しい直流電圧を発生する
バッファアンプと、前記バッファアンプをオン・オフす
る第２のスイッチと、電源オン時から上昇する出力基準
電圧の立ち上がり領域又は電源オフ時から降下する出力
基準電圧の立ち下がり領域の電位に応じて前記第１のス
イッチ及び第２のスイッチをオン・オフして、前記パル
ス幅変調アンプ又は前記バッファアンプのいづれか一方
を動作させる制御回路とを備えたことを特徴とするポッ
プ音低減回路である。
め、請求項１の発明は、出力基準電圧を振幅の中点電位
とするパルス幅変調アンプをオン・オフする第１のスイ
ッチと、前記出力基準電圧と等しい直流電圧を発生する
バッファアンプと、前記バッファアンプをオン・オフす
る第２のスイッチと、電源オン時から上昇する出力基準
電圧の立ち上がり領域又は電源オフ時から降下する出力
基準電圧の立ち下がり領域の電位に応じて前記第１のス
イッチ及び第２のスイッチをオン・オフして、前記パル
ス幅変調アンプ又は前記バッファアンプのいづれか一方
を動作させる制御回路とを備えたことを特徴とするポッ
プ音低減回路である。
【０００６】請求項２の発明は、請求項１において、前
記制御回路は、電源オン時から供給された出力基準電圧
が前記パルス幅変調アンプの安定動作電圧領域に達する
までは前記第１のスイッチをオフ、前記第２のスイッチ
をオンして前記バッファアンプから立ち上がりの出力電
圧を取り出し、前記出力基準電圧が前記安定動作電圧領
域に達した後は前記第１のスイッチをオン、前記第２の
スイッチをオフして前記パルス幅変調アンプから出力電
圧を取り出し、電源オフ時から供給が止められた前記出
力基準電圧が前記パルス幅変調アンプの安定動作電圧領
域を過ぎる直前からは前記第１のスイッチをオフ、前記
第２のスイッチをオンして前記バッファアンプから立ち
下がりの出力電圧を取り出すことを特徴とする。
記制御回路は、電源オン時から供給された出力基準電圧
が前記パルス幅変調アンプの安定動作電圧領域に達する
までは前記第１のスイッチをオフ、前記第２のスイッチ
をオンして前記バッファアンプから立ち上がりの出力電
圧を取り出し、前記出力基準電圧が前記安定動作電圧領
域に達した後は前記第１のスイッチをオン、前記第２の
スイッチをオフして前記パルス幅変調アンプから出力電
圧を取り出し、電源オフ時から供給が止められた前記出
力基準電圧が前記パルス幅変調アンプの安定動作電圧領
域を過ぎる直前からは前記第１のスイッチをオフ、前記
第２のスイッチをオンして前記バッファアンプから立ち
下がりの出力電圧を取り出すことを特徴とする。
【０００７】請求項３の発明は、出力基準電位を振幅の
中点電位とするパルス幅変調アンプをオン・オフする第
１のスイッチと、前記出力基準電位と等しい直流電圧を
発生するバッファアンプと、前記バッファアンプをオン
・オフする第２のスイッチと、電源オン時からの立ち上
がり領域及び電源オフ時からの立ち下がり領域にそれぞ
れ時定数をもつ第１の出力基準電圧が供給される電圧入
力ラインと、電源オン時からの立ち上がり領域及び電源
オフ時からの立ち下がり領域に時定数をもたない第２の
出力基準電圧を発生する検出用電圧発生回路と、電源オ
ン時から上昇する前記第１の出力基準電圧と前記第２の
出力基準電圧の電位がほぼ等しくなった時点、並びに電
源オフ時から供給が止められた前記第１の出力基準電圧
と前記第２の出力基準電圧の電位がほぼ等しくなった時
点で前記第１及び第２のスイッチをオン・オフして前記
パルス幅変調アンプ又は前記バッファアンプのいづれか
一方を動作させる比較回路とを備えることを特徴とする
ポップ音低減回路である。
中点電位とするパルス幅変調アンプをオン・オフする第
１のスイッチと、前記出力基準電位と等しい直流電圧を
発生するバッファアンプと、前記バッファアンプをオン
・オフする第２のスイッチと、電源オン時からの立ち上
がり領域及び電源オフ時からの立ち下がり領域にそれぞ
れ時定数をもつ第１の出力基準電圧が供給される電圧入
力ラインと、電源オン時からの立ち上がり領域及び電源
オフ時からの立ち下がり領域に時定数をもたない第２の
出力基準電圧を発生する検出用電圧発生回路と、電源オ
ン時から上昇する前記第１の出力基準電圧と前記第２の
出力基準電圧の電位がほぼ等しくなった時点、並びに電
源オフ時から供給が止められた前記第１の出力基準電圧
と前記第２の出力基準電圧の電位がほぼ等しくなった時
点で前記第１及び第２のスイッチをオン・オフして前記
パルス幅変調アンプ又は前記バッファアンプのいづれか
一方を動作させる比較回路とを備えることを特徴とする
ポップ音低減回路である。
【０００８】請求項４の発明は、請求項３において、電
源オン時から上昇する前記第１及び第２の出力基準電圧
の電位がほぼ等しくなる時点は、前記パルス幅変調アン
プの安定動作電圧領域に設定され、また電源オフ時から
供給が止められた前記第１及び第２の出力基準電圧の電
位がほぼ等しくなる時点は、前記パルス幅変調アンプの
安定動作電圧領域を過ぎる直前に設定され、前記比較回
路は、前記第１及び第２の出力基準電圧が電源オン時か
ら前記パルス幅変調アンプの安定動作電圧領域に達する
までは前記第１のスイッチをオフ、前記第２のスイッチ
をオンして前記バッファアンプから立ち上がりの出力電
圧を取り出し、前記第１及び第２の出力基準電圧が前記
安定動作電圧領域に達した後は前記第１のスイッチをオ
ン、前記第２のスイッチをオフして前記パルス幅変調ア
ンプから出力電圧を取り出し、前記第１及び第２の出力
基準電圧が電源オフ時から前記パルス幅変調アンプの安
定動作電圧領域を過ぎる直前からは前記第１のスイッチ
をオフ、前記第２のスイッチをオンして前記バッファア
ンプから立ち下がりの出力電圧を取り出すことを特徴と
する。
源オン時から上昇する前記第１及び第２の出力基準電圧
の電位がほぼ等しくなる時点は、前記パルス幅変調アン
プの安定動作電圧領域に設定され、また電源オフ時から
供給が止められた前記第１及び第２の出力基準電圧の電
位がほぼ等しくなる時点は、前記パルス幅変調アンプの
安定動作電圧領域を過ぎる直前に設定され、前記比較回
路は、前記第１及び第２の出力基準電圧が電源オン時か
ら前記パルス幅変調アンプの安定動作電圧領域に達する
までは前記第１のスイッチをオフ、前記第２のスイッチ
をオンして前記バッファアンプから立ち上がりの出力電
圧を取り出し、前記第１及び第２の出力基準電圧が前記
安定動作電圧領域に達した後は前記第１のスイッチをオ
ン、前記第２のスイッチをオフして前記パルス幅変調ア
ンプから出力電圧を取り出し、前記第１及び第２の出力
基準電圧が電源オフ時から前記パルス幅変調アンプの安
定動作電圧領域を過ぎる直前からは前記第１のスイッチ
をオフ、前記第２のスイッチをオンして前記バッファア
ンプから立ち下がりの出力電圧を取り出すことを特徴と
する。
【０００９】請求項５の発明は、請求項４において、前
記パルス幅変調アンプに供給される三角波形信号のピー
ク電圧を検出し、このピーク電圧検出のタイミングで検
出信号を発生するピーク検出回路を設け、前記比較回路
において前記第１及び第２のスイッチをオン・オフする
タイミングは、前記第１及び第２の出力基準電圧が前記
パルス幅変調アンプの安定動作電圧領域にあり、且つ前
記ピーク検出回路から出力される検出信号のタイミング
とすることを特徴とする。
記パルス幅変調アンプに供給される三角波形信号のピー
ク電圧を検出し、このピーク電圧検出のタイミングで検
出信号を発生するピーク検出回路を設け、前記比較回路
において前記第１及び第２のスイッチをオン・オフする
タイミングは、前記第１及び第２の出力基準電圧が前記
パルス幅変調アンプの安定動作電圧領域にあり、且つ前
記ピーク検出回路から出力される検出信号のタイミング
とすることを特徴とする。
【００１０】請求項６の発明は、請求項４又は５におい
て、前記時定数をもつ第１の出力基準電圧の立ち下がり
領域の傾きを制御する放電回路を設け、電源オフ後の前
記第１の出力基準電圧が電源電圧のほぼ中点電位を保ち
ながら降下するように前記第１の出力基準電圧の立ち下
がり領域の傾きを前記放電回路により制御することを特
徴とする。
て、前記時定数をもつ第１の出力基準電圧の立ち下がり
領域の傾きを制御する放電回路を設け、電源オフ後の前
記第１の出力基準電圧が電源電圧のほぼ中点電位を保ち
ながら降下するように前記第１の出力基準電圧の立ち下
がり領域の傾きを前記放電回路により制御することを特
徴とする。
【００１１】請求項７の発明は、請求項１、２、３、
４、５又は６において、電源オフ後に前記バッファアン
プの出力段に残留する電荷は前記バッファアンプから放
電されることを特徴とする。
４、５又は６において、電源オフ後に前記バッファアン
プの出力段に残留する電荷は前記バッファアンプから放
電されることを特徴とする。
【００１２】請求項８の発明は、請求項３、４、５、６
又は７において、前記比較回路は、ヒステリシス・コン
パレータであることを特徴とする。
又は７において、前記比較回路は、ヒステリシス・コン
パレータであることを特徴とする。
【００１３】請求項９の発明は、少なくとも、入力信号
を三角波形信号を用いてパルス幅信号に変換するパルス
幅変調アンプと、前記パルス幅変調アンプに三角波形信
号を供給する三角波形信号発振回路と、電源オン時から
の立ち上がり領域及び電源オフ時からの立ち下がり領域
にそれぞれ時定数をもつ第１の出力基準電圧を発生する
第１の電圧発生回路と、前記入力信号を所定の電位まで
増幅して前記パルス幅変調アンプへ供給する入力アンプ
と、請求項１、２、３、４、５、６、７又は８のポップ
音低減回路と、電源電圧を供給する一つの電源ラインと
を備え、前記入力信号を電源電圧と接地電圧との間で交
番するパルス幅信号に変換した後、外付けの出力段にお
いてアナログの出力信号として取り出すことを特徴とす
る音声出力増幅装置である。
を三角波形信号を用いてパルス幅信号に変換するパルス
幅変調アンプと、前記パルス幅変調アンプに三角波形信
号を供給する三角波形信号発振回路と、電源オン時から
の立ち上がり領域及び電源オフ時からの立ち下がり領域
にそれぞれ時定数をもつ第１の出力基準電圧を発生する
第１の電圧発生回路と、前記入力信号を所定の電位まで
増幅して前記パルス幅変調アンプへ供給する入力アンプ
と、請求項１、２、３、４、５、６、７又は８のポップ
音低減回路と、電源電圧を供給する一つの電源ラインと
を備え、前記入力信号を電源電圧と接地電圧との間で交
番するパルス幅信号に変換した後、外付けの出力段にお
いてアナログの出力信号として取り出すことを特徴とす
る音声出力増幅装置である。
【００１４】好ましい形態として、前記第１の電圧発生
回路で発生する前記第１の出力基準電圧の時定数はコン
デンサにより与えられる。
回路で発生する前記第１の出力基準電圧の時定数はコン
デンサにより与えられる。
【００１５】好ましい形態として、前記三角波形信号
は、三角波信号又はのこぎり波信号である。
は、三角波信号又はのこぎり波信号である。
【００１６】請求項１０の発明は、請求項９において、
前記パルス幅変調アンプは、パルス幅変調コンパレータ
と出力回路アンプにより構成されることを特徴とする。
前記パルス幅変調アンプは、パルス幅変調コンパレータ
と出力回路アンプにより構成されることを特徴とする。
【００１７】
【発明の実施の形態】以下、この発明に係わるポップ音
低減回路及び音声出力増幅装置の実施形態を図面を参照
しながら説明する。
低減回路及び音声出力増幅装置の実施形態を図面を参照
しながら説明する。
【００１８】図１は、本実施形態に係わるポップ音低減
回路を備えた音声出力増幅装置１の基本的な動作を説明
するためのブロック図である。
回路を備えた音声出力増幅装置１の基本的な動作を説明
するためのブロック図である。
【００１９】音声出力増幅装置１は、入力信号を三角波
信号を用いてパルス幅信号に変換するＰＷＭ（パルス幅
変調）アンプ２と、出力基準電圧と等しい直流電圧を発
生するバッファアンプ３と、第１のスイッチ４及び第２
のスイッチ５と、前記２つのスイッチのオン・オフを制
御する制御回路６により構成されている。このうち、バ
ッファアンプ３、第１のスイッチ４、第２のスイッチ５
及び制御回路６はポップ音低減回路を構成している。
信号を用いてパルス幅信号に変換するＰＷＭ（パルス幅
変調）アンプ２と、出力基準電圧と等しい直流電圧を発
生するバッファアンプ３と、第１のスイッチ４及び第２
のスイッチ５と、前記２つのスイッチのオン・オフを制
御する制御回路６により構成されている。このうち、バ
ッファアンプ３、第１のスイッチ４、第２のスイッチ５
及び制御回路６はポップ音低減回路を構成している。
【００２０】バッファアンプ３には定常動作時の出力中
点電位となる出力基準電圧が供給され、ＰＷＭアンプ２
には前記出力基準電圧で増幅されたアナログの入力信号
が供給されている。なお、各アンプにおけるその他の信
号入力及び電源は省略する。音声出力増幅装置１の出力
段として、出力コイル７、フィルタコンデンサ８、出力
コンデンサ９及びスピーカ１０が接続されている。
点電位となる出力基準電圧が供給され、ＰＷＭアンプ２
には前記出力基準電圧で増幅されたアナログの入力信号
が供給されている。なお、各アンプにおけるその他の信
号入力及び電源は省略する。音声出力増幅装置１の出力
段として、出力コイル７、フィルタコンデンサ８、出力
コンデンサ９及びスピーカ１０が接続されている。
【００２１】次に、図１に示す音声出力増幅装置１にお
ける電源オン・オフ時の動作を図２を参照しながら説明
する。図２は、電源オンから電源オフに至るまでの電圧
波形図である。図中、ＶＣＣは電源電圧、ＧＮＤは接地
電位、出力ＤＣは出力段に取り出される出力電圧をそれ
ぞれ示している。
ける電源オン・オフ時の動作を図２を参照しながら説明
する。図２は、電源オンから電源オフに至るまでの電圧
波形図である。図中、ＶＣＣは電源電圧、ＧＮＤは接地
電位、出力ＤＣは出力段に取り出される出力電圧をそれ
ぞれ示している。
【００２２】電源オン時からＰＷＭアンプ２の安定動作
電圧領域に達するまでの間（図２の期間）、制御回路
６は第１のスイッチ４をオフ、第２のスイッチ５をオン
して、バッファアンプ３のみを動作させる。バッファア
ンプ３に供給されている出力基準電圧には所定の時定数
が与えられているため、バッファアンプ３からの出力電
圧はなだらかに立ち上がる。続いて、ＰＷＭアンプ２の
安定動作電圧領域に達すると、制御回路６は第１のスイ
ッチ４をオン、第２のスイッチ５をオフして、ＰＷＭア
ンプ２を動作させる。これ以降の期間（ＰＷＭアンプ
２の安定動作電圧領域）では、ＰＷＭアンプ２において
入力信号から変換されたパルス幅信号が出力電圧として
取り出される。このパルス幅信号は、出力基準電圧を振
幅の中点電位とし、電源電圧と接地電位との間で交番す
るスイッチング波形信号であり、各パルスは入力信号に
応じた時間幅に変調されている。
電圧領域に達するまでの間（図２の期間）、制御回路
６は第１のスイッチ４をオフ、第２のスイッチ５をオン
して、バッファアンプ３のみを動作させる。バッファア
ンプ３に供給されている出力基準電圧には所定の時定数
が与えられているため、バッファアンプ３からの出力電
圧はなだらかに立ち上がる。続いて、ＰＷＭアンプ２の
安定動作電圧領域に達すると、制御回路６は第１のスイ
ッチ４をオン、第２のスイッチ５をオフして、ＰＷＭア
ンプ２を動作させる。これ以降の期間（ＰＷＭアンプ
２の安定動作電圧領域）では、ＰＷＭアンプ２において
入力信号から変換されたパルス幅信号が出力電圧として
取り出される。このパルス幅信号は、出力基準電圧を振
幅の中点電位とし、電源電圧と接地電位との間で交番す
るスイッチング波形信号であり、各パルスは入力信号に
応じた時間幅に変調されている。
【００２３】この様に、出力基準電圧がＰＷＭアンプ２
の安定動作電圧領域に達するまではバッファアンプ３か
ら出力電圧を取り出し、ＰＷＭアンプ２の安定動作電圧
領域に達してからＰＷＭアンプ２を動作させることによ
り、電源オン時におけるＰＷＭアンプ２の不安定な動作
による異音やポップ音の発生を低減することができる。
また後述するように、上記アンプの動作切り替えを出力
段の電流変化量が最も少ないタイミングで行うことによ
り、さらにポップ音を低減することが可能となる。
の安定動作電圧領域に達するまではバッファアンプ３か
ら出力電圧を取り出し、ＰＷＭアンプ２の安定動作電圧
領域に達してからＰＷＭアンプ２を動作させることによ
り、電源オン時におけるＰＷＭアンプ２の不安定な動作
による異音やポップ音の発生を低減することができる。
また後述するように、上記アンプの動作切り替えを出力
段の電流変化量が最も少ないタイミングで行うことによ
り、さらにポップ音を低減することが可能となる。
【００２４】一方、電源オフ時は電源オン時とは逆にＰ
ＷＭアンプ２が安定動作電圧領域を過ぎる前に、制御回
路６は第１のスイッチ４をオフ、第２のスイッチ５をオ
ンして、バッファアンプ３を動作させる。これ以降の期
間において、バッファアンプ３からの出力電圧はなだ
らかに立ち下がりながらＧＮＤレベルとなる。
ＷＭアンプ２が安定動作電圧領域を過ぎる前に、制御回
路６は第１のスイッチ４をオフ、第２のスイッチ５をオ
ンして、バッファアンプ３を動作させる。これ以降の期
間において、バッファアンプ３からの出力電圧はなだ
らかに立ち下がりながらＧＮＤレベルとなる。
【００２５】この様に、ＰＷＭアンプ２の安定動作電圧
領域を過ぎる直前で出力をバッファアンプ３に切り替え
ることにより、電源オフ時におけるＰＷＭアンプ２の動
作破綻による異音やポップ音の発生を低減することがで
きる。また後述するように、上記アンプの動作切り替え
を出力段の電流変化量が最も少ないタイミングで行うこ
とにより、さらにポップ音を低減することが可能とな
る。
領域を過ぎる直前で出力をバッファアンプ３に切り替え
ることにより、電源オフ時におけるＰＷＭアンプ２の動
作破綻による異音やポップ音の発生を低減することがで
きる。また後述するように、上記アンプの動作切り替え
を出力段の電流変化量が最も少ないタイミングで行うこ
とにより、さらにポップ音を低減することが可能とな
る。
【００２６】次に、図１に示すようなポップ音低減回路
を備えた音声出力増幅装置の具体的な回路構成とその動
作について説明する。
を備えた音声出力増幅装置の具体的な回路構成とその動
作について説明する。
【００２７】図３は、本実施形態に係わるポップ音低減
回路を備えた音声出力増幅装置１１の回路構成図であ
る。図３では、一電源のスイッチング方式を用いたＳＥ
ＰＰ構成について示している。以下、各部について説明
する。
回路を備えた音声出力増幅装置１１の回路構成図であ
る。図３では、一電源のスイッチング方式を用いたＳＥ
ＰＰ構成について示している。以下、各部について説明
する。
【００２８】ＰＷＭアンプ１２は、入力アンプ１６から
入力したアナログの入力信号（例えばオーディオ信号な
ど）と三角波発振回路１７から入力した三角波信号とを
比較し、スイッチング動作により入力信号をパルス幅信
号に変換して出力する。図３に示すＰＷＭアンプ１２
は、ＰＷＭコンパレータと出力回路アンプにより構成さ
れている。また、ＰＷＭアンプ１２には第１のスイッチ
１４を介して電源電圧ＶＣＣが与えられている。
入力したアナログの入力信号（例えばオーディオ信号な
ど）と三角波発振回路１７から入力した三角波信号とを
比較し、スイッチング動作により入力信号をパルス幅信
号に変換して出力する。図３に示すＰＷＭアンプ１２
は、ＰＷＭコンパレータと出力回路アンプにより構成さ
れている。また、ＰＷＭアンプ１２には第１のスイッチ
１４を介して電源電圧ＶＣＣが与えられている。
【００２９】バッファアンプ１３は、出力基準電圧ＶＣ
Ｃ／２と等しい直流電圧を発生するリニア回路である。
このバッファアンプ１３は、電源オン時から出力基準電
圧がＶＣＣ／２で安定し、ＰＷＭアンプ１２の安定動作
電圧領域に達するまでの間、出力基準電圧に相当する出
力電圧を発生する。また電源オフ時も同様にＰＷＭアン
プ１２の安定動作電圧領域を過ぎる直前で切り替わり、
立ち下がりの出力電圧を発生しながらＧＮＤレベルとな
る。また電源オフ時には、出力段に残留する電荷を外部
に放電する。
Ｃ／２と等しい直流電圧を発生するリニア回路である。
このバッファアンプ１３は、電源オン時から出力基準電
圧がＶＣＣ／２で安定し、ＰＷＭアンプ１２の安定動作
電圧領域に達するまでの間、出力基準電圧に相当する出
力電圧を発生する。また電源オフ時も同様にＰＷＭアン
プ１２の安定動作電圧領域を過ぎる直前で切り替わり、
立ち下がりの出力電圧を発生しながらＧＮＤレベルとな
る。また電源オフ時には、出力段に残留する電荷を外部
に放電する。
【００３０】第１のスイッチ１４及び第２のスイッチ１
５は、ヒステリシス・コンパレータ２１からの出力信号
に応じて相補にオン・オフが制御される。すなわち、第
１のスイッチ１４がオンであれば、第２のスイッチ１５
はオフとなり、第１のスイッチ１４がオフであれば、第
２のスイッチ１５オンとなる。
５は、ヒステリシス・コンパレータ２１からの出力信号
に応じて相補にオン・オフが制御される。すなわち、第
１のスイッチ１４がオンであれば、第２のスイッチ１５
はオフとなり、第１のスイッチ１４がオフであれば、第
２のスイッチ１５オンとなる。
【００３１】入力アンプ１６は、前記アナログの入力信
号を、出力基準電圧ＶＣＣ／２発生回路１９から出力さ
れた出力基準電圧を用いて増幅する。
号を、出力基準電圧ＶＣＣ／２発生回路１９から出力さ
れた出力基準電圧を用いて増幅する。
【００３２】三角波発振回路１７は、ＰＷＭアンプ１２
において入力信号と比較する三角波信号を発生する。こ
こで発生した三角波信号はＰＷＭアンプ１２とピーク検
出回路１８に出力される。
において入力信号と比較する三角波信号を発生する。こ
こで発生した三角波信号はＰＷＭアンプ１２とピーク検
出回路１８に出力される。
【００３３】なお、三角波信号の代わりに、のこぎり波
信号を用いることもできる。ただし、のこぎり波信号を
使用した場合は、ピーク電圧の位置と出力段の出力電流
の電流変化量が最も少なくなる位置とが時間的に一致し
ないため、その位相を補正する必要がある。このため、
例えば位相を補正する回路をピーク検出回路１８の前段
に設けるか、のこぎり波信号をＰＷＭアンプ１２のみに
供給し、三角波発振回路１７からは、前記のこぎり波信
号と同期した三角波信号をピーク検出回路１８に供給す
るように構成する。
信号を用いることもできる。ただし、のこぎり波信号を
使用した場合は、ピーク電圧の位置と出力段の出力電流
の電流変化量が最も少なくなる位置とが時間的に一致し
ないため、その位相を補正する必要がある。このため、
例えば位相を補正する回路をピーク検出回路１８の前段
に設けるか、のこぎり波信号をＰＷＭアンプ１２のみに
供給し、三角波発振回路１７からは、前記のこぎり波信
号と同期した三角波信号をピーク検出回路１８に供給す
るように構成する。
【００３４】ピーク検出回路１８は、三角波発振回路１
７で作られた三角波信号のピーク電圧を検出し、そのピ
ーク電圧を検出したタイミングで検出信号をヒステリシ
ス・コンパレータ２１に出力する。
７で作られた三角波信号のピーク電圧を検出し、そのピ
ーク電圧を検出したタイミングで検出信号をヒステリシ
ス・コンパレータ２１に出力する。
【００３５】出力基準電圧ＶＣＣ／２発生回路１９は、
ＰＷＭアンプ１２とバッファアンプ１３の動作基準電圧
となる出力基準電圧ＶＣＣ／２を発生する。先に説明し
たＰＷＭアンプ１２では、この出力基準電圧ＶＣＣ／２
を振幅の中点電位とし、電源電圧ＶＣＣと接地電位（Ｇ
ＮＤ）との間で交番するパルス幅信号を発生している。
また、ここから出力される出力基準電圧ＶＣＣ／２は、
電源オン時からの立ち上がり領域及び電源オフ時からの
立ち下がり領域にそれぞれ時定数をもつ。すなわち、こ
こから出力される出力基準電圧ＶＣＣ／２は電源オンか
ら所定の立ち上がり時間をもってＶＣＣ／２まで上昇
し、また電源オフではＶＣＣ／２から所定の立ち下がり
時間をもってＧＮＤレベルに降下する。なお、電源電圧
ＶＣＣはリップルフィルタ２３を通じて入力され、また
時定数は外付けのコンデンサ（２６）により与えられて
いる。
ＰＷＭアンプ１２とバッファアンプ１３の動作基準電圧
となる出力基準電圧ＶＣＣ／２を発生する。先に説明し
たＰＷＭアンプ１２では、この出力基準電圧ＶＣＣ／２
を振幅の中点電位とし、電源電圧ＶＣＣと接地電位（Ｇ
ＮＤ）との間で交番するパルス幅信号を発生している。
また、ここから出力される出力基準電圧ＶＣＣ／２は、
電源オン時からの立ち上がり領域及び電源オフ時からの
立ち下がり領域にそれぞれ時定数をもつ。すなわち、こ
こから出力される出力基準電圧ＶＣＣ／２は電源オンか
ら所定の立ち上がり時間をもってＶＣＣ／２まで上昇
し、また電源オフではＶＣＣ／２から所定の立ち下がり
時間をもってＧＮＤレベルに降下する。なお、電源電圧
ＶＣＣはリップルフィルタ２３を通じて入力され、また
時定数は外付けのコンデンサ（２６）により与えられて
いる。
【００３６】上記出力基準電圧ＶＣＣ／２は、本実施形
態における第１の出力基準電圧に相当し、図示しない電
源入力ラインを通じてバッファアンプ１３やヒステリシ
ス・コンパレータ２１などに供給されている。
態における第１の出力基準電圧に相当し、図示しない電
源入力ラインを通じてバッファアンプ１３やヒステリシ
ス・コンパレータ２１などに供給されている。
【００３７】出力検出用ＶＣＣ／２発生回路２０は、ヒ
ステリシス・コンパレータ２１に供給するための出力検
出用ＶＣＣ／２を発生する。この出力検出用ＶＣＣ／２
は出力基準電圧ＶＣＣ／２と同様に、電源電圧ＶＣＣと
接地電位ＧＮＤとの中点電位であるが、この出力検出用
ＶＣＣ／２は、電源オン時からの立ち上がり領域及び電
源オフ時からの立ち下がり領域において、出力基準電圧
ＶＣＣ／２が出力検出用ＶＣＣ／２と同じ電位となるタ
イミングを検出するために用いられている。このため、
出力検出用ＶＣＣ／２は電源オン時からの立ち上がり領
域及び電源オフ時からの立ち下がり領域に時定数がな
く、電源オンからすぐにＶＣＣ／２まで上昇し、また電
源オフではＶＣＣ／２の電位を保ちながらＧＮＤレベル
に降下する（実際には残留電荷の影響があるため、すぐ
にＧＮＤレベルにはならない）。
ステリシス・コンパレータ２１に供給するための出力検
出用ＶＣＣ／２を発生する。この出力検出用ＶＣＣ／２
は出力基準電圧ＶＣＣ／２と同様に、電源電圧ＶＣＣと
接地電位ＧＮＤとの中点電位であるが、この出力検出用
ＶＣＣ／２は、電源オン時からの立ち上がり領域及び電
源オフ時からの立ち下がり領域において、出力基準電圧
ＶＣＣ／２が出力検出用ＶＣＣ／２と同じ電位となるタ
イミングを検出するために用いられている。このため、
出力検出用ＶＣＣ／２は電源オン時からの立ち上がり領
域及び電源オフ時からの立ち下がり領域に時定数がな
く、電源オンからすぐにＶＣＣ／２まで上昇し、また電
源オフではＶＣＣ／２の電位を保ちながらＧＮＤレベル
に降下する（実際には残留電荷の影響があるため、すぐ
にＧＮＤレベルにはならない）。
【００３８】上記出力検出用ＶＣＣ／２は、本実施形態
における第２の出力基準電圧に相当する。
における第２の出力基準電圧に相当する。
【００３９】ヒステリシス・コンパレータ２１は、上記
出力基準電圧ＶＣＣ／２と出力検出用ＶＣＣ／２とを比
較し、その値がほぼ等しくなった時点で第１のスイッチ
１４及び第２のスイッチ１５のオン・オフを切り替え
る。すなわちヒステリシス・コンパレータ２１は、電源
オン時から上昇する出力基準電圧ＶＣＣ／２と出力検出
用ＶＣＣ／２の電位がほぼ等しくなった時点、並びに電
源オフから供給が止められた出力基準電圧ＶＣＣ／２と
出力検出用ＶＣＣ／２がほぼ等しくなった時点で検出信
号を出力して、第１のスイッチ１４及び第２のスイッチ
１５を相補にオン・オフする。また、ヒステリシス・コ
ンパレータ２１はピーク検出回路１８からの検出信号を
モニタしており、この検出信号のタイミングで上述した
第１のスイッチ１４及び第２のスイッチ１５のオン・オ
フの切り替えを行っている。なお、ヒステリシス・コン
パレータ２１は本実施形態における比較回路を構成して
いる。
出力基準電圧ＶＣＣ／２と出力検出用ＶＣＣ／２とを比
較し、その値がほぼ等しくなった時点で第１のスイッチ
１４及び第２のスイッチ１５のオン・オフを切り替え
る。すなわちヒステリシス・コンパレータ２１は、電源
オン時から上昇する出力基準電圧ＶＣＣ／２と出力検出
用ＶＣＣ／２の電位がほぼ等しくなった時点、並びに電
源オフから供給が止められた出力基準電圧ＶＣＣ／２と
出力検出用ＶＣＣ／２がほぼ等しくなった時点で検出信
号を出力して、第１のスイッチ１４及び第２のスイッチ
１５を相補にオン・オフする。また、ヒステリシス・コ
ンパレータ２１はピーク検出回路１８からの検出信号を
モニタしており、この検出信号のタイミングで上述した
第１のスイッチ１４及び第２のスイッチ１５のオン・オ
フの切り替えを行っている。なお、ヒステリシス・コン
パレータ２１は本実施形態における比較回路を構成して
いる。
【００４０】放電回路２２は、電源オフ後に出力基準電
圧ＶＣＣ／２発生回路１９から出力される出力基準電圧
ＶＣＣ／２が、電源電圧ＶＣＣのほぼ中点電位を保ちな
がら降下するように、前記出力基準電圧ＶＣＣ／２の立
ち下がり領域の傾きを制御するための回路である。この
ような傾きの制御は、出力基準電圧ＶＣＣ／２と出力検
出用ＶＣＣ／２がほぼ等しくなった時点でスイッチ切り
替えを行うヒステリシス・コンパレータ２１での動作タ
イミングを適切にするために必要となる。これにより、
電源オフ時にＰＷＭアンプ２が安定動作電圧領域を過ぎ
る前、すなわち動作破綻を起こす前にバッファアンプ３
を動作させることができる。
圧ＶＣＣ／２発生回路１９から出力される出力基準電圧
ＶＣＣ／２が、電源電圧ＶＣＣのほぼ中点電位を保ちな
がら降下するように、前記出力基準電圧ＶＣＣ／２の立
ち下がり領域の傾きを制御するための回路である。この
ような傾きの制御は、出力基準電圧ＶＣＣ／２と出力検
出用ＶＣＣ／２がほぼ等しくなった時点でスイッチ切り
替えを行うヒステリシス・コンパレータ２１での動作タ
イミングを適切にするために必要となる。これにより、
電源オフ時にＰＷＭアンプ２が安定動作電圧領域を過ぎ
る前、すなわち動作破綻を起こす前にバッファアンプ３
を動作させることができる。
【００４１】さらに、音声出力増幅装置１１には、電源
デカップリングコンデンサ２４、リップルフィルタコン
デンサ２５、ＶＣＣ／２バイアス用コンデンサ２６が接
続されており、また出力段として、出力コイル２７、フ
ィルタコンデンサ２８、出力コンデンサ２９及びスピー
カ３０が接続されている。
デカップリングコンデンサ２４、リップルフィルタコン
デンサ２５、ＶＣＣ／２バイアス用コンデンサ２６が接
続されており、また出力段として、出力コイル２７、フ
ィルタコンデンサ２８、出力コンデンサ２９及びスピー
カ３０が接続されている。
【００４２】なお、電源電圧ＶＣＣは、一つの電源ライ
ンから電源スイッチ３１を通じて各部に供給されてい
る。
ンから電源スイッチ３１を通じて各部に供給されてい
る。
【００４３】図３に示す音声出力増幅装置１１におい
て、バッファアンプ１３、第１のスイッチ１４及び第２
のスイッチ１５、ピーク検出回路１８、出力検出用ＶＣ
Ｃ／２発生回路２０、ヒステリシス・コンパレータ２１
及び放電回路２２は、本実施形態における制御回路を構
成している。
て、バッファアンプ１３、第１のスイッチ１４及び第２
のスイッチ１５、ピーク検出回路１８、出力検出用ＶＣ
Ｃ／２発生回路２０、ヒステリシス・コンパレータ２１
及び放電回路２２は、本実施形態における制御回路を構
成している。
【００４４】次に、図３に示す音声出力増幅装置１１に
おける電源オン・オフ時の動作を図４を参照しながら説
明する。図４（ａ）〜（ｃ）は電源オン時、図４（ｄ）
〜（ｆ）は電源オフ時の電圧波形をそれぞれ示してい
る。このうち（ａ）と（ｄ）は電源電圧ＶＣＣと出力段
から取り出される出力電圧（出力ＤＣ）とを対比させた
ものである。また（ｂ）と（ｅ）は上記（ａ）と（ｄ）
にＰＷＭアンプ１２から出力されるパルス幅信号を重ね
合わせたものである。さらに（ｃ）と（ｆ）は上記
（ａ）と（ｄ）に出力検出用ＶＣＣ／２を重ね合わせた
ものである。
おける電源オン・オフ時の動作を図４を参照しながら説
明する。図４（ａ）〜（ｃ）は電源オン時、図４（ｄ）
〜（ｆ）は電源オフ時の電圧波形をそれぞれ示してい
る。このうち（ａ）と（ｄ）は電源電圧ＶＣＣと出力段
から取り出される出力電圧（出力ＤＣ）とを対比させた
ものである。また（ｂ）と（ｅ）は上記（ａ）と（ｄ）
にＰＷＭアンプ１２から出力されるパルス幅信号を重ね
合わせたものである。さらに（ｃ）と（ｆ）は上記
（ａ）と（ｄ）に出力検出用ＶＣＣ／２を重ね合わせた
ものである。
【００４５】なお、各電圧波形に示された出力ＤＣのグ
ラフのうち、期間におけるグラフはその時点での電圧
値を仮想的に示したものであり、実際の出力ＤＣがある
ことを示すものではない。
ラフのうち、期間におけるグラフはその時点での電圧
値を仮想的に示したものであり、実際の出力ＤＣがある
ことを示すものではない。
【００４６】まず、電源がオンしたときの動作について
説明する。
説明する。
【００４７】電源オン（ＶＣＣ ＯＮ）のタイミング
で、図４（ｃ）に示すように電源電圧ＶＣＣと出力検出
用ＶＣＣ／２が立ち上がる。このとき、第１のスイッチ
１４はオフ、第２のスイッチ１５はオンとなっているた
め、バッファアンプ１３のみが動作する。出力基準電圧
ＶＣＣ／２を与えられたバッファアンプ１３から出力さ
れる出力電圧は立ち上がり領域に時定数をもつため、図
４（ａ）に示すように、出力検出用ＶＣＣ／２に比べ
て、なだらかに上昇し始める。図４（ａ）の期間はＰ
ＷＭアンプ１２の動作が不安定な期間を示しており、こ
の期間はバッファアンプ１３から出力される出力電圧が
出力段に供給される。
で、図４（ｃ）に示すように電源電圧ＶＣＣと出力検出
用ＶＣＣ／２が立ち上がる。このとき、第１のスイッチ
１４はオフ、第２のスイッチ１５はオンとなっているた
め、バッファアンプ１３のみが動作する。出力基準電圧
ＶＣＣ／２を与えられたバッファアンプ１３から出力さ
れる出力電圧は立ち上がり領域に時定数をもつため、図
４（ａ）に示すように、出力検出用ＶＣＣ／２に比べ
て、なだらかに上昇し始める。図４（ａ）の期間はＰ
ＷＭアンプ１２の動作が不安定な期間を示しており、こ
の期間はバッファアンプ１３から出力される出力電圧が
出力段に供給される。
【００４８】ヒステリシス・コンパレータ２１は、出力
基準電圧ＶＣＣ／２と出力検出用ＶＣＣ／２とを比較
し、その値がほぼ等しくなった時点、すなわち両電圧が
図４（ｃ）の領域Ａに達したときに検出信号を出力し
て、第１のスイッチ１４をオン、第２のスイッチ１５を
オフとする。上記領域は、ＰＷＭアンプ１２の動作が不
安定な期間から十分に安定した動作が得られる期間に移
行する領域であり、これ以降は図４（ａ）に示すよう
に、ＰＷＭアンプ１２の安定動作電圧領域（期間）と
なる。
基準電圧ＶＣＣ／２と出力検出用ＶＣＣ／２とを比較
し、その値がほぼ等しくなった時点、すなわち両電圧が
図４（ｃ）の領域Ａに達したときに検出信号を出力し
て、第１のスイッチ１４をオン、第２のスイッチ１５を
オフとする。上記領域は、ＰＷＭアンプ１２の動作が不
安定な期間から十分に安定した動作が得られる期間に移
行する領域であり、これ以降は図４（ａ）に示すよう
に、ＰＷＭアンプ１２の安定動作電圧領域（期間）と
なる。
【００４９】同時に、ヒステリシス・コンパレータ２１
はピーク検出回路１８からの検出信号もモニタしてお
り、この検出信号のタイミングで上記２つのスイッチの
切り替えを行っている。すなわちヒステリシス・コンパ
レータ２１が第１のスイッチ１４をオン、第２のスイッ
チ１５をオフとするタイミングは、出力基準電圧ＶＣＣ
／２と出力検出用ＶＣＣ／２がほぼ等しくなり、且つピ
ーク検出回路１８から検出信号が出力されたタイミング
となる。
はピーク検出回路１８からの検出信号もモニタしてお
り、この検出信号のタイミングで上記２つのスイッチの
切り替えを行っている。すなわちヒステリシス・コンパ
レータ２１が第１のスイッチ１４をオン、第２のスイッ
チ１５をオフとするタイミングは、出力基準電圧ＶＣＣ
／２と出力検出用ＶＣＣ／２がほぼ等しくなり、且つピ
ーク検出回路１８から検出信号が出力されたタイミング
となる。
【００５０】ＰＷＭアンプ１２の安定動作電圧領域とな
る期間以降では、図４（ｂ）に示すように、ＰＷＭア
ンプ１２において入力信号から変換されたパルス幅信号
が出力電圧として取り出される。この様に、電源オンか
ら出力基準電圧ＶＣＣ／２がＰＷＭアンプ１２の安定動
作電圧領域に達するまではバッファアンプ１３から出力
電圧を取り出し、ＰＷＭアンプ１２の安定動作電圧領域
に達してからＰＷＭアンプ１２を動作させることによ
り、電源オン時におけるＰＷＭアンプ１２の不安定な動
作による異音やポップ音の発生を低減することができ
る。加えて、三角波信号のピーク電圧を検出し、このタ
イミングでスイッチの切り替えを行うことにより、さら
にポップ音を低減させることができる。以下に理由を説
明する。
る期間以降では、図４（ｂ）に示すように、ＰＷＭア
ンプ１２において入力信号から変換されたパルス幅信号
が出力電圧として取り出される。この様に、電源オンか
ら出力基準電圧ＶＣＣ／２がＰＷＭアンプ１２の安定動
作電圧領域に達するまではバッファアンプ１３から出力
電圧を取り出し、ＰＷＭアンプ１２の安定動作電圧領域
に達してからＰＷＭアンプ１２を動作させることによ
り、電源オン時におけるＰＷＭアンプ１２の不安定な動
作による異音やポップ音の発生を低減することができ
る。加えて、三角波信号のピーク電圧を検出し、このタ
イミングでスイッチの切り替えを行うことにより、さら
にポップ音を低減させることができる。以下に理由を説
明する。
【００５１】図５（ａ）は、三角波信号と出力段に現れ
る出力電流との関係を示す波形図である。ピーク検出回
路１８では、三角波信号のピーク電圧（図中、○の領
域）を検出し、このピーク電圧を検出する毎に検出信号
を出力している。このようにピーク電圧の部分でスイッ
チを切り替えてＰＷＭアンプ１２を動作させると、出力
段での電流変化量が最も少ないタイミング、すなわち出
力コイル２７の両端に与えるエネルギーが最低となるタ
イミングでＰＷＭアンプ１２を動作させることができ
る。一方、図５（ｂ）に示すように、三角波信号のピー
ク電圧を検出せずにスイッチングを行うと、そのときの
スイッチング波形の位相によって、出力段に接続される
出力コイル２７に与えるエネルギーが変わり、そのエネ
ルギーによって誘導される電流がポップ音の原因となる
場合がある。
る出力電流との関係を示す波形図である。ピーク検出回
路１８では、三角波信号のピーク電圧（図中、○の領
域）を検出し、このピーク電圧を検出する毎に検出信号
を出力している。このようにピーク電圧の部分でスイッ
チを切り替えてＰＷＭアンプ１２を動作させると、出力
段での電流変化量が最も少ないタイミング、すなわち出
力コイル２７の両端に与えるエネルギーが最低となるタ
イミングでＰＷＭアンプ１２を動作させることができ
る。一方、図５（ｂ）に示すように、三角波信号のピー
ク電圧を検出せずにスイッチングを行うと、そのときの
スイッチング波形の位相によって、出力段に接続される
出力コイル２７に与えるエネルギーが変わり、そのエネ
ルギーによって誘導される電流がポップ音の原因となる
場合がある。
【００５２】上記のようにピーク電圧を検出して出力段
の電流変化量が最も少ないタイミングでＰＷＭアンプ１
２を動作させたときは、図４（ｂ）のＢに示すように、
中点電位である出力基準電圧ＶＣＣ／２からスイッチン
グ動作が開始されることになり、出力段での電流変化に
起因するポップ音の発生を抑制することができる。これ
は、電源オン時だけでなく、後述する電源オフ時におい
ても同様である。
の電流変化量が最も少ないタイミングでＰＷＭアンプ１
２を動作させたときは、図４（ｂ）のＢに示すように、
中点電位である出力基準電圧ＶＣＣ／２からスイッチン
グ動作が開始されることになり、出力段での電流変化に
起因するポップ音の発生を抑制することができる。これ
は、電源オン時だけでなく、後述する電源オフ時におい
ても同様である。
【００５３】次に、電源がオフしたときの動作について
説明する。
説明する。
【００５４】電源オフ（ＶＣＣ ＯＦＦ）のタイミング
で、図４（ｆ）に示すように電源電圧ＶＣＣと出力検出
用ＶＣＣ／２が立ち下がる。このときＰＷＭアンプ１２
から出力されるパルス幅信号は、図４（ｅ）に示すよう
に出力基準電圧ＶＣＣ／２が降下するとともに振幅が徐
々に小さくなる。また出力基準電圧ＶＣＣ／２は立ち下
がり領域に時定数をもつため、出力検出用ＶＣＣ／２に
比べて、なだらかに下降し始める。
で、図４（ｆ）に示すように電源電圧ＶＣＣと出力検出
用ＶＣＣ／２が立ち下がる。このときＰＷＭアンプ１２
から出力されるパルス幅信号は、図４（ｅ）に示すよう
に出力基準電圧ＶＣＣ／２が降下するとともに振幅が徐
々に小さくなる。また出力基準電圧ＶＣＣ／２は立ち下
がり領域に時定数をもつため、出力検出用ＶＣＣ／２に
比べて、なだらかに下降し始める。
【００５５】ヒステリシス・コンパレータ２１は、出力
基準電圧ＶＣＣ／２と出力検出用ＶＣＣ／２とを比較
し、その値がほぼ等しくなった時点、すなわち両電圧が
図４（ｆ）の領域Ｃに達したときに検出信号を出力し
て、第１のスイッチ１４をオフ、第２のスイッチ１５を
オンとする。上記領域Ｃは、ＰＷＭアンプ１２の安定し
た動作が得られる期間から動作が不安定になる期間に移
行する領域であり、これ以降はＰＷＭアンプ１２の安定
動作電圧領域外（期間）となる。
基準電圧ＶＣＣ／２と出力検出用ＶＣＣ／２とを比較
し、その値がほぼ等しくなった時点、すなわち両電圧が
図４（ｆ）の領域Ｃに達したときに検出信号を出力し
て、第１のスイッチ１４をオフ、第２のスイッチ１５を
オンとする。上記領域Ｃは、ＰＷＭアンプ１２の安定し
た動作が得られる期間から動作が不安定になる期間に移
行する領域であり、これ以降はＰＷＭアンプ１２の安定
動作電圧領域外（期間）となる。
【００５６】このときもヒステリシス・コンパレータ２
１はピーク検出回路１８からの検出信号をモニタしてお
り、この検出信号のタイミングで上記２つのスイッチの
切り替えを行っている。すなわち第１のスイッチ１４を
オフ、第２のスイッチ１５をオンするタイミングは、出
力基準電圧ＶＣＣ／２と出力検出用ＶＣＣ／２がほぼ等
しくなり、且つピーク検出回路１８から検出信号が出力
されたタイミングとなる。
１はピーク検出回路１８からの検出信号をモニタしてお
り、この検出信号のタイミングで上記２つのスイッチの
切り替えを行っている。すなわち第１のスイッチ１４を
オフ、第２のスイッチ１５をオンするタイミングは、出
力基準電圧ＶＣＣ／２と出力検出用ＶＣＣ／２がほぼ等
しくなり、且つピーク検出回路１８から検出信号が出力
されたタイミングとなる。
【００５７】ＰＷＭアンプ１２の安定動作電圧領域を過
ぎた期間以降では、図４（ｅ）に示すように、ＰＷＭ
アンプ１２からパルス幅信号の出力が止まり、バッファ
アンプ１３から立ち下がりの出力電圧が取り出される。
この様に、電源オフから出力基準電圧ＶＣＣ／２がＰＷ
Ｍアンプ１２の安定動作電圧領域を過ぎるまではＰＷＭ
アンプ１２から出力電圧を取り出し、ＰＷＭアンプ１２
の安定動作電圧領域を過ぎる直前でバッファアンプ１３
に出力を切り替えることにより、電源オフ時におけるＰ
ＷＭアンプ１２の動作破綻による異音やポップ音の発生
を低減することができる。加えて、電源オン時と同様に
三角波信号のピーク電圧を検出し、このタイミングでス
イッチの切り替えを行うことにより、さらにポップ音を
低減することができる。すなわち、図４（ｅ）のＤに示
すように、中点電位である出力基準電圧ＶＣＣ／２でス
イッチング動作が停止することになり、出力段での電流
変化に起因するポップ音の発生を抑制することができ
る。
ぎた期間以降では、図４（ｅ）に示すように、ＰＷＭ
アンプ１２からパルス幅信号の出力が止まり、バッファ
アンプ１３から立ち下がりの出力電圧が取り出される。
この様に、電源オフから出力基準電圧ＶＣＣ／２がＰＷ
Ｍアンプ１２の安定動作電圧領域を過ぎるまではＰＷＭ
アンプ１２から出力電圧を取り出し、ＰＷＭアンプ１２
の安定動作電圧領域を過ぎる直前でバッファアンプ１３
に出力を切り替えることにより、電源オフ時におけるＰ
ＷＭアンプ１２の動作破綻による異音やポップ音の発生
を低減することができる。加えて、電源オン時と同様に
三角波信号のピーク電圧を検出し、このタイミングでス
イッチの切り替えを行うことにより、さらにポップ音を
低減することができる。すなわち、図４（ｅ）のＤに示
すように、中点電位である出力基準電圧ＶＣＣ／２でス
イッチング動作が停止することになり、出力段での電流
変化に起因するポップ音の発生を抑制することができ
る。
【００５８】なお、電源オフ時において、出力段の出力
コンデンサ２９などに残留する電荷はバッファアンプ１
３を介して装置外部に放電される。
コンデンサ２９などに残留する電荷はバッファアンプ１
３を介して装置外部に放電される。
【００５９】また、図３に示すような一電源のスイッチ
ング方式を用いたＳＥＰＰ構成の音声出力増幅装置１１
では、出力をＢＴＬ構成としたときの様に１チャンネル
当たりのアンプ数を２倍に増やす必要がなく、また二電
源動作としたときの様に電源構成が複雑にならないた
め、従来構成による改善手法に比べて低コストでポップ
音の低減を実現することができる。
ング方式を用いたＳＥＰＰ構成の音声出力増幅装置１１
では、出力をＢＴＬ構成としたときの様に１チャンネル
当たりのアンプ数を２倍に増やす必要がなく、また二電
源動作としたときの様に電源構成が複雑にならないた
め、従来構成による改善手法に比べて低コストでポップ
音の低減を実現することができる。
【００６０】
【発明の効果】以上説明したように、本発明によれば、
パルス幅変調アンプを動作させるための出力基準電圧が
パルス幅変調アンプの安定動作電圧領域にないときは、
パルス幅変調アンプ以外の回路からの出力に切り替える
ようにしたため、電源オン・オフ時においてパルス幅変
調アンプの不安定な動作による異音やポップ音の発生を
大幅に低減することができる。とくに、三角波信号のピ
ーク電圧を検出し、このタイミングでスイッチの切り替
えを行うように構成した場合は、さらにポップ音を低減
させることができる。
パルス幅変調アンプを動作させるための出力基準電圧が
パルス幅変調アンプの安定動作電圧領域にないときは、
パルス幅変調アンプ以外の回路からの出力に切り替える
ようにしたため、電源オン・オフ時においてパルス幅変
調アンプの不安定な動作による異音やポップ音の発生を
大幅に低減することができる。とくに、三角波信号のピ
ーク電圧を検出し、このタイミングでスイッチの切り替
えを行うように構成した場合は、さらにポップ音を低減
させることができる。
【００６１】したがって、本発明においては、電源のオ
ン・オフ時に発生するポップ音を大幅に低減することが
できるポップ音低減回路及び音声出力増幅装置を低コス
トで提供することができる。
ン・オフ時に発生するポップ音を大幅に低減することが
できるポップ音低減回路及び音声出力増幅装置を低コス
トで提供することができる。
【図１】実施形態に係わるポップ音低減回路を備えた音
声出力増幅装置の基本的な動作を説明するためのブロッ
ク図。
声出力増幅装置の基本的な動作を説明するためのブロッ
ク図。
【図２】図１において電源オンから電源オフに至るまで
の電圧波形図。
の電圧波形図。
【図３】実施形態に係わるポップ音低減回路を備えた音
声出力増幅装置の回路構成図。
声出力増幅装置の回路構成図。
【図４】（ａ）〜（ｆ）は電源オンから電源オフに至る
までの電圧波形図。
までの電圧波形図。
【図５】三角波信号と出力段に現れる出力電流との関係
を示す波形図。
を示す波形図。
１１…音声出力増幅装置、１２…ＰＷＭアンプ、１３…
バッファアンプ、１４…第１のスイッチ、１５…第２の
スイッチ、１７…三角波発振回路、１８…ピーク検出回
路、１９…出力基準電圧ＶＣＣ／２発生回路、２０…出
力検出用ＶＣＣ／２発生回路、２１…ヒステリシス・コ
ンパレータ、２２…放電回路、２７…出力コイル
バッファアンプ、１４…第１のスイッチ、１５…第２の
スイッチ、１７…三角波発振回路、１８…ピーク検出回
路、１９…出力基準電圧ＶＣＣ／２発生回路、２０…出
力検出用ＶＣＣ／２発生回路、２１…ヒステリシス・コ
ンパレータ、２２…放電回路、２７…出力コイル
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 宮垣 健一
神奈川県川崎市幸区小向東芝町１番地 株
式会社東芝マイクロエレクトロニクスセン
ター内
Ｆターム(参考） 5D020 AA04 AB02
5J091 AA02 AA27 AA51 AA66 CA48
CA49 FA11 FA18 HA25 HA29
HA38 KA04 KA42 KA47 KA62
MA21 SA05 TA01 TA06
5J092 AA02 AA27 AA51 AA66 CA48
CA49 FA11 FA18 FR01 FR14
HA25 HA29 HA38 KA04 KA42
KA47 KA62 MA21 SA05 TA01
TA06
5J500 AA02 AA27 AA51 AA66 AC48
AC49 AF11 AF18 AH25 AH29
AH38 AK04 AK42 AK47 AK62
AM21 AS05 AT01 AT06 RF01
RF14
5K052 AA01 DD20 FF19 GG03
Claims (10)
- 【請求項１】 出力基準電圧を振幅の中点電位とするパ
ルス幅変調アンプをオン・オフする第１のスイッチと、 前記出力基準電圧と等しい直流電圧を発生するバッファ
アンプと、 前記バッファアンプをオン・オフする第２のスイッチ
と、 電源オン時から上昇する出力基準電圧の立ち上がり領域
又は電源オフ時から降下する出力基準電圧の立ち下がり
領域の電位に応じて前記第１のスイッチ及び第２のスイ
ッチをオン・オフして、前記パルス幅変調アンプ又は前
記バッファアンプのいづれか一方を動作させる制御回路
と、 を備えたことを特徴とするポップ音低減回路。 - 【請求項２】 前記制御回路は、 電源オン時から供給された出力基準電圧が前記パルス幅
変調アンプの安定動作電圧領域に達するまでは前記第１
のスイッチをオフ、前記第２のスイッチをオンして前記
バッファアンプから立ち上がりの出力電圧を取り出し、 前記出力基準電圧が前記安定動作電圧領域に達した後は
前記第１のスイッチをオン、前記第２のスイッチをオフ
して前記パルス幅変調アンプから出力電圧を取り出し、 電源オフ時から供給が止められた前記出力基準電圧が前
記パルス幅変調アンプの安定動作電圧領域を過ぎる直前
からは前記第１のスイッチをオフ、前記第２のスイッチ
をオンして前記バッファアンプから立ち下がりの出力電
圧を取り出すことを特徴とする請求項１に記載のポップ
音低減回路。 - 【請求項３】 出力基準電位を振幅の中点電位とするパ
ルス幅変調アンプをオン・オフする第１のスイッチと、 前記出力基準電位と等しい直流電圧を発生するバッファ
アンプと、 前記バッファアンプをオン・オフする第２のスイッチ
と、 電源オン時からの立ち上がり領域及び電源オフ時からの
立ち下がり領域にそれぞれ時定数をもつ第１の出力基準
電圧が供給される電圧入力ラインと、 電源オン時からの立ち上がり領域及び電源オフ時からの
立ち下がり領域に時定数をもたない第２の出力基準電圧
を発生する検出用電圧発生回路と、 電源オン時から上昇する前記第１の出力基準電圧と前記
第２の出力基準電圧の電位がほぼ等しくなった時点、並
びに電源オフ時から供給が止められた前記第１の出力基
準電圧と前記第２の出力基準電圧の電位がほぼ等しくな
った時点で前記第１及び第２のスイッチをオン・オフし
て前記パルス幅変調アンプ又は前記バッファアンプのい
づれか一方を動作させる比較回路と、 を備えることを特徴とするポップ音低減回路。 - 【請求項４】 電源オン時から上昇する前記第１及び第
２の出力基準電圧の電位がほぼ等しくなる時点は、前記
パルス幅変調アンプの安定動作電圧領域に設定され、ま
た電源オフ時から供給が止められた前記第１及び第２の
出力基準電圧の電位がほぼ等しくなる時点は、前記パル
ス幅変調アンプの安定動作電圧領域を過ぎる直前に設定
され、 前記比較回路は、 前記第１及び第２の出力基準電圧が電源オン時から前記
パルス幅変調アンプの安定動作電圧領域に達するまでは
前記第１のスイッチをオフ、前記第２のスイッチをオン
して前記バッファアンプから立ち上がりの出力電圧を取
り出し、 前記第１及び第２の出力基準電圧が前記安定動作電圧領
域に達した後は前記第１のスイッチをオン、前記第２の
スイッチをオフして前記パルス幅変調アンプから出力電
圧を取り出し、 前記第１及び第２の出力基準電圧が電源オフ時から前記
パルス幅変調アンプの安定動作電圧領域を過ぎる直前か
らは前記第１のスイッチをオフ、前記第２のスイッチを
オンして前記バッファアンプから立ち下がりの出力電圧
を取り出すことを特徴とする請求項３に記載のポップ音
低減回路。 - 【請求項５】 前記パルス幅変調アンプに供給される三
角波形信号のピーク電圧を検出し、このピーク電圧検出
のタイミングで検出信号を発生するピーク検出回路を設
け、 前記比較回路において前記第１及び第２のスイッチをオ
ン・オフするタイミングは、前記第１及び第２の出力基
準電圧が前記パルス幅変調アンプの安定動作電圧領域に
あり、且つ前記ピーク検出回路から出力される検出信号
のタイミングとすることを特徴とする請求項４に記載の
ポップ音低減回路。 - 【請求項６】 前記時定数をもつ第１の出力基準電圧の
立ち下がり領域の傾きを制御する放電回路を設け、 電源オフ後の前記第１の出力基準電圧が、電源電圧のほ
ぼ中点電位を保ちながら降下するように前記第１の出力
基準電圧の立ち下がり領域の傾きを前記放電回路により
制御することを特徴とする請求項４又は５に記載のポッ
プ音低減回路。 - 【請求項７】 電源オフ後に前記バッファアンプの出力
段に残留する電荷は前記バッファアンプから放電される
ことを特徴とする請求項１、２、３、４、５又は６に記
載のポップ音低減回路。 - 【請求項８】 前記比較回路は、ヒステリシス・コンパ
レータであることを特徴とする請求項３、４、５、６又
は７に記載のポップ音低減回路。 - 【請求項９】 少なくとも、入力信号を三角波形信号を
用いてパルス幅信号に変換するパルス幅変調アンプと、
前記パルス幅変調アンプに三角波形信号を供給する三角
波形信号発振回路と、電源オン時からの立ち上がり領域
及び電源オフ時からの立ち下がり領域にそれぞれ時定数
をもつ第１の出力基準電圧を発生する第１の電圧発生回
路と、前記入力信号を所定の電位まで増幅して前記パル
ス幅変調アンプへ供給する入力アンプと、請求項１、
２、３、４、５、６、７又は８のポップ音低減回路と、
電源電圧を供給する一つの電源ラインとを備え、 前記入力信号を電源電圧と接地電圧との間で交番するパ
ルス幅信号に変換した後、外付けの出力段においてアナ
ログの出力信号として取り出すことを特徴とする音声出
力増幅装置。 - 【請求項１０】 前記パルス幅変調アンプは、パルス幅
変調コンパレータと出力回路アンプにより構成されるこ
とを特徴とする請求項９に記載の音声出力増幅装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001295094A JP2003110441A (ja) | 2001-09-26 | 2001-09-26 | ポップ音低減回路及び音声出力増幅装置 |
| EP02021728A EP1298794B1 (en) | 2001-09-26 | 2002-09-25 | Pop sound reduction circuit and voice output amplification device |
| DE60208137T DE60208137T2 (de) | 2001-09-26 | 2002-09-25 | Schaltung zur Verminderung von Schaltgeräuschen und Verstärker für Sprachausgabe |
| US10/253,864 US7142048B2 (en) | 2001-09-26 | 2002-09-25 | Pop sound reduction circuit and voice output amplification device |
| CNB021498814A CN1237708C (zh) | 2001-09-26 | 2002-09-26 | 爆裂声抑制电路和声音输出放大器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001295094A JP2003110441A (ja) | 2001-09-26 | 2001-09-26 | ポップ音低減回路及び音声出力増幅装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003110441A true JP2003110441A (ja) | 2003-04-11 |
Family
ID=19116587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001295094A Withdrawn JP2003110441A (ja) | 2001-09-26 | 2001-09-26 | ポップ音低減回路及び音声出力増幅装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7142048B2 (ja) |
| EP (1) | EP1298794B1 (ja) |
| JP (1) | JP2003110441A (ja) |
| CN (1) | CN1237708C (ja) |
| DE (1) | DE60208137T2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005104349A1 (ja) * | 2004-04-21 | 2005-11-03 | Rohm Co., Ltd | 信号出力回路、それを用いたオーディオ信号出力装置、電子機器 |
| KR100604815B1 (ko) | 2003-05-02 | 2006-07-26 | 삼성전자주식회사 | 신호 발생장치 및 신호 발생방법 |
| WO2006121260A1 (en) * | 2005-05-10 | 2006-11-16 | Ubi Sound Co., Ltd | Method and apparatus for pulse width modulation in a swithing amplifier |
| JP2007074702A (ja) * | 2005-09-02 | 2007-03-22 | Princeton Technology Corp | 充電回路、集積回路、および制御方法 |
| US7532543B2 (en) | 2006-02-28 | 2009-05-12 | Fujitsu Ten Limited | Acoustic signal generating apparatus |
| JP2009104637A (ja) * | 2009-01-22 | 2009-05-14 | Texas Instr Japan Ltd | 電圧供給回路及び回路装置 |
| US7932711B2 (en) | 2006-12-22 | 2011-04-26 | Texas Instruments Incorporated | Pop noise suppression technique |
| US10903744B2 (en) | 2018-11-16 | 2021-01-26 | Kabushiki Kaisha Toshiba | Signal generation circuit |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004229203A (ja) * | 2003-01-27 | 2004-08-12 | Ricoh Co Ltd | 半導体集積回路および該半導体集積回路を用いた音響素子ドライブアンプ |
| US20040151329A1 (en) * | 2003-01-30 | 2004-08-05 | Rupinder Judge | Prevention of audio pop in a digital audio device |
| US8144100B2 (en) | 2003-12-17 | 2012-03-27 | Samsung Electronics Co., Ltd. | Shared buffer display panel drive methods and systems |
| US8179345B2 (en) * | 2003-12-17 | 2012-05-15 | Samsung Electronics Co., Ltd. | Shared buffer display panel drive methods and systems |
| KR100598366B1 (ko) * | 2005-04-06 | 2006-07-06 | 주식회사 팬택 | 팝노이즈 출력 제거가 가능한 전자기기 및 팝노이즈 출력제거 회로 |
| JP2007151098A (ja) * | 2005-11-07 | 2007-06-14 | Matsushita Electric Ind Co Ltd | ポップ音を抑止した音声信号出力制御装置 |
| GB2440188B (en) * | 2006-07-14 | 2011-06-08 | Wolfson Ltd | Amplifier Circuits, Methods of Starting and Stopping Amplifier Circuits |
| GB2441362B (en) * | 2006-08-31 | 2011-09-21 | Wolfson Microelectronics Plc | Amplifier apparatus and method |
| JP4290721B2 (ja) * | 2006-11-15 | 2009-07-08 | シャープ株式会社 | バンドパスフィルタ回路、並びに赤外線信号処理回路 |
| US8232678B2 (en) * | 2006-12-15 | 2012-07-31 | Bang & Olufsen Icepower A/S | Extra power stage added for pop elimination |
| TWI325225B (en) * | 2006-12-19 | 2010-05-21 | Qisda Corp | Audio signal output circuit capable of decreasing pop noise |
| CN101409543B (zh) * | 2007-10-10 | 2011-07-20 | 义隆电子股份有限公司 | 多电平脉冲宽度调制方法 |
| TWM332340U (en) * | 2007-12-04 | 2008-05-11 | Princeton Technology Corp | Audio playing system |
| US9014396B2 (en) * | 2008-01-31 | 2015-04-21 | Qualcomm Incorporated | System and method of reducing click and pop noise in audio playback devices |
| CN101511046B (zh) * | 2009-02-24 | 2013-10-09 | 华为终端有限公司 | 一种能消除爆音的音频播放设备和方法 |
| US8228117B2 (en) * | 2009-07-15 | 2012-07-24 | Freescale Semiconductor, Inc. | Quiet power up and power down of closed loop digital PWM modulators |
| TWI531153B (zh) * | 2012-03-29 | 2016-04-21 | 微晶片科技公司 | 音訊放大裝置 |
| TWI543638B (zh) * | 2014-01-28 | 2016-07-21 | 宏達國際電子股份有限公司 | 聲音產生系統和其音頻放大的方法 |
| KR20160068562A (ko) * | 2014-12-05 | 2016-06-15 | 에스케이하이닉스 주식회사 | 증폭 성능을 향상시킬 수 있는 버퍼 회로 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57170606A (en) | 1981-04-10 | 1982-10-20 | Sony Corp | Amplifying circuit for pulse-width-modulated signal |
| US5805020A (en) | 1996-06-27 | 1998-09-08 | Harris Corporation | Silent start class D amplifier |
| US6016075A (en) * | 1997-06-04 | 2000-01-18 | Lord Corporation | Class-D amplifier input structure |
| EP0968565A2 (en) * | 1998-01-22 | 2000-01-05 | Koninklijke Philips Electronics N.V. | Pwm amplifier |
| EP1049247B1 (en) | 1999-04-27 | 2005-08-03 | STMicroelectronics S.r.l. | Class-D amplifier with enhanced bandwidth |
| JP3398113B2 (ja) | 2000-02-14 | 2003-04-21 | ローム株式会社 | ミュート回路およびデジタルオーディオ増幅回路 |
| JP2001223536A (ja) | 2000-02-14 | 2001-08-17 | Rohm Co Ltd | ミュート回路およびデジタルオーディオ増幅回路 |
| JP3814118B2 (ja) | 2000-02-28 | 2006-08-23 | ローム株式会社 | ミュート回路およびオーディオ増幅回路 |
-
2001
- 2001-09-26 JP JP2001295094A patent/JP2003110441A/ja not_active Withdrawn
-
2002
- 2002-09-25 EP EP02021728A patent/EP1298794B1/en not_active Expired - Lifetime
- 2002-09-25 US US10/253,864 patent/US7142048B2/en not_active Expired - Fee Related
- 2002-09-25 DE DE60208137T patent/DE60208137T2/de not_active Expired - Fee Related
- 2002-09-26 CN CNB021498814A patent/CN1237708C/zh not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100604815B1 (ko) | 2003-05-02 | 2006-07-26 | 삼성전자주식회사 | 신호 발생장치 및 신호 발생방법 |
| WO2005104349A1 (ja) * | 2004-04-21 | 2005-11-03 | Rohm Co., Ltd | 信号出力回路、それを用いたオーディオ信号出力装置、電子機器 |
| JPWO2005104349A1 (ja) * | 2004-04-21 | 2008-03-13 | ローム株式会社 | 信号出力回路、それを用いたオーディオ信号出力装置、電子機器 |
| JP4787742B2 (ja) * | 2004-04-21 | 2011-10-05 | ローム株式会社 | 信号出力回路、それを用いたオーディオ信号出力装置、電子機器 |
| WO2006121260A1 (en) * | 2005-05-10 | 2006-11-16 | Ubi Sound Co., Ltd | Method and apparatus for pulse width modulation in a swithing amplifier |
| US7724082B2 (en) | 2005-05-10 | 2010-05-25 | Ubi Sound Co., Ltd. | Method and apparatus for pulse width modulation in a switching amplifier |
| JP2007074702A (ja) * | 2005-09-02 | 2007-03-22 | Princeton Technology Corp | 充電回路、集積回路、および制御方法 |
| JP4531021B2 (ja) * | 2005-09-02 | 2010-08-25 | 普誠科技股▲ふん▼有限公司 | 充電回路、集積回路、および制御方法 |
| US7532543B2 (en) | 2006-02-28 | 2009-05-12 | Fujitsu Ten Limited | Acoustic signal generating apparatus |
| US7932711B2 (en) | 2006-12-22 | 2011-04-26 | Texas Instruments Incorporated | Pop noise suppression technique |
| JP2009104637A (ja) * | 2009-01-22 | 2009-05-14 | Texas Instr Japan Ltd | 電圧供給回路及び回路装置 |
| US10903744B2 (en) | 2018-11-16 | 2021-01-26 | Kabushiki Kaisha Toshiba | Signal generation circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1420624A (zh) | 2003-05-28 |
| DE60208137D1 (de) | 2006-01-26 |
| US7142048B2 (en) | 2006-11-28 |
| EP1298794B1 (en) | 2005-12-21 |
| EP1298794A3 (en) | 2003-10-22 |
| EP1298794A2 (en) | 2003-04-02 |
| DE60208137T2 (de) | 2006-08-31 |
| US20030058040A1 (en) | 2003-03-27 |
| CN1237708C (zh) | 2006-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003110441A (ja) | ポップ音低減回路及び音声出力増幅装置 | |
| US7468631B1 (en) | Class D amplifier | |
| JP5388362B2 (ja) | デジタルアンプ | |
| US20080042743A1 (en) | Differential input class d amplifier | |
| US6510062B2 (en) | Method and circuit to bias output-side width modulation control in an isolating voltage converter system | |
| JP5633163B2 (ja) | Ｄ級電力増幅装置 | |
| TW201114170A (en) | Highly efficient class-G amplifier and control method thereof | |
| US11284192B2 (en) | Speaker driver and operation method thereof | |
| JP2010171737A (ja) | Ｄ級増幅装置 | |
| JP2007515897A (ja) | ソフト・スタート／ストップ機能を有するゲート制御回路 | |
| US7113030B2 (en) | Class-D power amplifier capable of eliminating excessive response phenomenon when returning to a steady state from an abnormal state and an amplification method thereof | |
| US8198924B2 (en) | Method and apparatus for producing triangular waveform with low audio band content | |
| KR20020059346A (ko) | 디지털 스위칭 증폭기를 위한 다이나믹 스위칭 주파수 제어 | |
| JP2009060466A (ja) | Ｄ級増幅装置 | |
| JP2004194334A (ja) | Ｐｄｍｄ級増幅器の線形化 | |
| US20190158049A1 (en) | Class-d amplifier with duty cycle control | |
| JP4408912B2 (ja) | Ｄ級増幅回路 | |
| JP2008283462A (ja) | デジタルアンプ装置およびスピーカ装置 | |
| KR100215394B1 (ko) | 3중 부궤환 d급 음향증폭기 | |
| JP4016719B2 (ja) | 力率改善回路 | |
| JPH07283662A (ja) | 電力増幅回路 | |
| JP2004180294A (ja) | 電力増幅装置 | |
| JP2012209770A (ja) | 固定音発生装置及びスイッチング増幅器 | |
| KR0172697B1 (ko) | 모니터의 수평 드라이브 듀티제어회로 | |
| JP4166044B2 (ja) | ポップ音防止回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081202 |